[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102022114622A1 - Siliziumcarbid-Halbleitervorrichtung - Google Patents

Siliziumcarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE102022114622A1
DE102022114622A1 DE102022114622.7A DE102022114622A DE102022114622A1 DE 102022114622 A1 DE102022114622 A1 DE 102022114622A1 DE 102022114622 A DE102022114622 A DE 102022114622A DE 102022114622 A1 DE102022114622 A1 DE 102022114622A1
Authority
DE
Germany
Prior art keywords
cell
main
silicon carbide
temperature
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022114622.7A
Other languages
English (en)
Inventor
Kenichi Hamano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022114622A1 publication Critical patent/DE102022114622A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/32—Compensating for temperature change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Aufgabe der vorliegenden Offenbarung besteht darin, in einer Siliziumcarbid-Halbleitervorrichtung bei einer niedrigen Temperatur von 0°C oder weniger einen stabilen Strommessbetrieb zu erreichen und eine Abnahme des Hauptstroms zu unterdrücken. Ein SiC-MOSFET (101) umfasst: eine Hauptzelle (20), die einen Hauptstrom abgibt; und eine Messzelle (30), die einen dem Hauptstrom proportionalen Messstrom abgibt, wobei sich temperaturabhängige Eigenschaften des Hauptstroms entsprechend einer Schwellenspannung der Hauptzelle (20) unterscheiden, sich temperaturabhängige Eigenschaften des Messstroms entsprechend einer Schwellenspannung der Messzelle (30) unterscheiden, die Schwellenspannung der Hauptzelle (20) geringer als die Schwellenspannung der Messzelle (30) ist und bei einer Temperatur von 0°C oder weniger eine Steigung der temperaturabhängigen Eigenschaften des Hauptstroms geringer als eine Steigung der temperaturabhängigen Eigenschaften des Messstroms ist.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung aus Siliziumcarbid (worauf im Folgenden auch als SiC verwiesen wird).
  • Beschreibung der Hintergrundtechnik
  • Die internationale Veröffentlichung Nr. 2014/013618 offenbart eine Halbleitervorrichtung, in der im selben Halbleitersubstrat eine Hauptzelle, die einen Hauptstrom (worauf auch als Hauptstrom verwiesen wird) abgibt, und eine Messzelle, die einen dem Hauptstrom proportionalen Messstrom abgibt, angeordnet sind. In der Halbleitervorrichtung in der internationalen Veröffentlichung Nr. 2014/013618 ist eine Schwellenspannung der Messzelle größer als eine Schwellenspannung der Hauptzelle, so dass ein Ungleichgewicht eines Verhältnisses zwischen dem Hauptstrom und dem Messstrom unterdrückt wird.
  • Zusammenfassung
  • In der Halbleitervorrichtung in der internationalen Veröffentlichung Nr. 2014/013618 werden die temperaturabhängigen Eigenschaften einer Schwellenspannung und eines Sättigungsstroms bzw. gesättigten Stroms nicht berücksichtigt, so dass das Problem besteht, dass der Hauptstrom bei niedriger Temperatur abnimmt.
  • Eine Aufgabe einer Technik gemäß der vorliegenden Offenbarung besteht darin, einen stabilen Strommessbetrieb zu erreichen und eine Abnahme des Hauptstroms bei niedriger Temperatur zu unterdrücken.
  • Eine Siliziumcarbid-Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist eine Hauptzelle und eine Messzelle auf. Die Hauptzelle gibt einen Hauptstrom ab. Die Messzelle gibt einen dem Hauptstrom proportionalen Messstrom ab. Temperaturabhängige Eigenschaften des Hauptstroms unterscheiden sich entsprechend einer Schwellenspannung der Hauptzelle. Die temperaturabhängigen Eigenschaften des Messstroms unterscheiden sich entsprechend einer Schwellenspannung der Messzelle. Die Schwellenspannung der Hauptzelle ist geringer als die Schwellenspannung der Messzelle. Bei einer Temperatur von 0°C oder weniger ist eine Steigung der temperaturabhängigen Eigenschaften des Messstroms geringer als eine Steigung der temperaturabhängigen Eigenschaften des Messstroms.
  • In der Siliziumcarbid-Halbleitervorrichtung gemäß der vorliegenden Offenbarung ist bei der Temperatur von 0°C oder weniger die Steigung der temperaturabhängigen Eigenschaften des Hauptstroms geringer als die Steigung der temperaturabhängigen Eigenschaften des Messstroms, so dass die Abnahme des Hauptstroms bei niedriger Temperatur verhindert werden kann und der Messstrom reduziert wird und ein stabiler Strommessbetrieb erreicht werden kann.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Draufsicht eines SiC-MOSFET gemäß einer Ausführungsform 1.
    • 2 ist eine Querschnittsansicht des SiC-MOSFET gemäß der Ausführungsform 1.
    • 3 ist eine Draufsicht des SiC-MOSFET gemäß der Ausführungsform 1.
    • 4 ist ein Diagramm, das temperaturabhängige Eigenschaften eines gesättigten Drain-Stroms bezüglich mehrerer Schwellenspannungstypen veranschaulicht.
    • 5 ist ein Diagramm, das temperaturabhängige Eigenschaften eines gesättigten Drain-Stroms bezüglich mehrerer Schwellenspannungstypen veranschaulicht.
    • 6 ist eine Draufsicht eines SiC-MOSFET gemäß einem Modifikationsbeispiel der Ausführungsform 1.
  • Beschreibung der bevorzugten Ausführungsformen
  • <A. Ausführungsform 1>
  • In der vorliegenden Beschreibung ist in Bezug auf einen Leitfähigkeitstyp einer Halbleiterschicht ein erster Leitfähigkeitstyp ein n-Typ und ist ein zweiter Leitfähigkeitstyp ein p-Typ. Jedoch kann ein Leitfähigkeitstyp in einer hier im Folgenden beschriebenen Konfiguration ersetzt bzw. getauscht werden. Das heißt, der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein.
  • <A-1. Konfiguration>
  • 1 ist eine Draufsicht eines Metall-Oxid-Halbleiter-Feldeffekttransistors (MOSFET) 101 mit SiC als eine Siliziumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform 1. In der vorliegenden Beschreibung wird auf einen SiC als Halbleitermaterial nutzenden MOSFET als SiC-MOSFET verwiesen. In der vorliegenden Beschreibung wird der MOSFET beschrieben; jedoch kann eine Technik gemäß der vorliegenden Offenbarung beispielsweise auf eine andere Halbleitervorrichtung wie etwa einen Bipolartransistor mit isoliertem Gate (IGBT) angewendet werden.
  • Wie in 1 veranschaulicht ist, weist der SiC-MOSFET 101 eine Hauptzelle 20, eine Messzelle 30, einen Abschlussbereich 50 und ein Gate-Pad 40 auf. Die Hauptzelle 20 ist ein Bereich, in dem eine Halbleiterelementstruktur ausgebildet ist, um als Halbleiterelement zu arbeiten. Das heißt, eine MOSFET-Struktur ist in der Hauptzelle 20 ausgebildet und arbeitet als MOSFET. Der Abschlussbereich 50 ist so angeordnet, dass er die Hauptzelle 20, die Messzelle 30 und das Gate-Pad 40 umgibt, und hat die Aufgabe, eine Stehspannung des SiC-MOSFET 101 zu halten. Eine Gate-Elektrode der Hauptzelle 20 ist mit dem Gate-Pad 40 verbunden, und das Gate-Pad 40 steuert einen in der Hauptzelle 20 fließenden Strom. Die Messzelle 30 ist eine Steuerungszelle, um einen in der Hauptzelle 20 fließenden Strom zu detektieren. Die Messzelle 30 ist mit einem Teil der Hauptzelle 20 elektrisch verbunden, so dass, wenn in der Hauptzelle 20 Strom fließt, in der Messzelle 30 einige Tausendstel bis einige Zehntausendstel eines in der gesamten Hauptzelle 20 fließenden Stroms fließen. Eine Vielzahl von Messzellen 30 kann vorgesehen werden, oder auch nur eine Messzelle 30 kann vorgesehen werden.
  • 2 ist eine Querschnittsansicht der Hauptzelle 20 des SiC-MOSFET 101 entlang einer A-A-Linie in 1. Wie in 2 veranschaulicht ist, weist der SiC-MOSFET 101 ein SiC-Substrat 1 vom n-Typ, eine epitaktische Schicht 2 vom n-Typ, einen Basis-Bereich 4 vom p-Typ, einen Source-Bereich 5 vom n-Typ, einen Gate-Oxidfilm 6, eine Gate-Elektrode 7, einen Zwischenschicht-Isolierfilm 11, ein Barrierenmetall 12, eine Source-Elektrode 8 und eine Drain-Elektrode 9 auf. Der SiC-MOSFET 101 hat eine planare Struktur. Die epitaktische Schicht 2 ist auf einer oberen Oberfläche des SiC-Substrats 1 angeordnet. Die Vielzahl von Basis-Bereichen 4 ist auf einer Oberflächenschicht der epitaktischen Schicht 2 getrennt angeordnet. Der Source-Bereich 5 als Störstellenbereich ist auf einer Oberflächenschicht jedes Basis-Bereichs 4 angeordnet. Auf die Oberflächenschicht der epitaktischen Schicht 2, die zwischen zwei Basis-Bereichen 4 sandwichartig angeordnet ist, wird als JFET-Bereich 13 verwiesen. Der zwischen dem JFET-Bereich 13 und dem Source-Bereich 5 sandwichartig angeordnete Basis-Bereich 4 fungiert als Kanalbereich 3. In 2 ist eine Länge des Kanalbereichs 3 (worauf hier im Folgenden als Kanallänge verwiesen wird) mittels L ausgedrückt.
  • Ein Gate-Oxidfilm 6 ist auf dem Kanalbereich 3 angeordnet. Die Gate-Elektrode 7 ist an einer Position dem Kanalbereich 3 über den Gate-Oxidfilm 6 gegenüberliegend angeordnet. Die Gate-Elektrode 7 ist vom Zwischenschicht-Isolierfilm 11 bedeckt. Ein Barrierenmetall 12 ist auf dem Source-Bereich 5 und dem Zwischenschicht-Isolierfilm 11 angeordnet. Die Source-Elektrode 8 als eine Elektrode an der oberen Oberfläche ist auf dem Barrierenmetall 12 angeordnet. Die Drain-Elektrode 9 ist auf einer unteren Oberfläche des SiC-Substrats 1 angeordnet.
  • Eine Querschnittsstruktur der Messzelle 30 entlang einer B-B-Linie in 1 ist mit Ausnahme einer hier im Folgenden beschriebenen Struktur zur Einstellung einer Schwellenspannung einer Querschnittsstruktur der Hauptzelle 20, die in 2 veranschaulicht ist, ähnlich und wird mittels eines bekannten Herstellungsverfahrens gebildet.
  • 3 ist ein Diagramm, das eine planare Positions- bzw. Lagebeziehung zwischen der epitaktischen Schicht 2, dem Basis-Bereich 4 und dem Source-Bereich 5 im SiC-MOSFET 101 veranschaulicht. In 3 ist eine Breite des Kanalbereichs 3 (worauf hier im Folgenden als Kanalbreite verwiesen wird) mittels W ausgedrückt und ist die Kanallänge mittels L ausgedrückt.
  • <A-2. Schwellenspannung der Hauptzelle und Messzelle>
  • 4 veranschaulicht temperaturabhängige Eigenschaften eines gesättigten Drain-Stroms Ids(sat) in einem SiC-MOSFET. In 4 drückt eine laterale Achse eine Sperrschichttemperatur Tj [°C] aus und drückt eine vertikale Achse den gesättigten Drain-Strom Ids(sat) aus. Die Drain-Spannung Vd beträgt 10 V, und die Gate-Spannung Vg beträgt 15 V. Hierin wird eine Schwellenspannung Vth der Gate-Spannung, falls der gesättigte Drain-Strom Ids(sat) bei der Sperrschichttemperatur Tj = 0°C den gleichen Wert wie der gesättigte Drain-Strom Ids(sat) bei der Sperrschichttemperatur Tj = 150°C hat, auf A festgelegt bzw. gesetzt. In der vertikalen Achse in 4 ist der gesättigte Drain-Strom Ids(sat) so normiert, dass der gesättigte Drain-Strom Ids(sat) bei der Schwellenspannung Vth = A und Tj = 0°C 1 ist.
  • Ein Entwickler (engl.: devisor) der Technik gemäß der vorliegenden Offenbarung präparierte drei SiC-MOSFET mit verschiedenen Schwellenspannungstypen Vth = A, Vth = A × 0,7 bzw. Vth = A × 1,3 und maß den gesättigten Drain-Strom Ids(sat) mit den verschiedenen Sperrschichttemperaturen Tj, wodurch das Ergebnis in 4 erhalten wurde. Neu an dem gefundenen Ergebnis in 4 ist, dass sich die temperaturabhängigen Eigenschaften des gesättigten Drain-Stroms Ids(sat) je nach der Schwellenspannung Vth unterscheiden. In einem Halbleiter mit breiter Bandlücke wie etwa SiC kann die Driftschicht im Vergleich mit Si abgedünnt werden, so dass ein Verhältnis von Kanalwiderstand zu Gesamtwiderstand groß ist. Infolgedessen geht man davon aus, dass die temperaturabhängigen Eigenschaften des gesättigten Drain-Stroms Ids(sat) entsprechend der Änderung der Schwellenspannung Vth signifikant schwanken und das Ergebnis in 4 erhalten wird.
  • In der in der internationalen Veröffentlichung Nr. 2014/013618 beschriebenen Halbleitervorrichtung wird die Schwellenspannung der Messzelle größer als jene der Hauptzelle eingestellt bzw. festgelegt. In der internationalen Veröffentlichung Nr. 2014/013618 wird jedoch die Änderung der temperaturabhängigen Eigenschaften des gesättigten Drain-Stroms in Abhängigkeit von der Schwellenspannung, die in 4 veranschaulicht ist, nicht berücksichtigt. Somit besteht das Problem, dass der gesättigte Drain-Strom bei niedriger Temperatur je nach der Schwellenspannung der Hauptzelle abnimmt.
  • Im SiC-MOSFET 101 gemäß der vorliegenden Ausführungsform unterscheidet sich somit die Schwellenspannung zwischen der Hauptzelle 20 und der Messzelle 30 im Hinblick auf die temperaturabhängigen Eigenschaften des gesättigten Drain-Stroms Ids(sat), so dass ein stabiler Strommessbetrieb erreicht wird und eine Abnahme des Hauptstroms bei niedriger Temperatur von 0°C oder weniger unterdrückt wird. Details hierzu werden hier im Folgenden beschrieben.
  • 4 zeigt, dass der gesättigte Drain-Strom Ids(sat) auch bei einer niedrigen Temperatur von 0°C oder weniger eher nicht abnimmt, wenn die Schwellenspannung klein wird. Wenn die Schwellenspannung der Hauptzelle 20 größer als die Schwellenspannung A ist, nimmt der Hauptstrom bei niedriger Temperatur ab. Dementsprechend ist die Schwellenspannung der Hauptzelle 20 vorzugsweise geringer als die Schwellenspannung A. Dementsprechend ist eine Steigung der temperaturabhängigen Eigenschaften des Hauptstroms bei einer niedrigen Temperatur von 0°C oder weniger annähernd flach. Die Steigung der temperaturabhängigen Eigenschaften wird erhalten, indem ein Änderungsbetrag des gesättigten Drain-Stroms durch einen Änderungsbetrag der Sperrschichttemperatur dividiert wird.
  • Die Schwellenspannung der Messzelle 30 ist vorzugsweise größer als die Schwellenspannung der Hauptzelle 20. Der Grund dafür ist, dass der gesättigte Drain-Strom selbst bei einer niedrigen Temperatur von 0°C oder weniger kaum abnimmt, wenn die Schwellenspannung klein wird, so dass, wenn die Schwellenspannung der Messzelle 30 geringer als jene der Hauptzelle 20 ist, ein übermäßiger Überstromschutz auftritt und ein stabiler Strommessbetrieb nicht erreicht werden kann. Wenn die Schwellenspannung der Messzelle 30 die gleiche wie jene der Hauptzelle 20 ist, kann aufgrund eines Stromstoßes ein übermäßiger Überstromschutz auftreten. Dementsprechend ist es vorzuziehen, dass die Schwellenspannung der Messzelle 30 auf A gesetzt bzw. eingestellt wird und die Schwellenspannung der Hauptzelle 20 so eingestellt wird, dass sie geringer als die Schwellenspannung A der Messzelle 30 ist, wie etwa beispielsweise A × 0,7, um die Abnahme des Hauptstroms zu unterdrücken, während der übermäßige Überstromschutz bei einer niedrigen Temperatur von 0°C oder weniger vermieden wird. Das heißt, die Steigung der temperaturabhängigen Eigenschaften des Messstroms ist bei einer niedrigen Temperatur von 0°C oder weniger größer als die Steigung der temperaturabhängigen Eigenschaften des Hauptstroms.
  • Wenn die Schwellenspannung Vth der Hauptzelle 20 Vth = A × 0,7 ist, sind die temperaturabhängigen Eigenschaften des gesättigten Drain-Stroms der Hauptzelle 20 bei einer niedrigen Temperatur von 0°C oder weniger annähernd flach. Hierin bedeutet ein annähernd flacher Zustand, dass Ids(sat) bei einer Temperatur von -40°C gleich oder größer als 90% und gleich oder geringer als 100% des Ids(sat) bei einer Temperatur von 0°C ist. Bei einer höheren Temperatur als 0°C kehren sich Plus und Minus bzw. kehrt sich das Vorzeichen einer Neigung einer grafischen Darstellung der temperaturabhängigen Eigenschaften des gesättigten Drain-Stroms tendenziell um, falls die Schwellenspannung Vth geringer und größer als A ist. Auch bei einer hohen Temperatur wird im Hinblick auf einen stabilen Strommessbetrieb die Schwellenspannung der Hauptzelle 20 vorzugsweise geringer als die Schwellenspannung A der Messzelle 30, wie etwa beispielsweise A × 0,7, eingestellt, so dass sich das Vorzeichen der Steigung der grafischen Darstellung der temperaturabhängigen Eigenschaften nicht umkehrt.
  • <A-3. Herstellungsprozess>
  • Beschrieben wird ein Prozess zum Herstellen des SiC-MOSFET 101.
  • Zunächst wird ein epitaktischer SiC-Wafer des 4H-Typs als das SiC-Substrat 1 vom n-Typ präpariert. Der epitaktische SiC-Wafer vom 4H-Typ hat eine <0001>-Achse als Kristallachse mit einer Neigung von 4° bezüglich einer Oberfläche des Wafers. Die epitaktische Schicht 2 vom n-Typ wird auf dem SiC-Substrat 1 ausgebildet. Eine Maske wird mittels eines Resists beispielsweise in getrennten Teilbereichen in der epitaktischen Schicht 2 in vorbestimmten Intervallen ausgebildet, und eine Störstelle wird mittels lonenimplantation eingebracht, um ein Paar Basis-Bereiche 4 vom p-Typ auszubilden. Beispiele einer Störstelle vom p-Typ in der epitaktischen Schicht 2 umfassen beispielsweise Bor (B) oder Aluminium (AI).
  • Darüber hinaus wird eine Maske mittels eines Resists beispielsweise in jedem Basis-Bereich 4 ausgebildet und wird eine Störstelle mittels lonenimplantation eingebracht, um den Source-Bereich 5 vom n-Typ auf einer Oberflächenschicht des Basis-Bereichs 4 auszubilden. Anschließend wird die Maske entfernt. Beispiele der Störstelle vom n-Typ umfassen Phosphor (P) oder Stickstoff (N). Der Basis-Bereich 4 zwischen der Oberflächenschicht der epitaktischen Schicht 2, wo der Basis-Bereich 4 nicht ausgebildet ist, und dem Source-Bereich 5 fungiert als Kanalbereich 3.
  • Als Nächstes wird der Wafer bei einer hohen Temperatur mittels einer Wärmebehandlungseinrichtung thermisch prozessiert, so dass Ionen vom n-Typ und Ionen vom p-Typ, die schon implantiert wurden, elektrisch aktiviert werden.
  • Anschließend wird der Gate-Oxidfilm 6 durch thermische Oxidation oder Abscheidung gebildet. Die Gate-Elektrode 7 wird auf dem Gate-Oxidfilm 6 ausgebildet und strukturiert. Die Gate-Elektrode 7 wird so strukturiert, dass ein Paar aus dem Basis-Bereich 4 und dem Source-Bereich 5 an beiden Enden der Gate-Elektrode 7 gelegen ist und sich die zwischen dem Paar Basis-Bereiche 4 freiliegende epitaktische Schicht 2 in der Mitte der Gate-Elektrode 7 befindet.
  • Als Nächstes wird ein verbleibender Teil des Gate-Oxidfilms 6 auf jedem Source-Bereich 5 mittels einer Lithografie-Technik und einer Ätztechnik entfernt. Anschließend wird die Source-Elektrode 8 auf dem vom Gate-Oxidfilm 6 freigelegten Source-Bereich 5 ausgebildet und strukturiert.
  • Anschließend wird die Drain-Elektrode 9 auf der unteren Oberfläche des SiC-Substrats 1 ausgebildet. Auf diese Weise wird die Struktur der Hauptzelle 20 und der Messzelle 30 des SiC-MOSFET 101 erhalten. Die untere Oberfläche des SiC-Substrats 1 kann vor Ausbilden der Drain-Elektrode 9 poliert oder geschliffen werden, um abgedünnt zu werden.
  • <A-4. Struktur zur Einstellung der Schwellenspannung>
  • Wie oben beschrieben wurde, wird im SiC-MOSFET 101 die Schwellenspannung der Hauptzelle 20 geringer als jene der Messzelle 30 eingestellt. Beispielsweise ist es vorzuziehen, dass, wenn die Messzelle 30 die Schwellenspannung A aufweist, die Hauptzelle 20 eine Schwellenspannung A × 0,7 aufweist. Hier wird im Folgenden eine Konfiguration beschrieben, bei der die Schwellenspannung der Hauptzelle 20 geringer als jene der Messzelle 30 eingestellt ist.
  • Der Gesamtwiderstand beim Leiten von Strom im SiC-MOSFET 101 besteht aus einer Summe eines Widerstands des SiC-Substrats 1, des Widerstands der epitaktischen Schicht 2, des Widerstands des JFET-Bereichs und des Widerstands des Kanalbereichs 3 (worauf hier im Folgenden als Kanalwiderstand verwiesen wird). Wenn ein Verhältnis des Kanalwiderstands zum Gesamtwiderstand beim Leiten des Stroms geändert wird, kann die Schwellenspannung geändert werden.
  • Ein Verfahren zum Ändern des Kanalstroms besteht darin, W/L als Verhältnis der Kanalbreite Wzur Kanallänge L zu ändern. Wenn W/L zunimmt, nimmt der Kanalwiderstand ab und nimmt die Schwellenspannung ab. Eine Öffnungsbreite einer zur lonenimplantation der Störstelle vom n-Typ in den Basis-Bereich 4 verwendeten Strukturierungsmaske unterscheidet sich zwischen der Hauptzelle 20 und der Messzelle 30 so, dass W/L der Hauptzelle 20 größer als jenes der Messzelle 30 ist, so dass die Schwellenspannung der Hauptzelle 20 geringer als jene der Messzelle 30 eingestellt werden kann.
  • Das andere Verfahren zum Ändern des Kanalwiderstands besteht darin, eine Störstellenkonzentration des Kanalbereichs 3 zu ändern. Der Kanalwiderstand nimmt ab, wenn die Störstellenkonzentration des Kanalbereichs 3 klein wird, und die Schwellenspannung nimmt ab. Dementsprechend unterscheidet sich die Öffnungsbreite der Strukturierungsmaske zur Zeit einer lonenimplantation der Störstelle vom n-Typ in den Basis-Bereich 4 zwischen der Hauptzelle 20 und der Messzelle 30 so, dass die Störstellenkonzentration des Kanalbereichs 3 in der Hauptzelle 20 geringer als jene in der Messzelle 30 ist, so dass die Schwellenspannung der Hauptzelle 20 geringer als jene der Messzelle 30 eingestellt werden kann.
  • Die Störstellenkonzentration des Kanalbereichs 3 kann eingestellt werden, indem die Implantationsmenge des Störstellenions im Basis-Bereich 4 geändert wird. Gemäß diesem Verfahren muss jedoch die lonenimplantation in der Hauptzelle 20 und der Messzelle 30 separat durchgeführt werden, so dass die Anzahl an Prozessen wie eines Strukturierungs- und eines Implantationsprozesses zunimmt.
  • Die Schwellenspannung hängt auch von der Störstellenkonzentration der Oberfläche des Kanalbereichs 3 ab. Im Fall eines Siliziumcarbid-Halbleiters diffundieren bei der thermischen Behandlung nach der lonenimplantation aufgrund eines Unterschieds eines thermischen Diffusionskoeffizienten im Vergleich mit einem Si-Halbleiter Ionen nicht. Dementsprechend wird eine Substratoberfläche der Hauptzelle 20 und der Messzelle 30, das heißt Oberflächen der epitaktischen Schicht 2, des Basis-Bereichs 4 und des Source-Bereichs 5, mittels einer Ätzbearbeitung nach der Implantation der den Basis-Bereich 4 und den Source-Bereich 5 bildenden Ionen geschliffen, so dass die Schwellenspannung geändert werden kann.
  • Die Schwellenspannung nimmt ab, wenn der Gate-Oxidfilm 6 dünn wird. Dementsprechend kann, wenn der Gate-Oxidfilm 6 der Messzelle 30 dicker als der Gate-Oxidfilm 6 der Hauptzelle 20 ist, die Schwellenspannung der Hauptzelle 20 geringer als jene der Messzelle 30 sein.
  • Es ist auch möglich, durch eine thermische Behandlung in einer H2O-Atmosphäre, worauf als Reoxidation verwiesen wird, nach Ausbilden des Gate-Oxidfilms 6 ein Niveau auf einer Grenzfläche des Gate-Oxidfilms 6 auszubilden, um die Schwellenspannung zu erhöhen. Im Fall einer Anwendung eines Reoxidationsprozesses besteht eine Beziehung zwischen den temperaturabhängigen Eigenschaften des gesättigten Drain-Stroms Ids(sat) und der Schwellenspannung Vth wie in 5 veranschaulicht und weist die gleiche Steigung wie ein in 4 veranschaulichter Fall auf, bei dem der Reoxidationsprozess nicht durchgeführt wird. 5 veranschaulicht ein Ergebnis einer Messung des gesättigten Drain-Stroms Ids(sat) mit verschiedenen Sperrschichttemperaturen Tj für zwei SiC-MOSFETs mit unterschiedlichen Schwellenspannungstypen Vth = B bzw. Vth = B × 0,67.
  • Eine Dicke eines aus der Source-Elektrode 8 und der Barrierenschicht 12 bestehenden Metallfilms unterscheidet sich zwischen der Hauptzelle 20 und der Messzelle 30, so dass eine auf jede Zelle ausgeübte Spannung geändert werden kann und die Schwellenspannung geändert werden kann. Der Metallfilm in der Messzelle 30 ist dicker als der Metallfilm in der Hauptzelle 20, so dass die Schwellenspannung der Hauptzelle 20 geringer als jene der Messzelle 30 eingestellt werden kann.
  • In 2 ist das Barrierenmetall 12 auf den gesamten oberen Oberflächen des Zwischenschicht-Isolierfilms 11 und des Source-Bereichs 5 angeordnet. Das Barrierenmetall 12 kann jedoch darauf teilweise, wie etwa beispielsweise nur an einer Peripherie des Zwischenschicht-Isolierfilms 11, vorgesehen werden. Das Barrierenmetall 12 hat eine aus einer Vielzahl von Schichten bestehende laminierte Struktur. Das Material des Barrierenmetalls 12 kann zwischen der Hauptzelle 20 und der Messzelle 30 unterschiedlich sein. Das Barrierenmetall 12 besteht beispielsweise aus Ti oder TiN, und die Source-Elektrode 8 ist beispielsweise Al oder AlSi.
  • <A-5. Modifikationsbeispiel>
  • 6 ist eine Draufsicht eines SiC-MOSFET 102 als Siliziumcarbid-Halbleitervorrichtung gemäß einem Modifikationsbeispiel der Ausführungsform 1. Der SiC-MOSFET 102 hat eine dem SiC-MOSFET 101 ähnliche Konfiguration, außer dass auf der Source-Elektrode 8 der Messzelle 30 ein Oberflächenelektroden-Schutzfilm 14 angeordnet ist. Die auf die Zelle ausgeübte Spannung ändert sich entsprechend dem Vorhandensein oder Fehlen des Oberflächenelektroden-Schutzfilms 14, und die Schwellenspannung ändert sich. Wie in 6 veranschaulicht ist, ist der Oberflächenelektroden-Schutzfilm 14 nur auf der Source-Elektrode 8 der Messzelle 30 angeordnet und ist auf der Source-Elektrode 8 der Hauptzelle 20 kein Oberflächenelektroden-Schutzfilm ausgebildet, so dass die Schwellenspannung der Hauptzelle 20 geringer als jene der Messzelle 30 ist.
  • Der Oberflächenelektroden-Schutzfilm 14 kann auf der Source-Elektrode 8 vorgesehen werden; jedoch wird in einem solchen Fall eine Fläche des Oberflächenelektroden-Schutzfilms 14 in der Messzelle 30 größer als jene des Oberflächenelektroden-Schutzfilms 14 in der Hauptzelle 20 eingerichtet. Dementsprechend ist die Schwellenspannung der Hauptzelle 20 geringer als jene der Messzelle 30. Der Oberflächenelektroden-Schutzfilm 14 ist beispielsweise Polyimid (PI) oder eine Glasbeschichtung (GC).
  • Beim Ändern der auf die Zelle ausgeübten Spannung können die Konfiguration, bei der die Dicke des Metallfilms geändert wird, und die Konfiguration hinsichtlich der Anordnung des Oberflächenelektroden-Schutzfilms 14, die oben beschrieben wurden, miteinander kombiniert werden.
  • <A-6. Effekt>
  • Der SiC-MOSFET 101 gemäß der Ausführungsform 1 weist die den Hauptstrom abgebende Hauptzelle 20 und die Messzelle 30 auf, die den dem Hauptstrom proportionalen Messstrom abgibt. Die temperaturabhängigen Eigenschaften des Hauptstroms unterscheiden sich entsprechend der Schwellenspannung der Hauptzelle, und die temperaturabhängigen Eigenschaften des Messstroms unterscheiden sich entsprechend der Schwellenspannung der Messzelle. Bei einer Temperatur von 0°C oder weniger ist die Steigung der temperaturabhängigen Eigenschaften des Hauptstroms annähernd flach. Dementsprechend kann eine Abnahme des Hauptstroms bei niedriger Temperatur verhindert werden. Die Schwellenspannung der Hauptzelle 20 ist geringer als jene der Messzelle 30, und die Steigung der temperaturabhängigen Eigenschaften des Hauptstroms ist bei einer Temperatur von 0°C oder weniger geringer als jene der temperaturabhängigen Eigenschaften des Messstroms. Dementsprechend kann der Messstrom bei einer niedrigen Temperatur von 0°C oder weniger reduziert werden und kann ein stabiler Strommessbetrieb erreicht werden.
  • Jede Ausführungsform kann beliebig kombiniert werden, oder jede Ausführungsform kann geeignet variiert oder weggelassen werden.
  • Während die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Varianten konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.

Claims (11)

  1. Siliziumcarbid-Halbleitervorrichtung, aufweisend: eine Hauptzelle (20), die einen Hauptstrom abgibt; und eine Messzelle (30), die einen dem Hauptstrom proportionalen Messstrom abgibt, wobei sich temperaturabhängige Eigenschaften des Hauptstroms entsprechend einer Schwellenspannung der Hauptzelle (20) unterscheiden, sich temperaturabhängige Eigenschaften des Messstroms entsprechend einer Schwellenspannung der Messzelle (30) unterscheiden, die Schwellenspannung der Hauptzelle (20) geringer als die Schwellenspannung der Messzelle (30) ist und bei einer Temperatur von 0°C oder weniger eine Steigung der temperaturabhängigen Eigenschaften des Hauptstroms geringer als eine Steigung der temperaturabhängigen Eigenschaften des Messstroms ist.
  2. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei bei einer Temperatur von 0°C oder weniger die Steigung der temperaturabhängigen Eigenschaften des Hauptstroms annähernd flach ist.
  3. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Hauptzelle (20) und die Messzelle (30) aufweisen: ein Siliziumcarbid-Substrat (1), eine epitaktische Schicht (2) eines ersten Leitfähigkeitstyps, die auf einem Siliziumcarbid-Substrat (1) angeordnet ist; einen Basis-Bereich (4) eines zweiten Leitfähigkeitstyps, der auf einer Oberflächenschicht der epitaktischen Schicht (2) angeordnet ist; einen Störstellenbereich (5), der auf einer Oberflächenschicht des Basis-Bereichs (4) selektiv angeordnet ist, um einen zwischen dem Störstellenbereich (5) und der epitaktischen Schicht (2) sandwichartig angeordneten Bereich des Basis-Bereichs (4) als Kanalbereich (3) zu definieren; eine Gate-Elektrode (7), die über einen Gate-Oxidfilm (6) dem Kanalbereich (3) gegenüberliegt; einen Zwischenschicht-Isolierfilm (11), der die Gate-Elektrode (7) bedeckt; ein Barrierenmetall (12), das auf dem Zwischenschicht-Isolierfilm (11) ausgebildet ist; und eine Elektrode (8) an der oberen Oberfläche, die das Barrierenmetall (12) bedeckt.
  4. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 3, wobei ein Widerstand des Kanalbereichs (3) in der Hauptzelle (20) geringer als ein Widerstand des Kanalbereichs (3) in der Messzelle (30) ist.
  5. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 4, wobei ein Verhältnis einer Kanalbreite zu einer Kanallänge des Kanalbereichs (3) in der Hauptzelle (20) größer als ein Verhältnis einer Kanalbreite zu einer Kanallänge des Kanalbereichs (3) in der Messzelle (30) ist.
  6. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 4 oder 5, wobei eine Störstellenkonzentration des Kanalbereichs (3) in der Hauptzelle (20) geringer als eine Störstellenkonzentration des Kanalbereichs (3) in der Messzelle (30) ist.
  7. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 3 bis 6, wobei der Gate-Oxidfilm (6) der Messzelle (30) dicker als der Gate-Oxidfilm (6) der Hauptzelle (20) ist.
  8. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 3 bis 7, wobei eine Summe von Dicken des Barrierenmetalls (12) und der Elektrode (8) an der oberen Oberfläche in der Messzelle (30) größer als in der Hauptzelle (20) ist.
  9. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 3 bis 8, wobei das Barrierenmetall (12) Ti oder TiN ist und die Elektrode (8) an der oberen Oberfläche AI oder AlSi ist.
  10. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 3 bis 9, ferner aufweisend: einen Oberflächenelektroden-Schutzfilm (14), der auf der Elektrode (8) an der oberen Oberfläche in der Hauptzelle (20) und der Messzelle (30) angeordnet ist, wobei eine Fläche des Oberflächenelektroden-Schutzfilms (14) in der Messzelle (30) größer als in der Hauptzelle (20) ist.
  11. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 3 bis 9, ferner aufweisend: einen Oberflächenelektroden-Schutzfilm (14), der nur auf der Elektrode (8) an der oberen Oberfläche der Messzelle (30) angeordnet ist.
DE102022114622.7A 2021-06-25 2022-06-10 Siliziumcarbid-Halbleitervorrichtung Pending DE102022114622A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021105756A JP7558118B2 (ja) 2021-06-25 2021-06-25 炭化珪素半導体装置
JP2021-105756 2021-06-25

Publications (1)

Publication Number Publication Date
DE102022114622A1 true DE102022114622A1 (de) 2022-12-29

Family

ID=84388504

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022114622.7A Pending DE102022114622A1 (de) 2021-06-25 2022-06-10 Siliziumcarbid-Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20220416080A1 (de)
JP (1) JP7558118B2 (de)
CN (1) CN115527994A (de)
DE (1) DE102022114622A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116015261B (zh) * 2023-03-23 2023-07-18 派恩杰半导体（杭州）有限公司 基于SiC功率器件的阈值电压保护电路及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100420031C (zh) 2000-08-08 2008-09-17 美高森美公司 具有非对称沟道结构的功率mos器件
JP5369300B2 (ja) 2009-09-16 2013-12-18 三菱電機株式会社 半導体装置およびその製造方法
JP5372257B2 (ja) * 2010-09-03 2013-12-18 三菱電機株式会社 半導体装置
JP5694119B2 (ja) * 2010-11-25 2015-04-01 三菱電機株式会社 炭化珪素半導体装置
JPWO2014013618A1 (ja) 2012-07-20 2016-06-30 三菱電機株式会社 半導体装置及びその製造方法
JP6604107B2 (ja) 2015-07-16 2019-11-13 富士電機株式会社 半導体装置
JP6729003B2 (ja) 2015-10-19 2020-07-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6653461B2 (ja) * 2016-09-01 2020-02-26 パナソニックＩｐマネジメント株式会社 半導体装置
US10424660B2 (en) 2017-12-21 2019-09-24 Cree, Inc. Power silicon carbide based MOSFET transistors with improved short circuit capabilities and methods of making such devices
EP3916806B1 (de) * 2019-09-25 2023-11-29 Fuji Electric Co., Ltd. Halbleiterbauelement

Also Published As

Publication number Publication date
US20220416080A1 (en) 2022-12-29
JP2023004206A (ja) 2023-01-17
CN115527994A (zh) 2022-12-27
JP7558118B2 (ja) 2024-09-30

Similar Documents

Publication Publication Date Title
DE19701189B4 (de) Halbleiterbauteil
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE112013006558B4 (de) Siliziumcarbidhalbleitervorrichtung
DE102008047998B4 (de) Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung
DE112014006762B4 (de) Siliciumcarbid-Halbleiteranordnung
DE3047738C2 (de) Halbleiteranordnung
DE10120030A1 (de) Lateralhalbleiterbauelement
DE102013010245A1 (de) Halbleitervorrichtung
DE10112463A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE112016001988T5 (de) Halbleiter - Super - Junction - Leistungsvorrichtung und Verfahren zum Herstellen derselben
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE2610828C2 (de) Thyristor mit passivierter Oberfläche
DE112014006289T5 (de) Leistungshalbleitervorrichtung
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE102010016371A1 (de) Halbleitervorrichtung
DE102014100877B4 (de) Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112016007257T5 (de) Siliziumcarbid-Halbleitervorrichtung
DE112016006374T5 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112015000244T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013215378B4 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE112017002113B4 (de) Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed