[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102017104282A1 - Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers - Google Patents

Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers Download PDF

Info

Publication number
DE102017104282A1
DE102017104282A1 DE102017104282.2A DE102017104282A DE102017104282A1 DE 102017104282 A1 DE102017104282 A1 DE 102017104282A1 DE 102017104282 A DE102017104282 A DE 102017104282A DE 102017104282 A1 DE102017104282 A1 DE 102017104282A1
Authority
DE
Germany
Prior art keywords
semiconductor body
side surfaces
protective layer
main surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017104282.2A
Other languages
English (en)
Inventor
Jens Ebbecke
Sebastian Taeger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102017104282.2A priority Critical patent/DE102017104282A1/de
Priority to PCT/EP2018/054834 priority patent/WO2018158263A1/de
Priority to US16/485,400 priority patent/US10937922B2/en
Publication of DE102017104282A1 publication Critical patent/DE102017104282A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018Bonding of wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • H10H20/8312Electrodes characterised by their shape extending at least partially through the bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/032Manufacture or treatment of electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/034Manufacture or treatment of coatings

Landscapes

  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Freilegung von Seitenflächen (31) eines Halbleiterkörpers (2) angegeben, bei dem der Halbleiterkörper (2) aufweisend eine sich lateral erstreckende erste Hauptfläche (201) bereitgestellt wird. Eine Mehrzahl von vertikalen Seitenflächen (31) wird ausgebildet, indem Material des Halbleiterkörpers (2) teilweise abgetragen wird und die erste Hauptfläche (201) dadurch bereichsweise entfernt wird, wobei die Seitenflächen (31) jeweils mit der verbleibenden ersten Hauptfläche (201) einen Winkel (α) zwischen einschließlich 110° und 160° bilden. Eine Schutzschicht (4) wird auf den Halbleiterkörper (2) aufgebracht, sodass die Schutzschicht (4) in Draufsicht die verbleibende erste Hauptfläche (201) und die schräg ausgebildeten Seitenflächen (31) vollständig bedeckt. Anschließend wird die Schutzschicht (4) bereichsweise entfernt, wobei die Schutzschicht (4) während eines gemeinsamen Verfahrensschritts aufgrund der Neigung in Bereichen auf den schräg ausgebildeten Seitenflächen (31) entfernt wird und in Bereichen auf der verbleibenden ersten Hauptfläche (201) zumindest teilweise erhalten bleibt.

Description

  • Es wird ein Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers angegeben.
  • Bei der Herstellung von Halbleiterbauelementen ist es oft zweckmäßig, nur Seitenflächen eines Halbleiterkörpers freizulegen, sodass der Halbleiterkörper zum Beispiel in nachfolgenden Herstellungsschritten ausschließlich an den Seitenflächen weiterbehandelt werden kann, während der Rest des Halbleiterkörpers etwa von einer Schutzschicht bedeckt bleibt und so vor äußeren Einflüssen geschützt wird.
  • Eine Aufgabe ist es, ein effizientes Verfahren anzugeben, bei dem die Seitenflächen eines Halbleiterkörpers zumindest zeitweise gesondert behandelbar sind.
  • In mindestens einer Ausführungsform eines Verfahrens zur Freilegung von Seitenflächen eines Halbleiterkörpers wird der Halbleiterkörper bereitgestellt. Der Halbleiterkörper weist eine sich lateral erstreckende erste Hauptfläche auf, die insbesondere eben ausgebildet ist. Eine Mehrzahl von vertikalen Seitenflächen wird ausgebildet, indem Material des Halbleiterkörpers teilweise abgetragen wird. Insbesondere wird die erste Hauptfläche dabei bereichsweise entfernt. Die Seitenflächen werden derart gebildet, dass sie jeweils mit der verbleibenden ersten Hauptfläche einen Winkel zwischen einschließlich 110° und 160° bilden. Die Seitenflächen bilden mit einem senkrechten Lot auf der ersten insbesondere ebenen Hauptfläche somit einen Winkel zwischen einschließlich 20° und 70°. Die Seitenflächen verlaufen also nicht senkrecht oder im Wesentlichen senkrecht sondern schräg zu der ersten Hauptfläche des Halbleiterkörpers.
  • Gemäß zumindest einer Ausführungsvariante des Verfahrens wird eine Schutzschicht auf den Halbleiterkörper aufgebracht, sodass die Schutzschicht in Draufsicht die verbleibende erste Hauptfläche und die schräg ausgebildeten Seitenflächen insbesondere vollständig bedeckt. In einem nachfolgenden Verfahrensschritt wird die Schutzschicht teilweise entfernt, wobei die Schutzschicht etwa allein wegen deren lokaler unterschiedlicher Orientierungen auf dem Halbleiterkörper derart entfernt werden kann, dass die Schutzschicht insbesondere während eines gemeinsamen Verfahrensschritts aufgrund der Neigung in Bereichen auf den schräg ausgebildeten Seitenflächen vollständig oder im Wesentlichen vollständig entfernt wird und in Bereichen auf der verbleibenden ersten Hauptfläche zumindest teilweise erhalten bleibt. Mit anderen Worten werden die Seitenflächen des Halbleiterkörpers dadurch selbstjustiert von der Schutzschicht freigelegt, während andere Bereiche des Halbleiterkörpers weiterhin von der Schutzschicht bedeckt bleiben. Die freigelegten Seitenflächen können anschließend gesondert behandelt, etwa weiterstrukturiert oder passiviert werden. Über die freigelegten Seitenflächen können Zusatzstoffe, Teilchen oder Ionen in den Halbleiterkörper eindiffundiert werden.
  • Die Seitenflächen können dabei innere oder äußere Seitenflächen des Halbleiterkörpers sein. Unter einer inneren Seitenfläche wird eine Innerfläche des Halbleiterkörpers verstanden, die in lateralen Richtungen von dem Halbleiterkörper zumindest teilweise oder vollumfänglich umschlossen ist. Die innere Seitenfläche kann eine Innenwand einer Öffnung sein, etwa in Form einer Aussparung, also eines Durchbruchs durch den Halbleiterkörpers hindurch, oder in Form einer Ausnehmung, also eines Sacklochs in dem Halbleiterkörper. Beispielsweise ist die Öffnung zur Ausbildung einer Durchkontaktierung in dem Halbleiterkörper oder zur Ausbildung eines Trenngrabens bzw. eines Mesagrabens vorgesehen, wobei sich der Trenn- oder Mesagraben entlang der gesamten lateralen Ausdehnung des Halbleiterkörpers etwa zur Unterteilung des Halbleiterkörpers in eine Mehrzahl von Hauptkörpern erstrecken kann. Es kann eine Mehrzahl von solchen Öffnungen erzeugt werden. Als äußere Seitenfläche wird eine Außenfläche des Halbleiterkörpers verstanden, die sich etwa an einem Rand des Halbleiterkörpers befindet und den Halbleiterkörper zumindest in einer lateralen Richtung begrenzt.
  • Unter einer lateralen Richtung wird eine Richtung verstanden, die entlang, insbesondere parallel zu der ersten Hauptfläche des Halbleiterkörpers verläuft. Unter einer vertikalen Richtung wird eine Richtung verstanden, die quer, insbesondere senkrecht oder im Wesentlichen senkrecht zu der ersten Hauptfläche des Halbleiterkörpers und somit zu den lateralen Richtungen gerichtet ist. Der Halbleiterkörper kann eine Halbleiterschichtenfolge aufweisen, die epitaktisch auf einem Aufwachssubstrat aufgewachsen ist. Zum Beispiel ist die vertikale Richtung durch eine Aufwachsrichtung des Halbleiterkörpers vorgegeben.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist die erste Hauptfläche eben ausgebildet. Unter einer ebenen Hauptfläche wird eine Fläche verstanden, die flach ausgebildet ist und kaum oder keine abrupt ändernden vertikalen Unterschiede aufweist. Eine solche ebene Hauptfläche kann jedoch im Rahmen der Herstellungstoleranzen geringere lokale vertikale Rauigkeiten in Form von Erhebungen oder Vertiefungen aufweisen. Die Seitenflächen des Halbleiterkörpers sind bevorzugt zumindest bereichsweise eben, also lokal eben ausgebildet. Global betrachtet können die Seitenflächen insgesamt gekrümmt sein. Im Zweifel wird der Winkel zwischen der Seitenfläche und der ersten Hauptfläche durch einen lokalen Winkel zwischen der zugehörigen zumindest lokal als eben approximierten Seitenfläche und der als eben approximierten ersten Hauptfläche bestimmt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die Schutzschicht durch einen gemeinsamen Ätzschritt lokal selbstjustiert entfernt, wobei die Schutzschicht allein aufgrund höherer Ätzrate auf den schräg ausgebildeten Seitenflächen entfernt wird und die Schutzschicht gleichzeitig aufgrund niedrigerer Ätzrate auf der verbleibenden ersten Hauptfläche dort erhalten bleibt und dabei zum Beispiel lediglich gedünnt wird. Aufgrund der Neigung sind die schräg ausgebildeten Seitenflächen leicht zugänglich und können gezielt freigelegt werden.
  • Bevorzugt erfolgt der gemeinsame Ätzschritt durch Trockenätzen, etwa durch physikalisches, chemisches oder physikalisch-chemisches Trockenätzen. Das Trockenätzen umfasst unter anderem Gasphasen-, Plasma-, Laser-, Elektronenstrahl- und Ionenätzen, wobei das Ionenätzen weiterhin reaktives Ionenätzen, Sputtern und reaktives sowie chemisch unterstütztes Ionenstrahlätzen umfasst. Beim Trockenätzen im Allgemeinen und beim Ionenätzen wie Sputtern im Speziellen wird Material der Schutzschicht insbesondere durch gezieltes Einstellen der Ätzrate oder der lokalen Sputterausbeute lokal abgetragen. Das hier beschriebene Sputtern, bei dem Material einer Schicht etwa durch Beschuss mit Ionen abgetragen wird, ist von einer Sputterbeschichtung zu unterscheiden, bei der herausgeschlagene Atome auf einer Oberfläche ablagern und eine neue Schicht bilden.
  • Es hat sich herausgestellt, dass die lokale Ätzrate oder die lokale Sputterausbeute allein aufgrund unterschiedlicher Orientierungen der Schutzschicht auf den schräg ausgebildeten Seitenflächen und auf der ersten insbesondere ebenen Hauptfläche des Halbleiterkörpers derart einstellbar ist, dass die Schutzschicht ausschließlich auf den schräg ausgebildeten Seitenflächen zur bereichsweisen Freilegung des Halbleiterkörpers entfernt wird, jedoch gleichzeitig auf der ersten Hauptfläche erhalten bleibt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die Schutzschicht aus einem elektrisch isolierenden Material gebildet, etwa aus Al2O3, SiO2, SiN, Ta2O5, AlN, TiO2, ZrO2, HfO2 oder aus einem anderen Material mit ähnlichen Materialeigenschaften. Das Aufbringen der Schutzschicht auf den Halbleiterkörper kann durch ein Beschichtungsverfahren, etwa durch Besputtern (PVD: Physical Vapour Deposition), Atomlagenabscheidung (ALD: Atomic Layer Deposition) oder chemische Gasphasenabscheidung (CVD: Chemical Vapour Deposition), insbesondere durch plasmaunterstützte chemische Gasphasenabscheidung (PECVD: Plasma Enhanced Chemical Vapour Deposition) erfolgt werden.
  • Bevorzugt wird die Schutzschicht aus Al2O3 gebildet, wobei die Seitenflächen anschließend durch ein Argon-unterstütztes Trockenätzverfahren freigelegt werden. Es wurde festgestellt, dass dieser Trockenätzprozess eine deutlich höhere Ätzrate für Al2O3 auf den schräg ausgebildeten Seitenflächen aufweist als für Al2O3 auf horizontalen Oberflächen der Schutzschicht. Während eines gemeinsamen Verfahrensschritts führt dies dazu, dass die Seitenflächen von der Schutzschicht befreit werden, während die horizontalen Oberflächen, zum Beispiel die lateralen Oberflächen des Halbleiterkörpers, weiterhin von der Schutzschicht bedeckt bleiben.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die Seitenflächen, die von der Schutzschicht insbesondere vollständig bedeckt sind, während des Schritts zur teilweisen Entfernung der Schutzschicht freigelegt. Nach der teilweisen Entfernung der Schutzschicht kann ein elektrisch isolierendes Material auf die freigelegten Seitenflächen aufgebracht werden, sodass diese von einer Passivierungsschicht aus dem elektrisch isolierenden Material bedeckt sind. Die freigelegten Seitenflächen grenzen somit insbesondere unmittelbar an die Passivierungsschicht an. Das Ausbilden der Passivierungsschicht auf den freigelegten Seitenflächen kann durch ein Beschichtungsverfahren erfolgt werden, zum Beispiel durch Atomlagenabscheidung oder durch Gasphasenabscheidung. Insbesondere weisen die Passivierungsschicht und die Schutzschicht unterschiedliche Materialien auf. Bevorzugt ist die Passivierungsschicht aus einem Material gebildet, das ätzresistenter ist als ein Material der Schutzschicht. Zweckmäßig kann die Schutzschicht in einem nachfolgenden Verfahrensschritt, etwa nach dem Aufbringen der Passivierungsschicht, von dem Halbleiterkörper vollständig entfernt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Maske bei der Ausbildung der Mehrzahl von vertikalen Seitenflächen des Halbleiterkörpers verwendet. Die Maske kann eine Mehrzahl von Fenstern aufweisen, wobei die schräg ausgebildeten Seitenflächen zumindest teilweise in Bereichen der Fenster und/oder seitlich der Maske erzeugt werden. Vor dem Aufbringen der Maske auf den Halbleiterkörper kann die erste Hauptfläche freiliegend sein. Nach dem großflächigen Aufbringen der Schutzschicht können/kann die erste Hauptfläche und/oder die Maske von der Schutzschicht bedeckt, etwa vollständig bedeckt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden Öffnungen in den Hableiterkörper erzeugt. Der Halbleiterkörper weist eine zweite Hauptfläche auf, die der ersten Hauptfläche abgewandt ist. Insbesondere begrenzen die erste und die zweite Hauptfläche den Halbleiterkörper in der vertikalen Richtung. Die Öffnungen können mit zunehmenden Abstand von der ersten Hauptfläche zur zweiten Hauptfläche hin jeweils einen kleiner werdenden Querschnitt aufweisen. Das heißt, die Öffnungen sind von der ersten Hauptfläche zur zweiten Hauptfläche hin verjüngt. Dabei können Öffnungen eine spitz zulaufende Form, etwa die Form eines Kegels, einer Pyramide oder eines Prismas mit einem Dreieck als Grundfläche aufweisen. Es ist auch möglich, dass die Öffnungen die Form eines Kegelstumpfs, eines Pyramidenstumpfs oder eines Prismas mit einem Viereck, insbesondere mit einem Trapez als Grundfläche aufweist. Die schräg ausgebildeten Seitenflächen können dabei Innenwände der Öffnungen sein.
  • Entlang der vertikalen Richtung können sich die Öffnungen durch den Halbleiterkörper hindurch erstrecken, etwa von der ersten Hauptfläche bis zu der zweiten Hauptfläche des Halbleiterkörpers. In diesem Fall sind die Öffnungen als Aussparungen gebildet, wobei die Bodenflächen der Öffnungen Oberflächen eines Substrats sein können, auf dem der Halbleiterkörper angeordnet ist. Das Substrat kann ein Aufwachssubstrat oder verschieden von einem Aufwachssubstrat sein. Es ist möglich, dass einige oder alle Öffnungen jeweils als Ausnehmung, also als Sackloch in dem Halbleiterkörper gebildet sind. In diesem Fall erstrecken sich die Öffnungen etwa von der ersten Hauptfläche bis zu einem Punkt, einer Linie oder einer Fläche zwischen der ersten und der zweiten Hauptfläche des Halbleiterkörpers.
  • Gemäß zumindest einer Ausführungsvariante des Verfahrens sind die Seitenflächen durch Innenwände von Öffnungen gebildet, wobei die Öffnungen voneinander lateral beabstandet und jeweils von dem Halbleiterkörper in lateralen Richtungen umschlossen, insbesondere vollumfänglich umschlossen sind. Alternativ oder ergänzend ist es möglich, dass der Halbleiterkörper schräg ausgebildete Seitenflächen aufweist, die durch Seitenflanken von Öffnungen gebildet sind, wobei die Öffnungen als Gräben, insbesondere als Trenngräben ausgebildet werden und sich entlang der gesamten lateralen Ausdehnung des Halbleiterkörpers erstrecken. Durch solche Gräben kann der Halbleiterkörper in eine Mehrzahl von voneinander lateral beabstandeten Teilbereichen unterteilt werden, die jeweils einen Hauptkörper eines Bauelements, etwa eines optoelektronischen Bauelements, bilden können.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erstrecken sich die Seitenflächen entlang der vertikalen Richtung von der ersten Hauptfläche zu einer Bodenfläche, die insbesondere eben ausgebildet ist und parallel zu der ersten Hauptfläche verläuft. Die ebene Bodenfläche kann eine Oberfläche eines Substrats sein, die etwa bei der Ausbildung der zugehörigen Öffnung freigelegt wird. In diesem Fall befindet sich die Bodenfläche etwa auf derselben vertikalen Höhe von der zweiten Hauptfläche des Halbleiterkörpers. Alternativ ist es möglich, dass die ebene Bodenfläche in der vertikalen Richtung zwischen der ersten Hauptfläche und der zweiten Hauptfläche angeordnet ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erstrecken sich die schräg ausgebildeten Seitenflächen nicht über die gesamte vertikale Ausdehnung des Halbleiterkörpers. Solche Seitenflächen können durch Innenwände von Öffnungen etwa in Form von Ausnehmungen des Halbleiterkörpers gebildet sein. Die Ausnehmungen können in diesem Fall jeweils eine Bodenfläche aufweisen, die durch eine freigelegte Oberfläche einer Halbleiterschicht des Halbleiterkörpers gebildet ist.
  • Zum Beispiel weist der Halbleiterkörper eine Halbleiterschicht, eine weitere Halbleiterschicht und eine dazwischen angeordnete aktive Schicht auf. Die Ausnehmung kann sich durch die eine Halbleiterschicht und die aktive Schicht hindurch zu der weiteren Halbleiterschicht erstrecken. Nach der Passivierung der Seitenflächen können die Ausnehmungen mit einem elektrisch leitfähigen Material, etwa mit einem Metall wie Kupfer, Nickel, Silber oder Gold, zur elektrischen Kontaktierung der weiteren Halbleiterschicht aufgefüllt werden. Alternativ oder ergänzend ist es möglich, dass die Seitenflächen einiger oder aller Ausnehmungen durch teilweises Entfernen der Schutzschicht freigelegt werden. Zumindest einige oder alle Ausnehmungen können in einem nachfolgenden Verfahrensschritt zu Aussparungen durch den Halbleiterkörper hindurch ausgebildet werden. Hierfür eignet sich auch ein nass-chemisches Ätzverfahren, da die übrigen Bereiche des Halbleiterkörpers weiterhin von der Schutzschicht bedeckt und so vor einem Ätzmittel geschützt bleiben.
  • Weitere Vorteile, bevorzugte Ausführungsformen und Weiterbildungen des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den 1A bis 7 erläuterten Ausführungsbeispielen. Es zeigen:
    • 1A, 1B, 1C, 1D, 1E und 1F schematische Schnittansichten verschiedener Verfahrensstadien eines Ausführungsbeispiels insbesondere zur Bearbeitung eines Halbleiterkörpers,
    • 2A, 2B, 3A, 3B, 3C, 3D, 4A und 4B schematische Schnittansichten einiger Verfahrensstadien weiterer Ausführungsbeispiele insbesondere zur Bearbeitung eines Halbleiterkörpers,
    • 5A, 5B und 5C schematische Darstellungen eines Halbleiterkörpers jeweils in Draufsicht,
    • 6 schematische Darstellung eines Bauelements, und
    • 7 einen Ausschnitt des Halbleiterkörpers mit einer schräg ausgebildeten Seitenfläche.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken beispielsweise an Stufenübergängen der Schichten zur Verdeutlichung übertrieben groß dargestellt sein.
  • In 1A ist ein Halbleiterverbund, etwa ein Waferverbund dargestellt. Der Halbleiterverbund weist einen Halbleiterkörper 2 auf, der auf einem Substrat 1 angeordnet ist. Das Substrat 1 kann ein Aufwachssubstrat, etwa ein Saphirsubstrat sein. Insbesondere ist der Halbleiterkörper 2 mittels eines Epitaxie-Verfahrens schichtenweise auf das Substrat 1 abgeschieden. Es ist möglich, dass das Substrat 1 verschieden von einem Aufwachssubstrat ist. Zum Beispiel ist der Halbleiterkörper 2 vor oder nach einer Mesaätzung von einem Aufwachssubstrat etwa durch ein Laserabhebeverfahren (LLO: Laser Lift-Off) oder durch ein Ätzverfahren abgetrennt und auf dem Substrat 1 umgebondet. Der Halbleiterkörper 2 kann Bestandteil eines einzigen Halbleiterchips sein.
  • Der Halbleiterkörper 2 kann aus einem III/V-oder II/VI-Verbindungshalbleitermaterial gebildet sein. Ein III/V-Verbindungshalbleitermaterial weist ein Element aus der dritten Hauptgruppe und ein Element aus der fünften Hauptgruppe auf. Ein II/VI-Verbindungshalbleitermaterial weist ein Element aus der zweiten Hauptgruppe und ein Element aus der sechsten Hauptgruppe auf. Zum Beispiel ist der Halbleiterkörper 2 auf GaN, InGaN oder auf InAlP basiert.
  • Der Halbleiterkörper 2 weist eine dem Substrat 1 abgewandte erste Hauptfläche 201 und eine dem Substrat 1 zugewandte zweite Hauptfläche 202 auf. Insbesondere ist die erste Hauptfläche 201 durch eine Oberfläche einer ersten Halbleiterschicht 21 und die zweite Hauptfläche 202 durch eine Oberfläche einer zweiten Halbleiterschicht 22 des Halbleiterkörpers 2 gebildet. Die erste Hauptfläche 201 und/oder die zweite Hauptfläche 202 können/kann im Rahmen der Herstellungstoleranzen eben beziehungsweise flach ausgebildet sein. Zum Beispiel ist die erste Halbleiterschicht 21 p-leitend und die zweite Halbleiterschicht 22 n-leitend ausgebildet, oder umgekehrt. Der Halbleiterkörper 2 weist eine aktive Schicht 23 auf, die zwischen der ersten Halbleiterschicht 21 und der zweiten Halbleiterschicht 22 angeordnet ist. Insbesondere ist die aktive Schicht 23 zur Emission oder zur Detektion von elektromagnetischen Strahlungen etwa im sichtbaren, ultravioletten oder im infraroten Spektralbereich eingerichtet.
  • Es wird in 1B eine Maske 7 auf den Halbleiterkörper 2, insbesondere unmittelbar auf die erste Hauptfläche 201 aufgebracht. Die Maske 7 weist eine Mehrzahl von Fenstern 71 auf. In den Bereichen der Fenster 71 ist die erste Hauptfläche 201 freiliegend und somit zugänglich. Die Maske 7 kann eine Lackmaske sein, die aus einem positiven oder negativen Photolack gebildet ist, wobei der Photolack zur Ausbildung der Maske 7 mit den Fenstern 71 bereichsweise belichtet und bereichsweise nicht belichtet wird. Die Maske 7 kann eine ausgehärtete SiO2-Maske sein. Außerdem ist es möglich, dass die Maske 7 mit den Fenstern 71 vorgefertigt hergestellt ist und bereits beim Aufbringen auf den Halbleiterkörper 2 eine Mehrzahl von Fenstern 71 aufweist. Die Maske 7 weist eine vertikale Schichtdicke auf, die zwischen einschließlich 10 nm und 10 µm, etwa zwischen einschließlich 1 µm und 10 µm, 1 µm und 4 µm oder auch zwischen einschließlich 30 nm und 1 µm, 30 nm und 150 nm, zum Beispiel zwischen 60 nm und 90 nm sein kann.
  • Gemäß 1C wird eine Mehrzahl von vertikalen Seitenflächen 31 des Halbleiterkörpers 2 insbesondere mit Hilfe der Maske 7 gebildet. Dabei werden die Seitenflächen 31 schräg zu der ersten Hauptfläche 201 und/oder zweiten Hauptfläche 202 erzeugt. Die schräg ausgebildeten Seitenflächen 31 befinden sich in der 1C in den Bereichen der Fenster 71 oder seitlich der Maske 7, wobei die in den Bereichen der Fenster 71 befindlichen Seitenflächen 31 als innere Seitenflächen und die seitlich der Maske 7 befindlichen Seitenflächen 31 als äußere Seitenflächen 31 des Halbleiterkörpers 2 bezeichnet werden.
  • Zur Erzeugung der schrägen Seitenflächen 31, insbesondere der inneren Seitenflächen 31, wird eine oder eine Mehrzahl von Öffnungen 3 in den Halbleiterkörper 2 hinein erzeugt. In der 1C erstrecken sich die Öffnungen 3 von der ersten Hauptfläche 201 entlang der vertikalen Richtung bis zu der zweiten Hauptfläche 202, also durch den Halbleiterkörper 2 hindurch. Solche Öffnungen 3 werden als Aussparungen 62 des Halbleiterkörpers 2 genannt. Durch das Ausbilden der Aussparungen 62 kann das Substrat 1 in den Öffnungen 3 bereichsweise freigelegt sein. Das Substrat 1 weist eine dem Halbleiterkörper 2 zugewandte Oberfläche auf, die etwa eben beziehungsweise flach ist und insbesondere die zweite Hauptfläche 202 des Halbleiterkörpers 2 definiert.
  • Abweichend von der 1C ist es denkbar, dass die Öffnungen 3 derart ausgebildet werden, dass diese von der ersten Hauptfläche 201 lediglich bis zu der ersten Halbleiterschicht 21, bis zu der aktiven Schicht 23 oder bis zu der zweiten Halbleiterschicht 22 eindringen. In diesem Fall bilden die Öffnungen 3 jeweils eine Ausnehmung, das heißt ein Sackloch, in dem Halbleiterkörper 2. Es ist auch möglich, dass einige der Öffnungen 3 als Ausnehmungen und einige der weiteren Öffnungen 3 als Aussparungen gebildet sind.
  • Bei der Erzeugung der Öffnungen 3 wird Material des Halbleiterkörpers 3 abgetragen, wobei Teile der ersten Hauptfläche 201 entfernt werden. Hierfür kann ein nass-chemisches Ätzverfahren oder ein Trockenätzverfahren angewandt werden, etwa reaktives Ionentiefenätzens (DRIE) oder reaktives Ionenätzens (RIE) insbesondere mit Chlor oder Fluor als Ätzmittel. Alternativ kann auch ein mechanisches Verfahren zur Erzeugung der Öffnungen 3 angewandt werden. Die Öffnungen 3 können voneinander lateral beabstandet sein. In diesem Fall bilden die Innenwände von lateral beabstandeten Öffnungen 3 die inneren Seitenflächen 31, wobei die Öffnungen 3 in lateralen Richtungen von dem Halbleiterkörper 2 vollumfänglich umschlossen sind. Die Öffnungen 3 können als Trenngräben 6 ausgebildet sein, die sich entlang der gesamten lateralen Ausdehnung des Halbleiterkörpers 2 erstrecken. Durch die Trenngräben 6 kann der Halbleiterkörper 2 in eine Mehrzahl von lateral beabstandeten Hauptkörpern 20 unterteilt werden, wobei die Seitenflächen 31 Seitenflanken der Hauptkörper 20 sind.
  • Besonders bevorzugt werden die Seitenflächen 31 derart erzeugt, dass diese jeweils mit der verbleibenden ersten Hauptfläche 201 einen Winkel α zwischen einschließlich 110° und 160° bilden. Der Winkel α ist somit ein innerer Winkel im Halbleiterkörper 2 zwischen der Seitenfläche 31 und der ersten Hauptfläche 201. In 1C bilden die Seitenflächen 31 jeweils mit der zweiten Hauptfläche 202 einen inneren Winkel β. Verlaufen die erste Hauptfläche 201 und die zweite Hauptfläche 202 parallel zueinander, beträgt die Summe aus α und β 180°. Der innere Winkel β ist somit bevorzugt zwischen einschließlich 70° und 20°. Die Öffnungen 3 weisen jeweils einen Querschnitt auf, der mit zunehmenden Abstand von der ersten Hauptfläche 201 zu der zweiten Hauptfläche 202 hin abnimmt. In Figur 1C können die Öffnungen 3 jeweils die Form eines Kegelstumpfs, eines Pyramidenstumpfs oder eines länglichen Prismas mit einem gleichschenkligen Trapez als Grundfläche aufweisen.
  • Die relative Orientierung der Seitenfläche 31 zu der ersten Hauptfläche 201 oder zu der zweiten Hauptfläche 202 kann durch einen weiteren Winkel γ zwischen der Seitenfläche 31 und einem Lot L angegeben werden, der senkrecht zu der ersten oder zu der zweiten Hauptfläche des Halbleiterkörpers 2 gerichtet ist. Die Summe aus β und γ oder die Differenz aus α und γ beträgt somit 90°. Der weitere Winkel γ ist somit bevorzugt zwischen einschließlich 20° und 70°. In diesem Sinne sind die Seitenflächen 31 schräg ausgebildet. Insbesondere kann der Winkel α zwischen einschließlich 110° und 150°, zwischen einschließlich 110° und 140°, zwischen einschließlich 120° und 160° oder zwischen einschließlich 130° und 160° sein. Dementsprechend kann der Winkel β oder der Winkel γ zwischen einschließlich 30° und 70°, zwischen einschließlich 40° und 70°, zwischen einschließlich 20° und 60° oder zwischen einschließlich 20° und 50° sein.
  • Es wird in der 1D eine Schutzschicht 4 auf den Halbleiterkörper 2 derart aufgebracht, dass die Schutzschicht 4 flächig ausgebildet wird und dabei die Seitenflächen 31, insbesondere alle Seitenflächen 31 bedeckt. Hierfür eignet sich ein Beschichtungsverfahren wie Bedampfen, Sputtern, Atomlagenabscheidung oder Gasphasenabscheidung. In Draufsicht kann die Schutzschicht 4 den Halbleiterkörper 2, die Maske 7 und die in den Öffnungen 3 freigelegten Oberflächen des Substrats 1 vollständig bedecken. Die Schutzschicht 4 kann eine vertikale Schichtdicke zwischen einschließlich 30 nm und 300 nm, zwischen einschließlich 30 nm und 150 nm, etwa zwischen 60 nm und 90 nm aufweisen. Die Schutzschicht 4 enthält zum Bespiel Al2O3.
  • Gemäß der 1E wird die Schutzschicht 4 bevorzugt mittels Trockenätzens derart entfernt, dass die Schutzschicht 4 während eines gemeinsamen insbesondere einzigen Verfahrensschritts allein aufgrund der Neigung in Bereichen auf den schräg ausgebildeten Seitenflächen 31 vollständig oder im Wesentlichen vollständig entfernt wird und in Bereichen auf der verbleibenden ersten Hauptfläche 201 zumindest teilweise erhalten bleibt. Zum Beispiel wird die Schutzschicht 4 auf der ersten Hauptfläche 201 und/oder auf den in den Öffnungen 3 freigelegten Oberflächen des Substrats 1 lediglich gedünnt. Die Seitenfläche 31 ist von der Schutzschicht vollständig oder im Wesentlichen vollständig entfernt, wenn zum Beispiel mindestens 90 %, mindestens 95 % oder mindestens 99 % der Gesamtfläche der Seitenfläche 31 frei von der Schutzschicht 4 sind. Dabei ist es nicht ausgeschlossen, dass Reste der Schutzschicht 4 auf den in den Öffnungen 3 freigelegten Oberflächen des Substrats 1 erhalten bleiben und die Seitenflächen 31 ausschließlich in deren Übergangsbereichen zu dem Substrat 1 bedecken (1E).
  • Gemäß 1F wird eine Passivierungsschicht 8 auf die freigelegten Seitenflächen 31 aufgebracht. Die Passivierungsschicht 8 ist bevorzugt aus einem elektrisch isolierenden Material gebildet, das sich von einem Material der Schutzschicht 4 unterscheidet. Die Passivierungsschicht 8 bedeckt die schräg ausgebildeten Seitenflächen 31 insbesondere vollständig.
  • Es ist denkbar, dass Reste der Schutzschicht 4 und die Maske 7 nachträglich vollständig von dem Halbleiterkörper 2 abgelöst werden. Des Weiteren ist es möglich, dass das Substrat 1 in einem nachfolgenden Verfahrensschritt von dem Halbleiterkörper 2 getrennt wird und die Reste der Schutzschicht 4 insbesondere in den Übergangsbereichen zwischen dem Substrat 1 und dem Halbleiterkörper 2 von den Seitenflächen 31 entfernt werden. Mit dem Ablösen des Substrats 1 kann der Halbleiterkörper 2 entlang der Trenngräben 6 zu einer Mehrzahl von Hauptkörpern 20 vereinzelt werden, deren Seitenflächen 31 bereits von der Passivierungsschicht 8 bedeckt sind. Der Hauptkörper 20 kann auf einem separat herstellten Träger 9 angeordnet werden und bildet mit dem Träger 9 ein Bauelement 10 (6), zum Beispiel eine lichtemittierende Diode. Alternativ ist es möglich, dass das Substrat 1 entlang der Trenngräben 6 zu einer Mehrzahl von Trägern vereinzelt, etwa durchgesägt werden, wobei auf jedem Träger 9 ein Hauptkörper 20 angeordnet ist.
  • Das in 2A dargestellte Ausführungsbeispiel für einen Verfahrensschritt entspricht im Wesentlichen dem in der 1F dargestellten Ausführungsbeispiel. Im Unterschied hierzu ist zumindest eine Öffnung 3 als Ausnehmung 61 ausgebildet, die sich von der ersten Hauptfläche 201 durch die erste Halbleiterschicht 21 und die aktive Schicht 23 hindurch zu der zweiten Halbleiterschicht 22 erstreckt. Die Ausnehmung 61 weist somit eine Bodenfläche, insbesondere eine ebene Bodenfläche auf, die in der vertikalen Richtung zwischen der ersten Hauptfläche 201 und der zweiten Hauptfläche 202 angeordnet ist. Der Halbleiterkörper 2 kann eine Mehrzahl von solchen Ausnehmungen 61 aufweisen, die insbesondere voneinander lateral beabstandet sind.
  • Gemäß 2B kann die Ausnehmung 61 oder die Mehrzahl von Ausnehmungen 61 mit einem elektrisch leitfähigen Material zur Bildung einer oder mehrerer Durchkontaktierungen 5 aufgefüllt werden. Der Hauptkörper 20 kann in diesem Fall zumindest eine Durchkontaktierung 5 aufweisen, wodurch die erste Halbleiterschicht 21 und die zweite Halbleiterschicht 22 des Hauptkörpers 20 beide über die erste Hauptfläche 201 elektrisch kontaktierbar sind. Ein Bauelement 10, etwa wie in der 6 dargestellt, kann einen solchen Hauptkörper 20 auf einem Träger 9 aufweisen, wobei die erste Hauptfläche 201 dem Träger 9 zugewandt ist und das Bauelement 10 insbesondere über die erste Hauptfläche 201 und den Träger 9 extern elektrisch kontaktierbar ist. Die zweite Hauptfläche 202 ist frei von einem Aufwachssubstrat, etwa frei von dem Substrat 1 und kann als Strahlungseintritts- oder als Strahlungsaustrittsfläche des Bauelements 10 dienen.
  • Das in 3A dargestellte Ausführungsbeispiel für einen Verfahrensschritt entspricht im Wesentlichen dem in der 1C dargestellten Ausführungsbeispiel. Im Unterschied hierzu sind alle Öffnungen 3 zunächst als Ausnehmungen 61 ausgebildet, die sich von der ersten Hauptfläche 201 durch die erste Halbleiterschicht 21 und die aktive Schicht 23 hindurch bis zu der zweiten Halbleiterschicht 22 erstrecken. Abweichend davon ist es möglich, dass sich die Ausnehmungen 61 lediglich von der ersten Hauptfläche 201 bis in die erste Halbleiterschicht 21 oder bis in die aktive Schicht 23 erstrecken. Die Öffnungen 3 können dabei als längliche Trenngräben 6 oder als isolierte voneinander lateral beabstandete Öffnungen 3 gebildet sein.
  • Das in 3B dargestellte Ausführungsbeispiel für einen Verfahrensschritt entspricht im Wesentlichen dem in der 1D dargestellten Ausführungsbeispiel jedoch mit dem Unterschied, dass die Öffnungen 3 zunächst als Ausnehmungen 61 ausgebildet sind, deren Seitenflächen 31 von der Schutzschicht 4 überdeckt sind. Die Schutzschicht 4 wird in einem nachfolgenden Verfahrensschritt von den Seitenflächen 31 entfernt, woraufhin zumindest einige oder alle Ausnehmungen 61 zu Aussparungen 62 ausgebildet werden können. Insbesondere dienen die Aussparungen 62 als Trenngräben zwischen den benachbarten Hauptkörpern 20 des Halbleiterkörpers 2. Im Unterschied zu den 1D und 1E sind die in der 3B freigelegten Oberflächen des Substrats 1 frei von der Schutzschicht 4 beziehungsweise von den Resten der Schutzschicht 4.
  • Die Ausnehmungen 61, die nicht zu Aussparungen 62 ausgebildet sind, können mit einem elektrisch leitfähigen Material zur Bildung von Durchkontaktierungen 5 (3D) aufgefüllt werden. Das in der 3D dargestellte Ausführungsbeispiel für einen Verfahrensschritt entspricht im Wesentlichen dem in der 2B dargestellten Ausführungsbeispiel jedoch ohne Reste der Schutzschicht 4 auf den freigelegten Oberflächen des Substrats 1.
  • Das in 4A dargestellte Ausführungsbeispiel für einen Verfahrensschritt entspricht im Wesentlichen dem in der 3A dargestellten Ausführungsbeispiel. Im Unterschied hierzu weisen die Ausnehmungen 61 jeweils eine spitz zulaufende Form auf, etwa die Form eines Kegels, einer Pyramide oder eines länglichen Prismas mit einem Dreieck als Grundfläche. Nachdem der Halbleiterkörper 2 mit einer Schutzschicht 4 vollständig bedeckt wird und die Seitenflächen 31 nachträglich von der Schutzschicht 4 befreit werden, können die Ausnehmungen 61 insbesondere an den freigelegten Seitenflächen 31 zu Aussparungen 62 durch den Halbleiterkörper 2 hindurch ausgebildet werden (4B).
  • In den 5A, 5B und 5C wird schematisch dargestellt, dass die Öffnungen 3 in Form von voneinander lateral beabstandeten Ausnehmungen 61 (5A) oder in Form von Trenngräben 6, beispielsweise in Form von länglichen Aussparungen 62 (5B) ausgebildet werden können. Die 5C stellt eine Kombination aus den 5A und 5B dar, bei der die Öffnungen 3 teilweise als voneinander lateral beabstandete Ausnehmungen 61 und teilweise als Trenngräben 6 beziehungsweise als längliche Aussparungen 62 ausgebildet sind. Die Trenngräben 6 und 62 unterteilt den Halbleiterkörper 2 in eine Mehrzahl von Hauptkörpern 20, die jeweils eine oder eine Mehrzahl von Ausnehmungen 61 aufweisen, wobei die Ausnehmungen 61 mit einem elektrisch leitfähigen Material zur Bildung von Durchkontaktierungen 5 aufgefüllt werden können.
  • In 7 ist ein Ausschnitt des Halbleiterkörpers 2 mit einer schräg ausgebildeten Seitenfläche 31' dargestellt. Herstellungsbedingt kann die Seitenfläche 31' Vertiefungen oder Erhebungen aufweisen und ist daher in der Regel nicht absolut eben oder mathematisch flach ausgebildet. In solchen Fällen können die Winkeln zwischen der Seitenfläche 31' und der ersten Hauptfläche 201 oder der zweiten Hauptfläche 202 mit Hilfe einer als eben approximierten Seitenfläche 31 bestimmt werden. Die als eben approximierte Seitenfläche 31 kann zum Beispiel mittels der Methode der kleinsten Quadrate ermittelt werden. Die Winkeln α und β sind dann Winkeln zwischen der als eben approximierten Seitenfläche 31 und der ersten Hauptfläche 201 beziehungsweise der zweiten Hauptfläche 202.
  • Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
  • 10
    Bauelement
    1
    Substrat
    2
    Halbleiterkörper
    20
    Hauptkörper eines Bauelements
    21
    erste Halbleiterschicht
    22
    zweite Halbleiterschicht
    23
    aktive Schicht
    201
    erste Hauptfläche des Halbleiterkörpers
    202
    zweite Hauptfläche des Halbleiterkörpers
    3
    Öffnung/ Graben
    31
    Seitenfläche
    31'
    Seitenfläche
    4
    Schutzschicht
    5
    Durchkontaktierung
    6
    Graben/ Trenngraben
    61
    Ausnehmung
    62
    Aussparung
    7
    Maske
    71
    Fenster der Maske
    8
    Passivierungsschicht
    9
    Träger des Bauelements
    L
    Lot
    α
    innerer Winkel zwischen Seitenfläche und 1. Hauptfläche
    β
    innerer Winkel zwischen Seitenfläche und 2. Hauptfläche
    γ
    Winkel zwischen Seitenfläche und Lot

Claims (15)

  1. Verfahren zur Freilegung von Seitenflächen (31) eines Halbleiterkörpers (2) mit folgenden Schritten: A) Bereitstellen des Halbleiterkörpers (2) aufweisend eine sich lateral erstreckende erste Hauptfläche (201), B) Ausbilden einer Mehrzahl von vertikalen Seitenflächen (31), indem Material des Halbleiterkörpers (2) teilweise abgetragen wird und die erste Hauptfläche (201) dadurch bereichsweise entfernt wird, wobei die Seitenflächen (31) jeweils mit der verbleibenden ersten Hauptfläche (201) einen Winkel (α) zwischen einschließlich 110° und 160° bilden, C) Aufbringen einer Schutzschicht (4) auf den Halbleiterkörper (2), sodass die Schutzschicht (4) in Draufsicht die verbleibende erste Hauptfläche (201) und die schräg ausgebildeten Seitenflächen (31) vollständig bedeckt, und D) teilweises Entfernen der Schutzschicht (4), wobei die Schutzschicht (4) während eines gemeinsamen Verfahrensschritts aufgrund der Neigung in Bereichen auf den schräg ausgebildeten Seitenflächen (31) entfernt wird und in Bereichen auf der verbleibenden ersten Hauptfläche (201) zumindest teilweise erhalten bleibt.
  2. Verfahren nach Anspruch 1, bei dem die Schutzschicht (4) durch einen gemeinsamen Ätzschritt lokal selbstjustiert entfernt wird, wobei die Schutzschicht (4) allein aufgrund höherer Ätzrate auf den schräg ausgebildeten Seitenflächen (31) entfernt wird und die Schutzschicht (4) aufgrund niedrigerer Ätzrate auf der verbleibenden ersten Hauptfläche (201) lediglich gedünnt wird.
  3. Verfahren nach dem vorhergehenden Anspruch, bei dem der gemeinsame Ätzschritt durch Trockenätzen erfolgt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schutzschicht (4) aus einem der Materialien aus der Gruppe bestehend aus Al2O3, SiO2, Ta2O5, AlN, TiO2, ZrO2, HfO2 und SiN gebildet wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schutzschicht (4) aus Al2O3 gebildet wird und die Seitenflächen (31) während des Schritts D durch ein Arunterstütztes Trockenätzverfahren freigelegt werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Seitenflächen (31) während des Schritts D freigelegt werden, wobei nach Schritt D ein elektrisch isolierendes Material auf die freigelegten Seitenflächen (31) aufgebracht wird, sodass diese von einer Passivierungsschicht (8) aus dem isolierenden Material bedeckt werden.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Aufbringen der Schutzschicht (4) auf den Halbleiterkörper (2) durch Atomlagenabscheidung (ALD), Bedampfen, Besputtern (PVD), chemische Gasphasenabscheidung (CVD) oder durch plasmaunterstützte chemische Gasphasenabscheidung (PECVD) erfolgt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Maske (7) mit Fenstern (71) im Schritt B verwendet wird, wobei die schräg ausgebildeten Seitenflächen (31) zumindest teilweise in Bereichen der Fenster (71) erzeugt werden und die Maske (7) nach Schritt C von der Schutzschicht (4) bedeckt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Seitenflächen (31) Innenwände von lateral beabstandeten Öffnungen (3, 6) sind, die von dem Halbleiterkörper (2) in lateralen Richtungen vollumfänglich umschlossen sind.
  10. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die Seitenflächen (31) Seitenflanken von Öffnungen (3, 6) des Halbleiterkörpers (2) sind, die als Gräben ausgebildet werden und sich entlang der gesamten lateralen Ausdehnung des Halbleiterkörpers (2) erstrecken.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem sich die Seitenflächen (31) entlang der vertikalen Richtung von der ersten Hauptfläche (201) zu einer Bodenfläche (200) erstrecken, die eben ausgebildet ist und parallel zu der ersten Hauptfläche (201) verläuft.
  12. Verfahren nach Anspruch 11, bei dem der Halbleiterkörper (2) eine der ersten Hauptfläche (201) abgewandte zweite Hauptfläche (202) aufweist und die Bodenfläche (200) in der vertikalen Richtung zwischen der ersten Hauptfläche (201) und der zweiten Hauptfläche (202) angeordnet ist.
  13. Verfahren nach Anspruch 11, bei dem der Halbleiterkörper (2) eine der ersten Hauptfläche (201) abgewandte zweite Hauptfläche (202) aufweist, wobei sich die Bodenfläche (200) auf derselben vertikalen Höhe von der zweiten Hauptfläche (202) befindet.
  14. Verfahren nach einem der der Ansprüche 1 bis 12, bei dem sich die schräg ausgebildeten Seitenflächen (31) nicht über die gesamte vertikale Ausdehnung des Halbleiterkörpers (2) erstrecken und dabei Innenwände von Ausnehmungen (3, 6, 61) des Halbleiterkörpers (2) bilden.
  15. Verfahren nach dem vorhergehenden Anspruch, bei dem die Seitenflächen (31) während des Schritts D von der Schutzschicht (4) freigelegt werden und die Ausnehmungen (3, 6, 61) in einem nachfolgenden Verfahrensschritt zu Aussparungen (3, 6, 62) durch den Halbleiterkörper (2) hindurch gebildet werden.
DE102017104282.2A 2017-03-01 2017-03-01 Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers Withdrawn DE102017104282A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017104282.2A DE102017104282A1 (de) 2017-03-01 2017-03-01 Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers
PCT/EP2018/054834 WO2018158263A1 (de) 2017-03-01 2018-02-27 Verfahren zur selbstjustierten freilegung von seitenflächen eines halbleiterkörpers
US16/485,400 US10937922B2 (en) 2017-03-01 2018-02-27 Method for the self-adjusted exposure of side surfaces of a semiconductor body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017104282.2A DE102017104282A1 (de) 2017-03-01 2017-03-01 Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers

Publications (1)

Publication Number Publication Date
DE102017104282A1 true DE102017104282A1 (de) 2018-09-06

Family

ID=61526811

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017104282.2A Withdrawn DE102017104282A1 (de) 2017-03-01 2017-03-01 Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers

Country Status (3)

Country Link
US (1) US10937922B2 (de)
DE (1) DE102017104282A1 (de)
WO (1) WO2018158263A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024240843A1 (en) * 2023-05-25 2024-11-28 Ams-Osram International Gmbh Chlorine based isotropic surface treatment of plasma etched side surfaces of a micro-led

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050020011A1 (en) 2003-07-23 2005-01-27 Kentaro Nakajima Magnetic memory device and method of manufacturing the same
US20080251891A1 (en) 2007-04-10 2008-10-16 Yeong-Chang Chou Semiconductor having passivated sidewalls

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061769B2 (ja) * 1983-08-10 1994-01-05 株式会社日立製作所 アルミナ膜のパターニング方法
JPH0832110A (ja) * 1994-07-19 1996-02-02 Oki Electric Ind Co Ltd 端面発光型led、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法
JP4861947B2 (ja) * 2007-09-26 2012-01-25 株式会社日立ハイテクノロジーズ Al2O3膜のドライエッチング方法
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
DE102014117510A1 (de) * 2014-11-28 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050020011A1 (en) 2003-07-23 2005-01-27 Kentaro Nakajima Magnetic memory device and method of manufacturing the same
US20080251891A1 (en) 2007-04-10 2008-10-16 Yeong-Chang Chou Semiconductor having passivated sidewalls

Also Published As

Publication number Publication date
WO2018158263A1 (de) 2018-09-07
US20190386172A1 (en) 2019-12-19
US10937922B2 (en) 2021-03-02

Similar Documents

Publication Publication Date Title
DE112015004073B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102015114587A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014101896A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
DE102015114590B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102015102579B4 (de) Halbleitervorrichtungen und Verfahren zur Ausbildung davon
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2017060355A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2015055647A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zur vereinzelung von halbleiterchips
EP2614536B1 (de) Dünnschichtverkapselung, optoelektronischer halbleiterkörper mit einer dünnschichtverkapselung und verfahren zur herstellung einer dünnschichtverkapselung
DE102017104282A1 (de) Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers
DE102015121056A1 (de) Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement
DE102015100686A1 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102016104965A1 (de) Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips
DE102013107971A1 (de) Optoelektronischer Halbleiterchip, Halbleiterbauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE10261364B4 (de) Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2015169554A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge
DE102017123242A1 (de) Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102016115644A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE102017111277A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102017110076B4 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
DE102016112584B4 (de) Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
DE102015102458B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee