[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10117239A1 - Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung - Google Patents

Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung

Info

Publication number
DE10117239A1
DE10117239A1 DE2001117239 DE10117239A DE10117239A1 DE 10117239 A1 DE10117239 A1 DE 10117239A1 DE 2001117239 DE2001117239 DE 2001117239 DE 10117239 A DE10117239 A DE 10117239A DE 10117239 A1 DE10117239 A1 DE 10117239A1
Authority
DE
Germany
Prior art keywords
substrate
printed
mounting surface
photoresist layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2001117239
Other languages
English (en)
Inventor
I-Ming Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evergrand Holdings Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of DE10117239A1 publication Critical patent/DE10117239A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Ein Verfahren zur Herstellung einer Halbleitervorrichtung weist die Schritte auf: Bereitstellen eines Halbleiterchips, der eine Anschlußflächen-Befestigungsfläche mit Kontaktierungsanschlußflächen aufweist, Anbringen einer gedruckten Leiterplatte an die Anschlußflächen-Befestigungsfläche, Bilden leitender Kontaktierungsdrähte, die jeweils die Kontaktierungsanschlußflächen und Leiterbahnen auf der gedruckten Leiterplatte miteinander verbinden, Bilden einer Photoresistschicht auf der bedruckten Oberfläche und der Anschlußflächen-Befestigungsfläche, Bilden von Zugangslöchern in der Photoresistschicht, um Abschnitte der Leiterbahnen freizulegen, die jeweils von den Kontaktierungsanschlußflächen versetzt sind, und Bilden mehrerer leitender Körper in den Zugangslöchern, so daß jeder der leitenden Körper elektrisch mit einer jeweiligen der Kontaktierungsanschlußflächen verbunden wird.

Description

Diese Anmeldung steht in Beziehung mit der mitanhängigen DE-A-101 03 966.2. Deren gesamte Offenbarung ist hierin durch Verweis aufgenommen.
Diese Erfindung betrifft ein Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und eine Halbleitervorrich­ tung, die zur Befestigung auf einem Substrat angepaßt ist.
Mit der schnellen Weiterentwicklung der Halbleiterfabrika­ tionstechnologie werden die Kontaktierungsanschlußflächen auf der Oberfläche eines Halbleiterchips in ihren Abmessungen klei­ ner, und die Abstände zwischen benachbarten Kontaktierungs­ anschlußflächen werden kürzer. Dies kann eine Schwierigkeit schaffen, wenn der Halbleiterchip mit einer äußeren Schaltung verbunden wird, und kann die Produktionsausbeute nachteilig be­ einflussen.
In der mitanhängigen DE-A-101 03 966.2 offenbarte der Anmel­ der ein Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, um eine Halbleitervorrichtung vorzubereiten. Das Sub­ strat weist einen Chipbefestigungsbereich auf, der mit mehreren Lötpunkten versehen ist. Der Halbleiterchip weist eine An­ schlußflächen-Befestigungsfläche auf, die mit mehreren Kontak­ tierungsanschlußflächen versehen ist, die mit entsprechenden der Lötpunkte verbunden werden sollen und die auf der Anschluß­ flächen-Befestigungsfläche an Stellen angeordnet sind, die von Stellen der entsprechenden der Lötpunkte auf dem Chipbefesti­ gungsbereich versetzt sind. Das Verfahren weist die Schritte auf: Bilden einer Photoresistschicht auf der Anschlußflä­ chen-Befestigungsfläche mit mehreren Kontaktaufnahmehohlräu­ men, von denen jeder mit einem Abschnitt der Kontaktierungs­ anschlußflächen auf der Anschlußflächen-Befestigungsfläche ausgerichtet ist und diesen freilegt, und Bilden von mehreren leitenden Körpern, von denen jeder mit einer der Kontaktie­ rungsanschlußflächen elektrisch verbunden ist, und von denen jeder einen Verankerungsabschnitt, der einen der Kontaktaufnah­ mehohlräume füllt und mit der jeweiligen Kontaktierungsan­ schlußfläche verbunden ist, einen Erweiterungsabschnitt, der sich vom Verankerungsabschnitt erstreckt und auf der Oberfläche der Photoresistschicht ausgebildet ist, und einen Kontaktab­ schnitt aufweist, der von einem Ende des Erweiterungsabschnitts vorsteht und auf der Oberfläche der Photoresistschicht ausge­ bildet ist, die dem Verankerungsabschnitt gegenüberliegt. Der Kontaktabschnitt ist an der Position angeordnet, die einem ent­ sprechenden der Lötpunkte auf dem Chipbefestigungsbereich des Substrats entspricht.
Die Hauptaufgabe der vorliegenden Erfindung ist es, ein Verfahren der Art, die ähnlich zu jener ist, die in der vorher erwähnten mitanhängigen DE-A-101 03 966.2 offenbart wird, zum An­ ordnen eines Halbleiterchips auf einem Substrat bereitzustel­ len, um den vorher erwähnten Nachteil zu überwinden.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung der Art bereitzustellen, die ähnlich zu jener ist, die in der vorher erwähnten mitanhängigen DE-A- 101 03 966.2 offenbart wird, die fähig ist, den vorher erwähnten Nachteil zu überwinden.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Ver­ fahren zum Anordnen bzw. zur Befestigung eines Halbleiterchips auf einem Substrat bereitgestellt, das einen Chipanordnungs- bzw. Chipbefestigungsbereich aufweist, der mit mehreren Lötpunkten versehen ist. Der Halbleiterchip weist eine Anschlußflächen-Befestigungsfläche auf, die mit mehreren Kontaktierungsanschlußflächen versehen ist, die mit entsprechenden der Lötpunkte verbunden werden sol­ len und die auf der Anschlußflächen-Befestigungsfläche an Stel­ len angeordnet sind, die von Stellen der entsprechenden der Lötpunkte auf dem Chipbefestigungsbereich versetzt sind. Das Verfahren weist die Schritte auf: Anbringung einer gedruckten Leiterplatte an die Anschlußflächen-Befestigungsfläche, wobei die Kontaktierungsanschlußflächen von der gedruckten Leiter­ platte freiliegen, wobei die gedruckte Leiterplatte ein nicht­ leitendes Substrat mit einer gedruckten Oberfläche aufweist, die der Anschlußflächen-Befestigungsfläche gegenüberliegt und die mit mehreren Leiterbahnen bedruckt ist, die jeweils und elektrisch mit den Kontaktierungsanschlußflächen verbunden werden sollen und die jeweils von den Kontaktierungsanschluß­ flächen in laterale Richtungen längs der bedruckten Oberfläche beabstandet sind; Bilden mehrerer leitender Kontaktierungs­ drähte, die die Kontaktierungsanschlußflächen und die Leiter­ bahnen jeweils miteinander verbinden; Bilden einer Photoresist­ schicht auf der bedruckten Oberfläche und der Anschlußflächen- Befestigungsfläche, so daß die Kontaktierungsanschlußflächen und die Kontaktierungsdrähte in die Photoresistschicht einge­ bettet sind; Bilden von Zugangslöchern in der Photoresist­ schicht, von denen jedes mit mindestens einem Abschnitt einer jeweiligen der Leiterbahnen ausgerichtet ist und diesen frei­ legt; und Bilden mehrerer leitender Körper in den Zugangslö­ chern, wobei jeder der leitenden Körper elektrisch mit einer jeweiligen der Kontaktierungsanschlußflächen verbunden wird.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Halbleitervorrichtung zum Anordnen bzw. zur Befestigung auf einem Substrat angepaßt, das einen Chipbefestigungsbereich aufweist, der mit mehreren Lötpunkten versehen ist. Die Halb­ leitervorrichtung weist auf: einen Halbleiterchip mit einer An­ schlußflächen-Befestigungsfläche, die mit mehreren Kontaktie­ rungsanschlußflächen versehen ist, die auf der Anschlußflächen- Befestigungsfläche an Stellen angeordnet sind, die von Stellen von entsprechenden der Lötpunkte auf dem Chipbefestigungsbe­ reich versetzt sind; eine gedruckte Leiterplatte, die an der Anschlußflächen-Befestigungsfläche angebracht ist und ein nichtleitendes Substrat mit einer bedruckten Oberfläche auf­ weist, die der Anschlußflächen-Befestigungsfläche gegenüber­ liegt und die mit mehreren Leiterbahnen bedruckt ist, die je­ weils von den Kontaktierungsanschlußflächen in laterale Rich­ tungen längs der bedruckten Oberfläche beabstandet sind; meh­ rere leitende Kontaktierungsdrähte, die jeweils die Kontaktie­ rungsanschlußflächen und die Leiterbahnen miteinander verbin­ den; eine Photoresistschicht, die auf der bedruckten Oberfläche und der Anschlußflächen-Befestigungsfläche beschichtet ist, so daß die Kontaktierungsanschlußflächen und die Kontaktierungs­ drähte in die Photoresistschicht eingebettet sind, und die mit mehreren Zugangslöcher augebildet ist, von denen jedes mit min­ destens einem Abschnitt einer jeweiligen der Leiterbahnen aus­ gerichtet ist und diese freilegt; und mehrere leitende Körper, die jeweils in den Zugangslöchern angeordnet sind und elek­ trisch und jeweils mit den Kontaktierungsanschlußflächen ver­ bunden sind.
In den Zeichnungen, die eine bevorzugte Ausführungsform der Erfindung darstellen, zeigen:
Fig. 1 eine fragmentarische perspektivische Ansicht, um einen Halbleiterchip dazustellen, der mit einer gedruckten Leiterplatte über leitende Kontaktierungsdrähte gemäß dem Verfahren dieser Erfindung verbunden wird;
Fig. 2 eine Querschnittansicht eines Aufbaus der gedruckten Leiterplatte, des Kontaktierungsdrahts und des Halb­ leiterchips der Fig. 1;
Fig. 3 eine Photoresistschicht und eine Maske, die in einem Photolithographieprozeß für den Aufbau der Fig. 2 gemäß dem Verfahren dieser Erfindung verwendet wird;
Fig. 4 ein Zugangsloch, das in der Photoresistschicht der Fig. 3 augebildet ist, und einen leitenden Körper, der im Zugangsloch gemäß dem Verfahren dieser Erfindung ge­ bildet wird;
Fig. 5 einen Aufbau der Photoresistschicht, des leitenden Kör­ pers, der gedruckten Leiterplatte, des Kontaktierungs­ drahts und des Halbleiterchips der Fig. 4; und
Fig. 6 und 7 unterschiedliche Gestaltungen von Aufbauten der Photoresistschicht, des leitenden Körpers, der ge­ druckten Leiterplatte, der Kontaktierungsdrähte und des Halbleiterchips, die gemäß anderen Layouts der Kon­ taktierungsanschlußflächen gegenüber Fig. 5 modifi­ ziert sind.
Fig. 5 stellt einen Halbleiterchip 1 dar, der auf einem Sub­ strat 9 gemäß dem. Verfahren dieser Erfindung angeordnet werden soll. Das Substrat 9 weist einen Chipbefestigungsbereich auf, der mit mehreren Lötpunkten 90 versehen ist. Der Halbleiterchip 1 weist eine Anschlußflächen-Befestigungsfläche 10 auf, die mit mehreren Kontaktierungsanschlußflächen 11 versehen ist (siehe Fig. 1), die mit entsprechenden der Lötpunkte 90 verbunden wer­ den sollen und die auf der Anschlußflächen-Befestigungsfläche 10 an Stellen angeordnet sind, die von Stellen der entsprechen­ den der Lötpunkte 90 auf dem Chipbefestigungsbereich des Sub­ strats 9 versetzt sind. Die Kontaktierungsanschlußflächen 11 sind längs einer Mittellinie der Anschlußflächen-Befestigungs­ fläche 10 ausgerichtet.
Die Fig. 1 bis 5 stellen aufeinanderfolgende Schritte zur Bearbeitung des Halbleiterchips 1 dar, um eine Halbleiter­ vorrichtung zu bilden, die auf dem Substrat 9 gemäß dem Verfah­ ren dieser Erfindung befestigt werden soll.
In den Fig. 1 und 2 ist eine gedruckte Leiterplatte 2 an der Anschlußflächen-Befestigungsfläche 10 so angebracht, daß ein Abschnitt der Anschlußflächen-Befestigungsfläche 10 mit den Kontaktierungsanschlußflächen 11 von der gedruckten Leiter­ platte 2 freiliegt. Die gedruckte Leiterplatte 2 weist ein nichtleitendes Substrat 21 mit einer bedruckten Oberfläche 20 auf, die der Anschlußflächen-Befestigungsfläche 10 gegenüber­ liegt und die mit mehreren beabstandeten Leiterbahnen 21 be­ druckt ist, die jeweils und elektrisch mit den Kontakt ierungs­ anschlußflächen 11 verbunden werden sollen und die jeweils von den Kontaktierungsanschlußflächen 11 in laterale Richtungen längs der bedruckten Oberfläche 20 beabstandet sind.
Mehrere leitende Kontaktierungsdrähte 22 werden über be­ kannte Drahtkontaktierungstechniken gebildet, um jeweils die Kontaktierungsanschlußflächen 11 und die Leiterbahnen 21 mit­ einander zu verbinden.
In Fig. 3 wird eine lichthärtende Schicht, wie eine Photo­ resistschicht 3 auf der bedruckten Oberfläche 20 und der An­ schlußflächen-Befestigungsfläche 10 gebildet, so daß die Kon­ taktierungsanschlußflächen 11 und die Kontaktierungsdrähte 22 in die Photoresistschicht 3 eingebettet werden. Eine Maske 4 wird auf die Photoresistschicht 3 gelegt, und die Photoresist­ schicht 3 wird an Stellen belichtet, die von Kontaktabschnitten 211 der Leiterbahnen 21 versetzt sind. Der belichtete Abschnitt der Photoresistschicht 3 härtet aus und bildet eine nichtleitende Isolationsschicht, die die bedruckte Oberfläche 20 und die Anschlußflächen-Befestigungsfläche 10 bedeckt.
In Fig. 4 werden mehrere Zugangslöcher 30 (nur eines wird gezeigt) in der Photoresistschicht 3 gebildet, indem der unbe­ lichtete Abschnitt der Photoresistschicht 3 von der Isolations­ schicht durch Waschen mit einem Lösungsmittel entfernt wird. Jedes der Zuganglöcher 30 legt den Kontaktabschnitt 2 11 einer jeweiligen der Leiterbahnen 21 frei. Vorzugsweise ist der Kon­ taktabschnitt 211 jeder der Leiterbahnen 21 mit einem jeweili­ gen der Lötpunkte 90 des Substrats 9 ausgerichtet (siehe Fig. 5).
Mehrere leitende Körper 5 werden jeweils in den Zugangslö­ chern 30 gebildet (in Fig. 5 wird nur eines gezeigt). Jeder der leitenden Körper 5 ist elektrisch mit einer jeweiligen der Kon­ taktierungsanschlußflächen 11 verbunden und steht von einem je­ weiligen der Zugangslöcher 30 vor, um eine elektrische Verbin­ dung mit dem entsprechenden Lötpunkt 90 des Substrats 9 zuzu­ lassen (siehe Fig. 5).
Die Fig. 6 und 7 stellen unterschiedliche Gestaltungen von Aufbauten der Photoresistschicht 3, des leitenden Körpers 5, der gedruckten Leiterplatte 2, der Kontaktierungsdrähte 22 und des Halbleiterchip 1 dar, die gemäß anderen Layouts der Kon­ taktierungsanschlußflächen 11 gegenüber Fig. 5 modifiziert sind. In Fig. 6 sind die Kontaktierungsanschlußflächen 11 an einem peripheren Abschnitt der Anschlußflächen-Befestigungs­ fläche 10 des Halbleiterchips 1 ausgebildet. In Fig. 7 sind die Kontaktierungsanschlußflächen 11 in zwei parallelen Reihen längs eines Mittelabschnitts der Anschlußflächen-Befestigungs­ fläche 10 des Halbleiterchips 1 ausgebildet.
Mit der gedruckte Leiterplatte 2, den Kontaktierungsdrähten und dem leitenden Körper 5 kann die elektrische Verbindung zwischen dem Halbleiterchip 1 und dem Substrat 9 leicht und fle­ xibel erreicht werden.
Bei der so erläuterten Erfindung ist es deutlich, daß ver­ schiedene Modifikationen und Variationen gemacht werden können, ohne den Geist der vorliegenden Erfindung zu verlassen. Es wird daher beabsichtigt, daß die Erfindung nur so begrenzt ist, wie in den beigefügten Ansprüchen niedergelegt ist.

Claims (4)

1. Verfahren zum Anordnen eines Halbleiterchips auf einem Sub­ strat, wobei das Substrat einen Chipbefestigungsbereich aufweist, der mit mehreren Lötpunkten versehen ist, wobei der Halbleiterchip eine Anschlußflächen-Befestigungsfläche aufweist, die mit mehreren Kontaktierungsanschlußflächen versehen ist, die mit entsprechenden der Lötpunkte verbun­ den werden sollen und die auf der Anschlußflächen-Befesti­ gungsfläche an Stellen angeordnet sind, die von Stesllen der entsprechenden der Lötpunkte auf dem Chipbefestigungsbe­ reich versetzt sind, wobei das Verfahren die Schritte auf­ weist:
Anbringung einer gedruckten Leiterplatte an die Anschluß­ flächen-Befestigungsfläche, wobei die Kontaktierungs­ anschlußflächen von der gedruckten Leiterplatte freilie­ gen, wobei die gedruckte Leiterplatte ein nichtleitendes Substrat mit einer gedruckten Oberfläche aufweist, die der Anschlußflächen-Befestigungsfläche gegenüberliegt und die mit mehreren Leiterbahnen bedruckt ist, die jeweils und elektrisch mit den Kontaktierungsanschlußflächen verbunden werden sollen und die jeweils von den Kontaktierungs­ anschlußflächen in laterale Richtungen längs der bedruckten Oberfläche beabstandet sind;
Bilden mehrerer leitender Kontaktierungsdrähte, die die Kontaktierungsanschlußflächen und die Leiterbahnen jeweils miteinander verbinden;
Bilden einer Photoresistschicht auf der bedruckten Oberflä­ che und der Anschlußflächen-Befestigungsfläche, so daß die Kontaktierungsanschlußflächen und die Kontaktierungsdrähte in die Photoresistschicht eingebettet sind;
Bilden von Zugangslöchern in der Photoresistschicht, von denen jedes mit mindestens einem Abschnitt einer jeweiligen der Leiterbahnen ausgerichtet ist und diesen freilegt; und
Bilden mehrerer leitender Körper in den Zugangslöchern, wo­ bei jeder der leitenden Körper elektrisch mit einer jewei­ ligen der Kontaktierungsanschlußflächen verbunden wird.
2. Verfahren nach Anspruch 1, wobei jedes der Zugangslöcher in der Photoresistschicht an einer Stelle gebildet wird, die einem jeweiligen der Lötpunkte auf dem Chipbefestigungsbe­ reich des Substrats entspricht.
3. Halbleitervorrichtung, die zum Anordnen auf einem Substrat angepaßt ist, wobei das Substrat einen Chipbefestigungsbe­ reich aufweist, der mit mehreren Lötpunkten versehen ist, wobei die Halbleitervorrichtung aufweist:
einen Halbleiterchip mit einer Anschlußflächen-Befesti­ gungsfläche, die mit mehreren Kontaktierungsanschlußflä­ chen versehen ist, die auf der Anschlußflächen-Befesti­ gungsfläche an Stellen angeordnet sind, die von Stellen entsprechender der Lötpunkte auf dem Chipbefestigungsbe­ reich versetzt sind;
eine gedruckte Leiterplatte, die an der Anschlußflächen-Be­ festigungsfläche angebracht ist und ein nichtleitendes Sub­ strat mit einer bedruckten Oberfläche aufweist, die der An­ schlußflächen-Befestigungsfläche gegenüberliegt und die mit mehreren Leiterbahnen bedruckt ist, die jeweils von den Kontaktierungsanschlußflächen in laterale Richtungen längs der bedruckten Oberfläche beabstandet sind;
mehrere leitende Kontaktierungsdrähte, die jeweils die Kon­ taktierungsanschlußflächen und die Leiterbahnen miteinan­ der verbinden;
eine Photoresistschicht, die auf der bedruckten Oberfläche und der Anschlußflächen-Befestigungsfläche beschichtet ist, so daß die Kontaktierungsanschlußflächen und die Kon­ taktierungsdrähte in die Photoresistschicht eingebettet sind, und die mit mehreren Zugangslöcher augebildet ist, von denen jedes mit mindestens einem Abschnitt einer jewei­ ligen der Leiterbahnen ausgerichtet ist und diese freilegt; und
mehrere leitende Körper, die jeweils in den Zugangslöchern angeordnet sind und elektrisch und jeweils mit den Kontak­ tierungsanschlußflächen verbunden sind.
4. Halbleitervorrichtung nach Anspruch 3, wobei jedes der Zu­ gangslöcher in der Photoresistschicht an einer Stelle aus­ gebildet ist, die einem jeweiligen der Lötpunkte auf dem Chipbefestigungsbereich des Substrats entspricht.
DE2001117239 2000-01-14 2001-04-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung Ceased DE10117239A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089100578A TW434848B (en) 2000-01-14 2000-01-14 Semiconductor chip device and the packaging method

Publications (1)

Publication Number Publication Date
DE10117239A1 true DE10117239A1 (de) 2002-07-25

Family

ID=21658480

Family Applications (4)

Application Number Title Priority Date Filing Date
DE2000127852 Withdrawn DE10027852A1 (de) 2000-01-14 2000-06-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE2001101948 Expired - Fee Related DE10101948B4 (de) 2000-01-14 2001-01-17 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE2001110453 Withdrawn DE10110453A1 (de) 2000-01-14 2001-03-05 Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE2001117239 Ceased DE10117239A1 (de) 2000-01-14 2001-04-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung

Family Applications Before (3)

Application Number Title Priority Date Filing Date
DE2000127852 Withdrawn DE10027852A1 (de) 2000-01-14 2000-06-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE2001101948 Expired - Fee Related DE10101948B4 (de) 2000-01-14 2001-01-17 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE2001110453 Withdrawn DE10110453A1 (de) 2000-01-14 2001-03-05 Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein

Country Status (4)

Country Link
US (3) US6239488B1 (de)
JP (4) JP3328643B2 (de)
DE (4) DE10027852A1 (de)
TW (5) TW434848B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707159B1 (en) * 1999-02-18 2004-03-16 Rohm Co., Ltd. Semiconductor chip and production process therefor
US6437448B1 (en) * 2000-01-14 2002-08-20 I-Ming Chen Semiconductor device adapted for mounting on a substrate
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
US6400016B2 (en) * 2000-01-14 2002-06-04 I-Ming Chen Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate
US7057292B1 (en) * 2000-05-19 2006-06-06 Flipchip International, Llc Solder bar for high power flip chips
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
JP2003100801A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体装置
US7102217B2 (en) * 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
TW594889B (en) 2003-05-02 2004-06-21 Yu-Nung Shen Wafer level package method and chip packaged by this method
US7565141B2 (en) * 2003-10-08 2009-07-21 Macaluso Anthony G Over the air provisioning of mobile device settings
JP4972280B2 (ja) * 2004-12-09 2012-07-11 ローム株式会社 半導体装置
US20060186535A1 (en) * 2005-02-23 2006-08-24 Visteon Global Technologies, Inc. Semi-conductor die mount assembly
US7927976B2 (en) * 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
EP2351068B1 (de) * 2008-11-19 2020-11-04 X Display Company Technology Limited Bedruckung von halbleiterelementen durch scherungsunterstützte übertragung von elastomeren stempeln
TW201023314A (en) 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
US8261660B2 (en) * 2009-07-22 2012-09-11 Semprius, Inc. Vacuum coupled tool apparatus for dry transfer printing semiconductor elements
US8916969B2 (en) * 2011-07-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, packaging methods and structures
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) * 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
JP5944979B1 (ja) 2014-12-26 2016-07-05 千住金属工業株式会社 はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
DE102016109950B3 (de) 2016-05-30 2017-09-28 X-Fab Semiconductor Foundries Ag Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
DE19541039B4 (de) * 1995-11-03 2006-03-16 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5902686A (en) * 1996-11-21 1999-05-11 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US5923234A (en) * 1997-10-27 1999-07-13 Lockheed Martin Corp. Hermetic feedthrough using three-via transmission lines
JP3042613B2 (ja) * 1997-11-27 2000-05-15 日本電気株式会社 半導体装置およびその製造方法
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method

Also Published As

Publication number Publication date
DE10101948A1 (de) 2002-04-18
DE10027852A1 (de) 2001-08-02
TW503534B (en) 2002-09-21
JP2002198464A (ja) 2002-07-12
DE10110453A1 (de) 2002-05-08
JP3443567B2 (ja) 2003-09-02
JP3328643B2 (ja) 2002-09-30
US20020072148A1 (en) 2002-06-13
TW495933B (en) 2002-07-21
US6239488B1 (en) 2001-05-29
TW466716B (en) 2001-12-01
US6333561B1 (en) 2001-12-25
JP2002110853A (ja) 2002-04-12
JP2002141438A (ja) 2002-05-17
TW466715B (en) 2001-12-01
DE10101948B4 (de) 2008-01-10
JP2001196421A (ja) 2001-07-19
TW434848B (en) 2001-05-16

Similar Documents

Publication Publication Date Title
DE10117239A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
DE19713661C1 (de) Kontaktanordnung
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE3586439T2 (de) Elektrischer steckverbinder und verfahren zum herstellen desselben.
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE69209169T2 (de) Verbindungstechnik für integrierte Schaltung
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE10151125A1 (de) Anschlussstruktur und zugehöriges Herstellungsverfahren sowie die Anschlussstruktur verwendende Prüfanschlussanordnung
EP0283590A2 (de) Elektrische Bauelemente
DE10008203A1 (de) Verfahren zum Herstellen elektronicher Halbleiterbauelemente
DE69006252T2 (de) Elektrischer Steckerstift und Verfahren zu seiner Herstellung.
DE10103966A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE3535923A1 (de) Substrathaltender aufbau
DE19603444A1 (de) LED-Vorrichtung
DE3701310A1 (de) Kontaktierungsvorrichtung zur kontaktierung von oberflaechenmontierbaren integrierten schaltkreisen
DE1915501C3 (de) Verfahren zum Verbinden einer integrierten Schaltung mit äußeren elektrischen Zuleitungen
DE19816794A1 (de) Leiterplattenverbund
DE10002639B4 (de) Bandträger für ein BGA und eine Halbleitervorrichtung, die diesen benutzt
DE3614087C2 (de) Halbleitervorrichtungs-Baueinheit und Verfahren zum elektrischen Verbinden eines IC-Chips
DE69609921T2 (de) Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10109542A1 (de) Leiterplattenanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: COMPUTECH INTERNATIONAL VENTURES LTD., TORTOLA, VG

8181 Inventor (new situation)

Inventor name: CHEN, I-MING, TAIPEH/T AI-PEI, TW

8127 New person/name/address of the applicant

Owner name: EVERGRAND HOLDINGS LTD., TORTOLA, VG

8131 Rejection