[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69129619T2 - Halbleitervorrichtung mit einer vielzahl von anschlussstiften - Google Patents

Halbleitervorrichtung mit einer vielzahl von anschlussstiften

Info

Publication number
DE69129619T2
DE69129619T2 DE69129619T DE69129619T DE69129619T2 DE 69129619 T2 DE69129619 T2 DE 69129619T2 DE 69129619 T DE69129619 T DE 69129619T DE 69129619 T DE69129619 T DE 69129619T DE 69129619 T2 DE69129619 T2 DE 69129619T2
Authority
DE
Germany
Prior art keywords
pins
semiconductor device
connection
housing
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69129619T
Other languages
English (en)
Other versions
DE69129619D1 (de
Inventor
Tetsu Fujitsu Limited Kanagawa 211 Tanizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE69129619D1 publication Critical patent/DE69129619D1/de
Publication of DE69129619T2 publication Critical patent/DE69129619T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10659Different types of terminals for the same component, e.g. solder balls combined with leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10704Pin grid array [PGA]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

    Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine Halbleitervorrichtung mit einer hohen Anschlußdichte am Gehäuse.
  • Allgemeiner Stand der Technik
  • Fig. 1A und 1B zeigen Querschnittsansichten einer beispielhaften Halbleitervorrichtung gemäß dem Stand der Technik.
  • Fig. 1A zeigt eine Querschnittsansicht einer Halbleitervorrichtung mit einem Hochleistungschip und einer Wärmesenke. Auf der die Bauelemente aufweisenden Oberfläche des Chips sind Bumps ausgebildet, die TAB-Anschlüsse 12 (Tape Automated Bonding) kontaktieren. Diese Anordnung ist auf einem schichtweise aufgebauten Keramikgehäuse befestigt und damit verbunden. An einer Unterseite dieses Keramikgehäuses steht eine große Anzahl von gleichmäßig beabstandeten oberflächenbefestigten Stiften 14 senkrecht ab. Über diese Stifte 14 wird Energie zugeführt und Signale ein- bzw. ausgegeben.
  • Der Chip 11 ist in einer Metallabdeckung 15, deren Oberseite teilweise freigelegt ist, untergebracht. Auf eine Oberfläche des Chips 11 ist über eine Metallplatte 16 eine Wärmesenke 17 gelötet oder hartgelötet. Die Metallplatte 16 ist aus einem Material wie beispielsweise CuMo gefertigt, um somit zu versuchen, die Wärmeausdehnungskoeffizienten des Chips 11 und der Aluminium-Wärmesenke 17 zueinander kompatibel auszugestalten.
  • Fig. 1B zeigt eine Teilquerschnittsansicht des in Fig. 1A gezeigten Gehäuses. Das Keramikgehäuse 13 ist aus Keramikschichten aufgebaut, auf denen ein Muster 13a oder eine Stromversorgungsebene 13b ausgebildet ist. Das Muster 13a und die Stromversorgungsebene 13b werden mit entsprechenden Stiften 14 verbunden, wobei dies während desselben Prozesses erfolgt, bei dem der Chip 11 mit den TAB- Anschlüssen 12, an denen der Chip mit Hilfe der Bumps befestigt wird, verbunden wird.
  • Die in den Fig. 1A und 1B gezeigte Halbleitervorrichtung ist von einem PGA-Typ (Pin Grid Array), welcher für eine erhöhte Stiftanzahl und eine hohe Stiftdichte ausgelegt ist und ermöglicht, daß eine Vielzahl von Anschlüssen 14 von der Unterseite des Gehäuses 13 abstehen.
  • Bei der Oberflächenmontage der Halbleitervorrichtung auf einer Leiterplatte ist eine Sichtprüfung notwendig, um festzustellen, ob die Halbleitervorrichtung erfolgreich mit der Leiterplatte verbunden worden ist. Da die Sichtprüfung mit Hilfe eines Mikroskops oder eines anderen Mittels durchgeführt wird, sind - wie in Fig. 1A und 1B gezeigt ist - die Stifte 14 an der Peripherie der Unterseite des Keramikgehäuses 13 in einem Bereich angeordnet, wo eine Sichtprüfung möglich ist.
  • Dies weist jedoch den Nachteil auf, daß die Sichtprüfung auf 4-6 Stiftreihen beschränkt ist, eine Stiftanordnung im mittleren Bereich verboten ist und eine nicht nutzbare Fläche vorhanden ist.
  • Aus der JP-A-2-125650 ist eine Halbleitervorrichtung mit Anschlußstiften auf der Unterseite ihres Gehäuses und entsprechenden zwischen den innersten Anschlußstiften angeordneten Paaren von Masse- und Vcc-Stiften bekannt.
  • Das Gehäuse eines der JP-A-2-30172 bekannten Halbleiter-IC besitzt zusätzlich zu den an dem Boden des Gehäusekörpers befestigten Anschlußstiften Stifte, die in einer horizontalen Richtung des Gehäusekörpers wie bei einem flachen Gehäuse an den vier Seiten befestigt sind.
  • Das aus der JP-A-1-230264 bekannte LSI-Gehäuse besitzt zusätzlich zu den Anschlußstiften für die Montage auf der Oberfläche einer Leiterplatte Stifte, die an den vier Ecken des Gehäuses vorgesehen sind, eine größere Länge für die Befestigung in Durchgangslöchern der Leiterplatte aufweisen und eine größere Querschnittsfläche zur Verbesserung der Kontaktfestigkeit besitzen.
  • Offenbarung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer Halbleitervorrichtung, mit deren Hilfe die zuvor erwähnten Nachteile beseitigt werden können.
  • Insbesondere liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, bei der Stifte auf der gesamten Unterseite eines Gehäuses angeordnet werden können, ohne daß eine Fläche des Gehäuses ungenützt bleibt, und bei der keine Sichtprüfung mehr erforderlich ist.
  • Die Aufgaben der vorliegenden Erfindung können durch eine Halbleitervorrichtung gemäß Anspruch 1 gelöst werden, wobei die Halbleitervorrichtung eine bestimmte Anzahl von in einem peripheren Bereich der Unterseite eines mit einem Chip versehenen Gehäuses angeordneten oberflächenmontierten Anschlußstiften und mindestens ein Anschlußteil umfaßt, wobei jedes vorhandene Anschlußteil einem bestimmten Zweck zugeordnet und in der Nähe des mittleren Bereichs der Gehäuseunterseite jenseits des mit den Anschlußstiften versehenen Bereichs angeordnet ist. Ein alternatives Ausführungsbeispiel der Erfindung ist im Anspruch 2 beschrieben.
  • Die der vorliegenden Erfindung zugrundeliegenden Aufgaben können auch durch eine im Anspruch 3 definierte Halbleitervorrichtung gelöst werden, welche umfaßt: eine bestimmte Anzahl von oberflächenmontierten und im peripheren Bereich der Unterseite eines mit einer bestimmten Anzahl von Chips versehenen Gehäuses angeordneten Anschlußstiften, Dünnschichten zum Verbinden der Chips und der Anschlußstifte, wobei die Dünnschichten durch gemäß gewünschten Verdrahtungsmuster geätzte übereinandergelagerte Schichten gebildet sind, und Anschlußteile, die jeweils einem bestimmten Zweck zugeordnet und dicker als die Anschlußstifte sind, wobei die Anschlußteile in der Nähe des mittleren Bereichs der Gehäuseunterseite jenseits des mit den Anschlußstiften besetzten peripheren Bereichs angeordnet und optional direkt mit den Chips verbunden sind.
  • Gemäß einem bevorzugten Ausführungsbeispiel steht eine bestimmte Anzahl von Anschlüssen von allen vier Gehäuseseiten hervor.
  • Kurze Beschreibung der Zeichnung
  • Weitere Aufgaben sowie die Eigenschaften und die Nützlichkeit der vorliegenden Erfindung werden anhand der nachfolgenden Beschreibung unter Bezugnahme auf die nachfolgend detailliert beschriebenen Zeichnungen verständlicher.
  • Fig. 1A und 1B zeigen Querschnittsansichten eines Ausführungsbeispiels einer Halbleitervorrichtung gemäß dem Stand der Technik.
  • Fig. 2 zeigt ein erstes Ausführungsbeispiel der vorliegenden Erfindung.
  • Fig. 3A bis 3F zeigen ein Herstellungsverfahren des in Fig. 2 gezeigten Ausführungsbeispiels.
  • Fig. 4 zeigt ein zweites Ausführungsbeispiel der vorliegenden Erfindung.
  • Fig. 5 zeigt ein drittes Ausführungsbeispiel der vorliegenden Erfindung.
  • Fig. 6 zeigt eine Variante des in Fig. 5 dargestellten Ausführungsbeispiels.
  • Fig. 7A, 7B, 8A, 8B, 9A und 9B zeigen Varianten des obigen ersten, zweiten oder dritten Ausführungsbeispiels.
  • Fig. 10 zeigt ein viertes Ausführungsbeispiel der vorliegenden Erfindung.
  • Fig. 11A bis 11C zeigen eine Variante der vorliegenden Erfindung.
  • Fig. 12A bis 12D zeigen ein beispielhaftes Herstellungsverfahren der in Fig. 11A bis 11C dargestellten Variante.
  • Fig. 13A bis 13I zeigen ein beispielhaftes Herstellungsverfahren für eine Dünnschicht, wie z. B. für die in Fig. 12A gezeigte Dünnschicht.
  • Fig. 14A und 14B zeigen weitere beispielhafte Herstellungsverfahren für das in Fig. 11A bis 11C dargestellte Ausführungsbeispiel.
  • Fig. 15 zeigt eine weitere Variante der vorliegenden Erfindung.
  • Fig. 16A und 16B zeigen eine weitere Variante der vorliegenden Erfindung.
  • Fig. 17A und 17B zeigen ein fünftes Ausführungsbeispiel der vorliegenden Erfindung.
  • Beste Vorgehensweise zum Durchführen der Erfindung
  • Fig. 2 zeigt ein erstes Ausführungsbeispiel der vorliegenden Erfindung. Der in Fig. 2 gezeigte Halbleiter 11 ist beispielsweise ein Hochleistungschip und besitzt eine Wärmesenke 17, eine Metallabdeckung 15 sowie eine zwischen der Wärmesenke und der Metallabdeckung angeordnete Metallplatte 16. Auf der die Bauelemente aufweisenden Oberfläche des Chips 11 sind Bumps ausgebildet, die mit TAB- Anschlüssen 12 verbunden sind. Alternativ können auch Bumps auf den TAB- Anschlüssen 12 ausgebildet sein. Die Anordnung ist auf einem Keramikgehäuse 13 befestigt und damit verbunden.
  • Am peripheren Bereich des Keramikgehäuses sind (beispielsweise für Signale) gleichmäßig beabstandete Anschlußstifte 14 vorhanden, die beispielsweise in fünf Reihen angeordnet sind und senkrecht von der Unterseite des Gehäuses hervorstehen. Diese Anschlußstifte 14 sind oberflächenmontierte Anschlußstifte und mit dem in entsprechenden Schichten des Mehrschichten-Keramikgehäuses 13 ausgebildeten Muster verbunden (vergleiche Fig. 1B).
  • Am inneren Bereich 21 der Unterseite des Keramikgehäuses 13 sind neben dem mit den Anschlußstiften 14 versehenen Bereich zylindrische Anschlußstifte 22 beispielsweise in vier Gruppen zu je neun Stiften angeordnet, die jeweils einem bestimmten Zweck zugeordnet sind (vergleiche Fig. 4). Die jeweils einem bestimmten Zweck zugeordneten zylindrischen Anschlußstifte 22 umfassen beispielsweise Stromversorgungsanschlußstifte 22a und 22c oder Masseanschlußstifte 22b und 22d. Sie besitzen eine größere Dicke als die Anschlußstifte 14 und sind derart ausgebildet, daß eine Oberflächenmontage möglich ist. Durch ihre Anwendung ist ein einfacher Anschluß an die Stromversorgungsschaltung möglich.
  • Die Anschlußstifte 22 müssen keine zylindrische Form besitzen, sondern können jede beliebige Form, wie z. B. die Form einer acht- oder sechseckigen Säule, aufweisen. Die Anschlußstifte 22 sind aus demselben Material wie die Anschlußstifte 14 gefertigt und beispielsweise mit Gold plattiert. Die Anschlußstifte 22 sind dicker als die Anschlußstifte 14, um zu gewährleisten, daß gemäß der vorliegenden Erfindung eine elektrische Verbindung erzielt wird, da eine bei der Montage der Halbleitervorrichtung auf die Leiterplatte beim Stand der Technik auftretende leichte Verlagerung vermieden wird. Entsprechend sind die Anschlußstifte 22 weniger weit beabstandet als die Anschlußstifte 14.
  • Obwohl bei dem obigen Ausführungsbeispiel eine Vielzahl von Anschlußstiften 22 vorgesehen ist, wird der Zweck bereits mit mindestens einem Anschlußstift 22 erfüllt.
  • Wird eine Halbleitervorrichtung wie die anhand des obigen Ausführungsbeispiels beschriebene Halbleitervorrichtung auf eine Leiterplatte montiert, kann die elektrische Verbindung zwischen fünf Reihen der Anschlußstifte 14 und der Leiterplatte optisch überprüft werden. Eine Sichtprüfung der im Inneren 21 vorhandenen Anschlußstifte 22 ist nicht erforderlich, da bereits der Anschluß eines einzigen Stifts von neun Stiften die Aufgabe erfüllt.
  • Auf diese Weise kann vermieden werden, daß ein beliebiger Bereich der gesamten Unterseite des Keramikgehäuses 13 nicht mit Stiften besetzt wird. Es ist ebenso möglich, die im peripheren Bereich angeordneten Anschlußstifte 14 lediglich zur Signalübertragung vorzusehen, so daß eine dichtere Stiftanordnung verwendet werden kann, die zur Reduzierung der Kapazität und des Widerstands, zur Verbesserung der Hochfrequenzeigenschaften und zur Verringerung der Abmessungen der gesamten Anordnung beiträgt.
  • Fig. 3A bis 3F zeigen ein Beispiel eines Verfahrens zur Herstellung des in Fig. 2 dargestellten Ausführungsbeispiels. Zunächst wird eine TAB-Schicht 32 vorbereitet, auf der TAB-Anschlüsse 12 in Übereinstimmung mit einer Vielzahl von auf dem Chip 1 angeordneten Anschlußflächen 31 ausgebildet werden (Fig. 3A und 3B). Bumps werden entweder auf den Anschlußflächen 31 des Chips 11 oder auf einem Ende jedes TAB-Anschlußes 12 oder auf beiden Teilen ausgebildet. Der Chip 11 wird mit den TAB-Anschlüssen 12 durch Bonden verbunden. Anschließend werden die TAB- Anschlüsse 12 aus der TAB-Schicht 32 ausgeschnitten (Fig. 3C).
  • Das Keramikgehäuse 13 wird dadurch gebildet, daß Keramikschichten, auf denen bestimmte Muster 33 ausgebildet worden sind, übereinander gestapelt werden. Die Anschlußstifte 14 und die Anschlußstifte 22 stehen von der Unterseite des Gehäuses wie in Fig. 2 gezeigt ab (Fig. 3D). Die Kante des Musters auf der obersten Schicht des Keramikgehäuses und die Kante der mit dem Chip 11 verbundenen TAB-Anschlüsse 12 werden durch Bonden mit nach unten gerichteter Oberseite verbunden (Fig. 3D).
  • Anschließend wird auf die oberste Schicht des Keramikgehäuses 13 eine Metallabdeckung 15 derart gelötet oder hartgelötet, daß sie den Chip 11 umgibt (Fig. 3E). Auf diese Metallabdeckung 15 und den Chip 11 wird eine Metallplatte 16 gelötet oder hartgelötet, und anschließend wird eine Wärmesenke 17 auf die Metallplatte 16 gelötet oder hartgelötet (Fig. 3F). Die Metallabdeckung 15, die Metallplatte 16 und die Wärmesenke 17 können auch zuvor miteinander verbunden werden.
  • Fig. 4 zeigt ein zweites Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 4 ist eine auf eine Leiterplatte 42 montierte Halbleitervorrichtung dargestellt. Der dabei verwendete Halbleiter entspricht im wesentlichen dem in Fig. 2 gezeigten Halbleiter, jedoch mit der Ausnahme, daß er durch Verlängern der Anschlußstifte 22 des vorhergehenden Ausführungsbeispiels erhaltene Anschlußstifte 41 (insbesondere Stromversorgungsstifte 41a und Massestifte 41b) aufweist, die somit länger als die am peripheren Bereich vorhandenen Anschlußstifte 14 sind. In diesem Fall sind entsprechende Stellen der zur Montage der Anordnung vorgesehenen Leiterplatte mit Durchgangslöchern 44a versehen, die ein Durchführen der Anschlußstifte 41 ermöglichen. In anderen Worten bedeutet dies, daß die am peripheren Bereich vorgesehenen Anschlußstifte 14 oberflächenmontiert werden, während die Anschlußstifte 41 beispielsweise durch Löten montiert werden, nachdem sie durch die Durchgangslöcher 42a geführt worden sind.
  • Die obige Konstruktion ermöglicht, daß die Anschlußstifte 41 als Führung während des Einführens in die Durchgangslöcher 42a dienen, wodurch die Ausrichtung während der Oberflächenmontage erleichtert wird. Durch eine direkte Verbindung der Anschlußstifte 41 mit der Leiterplatte 42 wird die Induktivität verringert.
  • Die Verbindung zwischen den Anschlußstiften 41 und der Leiterplatte 42 kann einfach durch Betrachten der Unterseite der Leiterplatte 42 optisch überprüft werden, da die Anschlußstifte 41 durch die Leiterplatte 42 verlaufen.
  • Fig. 5 zeigt eine Draufsicht auf die Unterseite eines dritten Ausführungsbeispiels der vorliegenden Erfindung. Bei der in Figur fünf gezeigten Halbleitervorrichtung sind Anschlußstifte 22 (41), wie beispielsweise die in Fig. 2 und 4 gezeigten Anschlußstifte, derart vorgesehen, daß sie einen Anschluß oder Anschlüsse 51 umgeben, die beispielsweise als Taktstifte für Halbleiterschaltungen vorgesehen sind. Auf diese Weise kann eine verbesserte Stabilität während des Betriebs der Vorrichtung erzielt werden, da der Anschluß oder die Anschlüsse 51 von den Anschlußstiften 22 (41), die keinen Potentialschwankungen unterliegen, da sie als Stromversorgungs- und Signalstifte vorgesehen sind, umgeben sind, wodurch Räuschen vermieden wird.
  • Der Anschluß 51 oder die Anschlüsse 51 können eine sichere Montage gewährleisten, wenn der Anschluß oder die Anschlüsse analog zu den Anschlußstiften 22 (41) dicker als die Anschlußstifte 14 ausgestaltet werden, so daß eine bei der Montage der Anordnung auf der Leiterplatte auftretende Verlagerung vermieden wird.
  • Fig. 6 zeigt eine Variante des in Fig. 5 dargestellten Ausführungsbeispiels. Gemäß Fig. 6 sind die Anschlüsse 51 länger ausgestaltet als die Anschlußstifte 22. In diesem Fall sind in eine Leiterplatte 42 Durchgangslöcher 42a für die Montage der Anordnung gebohrt, und die Anschlüsse 51 verlaufen durch die Durchgangslöcher 42a, um anschließend mit der Leiterplatte verlötet zu werden. In diesem Fall können die Anschlüsse 51 während der Montage als Führung dienen. Alternativ können in diesem Fall die Anschlußstifte ähnlich zu den in Fig. 4 gezeigten Anschlußstiften 41 ausgebildet sein, die länger als die Anschlußstifte 14 sind. Sie können ebenso durch die Leiterplatte 42 verlaufen und dort befestigt sein. Durch die Anwendung dieser Verfahren ist eine Sichtprüfung der Lötverbindung von der Unterseite der Leiterplatte her möglich.
  • Fig. 7 bis 9 zeigen Varianten des obigen Ausführungsbeispiels.
  • Fig. 7A zeigt eine Querschnittsansicht, und Fig. 7B zeigt eine teilweise Unteransicht. (Es ist zu beachten, daß in den nachfolgenden Darstellungen bis einschließlich Fig. 9B der Chip 11 auf der Oberseite, die Wärmesenke 17 usw. nicht dargestellt sind). Die in Fig. 7A und 7B gezeigte Halbleitervorrichtung wird dadurch hergestellt, daß ein oder mehrere quadratförmige und blockartige Anschlußteile 71 am inneren Bereich der Unterseite des Gehäuses 13 jenseits des mit den Anschlußstiften 41 versehenen Bereichs angeordnet werden. Diese Anschlußteile 71 können beispielsweise als Stromversorgungsstifte für die Halbleiterschaltung dienen. Mit Hilfe dieses Halbleiters kann während der Montage der Anordnung eine breite Kontaktfläche zu der Leiterplatte erzielt werden, und die Anordnung kann auch bei Auftreten eines Versatzes oder einer Verlagerung genau mit dem entsprechenden Muster der Leiterplatte verlötet werden. Auf diese Weise wird eine Sichtprüfung der Verbindungen hinfällig.
  • Fig. 8A zeigt eine teilweise Querschnittsansicht, und Fig. 8B zeigt eine teilweise Unteransicht. Die in Fig. 8A und 8B gezeigte Halbleitervorrichtung wird dadurch hergestellt, daß anstelle der in Fig. 7A und 7B gezeigten Anschlußteile 71 zylindrische blockförmige Anschlußteile 81 für denselben Zweck vorgesehen werden. Diese Anschlußteile 81 sind weniger weit als die Anschlußteile 14 beabstandet und werden analog zu Fig. 7A und 7B oberflächenmontiert. Da die Anschlußteile 81 blockförmig sind, wird demzufolge eine sicherere Verbindung mit der Leiterplatte erzielt, und eine Sichtprüfung ist hinfällig.
  • Fig. 9B zeigt eine teilweise Querschnittsansicht, und Fig. 9B zeigt eine teilweise Unteransicht. Die in Fig. 9A und 9B gezeigte Halbleitervorrichtung wird dadurch hergestellt, daß anstelle der obigen Anschlußteile 71 oder 81 Anschlußteile mit der Form einer L-Platte vorgesehen werden. Die Nützlichkeit dieser Konfiguration bei Montage der Anordnung auf der Leiterplatte entspricht derjenigen der Anschlußteile 71 oder 81.
  • Fig. 10 zeigt ein viertes Ausführungsbeispiel der vorliegenden Erfindung. Die in Fig. 10 gezeigte Halbleitervorrichtung wird dadurch hergestellt, daß ein Hochleistungschip 111 auf eine in eine Metallabdeckung 113 ausgebildete Vertiefung 113a montiert wird. Eine Dünnschicht 112 wird in derselben Ebene wie die Oberseite des Chips angeordnet.
  • Der Chip wird mit Hilfe von Bumps über TAB-Anschlüsse 114 an beiden Enden seiner die Bauelemente aufweisenden Oberfläche mit der Dünnschicht 112 verbunden. Diese Dünnschichten 112a und 112b sind TABs, die durch Übereinanderschichten von (beispielsweise aus Polyimid gefertigten und) mit feinen Mustern geätzten dünnen Filmen hergestellt werden und mit (nachfolgend beschriebenen) Signalanschlußflächen zur später beschriebenen Verbindung mit den TAB-Anschlüssen 114 und den Stiften versehen sind. D. h. diese Dünnschicht 112 dient zum Verteilen der Anordnung der damit verbundenen Anschlußstifte. Die Metallbasis 113, auf die der Chip 111 und weitere Teile montiert sind, ist an eine Unterseite einer aus einem Material wie beispielsweise Aluminium gefertigten Wärmesenke 115 gelötet oder hartgelötet. Diese Metallbasis 113 ist aus einem Material wie beispielsweise CuMo gefertigt und dient dazu, die Wärmeausdehnungskoeffizienten des Chips 111 und der Wärmesenke 115 bei ihrer Verbindung miteinander kompatibel auszugestalten.
  • Das Gehäuse 116 wird derart hergestellt, daß Signalanschlußstifte 14 im peripheren Bereich von seiner Unterseite hervorstehen; ebenso weist das Gehäuse 116 an einem inneren Bereich 21 der Unterseite hervorstehende Anschlußstifte 22, die jeweils einem bestimmten Zweck zugeordnet sind, sowie eine Vertiefung auf (PGA-Typ). Die Signalanschlußstifte 14 stehen senkrecht in vier bis sechs Reihen ab und sind gleichmäßig beabstandet, so daß sie bei der Montage auf die Leiterplatte optisch überprüft werden können. Das Gehäuse 116 umfaßt mit einer als Stromversorgungsmuster dienenden Stromversorgungsebene 117 geätzte Keramikschichten. Im inneren Bereich 21 der Unterseite des Gehäuses 116 ist eine bestimmte Anzahl von mit der Stromversorgungsebene 117 verbundenen Anschlußstiften 22 vorgesehen. Diese Anschlußstifte 22 sind dick genug ausgebildet, um sie von den Signalanschlußstiften 14 unterscheiden zu können und eine Verlagerung während der Montage der Anordnung auf die Leiterplatte zu vermeiden. Sie werden dann beispielsweise als Stromversorgungsstifte oder als von den Stromversorgungsstiften getrennte Taktstifte verwendet.
  • Das Gehäuse 116 wird anschließend beispielsweise mit Hilfe eines Klebstoffs an der Metallbasis 113 befestigt. Die Signalanschlußstifte 14 werden über Kontaktstifte 118a, die unter Druck die Stifte kontaktieren, elektrisch mit auf · der Dünnschicht 112 ausgebildeten Signalanschlußflächen verbunden. Einige der Anschlußstifte 22 und der auf dem Chip 111 ausgebildeten Stromversorgungsflächen sind miteinander über Kontaktstifte 118b elektrisch verbunden.
  • Eine derartige Halbleitervorrichtung kann dünn ausgestaltet werden, da sie lediglich die innerhalb des Gehäuses 116 ausgebildete Stromversorgungsebene 117 erfordert. Ebenso ist eine kompatible Verwendung von Halbleitervorrichtungen mit Chips, die andere Funktionen ausführen, möglich. Durch einen direkten Kontakt zwischen den Stromversorgungsanschlußstiften 22 und dem Chip 2 wird eine niedrige Impedanz gewährleistet, da ein dazwischen angeordnetes Anschlußmuster nicht vorhanden ist. Selbst wenn die Metallabdeckung 113 von dem Gehäuse 116 abgenommen wird, kann die Anordnung wiederhergestellt werden, da die Verbindungen zwischen den Anschlußstiften 14, den Anschlußstiften 22, dem Chip 111 und der Dünnschicht 112 mit Hilfe der Kontaktstifte 118a und 118b lediglich durch einen Druckkontakt erzielt werden. Damit ist eine Fehleranalyse der Vorrichtung einfacher möglich, und der Ertrag bei der Herstellung wird verbessert. Da im inneren Bereich 21 eine Gruppe von inneren Stromversorgungsanschlüssen 12 vorgesehen ist, welche somit die Wahrscheinlichkeit eines erfolgreichen elektrischen Kontakts erhöhen, wird des weiteren bei der Montage einer derartigen Halbleitervorrichtung auf die Leiterplatte eine Sichtprüfung der Verbindung hinfällig.
  • Obwohl Fig. 10 die elektrische Verbindung der Anschlußstifte 14 und 22 mit der Dünnschicht 112 mit Hilfe der Kontaktstifte 118a und 118b zeigt, kann die Vorrichtung statt dessen durch die Verwendung von Bumps kleiner bezüglich der Abmessungen der Kontaktstifte 118a und 118b ausgestaltet werden.
  • Die gemäß diesem Ausführungsbeispiel vorhandene direkte Verbindung einiger Anschlußstifte 12 mit dem Chip 111 kann durch andere Verbindungsmittel ersetzt werden, wobei die Stifte beispielsweise mit Hilfe von TAB-Anschlüssen über die Dünnschicht 112 mit dem Chip 111 verbunden sind. Auf diese Weise kann die Struktur vereinfacht und durch die Signalanschlußstifte 14 hervorgerufenes Nebensprechen verhindert werden.
  • Werden die Anschlußstifte 22 länger als die Anschlußstifte 14 ausgestaltet, wie es in Fig. 4 gezeigt ist, können sie bei der Montage der Anordnung auch als Führung dienen.
  • Fig. 11A bis 11C zeigen eine Variante des vierten Ausführungsbeispiels der vorliegenden Erfindung. Gemäß dieser Variante sind die in Fig. 10 gezeigten und zur Verbindung der Anschlußstifte 14, 22, der Schicht 112 und des Chips 111 vorgesehenen Kontaktstifte 118a und 118b durch Bumps ersetzt. Demzufolge entsprechen Fig. 11A bis 11C teilweisen Querschnittsansichten, die einen Bereich darstellen, in dem Bumps ausgebildet sind. Diejenigen Bereiche, die nicht von den Bumps betroffen sind, sind gegenüber Fig. 10 unverändert.
  • Fig. 11A zeigt einen Teil einer Querschnitts-Draufsicht und Fig. 11B zeigt einen Teil einer seitlichen Querschnittsansicht, wobei die Beziehung zwischen einem Chip und einer Dünnschicht dargestellt ist. Gemäß Fig. 11A und 11B ist ein Chip 111 auf eine Metallbasis 113 montiert. Die Dünnschicht ist am peripheren Bereich des Chips in derselben Ebene wie die Oberseite des Chips angeordnet. Auf der Dünnschicht 112 ist beispielsweise ein Signalmuster 119a und ein Stromversorgungsmuster 119b ausgebildet, wobei die einzelnen Schichten durch Durchgangslöcher miteinander verbunden sind.
  • Das oberste Muster 119a der Dünnschicht 112 weist an einem seiner Enden Bumps 120 auf, während das andere Ende über einen TAB-Anschluß 114 mit einer Anschlußfläche 121 des Chips 111 verbunden ist. Die Dünnschicht 112 ist von einem Versiegelungsmuster 122 umgeben. Die in diesem Fall verwendete Dünnschicht 112 unterscheidet sich von der in Fig. 10 gezeigten Dünnschicht 112 darin, daß sie Bumps umfaßt.
  • Fig. 11C zeigt eine Beziehung zwischen der Dünnschicht und den Anschlußstiften. Fig. 11C zeigt, daß der auf dem in Fig. 11A und 11B gezeigten Muster 119a ausgebildete Bump 120 und der auf dem auf der Oberfläche des Gehäuses 116 vorgesehenen Muster 122 ausgebildete Bump 120 durch Druck vollständig miteinander verbunden werden. Dies erfolgt zwischen jedem Muster 119a und einem entsprechenden Anschlußstift 14, um eine elektrische Verbindung herzustellen.
  • Fig. 12A bis 12D zeigen beispielhaft die Herstellung der in Fig. 11A bis 11C dargestellten Vorrichtung. Zunächst zeigt Fig. 12A, daß eine Dünnschicht 112 mit einer einer Vertiefung 113a entsprechenden Öffnung 112a um die in einer an einer Wärmesenke IS befestigten Metallbasis 113 ausgebildete Vertiefung 113a herum ausgebildet wird. Fig. 12B zeigt einen auf die Vertiefung 113a der Metallbasis 113 montierten Chip 111. Fig. 12C zeigt, daß der Chip 111 und die Dünnschicht 112, wie in Fig. 11A und 11B gezeigt ist, über TAB-Anschlüsse 114 verbunden sind. Auf der Außenfläche des Chips 111 und der Dünnschicht 112 werden Bumps 120 ausgebildet. Fig. 12D zeigt, daß ein gemusterter Abschnitt eines Gehäuses 116 mit Bumps 120 versehen ist, die derart ausgestaltet sind, daß sie mit von der Oberfläche des Gehäuses 116 hervorstehenden Anschlußstiften 14 und 22 verbunden sind. Eine Verbindung wird durch eine Druckverbindung zwischen den Bumps 120 und den auf dem Chip 111 und der Dünnschicht 112 ausgebildeten entsprechenden Bumps 120 herbeigeführt, so daß die Verbindung fertiggestellt ist. Das Gehäuse 116 und der Randbereich der Metallbasis 113 werden anschließend durch Löten versiegelt.
  • Die in Fig. 1 gezeigte Halbleitervorrichtung gemäß dem Stand der Technik weist den Nachteil auf, daß nur schwer zu beurteilen ist, ob Bauteile, wie beispielsweise der Chip oder die Metallbasis, fest miteinander verbunden sind. Des weiteren besteht die Möglichkeit, daß zwischen dem Chip und der Metallbasis eine undichte Lotstelle auftritt. Bei den gemäß der vorliegenden Erfindung hergestellten Halbleitern reicht es hingegen aus, daß die Peripherie des Gehäuses 116 und der Metallbasis 113 miteinander verbunden wird; die Überprüfung ist einfach.
  • Die Stromversorgungsanschlußstifte 22 können alternativ über die Dünnschicht 112 angeschlossen werden, indem auf dem Gehäuse 116 ein Muster vorgesehen wird, wodurch eine direkte Verbindung mit dem Chip 111 vermieden wird. Auf diese Weise kann genauso zuverlässig wie bei der zuvor erwähnten Ausgestaltung Nebensprechen vermieden werden.
  • Fig. 13A bis 13I zeigen einen beispielhaften Prozess zur Ausbildung der Dünnschicht, wie beispielsweise der in Fig. 12A gezeigten Dünnschicht. Zunächst wird mit Hilfe eines Verfahrens, wie z. B. durch Evapuration, eine Metallschicht 131 (Fig. 13B) auf einer Metallbasis (Fig. 13A) ausgebildet. Die Metallschicht 131 wird mit einem Photoresist 132 behandelt (Fig. 13C), und nach einem Lithographie- und Entwicklungsprozeß wird ein Muster 132a ausgebildet (Fig. 13D). Anschließend wird die Metallschicht 131 geätzt, um ein Muster 131a zu erzeugen (Fig. 13E). Anschließend wird das Photoresistmuster 132a entfernt (Fig. 13F).
  • Anschließend wird das Metallmuster 131a mit einem lichtempfindlichen Polyimid 133 spin-beschichtet (Fig. 13 G), wobei das lichtempfindliche Polyimid nach dem Lithographie- und Entwicklungsprozeß freigelegt ist. Nachdem das Polyimid 133 durch Erwärmen gehärtet worden ist (Fig. 13H), wird durch einen entsprechenden Prozeß, wie z. B. durch Evapuration, eine Metallschicht 134 ausgebildet und mit dem darunter angeordneten Metallmuster 131a verbunden (Fig. 13I).
  • Durch die Wiederholung dieser Prozeßschritte werden vier oder fünf Schichten ausgebildet, die die Dünnschicht 112 bilden.
  • Obwohl dies nicht in der Zeichnung dargestellt ist, wird in jeder mit Hilfe des obigen Verfahrens ausgebildeten Schicht eine in Fig. 12A gezeigte Öffnung 112a ausgebildet.
  • Fig. 14A und 14B zeigen ein weiteres Beispiel eines Herstellungsprozesses für die in Fig. 11A bis 11C gezeigte Vorrichtung. Fig. 14A zeigt einen Prozeß, bei dem keine in Fig. 12A gezeigte Öffnung 112a ausgebildet wird, wobei jedoch eine Dünnschicht 112 durch Überlagern von vier oder fünf Schichten aus gemustertem Polyimid auf einer Metallbasis 113 ausgebildet wird (vergleiche Fig. 13A bis 13I). Ein Chip 111 wird auf diese Dünnschicht 112 montiert, und der Chip 111 wird über einen Draht 141 mit dem auf der Dünnschicht 112 ausgebildeten Muster verbunden. An einem Ende eines auf der Dünnschicht 112 ausgebildeten Musters 119a sowie auf einer Anschlußfläche 121a des Chips 111 sind Bumps 120 ausgebildet.
  • Fig. 14B zeigt ein Muster 142, welches auf einem schichtartig aufgebauten Gehäuse 116 mit von der Unterseite des Gehäuses hervorstehenden Anschlußstiften 14 und 22 ausgebildet ist. An dem Ende des Musters sind Bumps 120 ausgebildet. Die Anordnungen werden durch eine Druckverbindung der auf dem Chip 111 und der Dünnschicht 112 ausgebildeten Bumps 120 mit den auf dem Muster 142 ausgebildeten entsprechenden Bumps 120 verbunden.
  • Fig. 15 zeigt eine weitere Variante des vierten Ausführungsbeispiels der vorliegenden Erfindung. Die in Fig. 15 dargestellte Halbleitervorrichtung entspricht einer seitlichen Querschnittsansicht eines Mehrchip-Ausführungsbeispiels. Fig. 15 zeigt Chips 111 und 111A, die über TAB-Anschlüße 114A miteinander verbunden sind. Der übrige Aufbau entspricht dem der in Fig. 10 gezeigten Halbleitervorrichtung. Damit wird ein Mehrchip-Ausführungsbeispiel geschaffen, welches beim Stand der Technik unmöglich war.
  • Obwohl Fig. 15 eine Verbindung der Chips 111 und 111A über TAB-Anschlüsse 114A darstellt, kann diese Anordnung durch einen Aufbau ersetzt werden, bei dem eine Dünnschicht aus gemusterten Polyimidschichten zwischen den Chips 111 und 111A angeordnet ist, so daß TAB-Anschlüsse die Chips verbinden können.
  • Wie in Fig. 14A und 14B gezeigt ist, kann die Verbindung zwischen den Chips 111 und 111A sowie der Dünnschicht 112 durch Drahtbonden realisiert sein.
  • Die Anschlußstifte 22 wurden bei den beiden Varianten des obigen vierten Ausführungsbeispiels so beschrieben, daß sie bei der Oberflächenmontage dieselbe Rolle wie bei dem in Fig. 2 gezeigten Ausführungsbeispiel spielen. Demzufolge entspricht die Funktion dieser Anschlußstifte 22 der anhand Fig. 2 beschriebenen Funktion. Werden diese Anschlußstifte wie in Fig. 4 gezeigt verlängert, besitzen diese Anschlußstifte dieselbe Funktion wie bei dem in Fig. 4 gezeigten Ausführungsbeispiel. Wird ein Anschluß oder Anschlüsse 51 wie in Fig. 5 und 6 gezeigt vorgesehen, besitzen die Anschlüsse dieselbe Funktion wie in Fig. 5 und 6. Alternativ können die Anschlußstifte 22 eine beliebige der in Fig. 7 bis 9 dargestellten Formen aufweisen.
  • Obwohl bei dem obigen ersten bis vierten Ausführungsbeispiel von der Verwendung eines Keramikgehäuses ausgegangen wurde, ist eine ausreichende Funktionsfähigkeit auch bei der Verwendung eines Gehäuses aus Kunstharz, wie z. B. Epoxidharz, oder Metall gewährleistet. Des weiteren sind diese Ausführungsbeispiele ebenso für Halbleitervorrichtungen nützlich, die mit einem Chip versehen sind, welcher keine Wärmesenke benötigt.
  • Fig. 16A und 16B zeigen ein Ausführungsbeispiel einer Halbleitervorrichtung. Während bei jedem der obigen ersten bis vierten Ausführungsbeispiele von der Verwendung einer PGA-Halbleitervorrichtung ausgegangen wurde, umfaßt dieses Ausführungsbeispiel eine QFP (Quad Flat Package)-Halbleitervorrichtung.
  • Bei der in Fig. 16A und 16B gezeigten Halbleitervorrichtung stehen von allen vier Seiten eines Gehäuses 161 (aus Keramik oder aus Kunstharz gegossen) Anschlußstifte 162 ab, die zum Zwecke der Oberflächenmontage die Form von L-Platten besitzen. Des weiteren steht mindestens ein Anschlußteil 163 von der Unterseite des Gehäuses ab. Das vorgesehene Anschlußteil 163 kann jede beliebige Form, einschließlich die Form der obigen Anschlußstifte 22, 41 und der obigen Anschlußteile 71, 81, 91, besitzen. Falls erforderlich, wird ein Taktanschluß oder Taktanschlüsse 51 vorgesehen. Mit dieser Konfiguration kann der vakante Bereich eines QFP-Gehäuses effektiv ausgenützt werden.
  • Fig. 17A und 17B zeigen als ein fünftes Ausführungsbeispiel der vorliegenden Erfindung eine Variante des in Fig. 1b dargestellten Ausführungsbeispiels. Bei dem in Fig. 17 dargestellten QFP-Halbleiter ist an der Unterseite eines Gehäuses 161 ein Anschlußteil oder Anschlußteile 171 mit der Form einer L-Platte vorgesehen.
  • Jedes der ersten bis fünften Ausführungsbeispiele zeigt somit, daß es möglich ist, Stifte effektiv dadurch vorzusehen, daß jeweils einem bestimmten Zweck zugeordnete Anschlußteile in dem ansonsten unbesetzten Bereich der Unterseite des Gehäuses vorgesehen werden, daß bei der Montage der Anordnung auf die Leiterplatte der Anschluß sichergestellt werden kann, und daß eine Sichtprüfung nicht mehr notwendig ist. Die vorliegende Erfindung erleichtert des weiteren eine schichtweise Ausbildung des Gehäuses und ermöglicht eine Verringerung der Abmessungen. Durch das Vorsehen von Stromversorgungsanschlußteilen an der Unterseite des Gehäuses wird eine hohe Dichte von Signalanschlußstiften gewährleistet und die Kapazität der integrierten Halbleiterschaltung erhöht.
  • Mögliche Anwendung in der Industrie
  • Wie bereits zuvor erläutert worden ist, ermöglicht die vorliegende Erfindung eine wirkungsvolle Anordnung von Stiften auf der gesamten Unterseite eines Gehäuses, ohne daß bei der Montage der Anordnung auf die Leiterplatte eine Sichtprüfung erforderlich wäre, so daß eine höhere Dichte und größere Kapazität der Halbleitervorrichtung realisiert werden kann.
  • Die vorliegende Erfindung kann auf Halbleitervorrichtungen mit hoher Dichte, einschließlich PGA- und QFP-Halbleitervorrichtungen, angewendet werden.

Claims (14)

1. Halbleitervorrichtung, umfassend:
eine bestimmte Anzahl von ersten Anschlußstiften (14), welche auf einer Unterseite eines Gehäuses (13), auf dem ein Chip (11) aufgesetzt ist, an einem peripheren Bereich der Unterseite vorgesehen sind, und
eine Vielzahl von zweiten Anschlußstiften (22), die jeweils eine bestimmte Schaltungsfunktion besitzen und auf der Unterseite des Gehäuses (13) an einem inneren Bereich der Unterseite jenseits des peripheren Bereichs, wo die ersten Anschlußstifte (14) vorgesehen sind, angeordnet sind, wobei mindestens zwei Anschlußstifte (22) der zweiten Anschlußstifte eine gleiche Schaltungsfunktion besitzen und die gleiche Schaltungsfunktion durch Anschließen eines beliebigen der mindestens zwei Anschlußstifte (22) an leitende Teile auf einer Leiterplatte, an der die Vorrichtung anzubringen ist, erfüllt wird,
wobei die ersten und zweiten Anschlußstifte (14, 22) Endabschnitte aufweisen, die an eine Oberfläche der Leiterplatte anschließbar sind,
dadurch gekennzeichnet,
daß die ersten und zweiten Anschlußstifte (14, 22) auf der Unterseite des Gehäuses (13) derart angeordnet sind, daß im wesentlichen kein Bereich der Unterseite ungenutzt ist,
daß die zweiten Anschlußstifte (22) in einer Vielzahl von Gruppen vorhanden sind, wobei jede dieser Gruppen eine bestimmte Schaltungsfunktion besitzt und die Stifte jeder Gruppe dieselbe bestimmte Schaltungsfunktion besitzen, und
daß die Entfernung zwischen benachbarten Gruppen größer als die Entfernung zwischen den Anschlußstiften innerhalb jeder der Vielzahl von Gruppen ist.
2. Halbleitervorrichtung, umfassend:
eine bestimmte Anzahl von ersten Anschlußstiften (14), welche auf einer Unterseite eines Gehäuses (13), auf dem ein Chip (11) aufgesetzt ist, an einem peripheren Bereich der Unterseite vorgesehen sind, und
mindestens einen zweiten Anschlußstift (41), der eine bestimmte Schaltungsfunktion besitzt und auf der Unterseite des Gehäuses (13) an einem inneren Bereich der Unterseite jenseits des peripheren Bereichs, wo die ersten Anschlußstifte (14) vorgesehen sind, angeordnet sind,
wobei die ersten Anschlußstifte (14) und der mindestens eine zweite Anschlußstift (41) Endabschnitte aufweisen, die an eine Oberfläche der Leiterplatte anschließbar sind,
dadurch gekennzeichnet, daß der mindestens eine zweite Anschlußstift (41) länger als die ersten Anschlußstifte ist.
3. Halbleitervorrichtung, umfassend:
eine bestimmte Anzahl von ersten Anschlußstiften (14), welche auf einer Unterseite eines Gehäuses (16) vorhanden sind, wobei auf das Gehäuse eine Vielzahl von unterschiedlichen Arten von Chips (111, 111A) aufgesetzt und die Chips (111, 111A) an dem Gehäuse (16) befestigt sind,
mindestens ein zweiter Anschlußstift (22, 41), der eine bestimmte Schaltungsfunktion besitzt und dicker als die ersten Anschlußstifte (14) ist, wobei der mindestens eine zweite Anschlußstift mit den Chips (111) verbunden und an der Unterseite des Gehäuses (16) an einem inneren Bereich der Unterseite jenseits des peripheren Bereichs, wo die ersten Anschlußstifte (14) vorgesehen sind, angeordnet ist, und
mehrlagige Dünnschichten (112), die gemäß gewünschter Verdrahtungsmuster geätzt und zwischen den Chips (111, 111A) und den ersten Anschlußstiften (14) angeordnet sind, um die Chips (111, 111A) mit den ersten Anschlußstiften (14) zu verbinden, wobei die mehrlagigen Dünnschichten (112) an dem Gehäuse (16) angebracht sind,
wobei der mindestens eine zweite Anschlußstift (22, 41) mit den Chips (111, 111A) ohne Zwischenschaltung der auf den mehrlagigen Dünnschichten (112) vorhandenen Verdrahtungsmuster verbunden ist.
4. Halbleitervorrichtung nach Anspruch 3, dadurch modifiziert, daß auch der mindestens eine zweite Anschlußstift (22, 41) über die dazwischen angeordneten mehrlagigen Dünnschichten (112) mit den Chips (111, 111A) verbunden ist.
5. Halbleitervorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß eine Verbindung zwischen den Chips (111, 11A) über die Zwischenschaltung der mehrlagigen Dünnschichten (112) erzielt wird.
6. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sich die ersten Anschlußstifte (162) über die Seiten des Gehäuses (161) hinaus erstrecken.
7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die zweiten Anschlußstifte bzw. der zweite Anschlußstif (22, 41, 163) als Energieversorgungssystem für die Chips (111, 111A) bzw. den Chip (111) dienen bzw. dient.
8. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweiten Anschlußstifte (22, 41, 163) dicker als die ersten Anschlußstifte (14) sind.
9. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede Gruppe der zweiten Anschlußstifte (22, 41, 163) durch ein blockförmiges Anschlußteil (71, 81) ersetzt ist.
10. Halbleitervorrichtung nach Anspruch 1 oder Anspruch 6, soweit dieser abhängig von Anspruch 1 ist, dadurch gekennzeichnet, daß jede Gruppe der zweiten Anschlußstifte (22, 41, 163) durch eine L-Platte (91, 171) ersetzt ist.
11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch dritte Anschlußstifte (51), die jeweils eine weitere bestimmte Schaltungsfunktion besitzen und von den zweiten Anschlußstiften (22, 41, 163) umgeben sind.
12. Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die dritten Anschlußstifte (51) länger als die ersten Anschlußstifte (14) sind, so daß sie durch die Platte (42) verlaufen und bei Anbringen der Vorrichtung an der Platte darauf zu befestigen sind.
13. Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die dritten Anschlußstifte (51) beim Anbringen der Vorrichtung an der Platte (42) als Führung dienen.
14. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die dritten Anschlußstifte (51) als Taktanschlüsse in einer Halbleiterschaltung dienen.
DE69129619T 1990-09-19 1991-09-19 Halbleitervorrichtung mit einer vielzahl von anschlussstiften Expired - Fee Related DE69129619T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24934990 1990-09-19
JP24934890 1990-09-19
PCT/JP1991/001242 WO1992005583A1 (en) 1990-09-19 1991-09-19 Semiconductor device having many lead pins

Publications (2)

Publication Number Publication Date
DE69129619D1 DE69129619D1 (de) 1998-07-23
DE69129619T2 true DE69129619T2 (de) 1999-02-25

Family

ID=26539228

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69129619T Expired - Fee Related DE69129619T2 (de) 1990-09-19 1991-09-19 Halbleitervorrichtung mit einer vielzahl von anschlussstiften

Country Status (6)

Country Link
US (1) US5475261A (de)
EP (1) EP0504411B1 (de)
JP (1) JP3137977B2 (de)
KR (1) KR960016240B1 (de)
DE (1) DE69129619T2 (de)
WO (1) WO1992005583A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5710733A (en) * 1996-01-22 1998-01-20 Silicon Graphics, Inc. Processor-inclusive memory module
MY123146A (en) 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
US5867419A (en) * 1997-01-27 1999-02-02 Silicon Graphics, Inc. Processor-inclusive memory module
US6151217A (en) * 1999-03-02 2000-11-21 International Business Machines Corporation Apparatus and method for enabling hot plugging of an integrated circuit
EP1196014B1 (de) * 1999-07-09 2006-01-04 Fujitsu Limited Gedruckte leiterplatteneinheit, hierarchisches montagehilfssubstrat und elektronischer apparat
US6392145B1 (en) 2000-05-11 2002-05-21 Advanced Micro Devices, Inc. Semiconductor device including and integrated circuit housed in an array package having signal terminals arranged about centrally located power supply terminals
AU2002217987A1 (en) 2000-12-01 2002-06-11 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6949771B2 (en) * 2001-04-25 2005-09-27 Agilent Technologies, Inc. Light source
US6717066B2 (en) * 2001-11-30 2004-04-06 Intel Corporation Electronic packages having multiple-zone interconnects and methods of manufacture
US6964584B2 (en) * 2001-12-21 2005-11-15 Intel Corporation Low impedance, high-power socket and method of using
US6825108B2 (en) 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN101819455A (zh) * 2009-02-27 2010-09-01 鸿富锦精密工业(深圳)有限公司 主板散热器
CN101853058A (zh) * 2009-03-30 2010-10-06 鸿富锦精密工业(深圳)有限公司 主板散热器
KR20180064583A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230382A (en) * 1975-09-03 1977-03-08 Nippon Telegr & Teleph Corp <Ntt> Semiconductor package device
JPS582054A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
JPS613440A (ja) * 1984-06-18 1986-01-09 Nec Corp プラグインパツケ−ジ
JPS62202544A (ja) * 1986-02-28 1987-09-07 Mitsubishi Electric Corp 半導体装置
JPS63280432A (ja) * 1987-05-12 1988-11-17 Fujitsu Ltd Icパツケ−ジ
FR2622741A1 (fr) * 1987-11-04 1989-05-05 Nec Corp Structure pour connexion de substrats a coefficients de dilatation thermique differents
JPH01217993A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体装置
JP2674071B2 (ja) * 1988-03-10 1997-11-05 日本電気株式会社 Lsiパッケージ
JPH01318251A (ja) * 1988-06-17 1989-12-22 Fujitsu Ltd 半導体装置とその組立方法
JPH0230172A (ja) * 1988-07-19 1990-01-31 Nec Corp 半導体集積回路用パッケージ
JPH02106943A (ja) * 1988-10-17 1990-04-19 Nec Corp 半導体集積回路の実装構造
JPH02125650A (ja) * 1988-11-04 1990-05-14 Nec Corp 半導体装置用パッケージ
JPH02148860A (ja) * 1988-11-30 1990-06-07 Hitachi Ltd 半導体装置
JPH03148165A (ja) * 1989-11-02 1991-06-24 Nec Kyushu Ltd Pga型半導体装置
JPH03205859A (ja) * 1990-01-05 1991-09-09 Mitsubishi Electric Corp 半導体装置
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package

Also Published As

Publication number Publication date
US5475261A (en) 1995-12-12
JP3137977B2 (ja) 2001-02-26
EP0504411A4 (en) 1993-02-10
DE69129619D1 (de) 1998-07-23
EP0504411B1 (de) 1998-06-17
EP0504411A1 (de) 1992-09-23
WO1992005583A1 (en) 1992-04-02
KR960016240B1 (en) 1996-12-07

Similar Documents

Publication Publication Date Title
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE2554965C2 (de)
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE69411535T2 (de) Bandtest von kontaktmatrix-verbundenen chips
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE69209169T2 (de) Verbindungstechnik für integrierte Schaltung
DE69223906T2 (de) Verfahren zur Herstellung invertierter IC&#39;s und IC-Moduln mit einem solcher IC&#39;s
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE69020204T2 (de) Mehrschichtige gedruckte Leiterplatte.
DE69737320T2 (de) Halbleitervorrichtung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE69104683T2 (de) System für das Zusammenschalten elektrischer Komponenten mit verschiedenen Verbindungserfordernissen zum Montieren der Komponenten auf Leiterplatten.
WO2012175207A2 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE60029011T2 (de) Leiterplattenanordnung mit verbesserter überbrückungsentkopplung für bga-packungen
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
WO1996002042A1 (de) Trägerelement zum einbau in chipkarten oder anderen datenträgerkarten
DE10297785T5 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
DE19781978B4 (de) Gehäuse für eine integrierte Schaltung und Verfahren zu dessen Herstellung
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee