DD152436A5 - Vorrichtung fuer den zeitlich verschachtelten zugriff zu einem hauptspeicher,der an eine einzige sammelleitung zwischen einem zentralen rechner und einer mehrzahl von peripheren rechnern angeschlossen ist - Google Patents
Vorrichtung fuer den zeitlich verschachtelten zugriff zu einem hauptspeicher,der an eine einzige sammelleitung zwischen einem zentralen rechner und einer mehrzahl von peripheren rechnern angeschlossen ist Download PDFInfo
- Publication number
- DD152436A5 DD152436A5 DD80222944A DD22294480A DD152436A5 DD 152436 A5 DD152436 A5 DD 152436A5 DD 80222944 A DD80222944 A DD 80222944A DD 22294480 A DD22294480 A DD 22294480A DD 152436 A5 DD152436 A5 DD 152436A5
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- computers
- bus
- peripheral
- computer
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
Eine solche Vorrichtung ist in einer Anlage erforderlich, die schnelle periphere Rechner zur Entlastung eines zentralen Rechners und nur einen Hauptspeicher enthaelt. Gemaess der Erfindung enthaelt die Vorrichtung (5) eine Untersuchungsschaltung (6), die es gestattet, denjenigen peripheren Rechner (41, 42, 43,...) zu ermitteln, der verlangt hat, mit der einzigen Sammelleitung (3) verbunden zu werden, um Zugriff zu dem Hauptspeicher (2) zu erlangen, sowie eine Entscheidungsschaltung (7), die dem peripheren Rechner die Anschaltung an die Sammelleitung (3) in Abhaengigkeit von dem Benutzungszustand der Sammelleitung (3) gestattet und an alle anderen Rechner den Befehl gibt, sich von der Sammelleitung abzuschalten, wenn der Zugriff zu dem Speicher (2) moeglich ist. Anwendungsgebiete: Datenverarbeitung in Realzeit, insbesondere Fernsprechtechnik.
Description
22944 "Ί" Berlin, den 29, 10. 1980 57 869 13
Vorrichtung für den zeitlich verschachtelten Zugriff zu einem Hauptspeicher, der an eine einzige Sammelleitung zwischen einem zentralen Rechner und einer Mehrzahl von perlpheren Rechnern angeschlossen 1st
Anwendungsgebiet^ der Erfindung
Dio Erfindung betrifft sine Vorrichtung für den zeitlich verschachtelten Zugriff zu einem Hauptspeicher, der an eine einzige Sammeleitung zwischen einem zentralen Rechner und einer Mehrzahl von peripheren Rechnern angeschlossen ist·
Charakteristik der bekannten technischen Lösungen
Eine solche Vorrichtung ist besonders in Anlagen nützlich, die mehrere schnelle periphere Rechner enthalten» insbesondere für die Datenübertragung, wobei zur Entlastung des zentralen» mit einem gespeicherten Programm versehenen Steuer» rechners eine Mehrzahl von peripheren Austßuscheinheiten . zur Anwendung gelangt, die jeweils einen programmierten-Rechner geringer Kapazität enthalten, welcher alle elementaren Funktionen im örtlichen Bereich übernimmt.
Diese pheripheren Rechner müssen jedoch von Zeit zu Zeit Zugriff zu einem Hauptspeicher nehmen, z. В, гит Austausch von Informationen mit dem zentralen Rechner. .
Dieser Hauptspeicher wird dann mit ainer einzigen Sammelleitung.verbunden* und es ist.eine Vorrichtung für den zeitlich verschachtelten- Zugriff zu diesem- Speicher erfordsrllchc
29i 10. 1980 57 869 13 ;
'2*2 2 9-4 4 , _
Derartige Vorrichtungen sind Jedoch im allgemeinen umfangreich, kostenaufwendig und langsam·
ZJeI
1
der Erfindung
Ziel der Erfindung ist es, die Mängel des Standes der Technik zu vermeiden«
Darlegung des Wesens der Erfindung
0©r Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung fOr dän zeitlich verschachtelten Zugriff zu einem Hauptspeicher, der an eine einzige Sammelleitung zwischen einem zentralen Rechner und einer Mehrzahl von peripheren Rechnern angeschlossen ist, zur Verfügung zu stellen.
Die erfindungsgemäße Vorrichtung ist dadurch gekennzeichnet, daß sie eine Untersuchungsschaltung, die es gestattet, denjenigen peripheren Rechner zu ermitteln, der verlangt hat, mit der einzigen Sammelleitung verbunden zu worden, um Zugriff zu dem Hauptspeicher zu erlangen, und eine Entscheidungsschaltung enthält, die demjenigen peripheren Rechner, der den Zugriff zu dem Hauptspeicher verlangt hat, gestattet, sich an die einzige Sammelleitung anzuschalten, wenn der Zugang zu dieser frei ist, während sie den anderen Rechnern den Befehl erteilt, sich von der Sammelleitung abzuschalten.
Die Untersuchungsschaltung ist in bidirektionaler Weise mit den verschiedenen peripheren Roohnern sowie mit der Entscheidungsschaltung verbunden, die wiederum ebenfalls: bidirektional mit den verschiedenen регірпогѳп Rechnern
29. 10. 1980 57 869 13
und mit dem zentralen Rechner verbunden ist.
Die Untersuchungsschaltung enthält einen zyklischen Zähler, einen Multiplexer und eine Kippschaltung. Der Multiplexer wird von einem zyklischen Zähler gesteuert, dessen Zyklus von der Anzahl von Rechnern abhängt, die mit der Sammelleitung verbunden werden können» Die Eingänge das Multiplexers sind mit den peripheren Rechnern und sein Ausgang mit dem Eingang der Kippschaltung verbunden," so daß der zyklische Zähler bei der Adresse desjenigen peripheren Rechners angehalten wird, der die Verbindung mit der Sammelleitung gefordert hat· Der Ausgang der Kippschaltung ist mit dera Eingang der Entscheidungsschaltung verbunden, von der ein Ausgang zum einen mit einem Eingang der Kippschaltung verbunden ist, so daß diese in ihren Anfangszustand zurückgesetzt wird und zum anderen mit: dem Steuereingang dos zyklischen Zählers verbunden ist# derart, daß dieser wieder in Betrieb gesetzt wird» sobald die Freigabe zur Anschaltung an die Sammelleitung von der Entscheidungsschaltung abgegeben ist.
Die Erfindung wird nun durch die folgende Beschreibung von Ausführungsbeispialen anhand авг Zeichnung weiter erläuterte In der Zeichnung zeigen:
Fig, 1: eine schematische Darstellung dar erfindungs-.gemäßen Vorrichtung und ihrer Verbindungen mit den verschiedenen Rechnern der Anlage und
29. 10. 19S0 57 869 13
Fig. 2: eine schematische Teildaratellung dar bevorzugten Ausführungsform einer solchen Vorrichtung.
Ee wird zunächst auf Fig. 1 Bezug genommen. Ein zantraler Rechner 1 ist mit einem Hauptspeicher 2 über eine Obertragunge-Sammelleitung 3 verbunden. Periphere Rechner 41, 42, 43 können ebenfalls an die Sammelleitung. 3 angeschlossen sein. ' ' .
In der Zeichnung sind nur drei periphere Rechner dargestellt, die Anzahl dieser peripheren Rachner kann jedoch natürlich von drei verschieden sein. In der Fernsprechtechnik ist z. B. aufgrund der vorhandenen Normen die Anzahl dar peripheren Rechner geringer als oder gleich
Die verschiedenen Rechner arbeiten synchron, sie können jedoch durch Hinzufügung eines gemeinsamen Taktgebers ' synchronisiert werden.
Normalerweise hat nur der zentrale Rechner 1 dauernd Zugriff zu dem Speicher 2 über die Obertragungs-Sämmolloitung 3, wahrend die peripherenRechner 41, 42, 43, .... von der Sammelleitung 3 abgeschaltet sind. Wenn jedoch einer von ihnen Zugriff zu einem wichtigen Speicher banötigt, z. B. für einen Informationsaustausch mit einem anderen Rechner, muß die Freigabe bei der Vorrichtung 5 für die zeitliche Versohachtelung auf der Sammelleitung erfragt werden,.damit dieser periphere Rechner sich an die Sammelleitung anschalten kann, um jegliche Störungen der auf der Sammelleitung laufenden Informationen zu verhindern.
29. 10. 19S0 57 869 13
Zu diesem Zweck enthält die Vorrichtung 5 eine Untersuchungsschaltung 6, die bidirektional mit den verschiedenen peripheren Rechnern 41, 42« 43. .·» verbunden ist* derart, daß sie zum einen eine eventuelle«Zugriffeanfrage ermittelt, die von einem dieser Rechner abgegeben wird, und zum anderen die Adresse des peripheren Rechners bestimmt, durch den diese Anfrage erfolgt.
Die Adresse wird dann den verschiedenen peripheren Rechnern 41, 42, 43, ... zugesandt, und die Informationoübsr den verlangten Zugriff zu der Sammelleitung 3 gelangt zu der Entscheidungsschaltung 7, die ferner eine Information über den Belegungs- oder Nichtbelegungszustand der Sammelleitung über ihre'biditsktlonale Verbindung mit den peripheren Rechnern sowie ein Freigabesignal für die Gewährung des Zugriffs eines peripheren Rechners zu der Sammelleitung 3 aus dem zentralen Rechner 1 empfängt, wenn dieser von der Sammelleitung 3 abgeschaltet werden kann, ohne eine gerade mit dem Speicher 2 abgewickelte Übertragungssequenz zu unterbrechen»
Wenn die Untersuchungsschaltung 6 die z. B» von dem Rechner 42 abgegebene Aufforderung zur Verbindung mit der Sammelleitung 3 erfaßt hat, überprüft die Entscheidungsschaltung 7 an den verschiedenen peripheren Rechnern, daß die Sammelleitung frei ist, und wenn der zentrale Rechner 1 den Speicher 2 nicht benötigt, gestattet sie dem Rechner 42 den Anschluß an die Sammelleitung 3 und erteilt айзп anderen Rechnern den Befehl, sich von der Sammelleitung abzuschalten, wenn sie nicht bereits davon abgeschaltet sind.
29. 10. 1980 57 869 13
Dl© Untersuchungsschaltung 6 setzt dann ihre Funktion fort, und wenn das Ende der Belegung der Sammelleitung 3 durch den peripheren Rechner 42 ermittelt wird, hat der zentraLe Rechner 1 erneut Zugriff zu dem Speicher 2 über die Sammelleitung 3.
Wie ersichtlich ist; ist der Zugriffszyklus zu dem Speicher 2 asynchron, und nur bestimmte Arbeitseignale müssen synchronisiert -sein, um die Kompatibilität zwischen den ver-. schiedenen Rechnern herzustellen.
Die Übertragung einer Nachricht von einem Rechner zum anderen wird mittels eines Schreibzyklus zum Einschreiben in den Speicher 2 erhalten, aor von dem aussendenden Rechner durchgeführt wirdfgefolgt von einem Lesezyklus zum Auslesen aus dem Speieher 2, der von dem empfangenen Rechner ausgeführt wird· Die erforderlichen Verbindungen zur Informierung des empfangenen Rechners darüber, daß er einen Zyklus zum Auslesen aus dem Speicher 2 durchführen soll, sind in der Zeichnung nicht dargestellt, da sie nicht zur Erfindung gehören-»
Eine bevorzugte Ausführungsfarm der Vorrichtung 5 ist in Fig. 2 teilweise dargestellt» in welcher die mit Fig. 1 gemeinsamen Elemente durch dieselben Bezugszeichen enthalten sind«
Die Untersuchungsschaltung 6 enthält im wesentlichen einen zyklischen -Zähler 61, einen Multiplexer 62 und eine Kippschaltung 63,
Der Multiplexor 62 ist mit seinen Eingängen an die ver-
29. ΙΟ, 19βΟ 57 869 13
'.'22294*
schiedenen peripheren Rechner 41, 42, 43« ··· angeschlossen* Er wird von dem zyklischen Zähler 61 gesteuert, dessen Zyklus von der Anzahl der peripheren Rechner abhängt, die mit der Sammelleitung 3 verbunden werden können* Bei einem AusfOhrungsbeispiel beträgt die Verbindungsdauer des Multiplexers mit jeder Eingangsleitung 200 Nanosekunden.
Wenn die von einem der periphoren Rechner 41, 42, 43 abgegebene Aufforderung zur Anschaltung an die Sammelleitung erfaßt wird, ändert die Schaltung 62 ihren Zustand und sperrt den zyklischen Zähler 61 auf der Adreese desjenigen peripheren Rechners, der die Aufforderung abgegeben hat.
Die Entscheidungsschaltung 6 empfängt dann die Information Ober die Kippschaltung 63. Die Freigabe dor Anschaltung an die Sammelleitung wird dann, sobald die Sammelleitung frei ist, in Form eines einfachen Signals an den Rechner abgegeben, der von dem zyklischen Zähler 61 der Untersuchungsschaltung 6 abgegeben wird.
Sobald die Freigabe erfolgt ist, wird die Kippschaltung in ihren Anfangszustand zurückgesetzt, und dor zyklische Zähler 61 wird wieder in Betrieb gesetzt.
.Vorstehend ist zwar nut eine einzige Ausführungsform be-.s'bhrieben, eg ist jedoch offensichtlich, daß jegliche vom Fachmann vo'rgenommenen Abwandlungen im Rahmen der Erfindung verbleiben.
Zum Beispiel können bestimmte Rechner vorrangig Zugriff zu der Sammelleitung 3 heben, was durch eine einfache Änderung
29. 10. 1980 57 869 13
222944
dor Untersuch'ungsschaltung 6 erreicht werden kann· Farner kann eine überwachungsschaltung hinzugefügt werden, um die Zugriffszoit zu dem Hauptschalter zu begrenzen, die jedem peripheren Rechner gestattet ist.
Claims (4)
- 29. XOi 1980 57 869 13222S44Erfindunqsanspruch
- 1. Vorrichtung für den zeitlich verschachtelten Zugriff zu einam Hauptspeicher, der an eine einzige Sammelleitung zwischen einem zentralen, bevorrechtigten Rechner und einer Mehrzahl van peripheren Rechnern angeschlossen ist, wobei die Rechner sämtlich programmiert sind, gekennzeichnet dadurch, daß sie eine Untersuchungsschaltung (6), die die Feststellung desjenigen peripheren Rechners (41; 42; 43;...) ermöglicht, der verlangt hat, an die einzige Sammelleitung (3) angeechlossen zu werden, um Zugriff zu dem Hauptspeicher (2) zu erlangen, und eine Entscheidungsschaltung (7) enthält, die dem verlangenden peripheren Rschner gestattet, eich an die Sammelleitung anzuschal-. ten, wenn der Zugang frei ist, und an alle anderen Rechner den Befehl abgibt, sich von dar Sammelleitung abzuschalten, wobei die Untersuchr-ungsschaltung (6) bidirektional mit den verschiedenen peripheren Rechnern (41; 42; 43;...) und mit der Entscheidungsschaltung (7) verbunden ist, die· ebenfalls bidirektional mit den verschiedenen peripheren Rechnern (41I 42ί 43;·..) und mit dem zentralen Rechner (1) verbunden ist.
- 2. Vorrichtung nach Punkt 1, gekennzeichnet dadurch, daß die Untersuch-ungsschaltung (6) einen zyklischen Zähler (61), einen Multiplexer (62) und eine Kippschaltung (63) enthält, daß der Multiplexer (62) von dem zyklischen Zähler (61) gesteuert ist, dessen Zyklus von der Anzahl von Rechnern (41; 42; 43;·.·) .
- 29. 10. 1980 57 869 13-222944'abhängt, die rait der Sammelleitung (3) verbunden werden können, wobei die Eingänge des Multiplexers mit den periphsren Rechnern (41; 42; 43; ».·) und sein Ausgang mit dem Eingang der Kippschaltung (63) verbunden iet» so daß der zyklische Zähler (61) bei der Adresse desjenigen peripheren Rechners angehalten wird, der verlangt hate init der Sammelleitung (3) verbunden zu werden» лчоЬві dsr Ausgang der Kippschaltung (63) mit dem Eingang der Entschoidungsschaltung (7) verbunden ist» von der ein Ausgang mit einen mit einem Eingang dor Kippschaltung (63) verbunden ist, so daß diese in ihren Anfangszustand zurückgesetzt wird, und zum anderen mit dem Steuereingang des zyklischen Zählers (61) verbunden ist, derart, daß dieser wieder in Betrieb gesetzt wird, sobald die Freigabe zur Anschaltung an die Sanimolleitung (3) von dar Entacheidungsschaltung (7) abgegeben ist·HI©?2U 1 Seit© Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7919505A FR2462745B1 (fr) | 1979-07-30 | 1979-07-30 | Dispositif de partage temporel de l'acces a une memoire connectee a un bus unique entre un calculateur central et une pluralite de calculateurs peripheriques |
Publications (1)
Publication Number | Publication Date |
---|---|
DD152436A5 true DD152436A5 (de) | 1981-11-25 |
Family
ID=9228411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD80222944A DD152436A5 (de) | 1979-07-30 | 1980-07-27 | Vorrichtung fuer den zeitlich verschachtelten zugriff zu einem hauptspeicher,der an eine einzige sammelleitung zwischen einem zentralen rechner und einer mehrzahl von peripheren rechnern angeschlossen ist |
Country Status (25)
Country | Link |
---|---|
US (1) | US4611275A (de) |
JP (1) | JPS56500946A (de) |
AR (1) | AR228432A1 (de) |
AT (1) | AT385605B (de) |
AU (1) | AU544135B2 (de) |
BE (1) | BE884502A (de) |
BR (1) | BR8008770A (de) |
CA (1) | CA1172769A (de) |
CH (1) | CH640646A5 (de) |
DD (1) | DD152436A5 (de) |
DE (1) | DE3049774T1 (de) |
ES (1) | ES493412A0 (de) |
FR (1) | FR2462745B1 (de) |
GB (1) | GB2070826B (de) |
HK (1) | HK2685A (de) |
IT (1) | IT1129026B (de) |
LU (1) | LU82660A1 (de) |
MA (1) | MA18914A1 (de) |
MX (1) | MX147199A (de) |
NL (1) | NL8020243A (de) |
OA (1) | OA06591A (de) |
SE (1) | SE442352B (de) |
SG (1) | SG55084G (de) |
WO (1) | WO1981000468A1 (de) |
ZA (1) | ZA804217B (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4574350A (en) * | 1982-05-19 | 1986-03-04 | At&T Bell Laboratories | Shared resource locking apparatus |
GB2170624B (en) * | 1982-06-05 | 1987-06-10 | British Aerospace | Communication between computers |
GB2123189B (en) * | 1982-06-05 | 1987-06-10 | British Aerospace | Communication between computers |
US4484273A (en) * | 1982-09-03 | 1984-11-20 | Sequoia Systems, Inc. | Modular computer system |
US4831358A (en) * | 1982-12-21 | 1989-05-16 | Texas Instruments Incorporated | Communications system employing control line minimization |
US4868742A (en) * | 1984-06-20 | 1989-09-19 | Convex Computer Corporation | Input/output bus for system which generates a new header parcel when an interrupted data block transfer between a computer and peripherals is resumed |
JPS61166668A (ja) * | 1985-01-19 | 1986-07-28 | Panafacom Ltd | 多重プロセツサ制御方式 |
US4912627A (en) * | 1985-08-14 | 1990-03-27 | Apple Computer, Inc. | Method for storing a second number as a command address of a first peripheral device and a third number as a command address of a second peripheral device |
US4875158A (en) * | 1985-08-14 | 1989-10-17 | Apple Computer, Inc. | Method for requesting service by a device which generates a service request signal successively until it is serviced |
US4918598A (en) * | 1985-08-14 | 1990-04-17 | Apple Computer, Inc. | Method for selectively activating and deactivating devices having same first address and different extended addresses |
US4910655A (en) * | 1985-08-14 | 1990-03-20 | Apple Computer, Inc. | Apparatus for transferring signals and data under the control of a host computer |
JP2749819B2 (ja) * | 1987-10-26 | 1998-05-13 | 松下電工株式会社 | 共有メモリ制御方式 |
US5293493A (en) * | 1989-10-27 | 1994-03-08 | International Business Machines Corporation | Preemption control for central processor with cache |
FR2654531A1 (fr) * | 1989-11-13 | 1991-05-17 | Diatech France Sarl | Dispositif d'interconnection sur le meme bus de plusieurs microprocesseurs 16 bits. |
FR2664772A1 (fr) * | 1990-07-13 | 1992-01-17 | Thomson Csf | Reseau local d'intercommunication de modules de traitement de donnees. |
SE9203016L (sv) * | 1992-10-14 | 1994-04-15 | Ericsson Telefon Ab L M | Signalbehandlingssystem med delat dataminne |
JP3615409B2 (ja) * | 1999-01-29 | 2005-02-02 | 沖電気工業株式会社 | パケット通信装置 |
US6374319B1 (en) | 1999-06-22 | 2002-04-16 | Philips Electronics North America Corporation | Flag-controlled arbitration of requesting agents |
US6675268B1 (en) * | 2000-12-11 | 2004-01-06 | Lsi Logic Corporation | Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes |
CN100354849C (zh) * | 2004-05-14 | 2007-12-12 | 凌阳科技股份有限公司 | 加强型可扩充分时总线架构 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB904334A (en) * | 1959-02-04 | 1962-08-29 | Int Computers & Tabulators Ltd | Improvements in or relating to data handling equipment |
US3289168A (en) * | 1962-07-31 | 1966-11-29 | Ibm | Interrupt control system |
US3629854A (en) * | 1969-07-22 | 1971-12-21 | Burroughs Corp | Modular multiprocessor system with recirculating priority |
FR2273317B1 (de) * | 1974-05-28 | 1976-10-15 | Philips Electrologica | |
US3959775A (en) * | 1974-08-05 | 1976-05-25 | Gte Automatic Electric Laboratories Incorporated | Multiprocessing system implemented with microprocessors |
NL7411989A (nl) * | 1974-09-10 | 1976-03-12 | Philips Nv | Computersysteem met busstruktuur. |
US4034347A (en) * | 1975-08-08 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Method and apparatus for controlling a multiprocessor system |
JPS5837585B2 (ja) * | 1975-09-30 | 1983-08-17 | 株式会社東芝 | ケイサンキソウチ |
JPS5812611B2 (ja) * | 1975-10-15 | 1983-03-09 | 株式会社東芝 | デ−タテンソウセイギヨホウシキ |
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
JPS5296836A (en) * | 1976-02-10 | 1977-08-15 | Toshiba Corp | Multiplex data processing system |
US4104720A (en) * | 1976-11-29 | 1978-08-01 | Data General Corporation | CPU/Parallel processor interface with microcode extension |
US4128876A (en) * | 1977-04-28 | 1978-12-05 | International Business Machines Corporation | Synchronous microcode generated interface for system of microcoded data processors |
-
1979
- 1979-07-30 FR FR7919505A patent/FR2462745B1/fr not_active Expired
-
1980
- 1980-07-10 DE DE803049774T patent/DE3049774T1/de active Granted
- 1980-07-10 AT AT0907980A patent/AT385605B/de not_active IP Right Cessation
- 1980-07-10 GB GB8109659A patent/GB2070826B/en not_active Expired
- 1980-07-10 BR BR8008770A patent/BR8008770A/pt unknown
- 1980-07-10 CH CH199781A patent/CH640646A5/fr not_active IP Right Cessation
- 1980-07-10 AU AU60575/80A patent/AU544135B2/en not_active Ceased
- 1980-07-10 NL NL8020243A patent/NL8020243A/nl not_active Application Discontinuation
- 1980-07-10 JP JP50147580A patent/JPS56500946A/ja active Pending
- 1980-07-10 WO PCT/FR1980/000117 patent/WO1981000468A1/fr active Application Filing
- 1980-07-14 ZA ZA00804217A patent/ZA804217B/xx unknown
- 1980-07-15 IT IT49247/80A patent/IT1129026B/it active
- 1980-07-16 CA CA000356294A patent/CA1172769A/fr not_active Expired
- 1980-07-16 ES ES493412A patent/ES493412A0/es active Granted
- 1980-07-21 MA MA19114A patent/MA18914A1/fr unknown
- 1980-07-24 MX MX183287A patent/MX147199A/es unknown
- 1980-07-27 DD DD80222944A patent/DD152436A5/de unknown
- 1980-07-28 LU LU82660A patent/LU82660A1/fr unknown
- 1980-07-28 BE BE1/9907A patent/BE884502A/fr not_active IP Right Cessation
- 1980-07-29 OA OA57186A patent/OA06591A/xx unknown
- 1980-07-30 AR AR281985A patent/AR228432A1/es active
-
1981
- 1981-03-27 SE SE8101979A patent/SE442352B/sv not_active Application Discontinuation
-
1984
- 1984-02-21 US US06/581,813 patent/US4611275A/en not_active Expired - Fee Related
- 1984-08-06 SG SG55084A patent/SG55084G/en unknown
-
1985
- 1985-01-10 HK HK26/85A patent/HK2685A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
GB2070826B (en) | 1984-05-16 |
ES8104879A1 (es) | 1981-05-16 |
ES493412A0 (es) | 1981-05-16 |
JPS56500946A (de) | 1981-07-09 |
AU6057580A (en) | 1981-03-03 |
SG55084G (en) | 1985-03-08 |
ZA804217B (en) | 1981-07-29 |
BR8008770A (pt) | 1981-05-26 |
FR2462745A1 (fr) | 1981-02-13 |
HK2685A (en) | 1985-01-18 |
GB2070826A (en) | 1981-09-09 |
DE3049774C2 (de) | 1988-09-01 |
DE3049774T1 (de) | 1982-02-25 |
CA1172769A (fr) | 1984-08-14 |
ATA907980A (de) | 1987-09-15 |
SE442352B (sv) | 1985-12-16 |
CH640646A5 (fr) | 1984-01-13 |
MA18914A1 (fr) | 1981-04-01 |
AU544135B2 (en) | 1985-05-16 |
FR2462745B1 (fr) | 1986-01-03 |
LU82660A1 (fr) | 1980-10-24 |
IT8049247A0 (it) | 1980-07-15 |
MX147199A (es) | 1982-10-20 |
BE884502A (fr) | 1980-11-17 |
NL8020243A (nl) | 1981-06-16 |
AT385605B (de) | 1988-04-25 |
OA06591A (fr) | 1981-08-31 |
US4611275A (en) | 1986-09-09 |
IT1129026B (it) | 1986-06-04 |
AR228432A1 (es) | 1983-03-15 |
SE8101979L (sv) | 1981-03-27 |
WO1981000468A1 (fr) | 1981-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DD152436A5 (de) | Vorrichtung fuer den zeitlich verschachtelten zugriff zu einem hauptspeicher,der an eine einzige sammelleitung zwischen einem zentralen rechner und einer mehrzahl von peripheren rechnern angeschlossen ist | |
DE2806024C2 (de) | ||
DE69029238T2 (de) | Serielle Datenübertragung | |
DE69322221T2 (de) | Personalcomputer mit programmierbaren Schwellwert-Fiforegistern zur Datenübertragung | |
DE3938018C3 (de) | Informationsverarbeitungssystem und Verfahren zur Bestimmung von dessen Konfiguration | |
DE3300260C2 (de) | ||
DE3821551C2 (de) | Datenverarbeitungsvorrichtung | |
DE2918906A1 (de) | Ueberwachungssystem | |
DE3704056A1 (de) | Peripherer dma-controller fuer datenerfassungssysteme | |
DE3137627C1 (de) | Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern | |
DE8804104U1 (de) | Digitalrechner mit programmierbarer DMA-Steuerung | |
DE2448212A1 (de) | Asynchrone sammelleitung zur selbstbestimmten kommunikation zwischen mutterrechnergeraeten und tochtergeraeten | |
DE2941123A1 (de) | System zum testen von bauelementen | |
DE69324323T2 (de) | Mehrstationskommunikationsbussystem, sowie eine Master-Station und eine Slave-Station für den Einsatz in einem solchen System | |
CH653155A5 (de) | Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem. | |
DE2726679A1 (de) | Kanalsteuerung fuer datenverarbeitungsanlagen und verfahren zu ihrem betrieb | |
DE3426902C2 (de) | Schaltungsanordnung zum Konfigurieren von Peripherieeinheiten in einer Datenverarbeitungsanlage | |
DE69024912T2 (de) | Rechnersystem | |
EP1567938B1 (de) | Speichersystem mit mehreren speichercontrollern and verfahren zu deren synchronisierung | |
DE4100056A1 (de) | Verfahren zur datenuebertragung und vorrichtung zur durchfuehrung dieses verfahrens | |
DE4440789B4 (de) | Slave-Einheit | |
DE4210841C2 (de) | Schnittstellenschaltung zum Übertragen von Daten zwischen einem zu prüfenden Steuergerät und einem Diagnosegerät für Kraftfahrzeuge | |
DE3119457A1 (de) | Mehrrechnersystem | |
DE9100038U1 (de) | Einrichtung zur Datenübertragung | |
EP0067982A2 (de) | Mikrorechneranordnung, vorzugsweise für den Einsatz in Multimikrorechnersystemen |