CN1835196A - 半导体器件制造方法以及半导体器件 - Google Patents
半导体器件制造方法以及半导体器件 Download PDFInfo
- Publication number
- CN1835196A CN1835196A CNA2006100718370A CN200610071837A CN1835196A CN 1835196 A CN1835196 A CN 1835196A CN A2006100718370 A CNA2006100718370 A CN A2006100718370A CN 200610071837 A CN200610071837 A CN 200610071837A CN 1835196 A CN1835196 A CN 1835196A
- Authority
- CN
- China
- Prior art keywords
- resin bed
- scribing
- wafer
- interarea
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
本发明提供了一种半导体器件制造方法,其包括以下步骤:制备晶片,在该晶片的主面上形成有多个集成电路;形成经由焊盘电极电连接到所述集成电路的再布线;以及,在所述再布线上形成电极端子之后,切划所述晶片,包括以下步骤:通过用第一树脂至少密封形成在所述晶片的主面上的所述再布线和所述电极端子来形成第一树脂层;在形成所述第一树脂层时,从所述晶片的背面到所述晶片的主面或者到所述第一树脂层的中间位置处进行第一划片;通过用第二树脂连续地密封在所述第一划片时形成轮廓的切割线以及所述晶片的背面来形成第二树脂层;以及,进行第二划片,同时保留覆盖所述第一划片时形成轮廓的侧面的第二树脂层。
Description
技术领域
本发明涉及半导体器件制造方法以及半导体器件,其中在晶片级进行封装并且在最后阶段进行划片(dicing)。
背景技术
近年来,根据例如对于如移动终端的装置的功能增多以及性能提高的需求,需要应用于这些装置的半导体器件小巧轻薄并且处理更快。以所谓的WL-CSP(晶片级芯片尺寸封装)著称的半导体器件引起人们关注,因为其适用于这样的需求。WL-CSP以这样的方式被制造,即,在晶片级,形成再布线(rewiring)、形成电极端子和树脂模制物(封装),并且在最后阶段进行划片,其中树脂模制物主要是为了保护形成在晶片主表面上的IC(集成电路)免受热、光、物理冲击等的影响。由于这样的制造工艺,有可能使封装后的半导体器件的尺寸几乎和IC芯片一样小,并且可确信的是,有可能以更小的尺寸来设计。
然而,通过在最后阶段切割(划片)晶片来将常规WL-CSP(半导体器件)划分成各个半导体器件,因此,即使半导体器件(划片后晶片)的基板主表面被树脂模封,基板侧面的切割表面仍然被暴露。所存在的问题在于,暴露的侧面容易由于制造步骤期间的物理冲击而损坏。而且,湿气可以渗透到基板的主表面与树脂层之间,在某些情况下,再布线和电极端子可能被氧化和腐蚀。
由于这样的问题,按以下方式制造半导体器件,即,不仅基板的主面、而且基板的侧面或是基板的侧面和背面均被树脂模封。其中外面被树脂模封的这样的半导体器件被增强以避免对基板的损坏,并且如此的益处在于,能够省去对损坏区域的修补工艺,因为例如划片时由于碎屑而在基板上产生的缺陷区域能够被覆盖。
通常,在图12中示出了对于图11所示的半导体器件A的加工,其中用树脂层2和3覆盖基板1的侧面1a和背面1b。首先,制备晶片1,在其主面1c上形成了多个IC 4,形成经由焊盘电极5电连接到IC 4的再布线6,并且在再布线6上形成金属柱7,其由铜制成并且呈柱状。
如图13所示,在将其上附着有由弹性材料制成的划片带(dicing tape)8的树脂板9(第二树脂层3)固定到晶片1的背面1b上之后,在与主面1c正交的方向上从基板1的主面1c进行第一划片。在该第一划片中,将划片深度T1调整为沿着划片带8的厚度方向的中间位置。用树脂密封在第一划片中形成的切割线10以及晶片1的主面1c。该第一树脂是第一树脂层2,其被模制成嵌入形成在晶片1的主面1c上的金属柱7那样厚。
而且,如图14所示,抛光第一树脂层2的表面2a以暴露柱状金属柱7的上面7a,并且将凸点11附着到该暴露的上面7a,凸点11是凸点电极并且是电和信号的入口。从第一树脂层的表面2a再次划开(第二划片)切割线10宽度方向上基本处于中心的区域,其中切割线10在第一划片中形成轮廓,并且在其中填充了第一树脂。在这一工艺中,按以下方式进行第二划片,即,留下第一树脂层2从而覆盖在第一划片中形成轮廓的基板1(划片后晶片)的侧面(切割面)。第二划片的划片深度T2大约和从第一树脂层2的表面2a形成轻微切割线的深度一样深。半导体器件A根据这样的工艺被划片。
最后,在去除了划片带8之后,完成了图11所示的半导体器件的制造。由于不仅是主面1a,而且侧面1a和背面1b均被第一树脂层2和树脂板9(第二树脂层3)所覆盖,所以该半导体器件A具有极佳的抗冲击性。
然而,在上述制造方法中,因为在第一划片时再布线或金属柱被暴露,所以划片所致的散布的粒子附着到再布线或金属柱上。如果粒子附着到再布线或金属柱上,则存在可能发生短路的问题,并且因为第一树脂层的较低粘附力而使湿气从基板和第一树脂层的边界处渗透,由此使再布线等被氧化和腐蚀。
另一方面,在以上半导体器件的制造方法中,通过在第一划片时附着的划片带来保持晶片。该划片带是弹性体,因此,由于晶片在划片时滑动而使切割线很容易弯曲,并且存在划片后半导体器件的尺寸精度减小的问题。
存在对该问题的解决方法,即,通过将例如金属板取代划片带附着,而使晶片保持更坚固并进行划片。然而,附着金属板的这种方法的问题在于,由于其需要时间或额外的加工步骤来附着金属板并分离半导体器件,所以增加了生产成本。
而且,在上述半导体器件的制造方法中,覆盖基板侧面的树脂层是与基板的主面连续模制的第一树脂层。近年来,根据对于更薄的半导体器件的需求,已经进行了抛光基板的背侧从而使半导体器件尽可能薄的制造步骤。在这样的制造步骤中,使例如盘状的抛光构件旋转,同时使其朝向基板的背侧移动,因此,在覆盖基板侧面的第一树脂层的边缘处,可能在第一树脂层的去除方向上产生力。由于这种现象,存在覆盖侧面的第一树脂层由于抛光而被去除的情况。而且,因为侧面的第一树脂层与主面的第一树脂层连续地模制,所以存在由于侧面处的去除而在主面处发生去除的问题。在这种情况下,引起了另一问题,其中在去除主面的树脂层时损坏了形成在基板主面上的IC或再布线。
关于上述问题,本发明旨在提供一种半导体器件的制造方法以及半导体器件,该器件能够更坚固而不引起电短路或树脂层的去除。
而且,在上述半导体器件的制造方法中,分别在侧面和背面固定覆盖基板侧面和背面的第一树脂层和第二树脂层,因此,存在由于例如划片时的振动而容易发生剥离的问题。
第一树脂层覆盖基板的侧面和主面,因此,当覆盖侧面一侧的第一树脂层被剥离时,引起主表面上的第一树脂层的剥离,因而,存在形成在主表面上的IC、再布线等被损坏的问题。
关于上述问题,本发明旨在提供一种半导体器件的制造方法,其不引起树脂层的剥离并实现可靠坚固的基板(划片后晶片)以及半导体器件。
发明内容
关于上述问题,本发明致力于提供半导体器件的制造方法以及半导体器件,所述方法不会引起树脂层的剥离并实现了可靠坚固的基板(划片后晶片)。
本发明的第一方面是一种半导体器件制造方法,包括以下步骤:制备晶片,在该晶片的主面上形成有多个集成电路;形成经由焊盘电极电连接到所述集成电路的再布线;在所述再布线上形成电极端子;通过用第一树脂至少密封形成在所述晶片的主面上的所述再布线和所述电极端子来形成第一树脂层;在形成所述第一树脂层时,从所述晶片的背面一侧到所述晶片的主面或者到所述第一树脂层的中间位置处进行第一划片;通过用所述第二树脂连续地密封在所述第一划片时形成轮廓的切割线以及所述晶片的背面来形成第二树脂层;以及,进行第二划片,同时保留覆盖所述第一划片时形成轮廓的侧面的第二树脂层。
本发明的第二方面是上述半导体器件制造方法,还包括以下步骤:抛光密封所述晶片的背面的所述第二树脂层,以暴露所述晶片。
本发明的第三方面是一种半导体器件,包括:基板,所述基板包括在主面上的集成电路;经由电极焊盘电连接到所述集成电路的再布线;形成在所述再布线上的电极端子;第一树脂层,所述第一树脂层具有从所述基板的主面到所述电极端子的上表面的厚度并密封所述基板的主面的侧边;凸点电极,所述凸点电极安装在暴露于所述第一树脂层的上表面上的所述电极端子的上表面上;以及,第二树脂层,所述第二树脂层连续地覆盖所述基板的背面以及在与所述背面正交的方向上的侧面。
本发明的第四方面是上述半导体器件,其中:所述基板的主面上的所述第二树脂层的边缘被设置成比所述基板的主面更靠近所述第一树脂层的表面,并紧密附着于所述第一树脂层。
本发明的第五方面是一种半导体器件,包括:基板,所述基板包括在主面上的集成电路;经由电极焊盘电连接到所述集成电路的再布线;形成在所述再布线上的电极端子;第一树脂层,所述第一树脂层具有从所述基板的主面到所述电极端子的上表面的厚度并密封所述基板的主面的侧边;凸点电极,所述凸点电极安装在暴露于所述第一树脂层的上表面上的所述电极端子的上表面上;以及,第二树脂层,所述第二树脂层覆盖所述基板的侧面。
本发明的第六方面是一种半导体器件制造方法,包括以下步骤:制备晶片,在该晶片的主面上形成有多个集成电路;形成经由焊盘电极电连接到所述集成电路的再布线;在所述再布线上形成电极端子;通过在形成所述第一树脂层时从所述晶片的背面到所述晶片的主面或者到所述第一树脂层的中间位置处进行第一划片来形成划片切割线;形成狭缝部,所述狭缝部的截面呈凹形,并且,所述狭缝部在从所述背面到所述主面的方向上延伸且其深度小于在从所述背面到所述主面的方向上延伸的所述划片切割线的深度;通过用第二树脂连续地密封在所述第一划片时形成轮廓的切割线以及所述晶片的背面来形成第二树脂层;以及,进行第二划片,同时保留覆盖所述第一划片时形成轮廓的侧面的第二树脂层。
本发明的第七方面是一种半导体器件制造方法,包括以下步骤:制备晶片,在该晶片的主面上形成有多个集成电路;形成经由焊盘电极电连接到所述集成电路的再布线;在于所述再布线上形成电极端子之后,用第一树脂在嵌入的状态下至少密封所述再布线和形成在所述晶片的主面上的所述电极端子;形成第一树脂层同时抛光所述第一树脂,以暴露所述电极端子;在暴露的所述电极端子上安装凸点电极,以将所述半导体器件连接到外部;以及,切划所述晶片,包括以下步骤:通过在用所述第一树脂密封所述在布线和所述电极端子时、在形成所述第一树脂层时或者在于所述电极端子上安装所述凸点电极时从所述晶片的背面到所述晶片的主面或者到所述第一树脂层的中间位置处进行第一划片来形成划片切割线;形成狭缝部,所述狭缝部的截面呈凹形,并且,所述狭缝部在从所述背面到所述主面的方向上延伸且其深度小于在从所述背面到所述主面的方向上延伸的所述划片切割线的深度;通过用第二树脂连续地密封在所述第一划片时形成轮廓的切割线以及所述晶片的背面来形成第二树脂层;以及,进行第二划片,同时保留覆盖所述第一划片时形成轮廓的侧面的第二树脂层。
本发明的第八方面是上述半导体器件制造方法,其中:按以下方式进行第一划片,其中从面对所述背面的平面上观看,所述划片切割线呈直线形状延伸;以及,在形成所述第二树脂层时,在与所述划片切割线延伸的方向相交的方向上印制所述第二树脂。
本发明的第九方面是上述半导体器件制造方法,其中:在与所述划片切割线的延伸方向以15度至75度的角度相交的方向上印制所述第二树脂。
本发明的第十方面是上述半导体器件制造方法,其中:抛光所述第二树脂层,同时使所述第二树脂层在密封所述晶片的背面的状态下遗留在所述晶片的背面上。
本发明的第十一方面是一种半导体器件,包括:在基板的主面上的集成电路;经由焊盘电极电连接到所述集成电路的再布线;第一树脂层,所述第一树脂层具有从所述基板的主面到所述电极端子的上表面的厚度并密封所述基板的主面的侧边;以及,凸点电极,所述凸点电极安装在暴露于所述第一树脂层的上表面上的所述电极端子的上表面上,其中:狭缝部形成在所述基板的背面上,所述狭缝部的截面呈凹形并且所述狭缝部在从所述背面到所述主面的方向上延伸;以及,第二树脂层,所述第二树脂层形成为连续地覆盖所述背面以及与所述背面相交的侧面同时填充在所述狭缝部中。
通过应用本发明的半导体器件的制造方法,能够防止粒子附着,因为在第一划片时再布线和电极端子(金属柱)已经用第一树脂层模塑。因此,不存在由于附着粒子而引起电短路或降低第一树脂层的粘附性的可能。
在第一划片时,划片深度被调整为从晶片的背侧到晶片的主面或者到第一树脂层的中间位置处,因此,可以在用第一树脂层使晶片保持足够坚固的状态下进行划片。能够进行划片而不使切割线弯曲,因此,能够确保半导体器件的尺寸精度。
而且,通过应用本发明的半导体器件制造方法,在抛光密封基板背侧的第二树脂层以暴露晶片时,可以在用第二树脂层填充在第一划片时形成轮廓的切割线的状态下进行抛光。因此,能够进行抛光而不使基板的侧面与第二树脂层分离,并且能够更好地设计更薄的半导体器件。
并且,第二树脂层是连续地覆盖基板的侧面和背侧的树脂层,因此,能够使覆盖基板侧面的第二树脂层的边缘位于基板的主面侧。在其中得到被划片的半导体器件的步骤中,即使在例如抛光模制在基板背侧上的第二树脂层的情况下,也能够设计更薄的半导体器件,也不会引起从侧面到覆盖基板侧面的第二树脂层的去除方向上的力。
通过应用本发明的半导体制造设备,即使当去除第二树脂层时也能够防止第一树脂层的去除,因为覆盖基板侧面的第二树脂层并未与覆盖基板主面的第一树脂层连续地形成。因此,能够防止对于IC或再布线的损坏。
在基板主面上的第二树脂层的边缘比基板的主面更靠近第一树脂层的表面并且紧密附着于第一树脂层,因此,能够防止湿气从第一树脂层和第二树脂层之间的边界处渗透。而且,在这种情况下,第二树脂层的边缘的上面紧密附着于第一树脂层,因此,如果从基板的侧面去除了第二树脂层,也能够解决第一树脂层被去除的问题。
通过应用所述半导体器件,能够提供更薄的半导体器件,因为覆盖基板的第二树脂层形成在基板的侧面上。
根据本发明的半导体器件的制造方法,狭缝部形成在晶片的背面上,并且第二树脂形成为整体地覆盖晶片的背面以及在第一划片时形成轮廓的侧面,并同时填充该狭缝部,因此,由于狭缝部而能够在第二树脂层与背面之间增大粘附面积,并且因为狭缝部和填充狭缝部的树脂部接合而增大抵抗力以改进第二树脂层,因此,能够减小第二树脂层被去除的可能性。
如果第二树脂层被去除,也能够防止第一树脂层被去除的情况,因为第二树脂层和第一树脂层并未连续地形成。因此,能够防止对于IC、再布线等的损坏。
根据本发明的半导体器件制造方法,因为在与划片切割线的延伸方向相交的方向上印制第二树脂,所以能够在用第二树脂填充划片切割线和狭缝部时将流阻减小到较低水平,并且在通过挤压而流动的状态下填充划片切割线和狭缝部,因此,填充划片切割线和狭缝部的第二树脂内部不包括空气。也就是说,能够以致密且浓厚的状态用第二树脂填充划片切割线和狭缝部,并且能够使第二树脂层的粘附性精确,因此,能够可靠地加强半导体器件。通过在与划片切割线的延伸方向呈15度到75度的角度相交叉的方向上印制第二树脂,能够更可靠地获得上述优点。
根据本发明的半导体器件制造方法,通过抛光晶片背面上的第二树脂层的一部分,能够实现更薄的半导体器件同时用第一树脂层和第二树脂层保持强度。
根据本发明的半导体器件制造方法,因为第二树脂层形成为整体地覆盖基板的背面和侧面同时填充在狭缝部中,所以能够由于狭缝部而在第二树脂层和基板之间具有更大的粘附面积并由于狭缝部而具有更大的抵抗力以用于改进第二树脂层,因此,能够防止第二树脂层的去除。如果去除了第二树脂层,也能够防止第一树脂层被去除,因为覆盖基板侧面的第二树脂层和覆盖基板主面的第一树脂层并未连续地形成,因此,能够防止对于IC、再布线等的损坏。因此,能够提供具有极佳的抗冲击性和高可靠性的半导体器件。
附图说明
图1是根据本发明第一实施例的半导体器件的剖面图;
图2示出了在图1所示的半导体器件制造工艺中,其上形成有再布线等并形成有第一树脂层的晶片的状态;
图3示出了图1的半导体器件制造工艺的状态,其中进行第一划片;
图4示出了图1的半导体器件制造工艺的状态,其中用第二树脂层进行密封;
图5示出了图1的半导体器件制造工艺的状态,其中设置凸点电极并附着划片带;
图6示出了图1的半导体器件制造工艺的状态,其中进行第二划片;
图7是根据本发明第二实施例的半导体器件的剖面图;
图8示出了图7的半导体器件制造工艺的状态,其中去除晶片背面上的第二树脂层;
图9示出了图7的半导体器件制造工艺的状态,其中设置凸点电极并附着划片带;
图10示出了图7的半导体器件制造工艺的状态,其中进行第二划片;
图11是常规半导体器件的剖面图;
图12示出了图11的半导体器件制造工艺的状态,其中在晶片上形成有再布线等;
图13示出了图11的半导体器件制造工艺的状态,其中形成第一树脂层;
图14示出了图11的半导体器件制造工艺的状态,其中进行第二划片;
图15是根据本发明第三实施例的半导体器件的剖面图;
图16示出了图15的半导体器件制造工艺的状态,其中在晶片上形成有再布线等;
图17示出了图15的半导体器件制造工艺的状态,其中形成了第一树脂层;
图18示出了图15的半导体器件制造工艺的状态,其中图17所示的第一树脂层的表面被抛光并且电极端子被暴露;
图19示出了图15的半导体器件制造工艺的状态,其中形成了划片切割线以及狭缝部;
图20示出了图15的半导体器件制造工艺的状态,其中用第二树脂密封;
图21示出了图15的半导体器件制造工艺的状态,其中设置凸点电极并附着划片带;
图22示出了图15的半导体器件制造工艺的状态,其中进行第二划片;
图23是示出在将晶片调整成用于印制第二树脂的印制方向之前的状态的图;
图24是图23的侧视图;
图25是示出在将晶片调整成用于印制第二树脂的印制方向之后的状态的图;
图26是图25的侧视图。
图27示出了本发明一个实施例的半导体器件的变化示例的横截面图。
图28示出了图27的晶片制造步骤中的状态,其中在第二划片之前粘附辐射板。
图29示出了图27的晶片制造步骤中的状态,其中在第二划片之前粘附划片的辐射板和划片带。
图30示出了在制造步骤中对其进行表面处理的半导体器件。
图31示出了在制造步骤中对其进行表面处理的半导体器件。
图32示出了在制造步骤中对其进行表面处理的半导体器件。
具体实施方式
以下参照附图,说明根据本发明第一实施例的半导体器件B及其制造方法。该实施例中所描述的半导体器件B被安装并用于例如移动终端设备的装置中,特别是,与加工晶片级再布线和树脂模制物的WL-CSP相关。
如图1所示,根据本发明的半导体器件B包括:基板1(划片后晶片),其是层叠的并在主面1c上具有集成电路4;经由焊盘电极5电连接到集成电路4的再布线6;形成在再布线6上的柱状电极端子(金属柱)7;第一树脂层2,厚度从基板1的主面1c到电极端子7的上面7a并且密封基板1的主面1c;凸点电极11(凸点),安装在暴露于第一树脂层2的表面2a上的电极端子7的上表面7a上。在基板1的侧面1a和背面1b上,形成有第二树脂层3以连续覆盖侧面1a和背面1b中的每一个。此外,在主面1c旁边的第二树脂层3的边缘3a位于第一树脂层的厚度Z的范围内,并且在基板1旁边的边缘面3b和侧面紧密地附着于第一树脂层2。
第一树脂层2和第二树脂层3由例如环氧树脂制成,并且用例如金或焊料涂敷凸点11。
以下,参照图1至图6,说明具有上述结构的半导体器件B的制造工艺。
首先,如图2所示,制备呈矩形的晶片1,在其主面1c上形成集成电路4,并形成连接到焊盘电极5的再布线6以及在再布线6上的柱状金属柱7。通过用第一树脂密封再布线6和柱状金属柱7,形成了第一树脂层2。而且,第一树脂层2以这样的方式形成,即,使柱状金属柱7的上面7a被嵌入,并在之后抛光第一树脂层2的表面2a,因此,在第一树脂层2的表面2a上暴露了柱状金属柱7的上表面。
如图3所示,在翻转晶片1之后,利用被选取以适合半导体器件B尺寸的例如薄刃砂轮(磨石)从背面1b进行第一划片。在这一工艺中,确定划片深度T3,使其为从晶片1的背面1b到第一树脂层2的中间位置,并在该第一划片中形成切割线10的轮廓。在完成第一划片时,在主面1c上具有集成电路4和再布线6的晶片1保持足够的厚度以维持强度,并且该晶片1是一个单元,即,其还没有被划开。因此,在第一划片时可以切划但不切开晶片1,并且可以预期的是,没有切割线的弯曲。
如图4所示,通过用第二树脂填充形成轮廓的切割线而形成第二树脂层3,并且用第二树脂层3密封晶片的背面1b。
固化第二树脂时,在再次翻转晶片1之后,如图5所示,通过抛光第一树脂层2的表面2a侧,形成柱状金属柱7的上面7a使其暴露在第一树脂层2的表面2a上,在与表面2a位于相同的一个表面上的柱状金属柱7的上表面7a上安装凸点11,并且在密封晶片1的背面1b的第二树脂层3的外面3d上附着划片带8。
如图6所示,在制备了比用于形成切割线10的轮廓的薄刃砂轮更薄的薄刃砂轮之后,在第一树脂层2的表面2a上切割线10的宽度方向的中心进行第二划片,留下覆盖第一划片的切割表面的第二树脂层3。在这一工艺中,调整划片深度T4使其为从划片带8的中间位置处到第一树脂层2的表面2a,并且在这一阶段中划开半导体器件B。在第二划片时,施加较低的压力以用于切划第一树脂层和第二树脂层中的树脂。因此,在其中晶片1被划片带8支撑的状态下,在进行划片时没有切割线的弯曲。
最后,拉伸划片带8从而使其伸长,移除了在粘附于划片带8并且已被划开的状态下的半导体器件B。由此,完成了图1所示的半导体器件B的制造工艺。
在半导体器件B的制造方法中,在第一划片时,再布线6、柱状金属柱7等已经被树脂模塑并且形成了第一树脂层2,因此,可以进行划片而不使划片时产生的离子附着到再布线6或柱状金属柱7。因此,可以防止电短路或第一树脂层2的较低粘附力。
此外,从晶片1的背面1b进行的第一划片进行到第一树脂层2中的中间位置,因此,可以切划但不切开晶片1。因此,可以防止切割线等弯曲并且可以保持半导体器件B的尺寸精度。而且,第二划片是切划第一树脂层2和第二树脂层3的树脂,因此,可以在晶片1被划片带8支撑的状态下划片而不引起切割线的弯曲。
根据上述半导体器件B,连续地形成覆盖基板1的侧面1a和背面1b的第二树脂层3,然而,覆盖侧面1a的第二树脂层3和覆盖主面1c的第一树脂层2不连续地形成,因此,即使出现覆盖侧面1a的第二树脂层3的去除,也可以避免第一树脂层2的去除。
紧密附着于第一树脂层2的第二树脂层3的边缘3a位于比基板1的主面1c更靠近第一树脂层2的表面2a的第一树脂层2的厚度Z的范围内,并且第二树脂层3的边缘3a的边缘面3b和基板1的侧面3c紧密地附着,因此,可以防止湿气从边界渗透,并且即使发生覆盖侧面1a的第二树脂层3被去除时,也可以避免第一树脂层2的去除。
因此,关于上述半导体器件B的制造方法和半导体器件B,可以提供具有高可靠性的半导体器件B,因为可以在基板1中实现更高的强度同时防止对于集成电路4和再布线6的损坏。
尽管以上已经描述并说明了本发明的第一实施例,但应理解的是,这些并不应被认为是限制性的。在不偏离本发明的主旨或范围的前提下,可以进行添加、省略、替换以及其他修改。例如,在第一实施例中,第二树脂层3被描述为与第一树脂层2的树脂相同的环氧树脂,然而,这两层的树脂可以具有不同的特性、比如不同的填料含量,或者可以是与环氧树脂不同的树脂。在说明中,第一划片的划片深度T3被描述为至第一树脂层2的中间位置,然而,第一划片的划片深度T3可以到达晶片1的主面1c,在这种情况下,紧密附着于第一树脂层2的第二树脂层3的边缘3a仅以边缘面3b附着到第一树脂层2。
关于根据第一实施例制造的半导体器件B,可以通过抛光形成在基板1的背面1b上的第二树脂层3或者第二树脂层3和基板1两者来实现更薄的半导体器件B。在该抛光工艺中,因为第二树脂层3从基板1的背面1b到第一划片时形成轮廓的切割表面(侧面)1a连续地形成,所以例如用于抛光的抛光部分不会接触紧密附着到第一树脂层2和第二树脂层3的界面。因此,不存在通过抛光去除覆盖侧面1a的第二树脂层3的可能性。
接下来,参照图7-10,说明在本发明第二实施例中的半导体器件C及其制造方法。
正如在图1-6中所示的第一实施例那样,本发明的第二实施例被安装并用于例如移动终端设备的装置中,特别是,与加工晶片级再布线和树脂模制物的WL-CSP相关。在该实施例中,对于与第一实施例的半导体器件B相同的结构和制造方法,应用相同的附图标记并且省略详细的说明。
关于如图7所示的第二实施例的半导体器件C,与第一实施例中所描述的半导体器件B不同,在基板1的背面1b上不形成第二树脂层3。另一方面,在基板1的侧面1a上,形成第二树脂层3并且基板1的侧面1a被覆盖并被保护。
参照图2-4和7-9说明上述半导体器件C的制造方法。
首先,像在第一实施例中那样,如图2所示,制备其上形成有集成电路4的第一实施例的晶片1,并且在晶片1的主面1c的一侧,形成连接到焊盘电极5的再布线6和嵌入在第一树脂层2中的柱状金属柱7。
在下一步骤中,如图3所示,从晶片1的背面1b到第一树脂层2的中间位置进行第一划片并形成切割线10的轮廓。如图4所示,通过用第二树脂层填充已形成轮廓的切割线10并用第二树脂密封晶片1的背面1b,形成第二树脂层3。
在固化树脂之后,如图8所示,通过抛光去除晶片1的背面1b上的第二树脂层3,并暴露晶片1的背面1b。此时,第二树脂填充在切割线10中,因此,切割面(侧面)1a与第二树脂之间的粘附力不会通过抛光而被去除,并且牢固地粘附。在下一步骤中,如图9所示,在柱状金属柱7的上表面7a上安装凸点11,并且在暴露的晶片1的背面1b上附着划片带8。
在下一步骤中,从第一树脂层2的表面2a进行第二划片,同时如图10所示,使第二树脂层3处于这样的状态,比如覆盖晶片1的第一划片时形成轮廓的切割面(基板1的侧面1a)。此时,将划片深度T5设定成至划片带8的中间位置。最后,通过去除划片带8,完成了划片后的半导体器件C的制造。
因此,根据上述半导体器件C的制造方法,可以通过抛光晶片1的背面1b上的第二树脂层3同时使在第一划片中形成轮廓的切割线10处于内部填充有第二树脂的状态,可以将半导体器件C设计的更薄。此时,第二树脂以这样的状态固化,即,其填充在切割线10内部,因此,可以通过从在第一划片时形成的晶片1的切割面1a抛光来防止第二树脂的去除,并且可以形成牢固粘附在切割面1a上的第二树脂层3。
本发明不限于上述第二实施例,在本发明的范围内,可以对本发明进行修改。例如,在第二实施例中,密封晶片1的背面1b的第二树脂层3通过抛光被去除并且暴露背面1b,然而,这并非限制,可以通过抛光第二树脂层3并保持其厚度减小来将半导体器件C设计得更薄。在这种情况下,第二树脂层3形成在基板1的背面1b上,因此,基板1能够更坚固并且能够具有抗冲击性。而且,可以通过在抛光晶片1的背面1b上的第二树脂层3之外抛光基板1自身,而设计出薄得多的半导体器件C。
尽管以上已经描述并说明了本发明的优选实施例,但应理解的是,这些是本发明的示范性实例,并不应被认为是限制性的。在不偏离本发明的主旨或范围的前提下,可以进行添加、省略、替换以及其他修改。因此,本发明不应被认为是通过以上描述而被限制,本发明仅通过所附权利要求的范围而被限制。
以下,参照图15-26,说明关于本发明第三实施例的半导体器件B及其制造方法。该实施例的半导体器件B被安装并用于例如移动终端设备的装置中,特别是,与加工晶片级再布线和树脂模制物的WL-CSP相关。
如图15所示,本发明的半导体器件B包括:基板1(划片后晶片),其是层叠的并在主面1c上具有集成电路4;经由焊盘电极5电连接到集成电路4的再布线6;呈柱状并形成在再布线6上的电极端子(金属柱)7;第一树脂层2,其厚度从基板1的主面1c到电极端子7的上面7a并密封基板1的主面1c;凸点电极11(凸点),其安装在暴露于第一树脂层2的表面2a上的电极端子7的上表面7a上。
关于该半导体器件B,基板1的侧面1a(如以下所描述的,侧面1a在第一划片中形成轮廓)形成为锥形使得基板1的宽度从主面1c向背面1b逐渐变窄,并且在基板1的背面1b上形成有狭缝部12,该狭缝部的截面形成为凹形并且该狭缝部以直线形状延伸,同时在面对基板1的背面1b的平面上观看,其几乎在宽度H1方向上的中心。在基板1的侧面1a和背面1b上,第二树脂层3连续地形成并覆盖侧面1a和包括形成在背面1b上的狭缝部12的内部的背面1b。半导体器件B的宽度H2在从第一树脂层2的表面2a到平行于表面2a的第二树脂层3的背面3a2的方向上以相同的尺寸形成,因此,除凸点11之外,其具有方形的截面。在第二树脂层3中,设置在基板1的主面1c侧的边缘3b2位于第一树脂层2的厚度Z1的范围内,并且基板1的侧面3d和边缘3c2紧密附着于第一树脂层2。
第一树脂层2和第二树脂层3由例如相同的环氧树脂制成,并且用例如金或焊料涂敷凸点11。在本实施例中,基板1的厚度Z2为200-500μm并且第一树脂层2的厚度Z1为90μm。基板1加上第一树脂层2的厚度Z3为200-800μm,优选为300-600μm,更为优选的是460μm。另一方面,关于狭缝部12,从基板1的背面1b的深度Z4形成为大于1μm,优选为1-100μm。关于第二树脂层3的深度Z5,其形成为大约10-400μm,优选为100-200μm,更为优选的是140μm。此外,关于位于第一树脂层2的厚度Z1的范围内的第二树脂层3的边缘3b2,从基板1的主面1c到边缘3c2的长度Z6是10-15μm,并且如果基板1的厚度Z2较小,其可以是一半。
以下,参照图15-26,说明具有上述结构的半导体器件B的制造方法。
首先,如图16所示,制备晶片1,该晶片呈盘状并且在其主面上形成有集成电路4,并且形成连接到焊盘电极5的再布线6以及在再布线6上的柱状金属柱7。在这种情况下,再布线6在形成时被蚀刻。如图17所示,用第一树脂密封再布线6和柱状金属柱7,并且第一树脂层2以这样的方式形成,即,其上面(表面)2a平行于晶片1的主面1c。在这一步骤中,第一树脂层2的表面2a位于柱状金属柱7的上面7a之上,并且柱状金属柱7处于完全嵌入在第一树脂层2中的状态。如图18所示,第一树脂层2的表面2a侧被抛光同时使表面2a保持与晶片1的主面1c平行,并且柱状金属柱7的上面7a暴露在第一树脂层2的表面2a上。
接着,如图19所示,将晶片1翻转,并使用例如根据将要被划片的半导体器件B的尺寸的薄刃砂轮从背面1b侧进行第一划片。在这一步骤中,划片深度T3是从晶片1的背面到第一树脂层2的中间位置处,并且在该第一划片中,形成了划片切割线10的轮廓。例如通过使环形薄刃砂轮以高速旋转同时切开晶片1的背面1b并且使砂轮在与旋转轴线正交的方向上移动,来形成划片切割线10的轮廓,使其在面对晶片1的背面1b的平面上观看时呈直线形状延伸。通过使用具有厚度大小从外围向内部逐渐增大的磨粒层的环形薄刃砂轮,使侧面1a形成为锥形,其中宽度H3从第一树脂层2的表面2a到晶片1的背面1b逐渐增大。在这种情况下,在完成第一划片的步骤,第一树脂层2没有被完全切开而是保持足够的厚度以维持强度,因此,在主面1c上具有集成电路4和再布线6的晶片1作为一个单元被第一树脂层2支撑,也就是说,晶片1尚未被划开。因此,在第一划片时可以切划但不切开晶片1,可以预期的是,没有切割线的弯曲。
在完成第一划片的步骤,例如,通过使用例如薄刃砂轮切划,而形成狭缝部12的轮廓使其几乎在相邻划片切割线10的中间并且使狭缝部12平行于划片切割线10的方向(从面对晶片1的背面1b的平面观察时呈直线形状延伸的方向)延伸。在这种情况下,狭缝部12从晶片1的背面1b向主面1c延伸并形成为具有比从背面1b向主面1c延伸的划片切割线的深度(划片深度)T3更浅的深度。在这一步骤中,狭缝部12不限于通过使用薄刃砂轮切划来形成,其可以通过例如喷砂、激光切划、蚀刻等来形成。
如图20所示,通过例如使台体(stage)在主面1c上移动同时与晶片1的主面1c保持一定高度来印制第二树脂,用第二树脂填充形成轮廓的划片切割线10和狭缝部12并密封晶片1的背面1b侧,来形成第二树脂层3。在这一步骤中,如图23和24所示,如果在与划片切割线10和狭缝部12延伸的方向(箭头b和箭头c的方向)正交或者平行的方向上印制第二树脂(在箭头a的方向上印制的情况),在第二树脂进入到划片切割线10和狭缝部12的内部时容易包含空气。因此,在本实施例中,在印制第二树脂时,通过根据缺口13(检测晶片1位置的标记)绕着轴线O1以45度的旋转角度旋转晶片1来改变晶片1的位置,所述缺口13具有V形截面并设置在盘状晶片1的圆周1d的侧边上,如图23所示。图25和26示出了以这种方式旋转晶片1的状态,在本实施例中,在与划片切割线10和狭缝部12的延伸方向以例如45度的角度相交的方向上印制第二树脂。因此,第二树脂在将流阻减小至较低水平的状态下以及通过挤压而流动的状态下流入划片切割线10和狭缝部12中并填充,并且内部不包括空气。在这种情况下,在印制第二树脂时,印制方向应与划片切割线10的延伸方向相交,因此,其可以是例如从15度到75度,并且根据同等地填充划片切割线10和狭缝部12,其优选为45度。在该工艺中,晶片1以相应角度旋转。
在固化第二树脂时,将晶片1翻转,如图21所示,在暴露于第一树脂层2的表面2a上的柱状金属柱7的上面7a上安装凸点11,并且将划片带8附着在密封晶片1的背面1b的第二树脂层3的背面3a2上。
如图22所示,制备比用于形成划片切割线10的轮廓的薄刃砂轮更薄的薄刃砂轮,并且在划片切割线10的宽度H3方向上的中心部分从第一树脂层2的表面2a侧进行第二划片,同时使第二树脂层3保持在覆盖第一划片的切割面1a(基板1的侧面1a)的状态。划片深度T4从第一树脂层2的表面2a到划片带8的中间位置处,并且在这一步骤中,切开半导体器件B。在第二划片时,用于切划第一树脂层2和第二树脂层3的切割负载(cutting load)较小。因此,如果在用划片带8支撑晶片1的状态下进行划片,能够防止切割线的弯曲。
最后,拉伸划片带8从而使其伸长,移除了在粘附于划片带8并且已被切划的状态下的半导体器件B。完成了图15所示的半导体器件B的制造工艺。
因此,根据上述半导体器件B及其制造方法,通过在基板1(划片后晶片)的背面1b上形成狭缝部12,并形成第二树脂层3同时将第二树脂填充到狭缝部12中,可以增大粘附面积和抵抗力以用于改进第二树脂层3,因此,能够将基板1和第二树脂层3牢固地粘附,并且能够减小去除第二树脂层3的可能性。与其中侧面1a与基板1的背面1b正交相交的常规半导体器件A相比,通过将基板1的侧面1a形成为锥形,可以增大粘附面积,因此,可以减小去除第二树脂层3的可能性。
覆盖基板1的侧面1a和背面1b的第二树脂层3连续地形成,然而,覆盖主面1c的第二树脂层和第一树脂层2并未连续地形成,因此,即使去除了覆盖侧面1a的第二树脂层3,也可以避免去除第一树脂层的可能性。因此,可以防止由于树脂层的去除所致的对于形成在基板1的主面上的集成电路4的损坏。
在印制第二树脂时,通过与划片切割线10和狭缝部12的延伸方向呈45度的角度印制,可以在通过挤压流动的状态下填充树脂并可以将流阻减小到更低水平。也就是说,在填充第二树脂时,可以防止空气包含进来并可以致密且浓厚地形成第二树脂层3,因此,能够可靠地加强基板1。
本发明不限于上述第三实施例,在本发明的范围内可以对其进行修改。例如,在本实施例中,在形成第一树脂层2之后进行第一划片和狭缝部12的形成,然而,其可以在用第一树脂密封再布线6和柱状金属柱7、抛光第一树脂层2以暴露柱状金属柱7的上面7a、或者在柱状金属柱7上安装凸点11中的任何一个阶段之前。在印制第二树脂时,已说明印制方向与划片切割线10和狭缝部12的延伸方向以45度的角度相交,然而也可以与所述延伸方向呈例如15度至75度来印制,并且在这种情况下也可以得到相同的优点。已说明划片切割线在从面对晶片1的背面1b的平面上观看时以直线形状延伸,然而,其也可以曲线形状延伸。
在本实施例中,已说明狭缝部12具有方形截面并几乎在相邻划片切割线10之间的中央,并且平行于划片切割线10的方向延伸,然而,狭缝部12不限于具有方形的截面,而可以具有曲线的形状。此外,其不限于几乎在相邻划片切割线10之间的中央并平行于划片切割线10的方向延伸。因此,除了在基板1的背面1b上形成为凹形之外,狭缝部12在其形状或其位置上并没有限制。此外,在本实施例中,由划片切割线10形成轮廓的基板1的侧面1a呈锥形,然而,不需要限制基板1的侧面1a(在第一划片时形成轮廓的侧面)的形状。此外,在本实施例中,狭缝部12呈直线形状,然而,同样优选的是,例如,其为多重直线形状,并被设置和形成为由每条线均等地划分划片切割线10。
而且,已说明第二树脂层3是与第一树脂层2相同的环氧树脂,然而,这两层树脂可以具有不同的特性、例如不同的填料含量,或者可以是与环氧树脂不同的树脂。而且,已描述了第一划片的划片深度T3是至第一树脂层2的中间位置,然而,第一划片的划片深度T3可以到达晶片1的主面1c,在这种情况下,紧密附着于第一树脂层2的第二树脂层3的边缘3b2仅以边缘面3c2附着到第一树脂层2。同样优选的是,抛光形成在晶片1的背面1b上的第二树脂层3的同时使其处于密封晶片1的背面1b的状态下。在这种情况下,图19中所示的第二树脂层3的厚度Z4减小,并且可以设计出更薄的半导体器件B,同时增大具有第二树脂层3的晶片1的背面1b的强度。
在上述实施例中,说明了在形成划片切割线10之后印刷第二树脂层3。但是,在形成划片切割线10之后对晶片1的背面1b和/或划片切割线10的内表面进行表面处理是适当的(见图30)。应该注意到,在图30-32中,为了便于理解,将处理后的表面示出为粗糙的。在这些图中处理后的表面的粗糙度并非精确为实际粗糙度。通过进行这样的表面处理,可以增加第一树脂层2和第二树脂层3之间的粘附性,即使是省略了狭缝部分12。
在该表面处理中,可以通过将与研磨剂(例如,砂、玻璃粉末、金属屑、塑料屑等)相混合的水分排放到晶片1的背面1b以粗糙其表面,以及通过将表面粗糙度Ra(算术平均粗糙度)调节为10-100μm,来增加与第二树脂层的粘附性。
仅仅对狭缝部分12的内表面1d进行表面处理是适当的(见图31),这增加了对第二树脂层3的粘附性。
仅仅对在狭缝部分12相同位置的表面1e进行表面处理是适当的(见图32),即使当狭缝部分12并未形成时。这增加了第二树脂层3的粘附性。
通过排放空气、水或空气和水二者来进行表面处理是适当的。但是,通过排放空气而没有水进行表面处理时,由于使用塑料所以存在产生静电的可能性,因此优选使用其它研磨剂。
而且,在上述实施例中,第二树脂层3的背面3a形成了半导体器件B的外表面(上表面),但是,例如图27所示,在第二树脂层3的背面3a上(第二树脂层3上)提供辐射板(金属层)20和该辐射板20的外表面形成半导体器件B的上表面是适当的。在这种情形,如图28所示,形成第二树脂层2之后,辐射板20通过粘结剂21粘附在第二树脂层3的背面3a上。该辐射板20例如可以是由铜(Cu)、铝(Al)、钛(Ti)、镍(Ni)等制成、厚度在50到500μm的金属板,并且如果使用Cu板,那么涂覆Ni来防止腐蚀是适当的。推荐使用由硅或环氧树脂制成混合了导热添加剂的研磨剂,该导热添加剂比如是粉末银(Ag)、粉末Cu或粉末Ni的金属粉末或二氧化硅(SiO2)。
适当的是该粘结剂21是使用如20-500μm的厚度印刷的液体粘结剂或是相同厚度的片状粘结剂,并且其通过加热和/或加压硬化以将辐射板20和第二树脂层3相粘附。
而且,如图29所示,将事先除冰(deiced)的辐射板20粘附到第二树脂层3的背面3a上。在上述辐射板20经粘结剂21设置的情形,当粘附辐射板20时,将划片带8固定在辐射板20的外表面上,接下来的步骤与上述实施例相同。在该情形,使划片深度T4从第一树脂层2的表面2a到划片带8的中间位置,需要将划片深度T4增加至与辐射板20相同。
如上所述,形成有在外表面(上表面)上的辐射板20的划片的半导体器件B,所以可以将半导体器件20的热量辐射到外部,即辐射性能优异,并且制备高可靠性的半导体器件B。
本申请要求于2005年3月16日提交的日本专利申请No.2005-074902以及于2005年5月18日提交的日本专利申请No.2005-145610的优先权,其全部内容在此引入作为参考。
Claims (13)
1.一种半导体器件制造方法,包括以下步骤:
制备晶片,在该晶片的主面上形成有多个集成电路;
形成经由焊盘电极电连接到所述集成电路的再布线;
在所述再布线上形成电极端子;
通过用第一树脂至少密封形成在所述晶片的主面上的再布线和电极端子来形成第一树脂层;
在形成所述第一树脂层时,从所述晶片的背面一侧到所述晶片的主面或者到所述第一树脂层的中间位置处进行第一划片;
通过用第二树脂连续地密封在所述第一划片时形成轮廓的切割线以及所述晶片的背面来形成第二树脂层;以及
进行第二划片,同时保留覆盖所述第一划片时形成轮廓的侧面的第二树脂层。
2.根据权利要求1所述的半导体器件制造方法,还包括以下步骤:
抛光密封所述晶片的背面的第二树脂层,以暴露所述晶片。
3.一种半导体器件,包括:
基板,所述基板包括在主面上的集成电路;
经由电极焊盘电连接到所述集成电路的再布线;
形成在所述再布线上的电极端子;
第一树脂层,所述第一树脂层具有从所述基板的主面到所述电极端子的上表面的厚度并密封所述基板的主面的侧边;
凸点电极,所述凸点电极安装在暴露于所述第一树脂层的上表面上的所述电极端子的上表面上;以及
第二树脂层,所述第二树脂层连续地覆盖所述基板的背面以及在与所述背面正交的方向上的侧面。
4.根据权利要求3所述的半导体器件,其中:
所述基板的主面上的所述第二树脂层的边缘被设置成比所述基板的主面更靠近所述第一树脂层的表面,并紧密附着于所述第一树脂层。
5.一种半导体器件,包括:
基板,所述基板包括在主面上的集成电路;
经由电极焊盘电连接到所述集成电路的再布线;
形成在所述再布线上的电极端子;
第一树脂层,所述第一树脂层具有从所述基板的主面到所述电极端子的上表面的厚度并密封所述基板的主面的侧边;
凸点电极,所述凸点电极安装在暴露于所述第一树脂层的上表面上的所述电极端子的上表面上;以及
第二树脂层,所述第二树脂层覆盖所述基板的侧面。
6.一种半导体器件制造方法,包括以下步骤:
制备晶片,在该晶片的主面上形成有多个集成电路;
形成经由焊盘电极电连接到所述集成电路的再布线;
在所述再布线上形成电极端子;
形成第一树脂层;
通过在形成所述第一树脂层时从所述晶片的背面到所述晶片的主面或者到所述第一树脂层的中间位置处进行第一划片,来形成划片切割线;
形成狭缝部,所述狭缝部的截面呈凹形,并且,所述狭缝部在从所述背面到所述主面的方向上延伸且其深度小于在从所述背面到所述主面的方向上延伸的所述划片切割线的深度;
通过用第二树脂连续地密封在所述第一划片时形成轮廓的切割线以及所述晶片的背面来形成第二树脂层;以及
进行第二划片,同时保留覆盖所述第一划片时形成轮廓的侧面的第二树脂层。
7.一种半导体器件制造方法,包括以下步骤:
制备晶片,在该晶片的主面上形成有多个集成电路;
形成经由焊盘电极电连接到所述集成电路的再布线;
在所述再布线上形成电极端子之后,用第一树脂在嵌入的状态下至少密封形成在所述晶片的主面上的所述再布线和所述电极端子;
形成第一树脂层,同时抛光所述第一树脂以暴露所述电极端子;
在暴露的所述电极端子上安装凸点电极,以将所述半导体器件连接到外部;以及
切划所述晶片,包括以下步骤:
通过在用所述第一树脂密封所述再布线和所述电极端子时、在形成所述第一树脂层时或者在于所述电极端子上安装所述凸点电极时,从所述晶片的背面到所述晶片的主面或者到所述第一树脂层的中间位置处进行第一划片来形成划片切割线;
形成狭缝部,所述狭缝部的截面呈凹形,并且,所述狭缝部在从所述背面到所述主面的方向上延伸且其深度小于从所述背面到所述主面的方向上延伸的划片切割线的深度;
通过用第二树脂连续地密封在所述第一划片时形成轮廓的切割线以及所述晶片的背面来形成第二树脂层;以及
进行第二划片,同时保留覆盖所述第一划片时形成轮廓的侧面的第二树脂层。
8.根据权利要求6所述的半导体器件制造方法,其中:
按以下方式进行所述第一划片,其中从面对所述背面的平面上观看时,所述划片切割线呈直线形状延伸;以及
在形成所述第二树脂层时,在与所述划片切割线延伸的方向相交叉的方向上印制所述第二树脂。
9.根据权利要求8所述的半导体器件制造方法,其中:
在与所述划片切割线的延伸方向以15度至75度的角度相交叉的方向上印制所述第二树脂。
10.根据权利要求6所述的半导体器件制造方法,其中:
抛光所述第二树脂层,同时使所述第二树脂层以密封所述晶片的背面的状态遗留在所述晶片的背面上。
11.根据权利要求1所述的半导体器件制造方法,还包括步骤:
在形成所述第二树脂层之后和在所述第二划片之前粘附金属板。
12.根据权利要求1所述的半导体器件制造方法,还包括步骤:
在所述第一划片之前将所述晶片的主表面和所述第一树脂层的表面之一或二者进行粗糙化。
13.一种半导体器件,包括:
在基板的主面上的集成电路;
经由焊盘电极电连接到所述集成电路的再布线;
第一树脂层,所述第一树脂层具有从所述基板的主面到所述电极端子的上表面的厚度并密封所述基板的主面的侧边;以及
凸点电极,所述凸点电极安装在暴露于所述第一树脂层的上表面上的所述电极端子的上表面上,其中:
狭缝部形成在所述基板的背面上,所述狭缝部的截面呈凹形并且所述狭缝部在从所述背面到所述主面的方向上延伸;以及
第二树脂层,所述第二树脂层形成为连续地覆盖所述背面以及与所述背面相交的侧面,并且同时填充在所述狭缝部中。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074902A JP4103896B2 (ja) | 2005-03-16 | 2005-03-16 | 半導体装置の製造方法および半導体装置 |
JP074902/05 | 2005-03-16 | ||
JP145610/05 | 2005-05-18 | ||
JP2005145610 | 2005-05-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1835196A true CN1835196A (zh) | 2006-09-20 |
CN1835196B CN1835196B (zh) | 2010-05-12 |
Family
ID=37002883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100718370A Expired - Fee Related CN1835196B (zh) | 2005-03-16 | 2006-03-16 | 半导体器件制造方法以及半导体器件 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4103896B2 (zh) |
CN (1) | CN1835196B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102122646A (zh) * | 2011-02-01 | 2011-07-13 | 南通富士通微电子股份有限公司 | 晶圆封装装置及芯片封装单元 |
CN102348332A (zh) * | 2010-07-22 | 2012-02-08 | 安森美半导体贸易公司 | 电路装置及其制造方法 |
WO2012040873A1 (en) * | 2010-09-29 | 2012-04-05 | Nxp B.V. | Singulation of ic packages |
CN101471349B (zh) * | 2007-12-28 | 2012-11-14 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
CN102104011B (zh) * | 2009-12-16 | 2013-03-20 | 精材科技股份有限公司 | 电子元件封装体及其制作方法 |
TWI470708B (zh) * | 2009-12-16 | 2015-01-21 | Xintec Inc | 電子元件封裝體及其製作方法 |
CN107104053A (zh) * | 2016-02-19 | 2017-08-29 | 美光科技公司 | 制作晶圆级封装的方法 |
CN111668168A (zh) * | 2019-03-08 | 2020-09-15 | 江苏长电科技股份有限公司 | 封装结构及其成型方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100738730B1 (ko) | 2005-03-16 | 2007-07-12 | 야마하 가부시키가이샤 | 반도체 장치의 제조방법 및 반도체 장치 |
JP4497112B2 (ja) * | 2005-05-18 | 2010-07-07 | ヤマハ株式会社 | 半導体装置の製造方法 |
JP5028988B2 (ja) * | 2006-12-13 | 2012-09-19 | ヤマハ株式会社 | 半導体装置の製造方法 |
EP2075840B1 (en) * | 2007-12-28 | 2014-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for dicing a wafer with semiconductor elements formed thereon and corresponding device |
JP5004907B2 (ja) * | 2008-09-03 | 2012-08-22 | 株式会社テラミクロス | 半導体装置の製造方法 |
JP6816046B2 (ja) * | 2018-02-06 | 2021-01-20 | アオイ電子株式会社 | 半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3291289B2 (ja) * | 2000-01-19 | 2002-06-10 | サンユレック株式会社 | 電子部品の製造方法 |
JP2001060591A (ja) * | 1999-08-23 | 2001-03-06 | Rohm Co Ltd | 半導体装置の製造方法 |
JP3455762B2 (ja) * | 1999-11-11 | 2003-10-14 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
US6603191B2 (en) * | 2000-05-18 | 2003-08-05 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2002313991A (ja) * | 2001-04-12 | 2002-10-25 | Nec Saitama Ltd | 半導体装置及びその実装構造体 |
JP2003007652A (ja) * | 2001-06-26 | 2003-01-10 | Mitsubishi Electric Corp | 半導体チップの製造方法 |
JP2003309228A (ja) * | 2002-04-18 | 2003-10-31 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005175327A (ja) * | 2003-12-15 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006196701A (ja) * | 2005-01-13 | 2006-07-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2005
- 2005-03-16 JP JP2005074902A patent/JP4103896B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-16 CN CN2006100718370A patent/CN1835196B/zh not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI480984B (zh) * | 2007-12-28 | 2015-04-11 | Semiconductor Energy Lab | 半導體裝置以及半導體裝置的製造方法 |
CN101471349B (zh) * | 2007-12-28 | 2012-11-14 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
TWI470708B (zh) * | 2009-12-16 | 2015-01-21 | Xintec Inc | 電子元件封裝體及其製作方法 |
CN102104011B (zh) * | 2009-12-16 | 2013-03-20 | 精材科技股份有限公司 | 电子元件封装体及其制作方法 |
CN102348332A (zh) * | 2010-07-22 | 2012-02-08 | 安森美半导体贸易公司 | 电路装置及其制造方法 |
CN102348332B (zh) * | 2010-07-22 | 2014-11-05 | 半导体元件工业有限责任公司 | 电路装置及其制造方法 |
WO2012040873A1 (en) * | 2010-09-29 | 2012-04-05 | Nxp B.V. | Singulation of ic packages |
US8809121B2 (en) | 2010-09-29 | 2014-08-19 | Nxp B.V. | Singulation of IC packages |
CN102122646B (zh) * | 2011-02-01 | 2014-09-03 | 南通富士通微电子股份有限公司 | 晶圆封装装置的形成方法 |
CN102122646A (zh) * | 2011-02-01 | 2011-07-13 | 南通富士通微电子股份有限公司 | 晶圆封装装置及芯片封装单元 |
CN107104053A (zh) * | 2016-02-19 | 2017-08-29 | 美光科技公司 | 制作晶圆级封装的方法 |
CN107104053B (zh) * | 2016-02-19 | 2019-08-02 | 美光科技公司 | 制作晶圆级封装的方法 |
CN111668168A (zh) * | 2019-03-08 | 2020-09-15 | 江苏长电科技股份有限公司 | 封装结构及其成型方法 |
CN111668168B (zh) * | 2019-03-08 | 2022-06-10 | 江苏长电科技股份有限公司 | 封装结构及其成型方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006261299A (ja) | 2006-09-28 |
CN1835196B (zh) | 2010-05-12 |
JP4103896B2 (ja) | 2008-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1835196A (zh) | 半导体器件制造方法以及半导体器件 | |
CN100343965C (zh) | 具有上下导电层的导通部的半导体装置及其制造方法 | |
CN1298034C (zh) | 半导体封装及其制造方法 | |
CN1187806C (zh) | 电路装置的制造方法 | |
US7728445B2 (en) | Semiconductor device production method and semiconductor device | |
CN1893021A (zh) | 半导体集成电路器件的制造方法 | |
JP5798834B2 (ja) | 半導体装置の製造方法 | |
CN1633705A (zh) | 半导体装置及其制造方法 | |
CN1705124A (zh) | 半导体器件及其制造方法 | |
CN1826688A (zh) | 半导体器件的制造方法 | |
CN1645598A (zh) | 半导体器件、光学器件模块以及半导体器件的制造方法 | |
CN101409267A (zh) | 半导体器件及其制造方法 | |
CN1835661A (zh) | 配线基板的制造方法 | |
CN1697127A (zh) | 制造半导体器件的方法 | |
CN1241259C (zh) | 电路装置的制造方法 | |
CN1499590A (zh) | 半导体器件及其制造方法 | |
US20080211075A1 (en) | Image sensor chip scale package having inter-adhesion with gap and method of the same | |
CN1649162A (zh) | 光传感器模块 | |
CN1992151A (zh) | 半导体装置的制造方法 | |
CN1873980A (zh) | 半导体ic、具有嵌入半导体ic的模块以及它们的制造方法 | |
JP2006352076A (ja) | 半導体装置の製造方法および半導体装置 | |
CN1645597A (zh) | 半导体器件及其制造方法 | |
CN101047155A (zh) | 半导体装置及其制造方法 | |
CN101028728A (zh) | 晶片级尺寸封装的切割方法 | |
CN1702839A (zh) | 制造半导体器件的方法和半导体衬底的支撑结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CI02 | Correction of invention patent application |
Correction item: Priority Correct: 2005.05.18 JP 145610/05 False: Lack of priority second Number: 38 Page: The title page Volume: 22 |
|
COR | Change of bibliographic data |
Free format text: CORRECT: PRIORITY; FROM: MISSING THE SECOND ARTICLE OF PRIORITY TO: 2005.5.18 JP 145610/05 |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 Termination date: 20170316 |