CN1828471A - 无阻式偏流发生电路 - Google Patents

Abstract

一种偏流发生电路，其产生可靠并且恒定的偏流，而不管所施功率、过程以及温度的变化。在一个实施例中，该偏流发生器采用PTAT电流发生器和IPTAT电流发生器产生偏流，该PTAT电流发生器和IPTAT电流发生器包括例如晶体管的专用有源电路元件。未采用例如电阻器的无源元件。所产生的偏流基本为该器件的电流路径的晶体管的各个宽长比的函数。以这种方式，所得的生成的偏压电流极大地降低了对所施功率、过程以及温度变化的敏感度。

Description

无阻式偏流发生电路

技术领域

本发明总的来说涉及一种集成电路器件，并且具体涉及一种用于集成电路器件的偏流发生电路。

背景技术

为了从外部电源电压中产生偏流，一般在集成电路器件中使用偏流发生电路。理想的偏流发生电路产生恒定偏流，该恒定偏流与所施加功率、过程参数以及温度的变化无关。

一种传统的偏流发生电路已经在美国专利No.6,201,436中公开，其内容在此结合作为参考。这种电路使用第一电流发生器和第二电流发生器，在第一电流发生器中所产生的第一电流与绝对温度成正比(PTAT)，或者随着温度增加而增加，在第二电流发生器中所产生的第二电流与绝对温度成反比(IPTAT)，或者随着温度增加而减小。将所产生的第一和第二电流相加以产生组合的偏流，同时减小了温度和所施加功率的变化的灵敏度。

在传统的设计中，PTAT和IPTAT电流发生器采用电阻器来产生各自的第一和第二电流。由于电阻器对过程变化以及工作温度变化有很高的敏感性，因此在常规方案中所得的偏流同样对过程和温度变化是敏感的。

发明内容

本发明将注意力贯注在一种偏流发生电路上，其产生可靠并且恒定的偏流，而不管施加功率、过程和温度的变化。

特别是，在一个实施例中，本发明的偏流发生电路采用PTAT电流发生器和IPTAT电流发生器产生偏流，其包括专用有源电路元件，例如，晶体管。未使用无源元件，例如，电阻器。所产生的偏流基本上是该器件的电流路径的各自的晶体管的宽长比的函数。以这种方式，得到的所产生的偏流对施加功率、过程以及温度变化的敏感度极大降低。

在一个方面，本发明提出一种偏流发生器。该发生器包括与绝对温度成正比(proportional)(PTAT)的包括专用有源电路元件的电流发生器，该电流发生器产生与工作温度成正比的第一电流。一种与绝对温度成反比(IPTAT)的包括专用有源电路元件的电流发生器，该电流发生器产生与该工作温度成反比的第二电流。加法电路将第一和第二电流相加以产生偏流。

在一个实施例中，产生基本与工作温度无关的偏流。

在另一实施例中，PTAT电流发生器包括：PMOS共射-共基电流反射镜(cascade current mirror)，其包括：串连在第一参考电压和第一节点之间的第一PMOS晶体管和第二PMOS晶体管，第一PMOS晶体管的栅极耦合到第一节点，并且第二PMOS晶体管的栅极耦合的第一偏压；以及串连在第一参考电压和第二节点之间的第三PMOS晶体管和第四PMOS晶体管，第三PMOS晶体管的栅极耦合到第一节点并且第四PMOS晶体管的栅极耦合到第一偏压；NMOS共射-共基电流反射镜，其包括：串连在第一节点和第三节点之间的第一NMOS晶体管和第二NMOS晶体管，第一NMOS晶体管的栅极耦合到第二偏压并且第二NMOS晶体管的栅极耦合到第二节点；以及串连在第二节点和第四节点之间的第三NMOS晶体管和第四NMOS晶体管，第三NMOS晶体管的栅极耦合到第二偏压并且第四NMOS晶体管的栅极耦合到第二节点；串连在第三节点和第二参考电压之间的第一二极管；以及串连在第四节点和第二参考电压之间的第二二极管。

在另一实施例中，第一参考电压包括电源电压并且第二参考电压包括地电压。

在另一实施例中，第一二极管包括PNP型双极结晶体管，其发射极连接到第三节点并且其基极和集电极连接到第二参考电压，并且其中第二二极管包括PNP型双极结晶体管，其发射极连接到第四节点并且其基极和集电极连接到第二参考电压。

在另一实施例中，第一偏压是足够使第二和第四PMOS晶体管饱和的电压电平，并且其中第二偏压是足够使第一和第三NMOS晶体管饱和的电压电平。

在另一实施例中，IPTAT电流发生器包括：串连在第一参考电压和第五节点之间的第五PMOS晶体管和第六PMOS晶体管，第五PMOS晶体管的栅极耦合到第一节点并且第六PMOS晶体管的栅极耦合到第一偏压；以及串连在第五节点和第二参考电压之间的第五NMOS晶体管和第六NMOS晶体管，第五和第六NMOS晶体管分别被配置成二极管结构；连接在第一参考电压和第六节点之间的第七PMOS晶体管，第七PMOS晶体管的栅极耦合到第六节点；以及串连在第六节点和第二参考电压之间的第七NMOS晶体管和第八NMOS晶体管，第七NMOS晶体管的栅极耦合到第二节点，并且第八NMOS晶体管的栅极耦合到第五节点。

在另一个实施例中，加法电路包括：串连在第一参考电压和第七节点之间的第八PMOS晶体管和第九PMOS晶体管，第八PMOS晶体管的栅极耦合到第一节点并且第九PMOS晶体管的栅极耦合到第一偏压；连接在第一参考电压和第七节点之间的第十PMOS晶体管，第十PMOS晶体管的栅极耦合到第六节点；连接在第七节点和第二参考电压之间的第九NMOS晶体管，第九NMOS晶体管的栅极耦合到第七节点；以及连接在偏置节点和第二参考电压之间的第十NMOS晶体管，在该偏置节点处汲取偏流，第十NMOS晶体管的栅极耦合到第七节点。

在另一实施例中，偏流发生器还包括偏压发生器，该偏压发生器包括产生第一偏压的第一偏压发生器以及产生第二偏压的第二偏压发生器。第一偏压发生器包括：串连在第一参考电压和第二参考电压之间的第十一PMOS晶体管和第十一NMOS晶体管，第十一PMOS晶体管的栅极耦合到第一节点，第十一NMOS晶体管的栅极耦合到第十一PMOS晶体管和第十一NMOS晶体管之间的结点；串连在第一参考电压和第二参考电压之间的第十二PMOS晶体管和第十二NMOS晶体管，第十二PMOS晶体管的栅极耦合到第十二PMOS晶体管和第十二NMOS晶体管之间的结点，第十二NMOS晶体管的栅极耦合到第十一NMOS晶体管的栅极；以及串连在第一参考电压和第二参考电压之间的第十三PMSO晶体管、第十四PMOS晶体管和第十三NMOS晶体管，第十三PMOS的栅极耦合到第十二PMOS晶体管的栅极，第十四PMOS晶体管耦合到第十四PMOS晶体管的栅极和第十三NMOS晶体管之间的结点，第十三NMOS晶体管的栅极耦合到第十二NMOS晶体管的栅极，其中第十四PMOS晶体管和第十三NMOS晶体管的结点提供第一偏压。第二偏压发生器包括：串连在第一参考电压和第八节点之间的第十五PMOS晶体管和第十五NMOS晶体管，第十五PMOS晶体管的栅极耦合到第一节点，第十五NMOS晶体管的栅极耦合到第十五PMOS晶体管和第十五NMOS晶体管之间的结点上；串连在第一参考电压和第八节点之间的第十六PMOS晶体管、第十四NMOS晶体管和第十六NMOS晶体管，第十六PMOS晶体管的栅极耦合到第一节点，第十四NMOS晶体管的栅极耦合到第十六PMOS晶体管和第十四NMOS晶体管之间的结点上，第十六NMOS晶体管的栅极耦合到第十五NMOS晶体管的栅极；以及串连在第八节点和第二参考电压之间的第三二极管，其中第十六PMOS晶体管和第十四NMOS晶体管的结点提供第二偏压。

在另一实施例中，第三二极管包括PNP双极结晶体管，其发射极连接到第八节点并且其基极和集电极连接到第二参考电压。

在另一实施例中，偏流发生器还包括启动电路，其确保在PTAT电流发生器和IPTAT电流发生器中的晶体管初始化超过退化的偏流(beyonddegenerate bias)。

在另一实施例中，启动电路包括：串连在第一参考电压和第二参考电压之间的第十七PMOS晶体管、第十八PMOS晶体管、第十九NMOS晶体管和第二十NMOS晶体管，第十七和十八PMOS晶体管的栅极分别耦合到第二参考电压，第十九NMOS晶体管的栅极耦合到第二偏压并且第二十NMOS晶体管的栅极耦合到第二节点；串连在第一节点和第二参考电压之间的第十七NMOS晶体管；以及串连在第一偏压和第二参考电压之间的第十八NMOS晶体管。

在另一实施例中，加法电路包括：响应由PTAT产生的第一电流而产生第一镜像电流的第一电流反射镜；响应由PTAT产生的第二电流而产生第二镜像电流的第二电流反射镜；以及基于第一镜像电流和第二镜像电流之和而产生偏流的第三电流反射镜。

在另一实施例中，第一电流还按照沿着第一电流路径的至少一个晶体管的第一宽长比相对于沿着第二电流路径的至少一个晶体管的第二宽长比的函数而产生，第二电流路径和第一电流路径是在电流反射镜结构中，对于在第一和第二电流路径中相应的晶体管的第一和第二宽长比是不同的。

在另一实施例中，第二电流还按照PTAT电流发生器中产生的电压的函数产生，其由IPTAT电流发生器中的有源电路元件分压而产生第二电流。

在另一实施例中，PTAT电流发生器包括：包括多个晶体管的第一电流路径；以及包括多个晶体管的第二电流路径，对应于第一电流路径的多个晶体管之一的第二电流路径的多个晶体管中的至少一个，具有不同宽长比的至少一对对应的第一和第二电流路径的晶体管，其中响应第一和第二电流路径的对应的晶体管的不同宽长比产生第一电流。

在另一实施例中，IPTAT电流发生器包括：包括多个晶体管的第三电流路径，其中第二电流作为PTAT电流发生器中所产生的电压的函数而产生，其由在第三电流路径中的晶体管分压以产生第二电流。

在另一实施例中，PTAT电流发生器包括：串连在第一参考电压和第三节点之间的第一二极管；串连在第一参考电压和第四节点之间的第二二极管；PMOS共射-共基电流反射镜，其包括：串连在第三节点和第一节点之间的第一PMOS晶体管和第二PMOS晶体管，以及串连在第四节点和第二节点之间的第三PMOS晶体管和第四PMOS晶体管，第一和第三PMOS晶体管的栅极耦合到第二节点，并且第二和第四PMOS晶体管的栅极耦合到第一偏压；以及NMOS共射-共基电流反射镜，其包括：串连在第一节点和第二参考电压之间的第一NMOS晶体管和第二NMOS晶体管，以及串连在第二节点和第二参考电压之间的第三NMOS晶体管和第四NMOS晶体管，第一和第三NMOS晶体管的栅极耦合到第二偏压，并且第二和第四NMOS晶体管的栅极耦合到第一节点。

在另一实施例中，第一参考电压包括电源电压并且第二参考电压包括地电压。

在另一实施例中，第一二极管包括NPN型双极结晶体管，其发射极连接到第三节点并且其基极和集电极连接到第一参考电压，以及其中第二二极管包括NPN型双极结晶体管，其发射极连接到第四节点并且其基极和集电极连接到第一参考电压。

在另一实施例中，第一偏压为足够使第二和第四PMOS晶体管饱和的电压电平，并且其中第二偏压为足够使第一和第三NMOS晶体管饱和的电压电平。

在另一实施例中，IPTAT电流发生器包括：串连在第一参考电压和第五节点之间的第五PMOS晶体管和第六PMOS晶体管，第五和第六PMOS晶体管每个都被构造成二极管结构；以及串连在第五节点和第二参考电压之间的第五NMOS晶体管和第六NMOS晶体管，第五NMOS晶体管的栅极耦合到第二偏压并且第六NMOS晶体管的栅极耦合到第一节点；串连在第一参考电压和第六节点之间的第七PMOS晶体管和第八PMOS晶体管，第七PMOS晶体管的栅极耦合到第五节点，并且第八PMOS晶体管的栅极耦合到第二节点；以及连接在第六节点和第二参考电压之间的第七NMOS晶体管，第七NMOS晶体管的栅极耦合到第六节点。

在另一实施例中，加法电路包括：串连在第七节点和第二参考电压之间的第八NMOS晶体管和第九NMOS晶体管，第八NMOS晶体管的栅极耦合到第二偏压并且第九NMOS晶体管的栅极耦合到第一节点；连接在第七节点和第二参考电压之间的第十NMOS晶体管，第十NMOS晶体管的栅极耦合到第六节点；以及连接在第一参考电压和第七节点之间的第九PMOS晶体管，第九PMOS晶体管的栅极耦合到第七节点；以及连接在第一参考电压和偏置节点之间的第十PMOS晶体管，在该偏置节点上汲取偏流，第十NMOS晶体管的栅极耦合到第七节点。

在另一方面，本发明提出一种偏流发生器。与绝对温度成正比(PTAT)的电流发生器产生与工作温度成正比的第一电流。该PTAT电流发生器具有包括多个晶体管的第一电流路径；以及包括多个晶体管的第二电流路径，第二电流路径的多个晶体管中的至少一个对应于第一电流路径的多个晶体管之一，第一和第二电流路径的至少一对对应的晶体管具有不同的宽长比，其中响应第一和第二电流路径的对应的晶体管的不同宽长比产生第一电流。与绝对温度成反比(IPTAT)的电流发生器产生与工作温度成反比的第二电流。IPTAT电流发生器具有包括多个晶体管的第三电流路径。第二电流作为PTAT电流发生器中产生的电压的函数产生，其由第三电流路径中的晶体管分压从而产生第二电流。加法电路将第一和第二电流相加以产生偏流。

在一个实施例中，PTAT电流发生器包括专用有源电路元件。

在另一实施例中，IPTAT电流发生器包括专用有源电路元件。

在另一实施例中，偏流的产生基本与工作温度无关。

在另一实施例中，PTAT电流发生器包括：PMOS共射-共基电流反射镜，其包括：串连在第一参考电压和第一节点之间的第一PMOS晶体管和第二PMOS晶体管，第一PMOS晶体管的栅极耦合到第一节点并且第二PMOS晶体管的栅极耦合到第一偏压；以及串连在第一参考电压和第二节点之间的第三PMOS晶体管和第四PMOS晶体管，第三PMOS晶体管的栅极耦合到第一节点并且第四PMOS晶体管的栅极耦合到第一偏压；NMOS共射-共基电流反射镜，其包括：串连在第一节点和第三节点之间的第一NMOS晶体管和第二NMOS晶体管，第一NMOS晶体管的栅极耦合到第二偏压并且第二NMOS晶体管的栅极耦合到第二节点；以及串连在第二节点和第四节点之间的第三NMOS晶体管和第四NMOS晶体管，第三NMOS晶体管的栅极耦合到第二偏压并且第四NMOS晶体管的栅极耦合到第二节点；串连在第三节点和第二参考电压之间的第一二极管；以及串连在第四节点和第二参考电压之间的第二二极管。

在另一实施例中，第一参考电压包括电源电压并且第二参考电压包括地电压。

在另一实施例中，第一二极管包括PNP型双极结晶体管，其发射极连接到第三节点并且其基极和集电极连接到第二参考电压，并且其中第二二极管包括PNP型双极结晶体管，其发射极连接到第四节点并且其基极和集电极连接到第二参考电压。

在另一实施例中，第一偏压是足够使第二和第四PMOS晶体管饱和的电压电平，并且其中第二偏压是足够使第一和第三NMOS晶体管饱和的电压电平。

在另一实施例中，IPTAT电流发生器包括：串连在第一参考电压和第五节点之间的第五PMOS晶体管和第六PMOS晶体管，第五PMOS晶体管的栅极耦合到第一节点并且第六PMOS晶体管的栅极耦合到第一偏压；以及串连在第五节点和第二参考电压之间的第五NMOS晶体管和第六NMOS晶体管，第五和第六NMOS晶体管每个都被配置成二极管结构；连接在第一参考电压和第六节点之间的第七PMOS晶体管，第七PMOS晶体管的栅极耦合到第六节点；以及串连在第六节点和第二参考电压之间的第七NMOS晶体管和第八NMOS晶体管，第七NMOS晶体管的栅极耦合到第二节点，并且第八NMOS晶体管的栅极耦合到第五节点。

在另一实施例中，加法电路包括：串连在第一参考电压和第七节点之间的第八PMOS晶体管和第九PMOS晶体管，第八PMOS晶体管的栅极耦合到第一节点并且第九PMOS晶体管的栅极耦合到第一偏压；连接在第一参考电压和第七节点之间的第十PMOS晶体管，第十PMOS晶体管的栅极耦合到第六节点；连接在第七节点和第二参考电压之间的第九NMOS晶体管，第九NMOS晶体管的栅极耦合到第七节点；以及连接在偏置节点和第二参考电压之间的第十NMOS晶体管，在该偏置节点上汲取偏流，第十NMOS晶体管的栅极耦合到第七节点。

在另一实施例中，偏流发生器还包括偏压发生器，该偏压发生器包括产生第一偏压的第一偏压发生器以及产生第二偏压的第二偏压发生器。第一偏压发生器包括：串连在第一参考电压和第二参考电压之间的第十一PMOS晶体管和第十一NMOS晶体管，第十一PMOS晶体管的栅极耦合到第一节点，第十一NMOS晶体管的栅极耦合到第十一PMOS晶体管和第十一NMOS晶体管之间的结点上；串连在第一参考电压和第二参考电压之间的第十二PMOS晶体管和第十二NMOS晶体管，第十二PMOS晶体管的栅极耦合到第十二PMOS晶体管和第十二NMOS晶体管之间的结点上，第十二NMOS晶体管的栅极耦合到第十一NMOS晶体管的栅极；以及串连在第一参考电压和第二参考电压之间的第十三PMOS晶体管、第十四PMOS晶体管和第十三NMOS晶体管，第十三PMOS晶体管的栅极耦合到第十二PMOS晶体管的栅极，第十四PMOS晶体管的栅极耦合到第十四PMOS晶体管和第十三NMOS晶体管之间的结点上，第十三NMOS晶体管的栅极耦合到第十二NMOS晶体管的栅极，其中第十四PMOS晶体管和第十三NMOS晶体管之间的结点提供第一偏压。第二偏压发生器包括：串连在第一参考电压和第八节点之间的第十五PMOS晶体管和第十五NMOS晶体管，第十五PMOS晶体管的栅极耦合到第一节点，第十五NMOS晶体管的栅极耦合到第十五PMOS晶体管和第十五NMOS晶体管之间的结点上；串连在第一参考电压和第八节点之间的第十六PMOS晶体管、第十四NMOS晶体管和第十六NMOS晶体管，第十六PMOS晶体管的栅极耦合到第一节点，第十四NMOS晶体管的栅极耦合到第十六PMOS晶体管和第十四NMOS晶体管之间的结点上，第十六NMOS晶体管的栅极耦合到第十五NMOS晶体管的栅极；以及串连在第八节点和第二参考电压之间的第三二极管，其中第十六PMOS晶体管和第十四NMOS晶体管的结点提供第二偏压。

在另一实施例中，第三二极管包括PNP型双极结晶体管，其发射极连接到第八节点并且其基极和集电极连接到第二参考电压。

在另一实施例中，偏流发生器还包括启动电路，该启动电路确保PTAT电流发生器和IPTAT电流发生器中的晶体管初始化超过退化的偏压。

在另一实施例中，启动电路包括：串连在第一参考电压和第二参考电压之间的第十七PMOS晶体管、第十八PMOS晶体管、第十九NMOS晶体管以及第二十NMOS晶体管，第十七和第十八PMOS晶体管的栅极每个都耦合到第二参考电压，第十九NMOS晶体管的栅极耦合到第二偏压并且第二十NMOS晶体管的栅极耦合到第二节点；串连在第一节点和第二参考电压之间的第十七NMOS晶体管；以及串连在第一偏压和第二参考电压之间的第十八NMOS晶体管。

在另一实施例中，加法电路包括：响应由PTAT产生的第一电流而产生第一镜像电流的第一电流反射镜；响应由PTAT产生的第二电流而产生第二镜像电流的第二电流反射镜；以及根据第一镜像电流和第二镜像电流之和而产生偏流的第三电流反射镜。

在另一个实施例中，第一电流还按照沿第一电流路径的至少一个晶体管的第一宽长比相对于沿第二电流路径的至少一个晶体管的第二宽长比的函数而产生，第二电流路径与第一电流路径为电流反射镜结构，在第一和第二电流路径中对应晶体管的第一和第二宽长比是不同的。

在另一实施例中，第二电流还按照在PTAT电流发生器中产生的电压的函数产生，其由IPTAT电流发生器中的有源电路元件进行分压，以产生第二电流。

附图说明

本发明的上述和其他目的、特征和优点将从本发明优选实施例中更详细的特定描述中更加清楚，如附图所示，其中，在不同的附图中，相同的附图标记表示相同的部件。这些附图并不是按比例绘制的，相反，重点在于示出本发明的原理。

图1是根据本发明的偏流发生电路的第一实施例的电路图。

图2是根据本发明的偏流发生电路的第二实施例的电路图。

图3是根据本发明的偏流发生电路的第三实施例的电路图。

具体实施方式

图1是根据本发明的偏流发生电路的第一实施例的电路图。参考图1，该偏流发生电路包括与绝对温度成正比(PTAT)的电流发生器200，与绝对温度成反比(IPTAT)的电流发生器400，以及加法电路500。在一个实施例中，PTAT电流发生器200和IPTAT电流发生器400使用专用有源元件，例如NMOS和PMOS晶体管和双极结晶体管，并且因此不包括无源元件，例如电阻器。PTAT电流发生器200产生与温度成正比的第一子电流I₁。IPTAT电流发生器400产生与温度成反比的第二子电流I₂。加法电路500将第一子电流I₁和第二子电流I₂相加以产生和电流I₃，该和电流I₃被用于产生偏流I_bias。由于PTAT电流发生器200和IPTAT电流发生器400不使用例如电阻器的无源元件，因此图1的偏流发生电路对过程、所施加的电压以及温度的变化不敏感。

在该实施例中，PTAT电流发生器200包括PMOS共射-共基电流反射镜211、NMOS共射-共基电流反射镜220，以及第一和第二PNP型双极结晶体管210，209。

PMOS共射-共基电流反射镜211包括串联耦合在第一参考电压VDD和第一节点240之间的第一PMOS晶体管208以及第二PMOS晶体管206。该PMOS共射-共基电流反射镜211还包括串联耦合在第一参考电压VDD和第二节点242之间的第三PMOS晶体管207和第四PMOS晶体管205。第一PMOS晶体管208和第三PMOS晶体管207的栅极耦合到第一节点240。第二PMOS晶体管206和第四PMOS晶体管205的栅极耦合到第一偏压Vcasp。

NMOS共射-共基电流反射镜220包括串联耦合在第一节点240和第三节点244之间的第一NMOS晶体管204和第二NMOS晶体管202。NMOS共射-共基电流反射镜220还包括串联耦合在第二节点242和第四节点246之间的第三NMOS晶体管203和第四NMOS晶体管201。第一NMOS晶体管204和第三NMOS晶体管203的栅极耦合到第二偏压Vcasn。第二NMOS晶体管202和第四NMOS晶体管201的栅极耦合到第二节点242。

第一双极结晶体管210以二极管结构耦合在第三节点244和第二参考电压GND之间。第一双极结晶体管210的基极耦合到第二参考电压VDD。第二双极结晶体管209以二极管结构耦合在第四节点246和第二参考电压GND之间。第二双极结晶体管209的基极耦合到第二参考电压GND。

借助该电流镜像结构的操作，流过第一和第二PMOS晶体管208和206以及第一和第二NMOS晶体管204和202的第一子电流I₁等于流过第三和第四PMOS晶体管207和205以及第三和第四NMOS晶体管203和201的第一镜像子电流I₁’。根据该电路结构，第三和第四NMOS晶体管202，201的栅极电压相同，因此：

         V_be1+V_gs201＝V_be2+V_gs202                (1)

其中第四节点上的电压V_be1是第二双极结晶体管209的基极-发射极电压，V_gs201是第四NMOS晶体管201的栅极-源极电压，第三节点上的电压V_be2是第一双极结晶体管210的基极-发射极电压，并且V_gs202是第三NMOS晶体管202的栅极-源极电压。

由于双极结晶体管的基极-发射极电压可以被表示为：

$V_{\mathrm{be}}=V_T\·\ln \frac{I_C}{I_S}---\left(2\right)$

其中V_T代表热电压，I_c是经过晶体管的集电极电流，而I_s是双极结晶体管饱和电流，

并且由于MOS晶体管的栅极-源极电压可表示为：

$V_{\mathrm{gs}}=\sqrt{\frac{{2I}_D}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}(W/L)}}+V_{\mathrm{th}}---\left(3\right)$

其中I_D是漏极电流，μ_n是电子迁移率，C_ox是栅极单位电容值，W/L是晶体管的宽长比并且V_th是晶体管阈值电压，那么忽略基极电流，上面的等式(2)和(3)可被代入上面的等式(1)，以得出：

$V_T\·\ln \frac{{I_1}^{\′}}{I_{S209}}+\sqrt{\frac{{{2I}_1}^{\′}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{201}}}+V_{\mathrm{th}201}$

$=V_T\·\ln \frac{I_1}{I_{S201}}+\sqrt{\frac{{2I}_1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{202}}}+V_{\mathrm{th}202}---\left(4\right)$

如果晶体管的体效应可以考虑忽略，并且第四NMOS晶体管的阈值电压被假定为等于第三NMOS晶体管的阈值电压，V_th201＝V_th202，并且认为第一子电流I₁等于第一镜像子电流I₁’，I₁＝I₁’，那么等式(4)可以被重新写为：

$V_T\·\ln \frac{I_{S210}}{I_{S209}}+\sqrt{\frac{{2I}_1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{201}}}(\sqrt{\frac{{(W/L)}_{201}}{{(W/L)}_{202}}}-1)---\left(5\right)$

对于电流I₁：

$I_1=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{201}{(\frac{\mathrm{kT}}{q}\·\ln m)}^2}{2{(\sqrt{n}-1)}^2}---\left(6\right)$

其中k是玻尔兹曼常数，T是绝对温度，m＝I_s210/I_s209，q是电荷值并且n＝(W/L)₂₀₁/(W/L)₂₀₂。参数μ_nC_ox与T^-1.5成正比，因而第一子电流I₁与T^0.5、I₁％T^0.5成正比，并且特别是在偏压电路的工作范围内，即在-55C和125C之间的工业温度范围内，该比例是线性的。在一个实施例中，将m和n选择为大于1并且在一个实施例中，n＝2以及m＝7。

第四NMOS晶体管201的栅极电压V_gn被用于在IPTAT电流发生器400产生第二子电流I₂，并且可表示为第二双极结晶体管209的基极-发射极电压V_be1与第四NMOS晶体管201的栅极-源极电压V_gs201之和。上述的替换等式(3)提供：

$V_{\mathrm{gn}}=V_{\mathrm{be}1}+V_{\mathrm{gs}201}$

${=V}_{\mathrm{be}1}+\sqrt{\frac{{2I}_1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{201}}}+V_{\mathrm{th}}$

$=V_{\mathrm{be}1}+V_{\mathrm{th}}+\frac{\mathrm{kT}}{q}\·\frac{\ln m}{\sqrt{n}-1}---\left(7\right)$

返回到等式(2)，并且相对于绝对温度T的差分(differentiating)V_be1提供：

$\frac{\∂V_{\mathrm{be}1}}{\∂T}=\frac{{\∂V}_T}{\∂T}\ln I_{C209}+\frac{V_T}{I_{C209}}\frac{\∂I_{C209}}{\∂T}-\frac{{\∂V}_T}{\∂T}\ln I_{S209}-\frac{V_T}{I_{S209}}\frac{\∂I_{S209}}{\∂T}---\left(8\right)$

如果考虑第二双极结晶体管209的基极电流可以忽略，并且将其忽略，那么流过第二双极结晶体管的电流I_C209基本与第一子电流I₁相同。由于第一子电流I₁与T^0.5成正比，那么：

I_C209＝c·T^0.5                     (9)

其中c表示比例常数，而T是绝对温度。

第二双极结晶体管209的饱和电流I_s209可被表示为：

$I_{S209}=b\·T^{2.5}{e}^{-E_g/\mathrm{kT}}---\left(10\right)$

其中b表示比例常数并且E_g是硅的带隙能量，或者1.12eV。

从等式(9)和(10)，可以导出：

$\frac{{\∂V}_T}{\∂T}\ln I_{C209}=\frac{\mathrm{VT}}{T}{\ln I}_{C209}---\left(11\right)$

$\frac{V_T}{I_{C209}}\frac{{\∂I}_{C209}}{\∂T}=\frac{V_T}{c{T}^{0.5}}\·c{T}^{-0.5}=\frac{V_T/2}{T}---\left(12\right)$

$\frac{\∂V_T}{\∂T}\ln I_{S209}=\frac{V_T}{T}\ln I_{S209}---\left(13\right)$

$\frac{V_T}{I_{S209}}\frac{{\∂I}_{S209}}{\∂T}=\frac{5}{2}\frac{V_T}{T}+\frac{E_g}{k{T}^2}{V}_T=\frac{{2.5V}_T}{T}+\frac{E_g/q}{T}---\left(14\right)$

将等式(11)-(14)代入等式(8)而提供第二双极结晶体管209的基极-发射极电压的温度系数，或者V_be1的温度系数：

$\frac{{\∂V}_{\mathrm{be}1}}{\∂T}=\frac{\mathrm{VT}}{T}\ln I_{C209}+\frac{V_T/2}{T}-\frac{V_T}{T}\ln I_{S209}-\frac{{2.5V}_T}{T}-\frac{E_g/q}{T}$

$=\frac{V_{\mathrm{be}1}-{2V}_T-E_g/q}{T}---\left(15\right)$

在一个实施例中，第二双极结晶体管的基极-发射极电压V_be1＝0.8V，热电压V_T＝26mV，参数Eg/q＝1.12V，并且绝对工作温度T＝300K。在这种情况下，所得到的第二双极结晶体管的基极-发射极电压的温度系数等于-1.2mV/C。

返回到等式(7)，该等式的第一项的温度系数为-1.2mV/C，该等式第二项的温度系数为-2.5mV/C，并且该等式的第三项的温度系数为0.4mV/C。所述的这些系数是典型值，并且可按过程改变。

鉴于以上情况，可推断出第四NMOS晶体管201的栅极电压V_gn201与温度成反比，并且特别是在-55C到125C的工业工作范围内，V_gn成比例地减小，换句话说，V_gn随着温度增加而减小。

尽管等式(7)的第三项随着温度而增加，对于m和n的典型值(例如，m＝7并且n＝2)，该项的斜率为0.4mV/C。因此，当温度增加时，在等式(7)中的最初两项的联合减小支配着第三项的增加。因此，净效应是第四NMOS晶体管的栅极电压V_gn201在有兴趣的温度范围内随着温度增加而近似线性地减小。因此，PTAT电流发生器电路200既产生第一子电流I₁又产生随温度减小的电压V_gn。该电压V_gn用于产生IPTAT电流，如下文所述。由于在PTAT电流发生器200中未使用集成电阻器，因此，所产生的第一子电流I₁对过程变化不敏感。

IPTAT电流发生器400包括控制电压源410和第二子电流发生器412。

控制电压源410包括串联耦合在第一参考电压VDD和第五节点414之间的第五PMOS晶体管401和第六PMOS晶体管402。第五PMOS晶体管的栅极耦合到第一节点240并且第六PMOS晶体管的栅极耦合到第一偏压Vcasp。控制电压源410还包括串联耦合在第五节点414和第二参考电压GND之间的第五NMOS晶体管403和第六NMOS晶体管404。第五NMOS晶体管403和第六NMOS晶体管404的栅极耦合到它们的源极，因而第五和第六NMOS晶体管403、404呈二极管连接并且因此作为二极管工作。

IPTAT电流发生器400的第二子电流发生器412包括串联耦合在第一参考电压VDD和第六节点416之间的第七PMOS晶体管407。第七PMOS晶体管407的栅极耦合到第六节点416。IPTAT电流发生器400的第二子电流发生器412还包括串联耦合在第六节点416和第二参考电压GND之间的第七NMOS晶体管405和第八NMOS晶体管406。第七NMOS晶体管405的栅极耦合到第四NMOS晶体管V_gn202的第二节点242，并且第八NMOS晶体管406的栅极耦合到第五节点414。

控制电压源410工作以确保由第五节点414提供给第八NMOS晶体管406的栅极的电压V_g406，使得第八NMOS晶体管工作在线性区内。通过确保第八NMOS晶体管406工作在线性区内，第八NMOS晶体管以与电阻器工作的相同方式进行工作。

如上所述，第四NMMOS晶体管的栅极的电压V_gn201与工作温度成反比。由于该电压被施加到第七NMOS晶体管405的栅极，所以，产生第二子电流I₂与工作温度成反比。

第八NMOS晶体管406的漏极电流I₂可被表示为：

$I_2=\frac{1}{\frac{1}{g_{m405}}+r_{\mathrm{ds}406}}\·V_{\mathrm{gn}}\≈\frac{V_{\mathrm{gn}}}{r_{\mathrm{ds}406}}---\left(16\right)$

其中g_m405是第七NMOS晶体管405的互导，V_gn是第八NMOS晶体管406的栅极电压V_g406，并且r_ds406是第八NMOS晶体管406的漏极-源极电阻。如果r_ds406＞＞1/g_m405，那么等式(16)的近似值保持为真，这可通过为第八NMOS晶体管406提供相对小的宽长比(W/L比)而实现。

第八NMOS晶体管406的电阻r_ds406可被表示为：

$r_{\mathrm{ds}406}=\frac{1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{406}(V_{g406}-V_{\mathrm{th}})}---\left(17\right)$

NMOS晶体管406的栅极电压V_g406可被表示为：

$V_{g406}=V_{\mathrm{gs}404}+V_{\mathrm{gs}403}$

$=\sqrt{\frac{{2I}_{D404}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{404}}}+V_{\mathrm{th}}+\sqrt{\frac{{2I}_{D403}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{403}}}+V_{\mathrm{th}}$

$=\sqrt{\frac{2I_1{(W/L)}_{401}/{(W/L)}_{208}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{404}}}+\sqrt{\frac{2I_1{(W/L)}_{401}/{(W/L)}_{208}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{403}}}+{2V}_{\mathrm{th}}$

$=\sqrt{\frac{2\frac{{(W/L)}_{401}}{{(W/L)}_{208}}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{404}}-\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{201}{\left(\frac{\mathrm{kT}}{q}\ln m\right)}^2}{2{(\sqrt{n}-1)}^2}}$

$+\sqrt{\frac{2\frac{{(W/L)}_{401}}{{(W/L)}_{208}}}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{403}}-\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{201}{\left(\frac{\mathrm{kT}}{q}\ln m\right)}^2}{2{(\sqrt{n}-1)}^2}}+{2V}_{\mathrm{th}}$

$=\frac{\mathrm{kT}}{q}\·\frac{\ln m}{\sqrt{n}-1}(\sqrt{\frac{{(W/L)}_{401}{(W/L)}_{201}}{{(W/L)}_{208}{(W/L)}_{404}}}+\sqrt{\frac{{(W/L)}_{401}{(W/L)}_{201}}{{(W/L)}_{208}{(W/L)}_{403}}}+)+{2V}_{\mathrm{th}}---\left(18\right)$

来自上面的等式(6)，其中m＝I_s210/I_s209并且其中n＝(W/L)₂₀₁/(W/L)₂₀₂，并且其中第五NMOS晶体管的体效应可考虑被忽略。

现在，将等式(18)代入等式(17)，为第八NMOS晶体管406的电阻r_ds406提供另一表达式：

$r_{\mathrm{ds}406}=\frac{1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_{406}[\frac{\mathrm{kT}}{q}\·\frac{\ln m}{\sqrt{n}-1}(\frac{{(W/L)}_{401}{(W/L)}_{201}}{{(W/L)}_{208}{(W/L)}_{404}}+\sqrt{\frac{{(W/L)}_{401}{(W/L)}_{201}}{{(W/L)}_{208}{(W/L)}_{403}}})+V_{\mathrm{th}}]}---\left(19\right)$

在该表达式中可以看出，在分母中括号内的第一项与温度成正比并且在分母中括号内的第二项或者V_th与温度成反比，这是MOSFET器件的公知属性。以这种方式，第八NMOS晶体管406的有效电阻r_ds406被制成与温度无关，电阻值r_ds406根据第五PMOS晶体管401、第五NMOS晶体管403、第六NMOS晶体管404和第八NMOS晶体管406、第四NMOS晶体管201以及第一PMOS晶体管208的宽长比(W/L)、或者沟道宽度W与沟道长度L的比值而被专门控制。通过以这种方式控制宽长比，第八NMOS晶体管可被制成作为电阻器工作，而不必受温度依赖性的控制。因此，包括第八NMOS晶体管406的IPTAT400可形被制为产生与温度成反比的第二子电流I₂，因为第八NMOS晶体管406的栅极电压V_g406与温度成反比，尽管不受温度依赖性工作的控制。这假设不考虑等式(19)中：n的影响。如果考虑该影响，如先前所提及的：nＴ^-1.5以及r_ds406随着温度增加。返回到等式(16)，当温度增加时，分子(V_gn)减小，同时分母增加。因此，以这种方式，第二子电流I₂随着温度减小。电阻器对过程变化具有高度的敏感性并且也是与温度相关的。因此，通过在当前结构中去掉了电阻器，对过程变量和温度依赖性的敏感度也极大减小。

在工作过程中，第一偏压Vcasp和第二偏压Vcasn确保了PMOS晶体管205、206和402以及NMOS晶体管203、204分别工作在饱和区。另外，在一个实施例中，第一和第三PMOS晶体管208、207，第二和第四NMOS晶体管206、205，以及第一和第三PMOS晶体管204、203的各自的宽长比相同。这是因为在PTAT电流发生器电路200中I₁＝I₁’。

具有不同宽长比的晶体管是第四和第二NMOS晶体管201、202以及第二和第一双极结晶体管209、210。这确保了等式(6)中的m和n不为1。如果m和n为1，那么等式(6)将不再为真。

加法电路500包括第一加法电路电流反射镜520、第二加法电路电流反射镜530以及第三加法电路电流反射镜540。

第一加法电路电流反射镜520包括串联耦合在第一参考电压VDD和第七节点514之间的第八PMOS晶体管508和第九PMOS晶体管509。第八PMOS晶体管508的栅极耦合到第一节点240并且第九PMOS晶体管509的栅极耦合到第一偏压V_casp。第一加法电流反射镜520提供第一子电流I₁的镜像电流给第七节点514。

第二加法电路电流反射镜510包括耦合在第一参考电压VDD和第七节点514之间的第十PMOS晶体管510。第十PMOS晶体管510的栅极耦合到第六节点416。第二加法电流反射镜530提供第二子电流I₂的镜像电流给第七节点514。

在第七节点，将第一和第二子电流I₁、I₂的镜像电流进行组合，或者相加，以提供和电流I₃。该和电流I₃被施加到第三加法电路电流反射镜540，其包括耦合在第七节点514和第二参考电压GND之间的第九NMOS晶体管511，以及耦合在偏置节点516和第二参考电压GND之间的第十NMOS晶体管512。第九和第十NMOS晶体管511、512的栅极互相耦合并且耦合到第七节点。和电流I₃流过第九NMOS晶体管511并且在第十NMOS晶体管512上反射，其从连接到该偏置节点516的电路汲取所得到的偏流I_bias。

如上所述，第一子电流I₁的镜像电流与温度成正比，同时第二子电流I₂的镜像电流与温度成反比。因此，已相加的偏流I_bias，其为和电流I₃的镜像电流，可被表示为：

$I_{\mathrm{bias}}=[\frac{{(W/L)}_{508}}{{(W/L)}_{208}}{I}_1+\frac{{(W/L)}_{501}}{{(W/L)}_{407}}{I}_2]\·\frac{{(W/L)}_{512}}{{(W/L)}_{511}}---\left(20\right)$

因此，通过控制晶体管208、407、508、510、511和512的各自的宽长比，偏流I_bias可被维持为恒定值，其完全依赖于晶体管的宽长比并且与温度和过程变化无关。第一子电流I₁和第二子电流I₂应在它们相加之前进行加权((W/L)₅₀₈/(W/L)₂₀₈以及(W/L)₅₁₀/(W/L)₄₀₇)，以便其总和相对于温度是恒定的。同样，由于不同的应用需要不同的偏流，该总和在其应用之前应该进行放大或者缩小，例如根据((W/L)₅₁₂/(W/L)₅₁₁)。等式(20)确保了这一点。

图2是根据本发明的偏流发生电路的第二实施例的电路图。参考图2，该偏流发生电路包括如上所述的与绝对温度成正比(PTAT)的电流发生器200、与绝对温度成反比(IPTAT)的电流发生器400以及加法电路500，并且还包括偏压发生器300和启动电路100。

偏压发生器300包括第一电压发生器320和第二电压发生器330。第一偏压发生器320产生提供给PTAT电流发生器200的PMOS共射-共基电流反射镜210的第一偏压Vcasp。第二偏压发生器330产生提供给PTAT电流发生器200的NMOS共射-共基电流反射镜220的第二偏压Vcasn。

第一偏压发生器320包括串联耦合在第一参考电压VDD和第二参考端电压GND之间的第十一PMOS晶体管307和第十一NMOS晶体管308。另外，第十二PMOS晶体管311和第十二NMOS晶体管309串联耦合在第一参考电压VDD和第二参考电压GND之间。同样，第十三和第十四PMOS晶体管312、313以及第十三NMOS晶体管310串联耦合在第一参考电压VDD和第二参考电压GND之间。第十一PMOS晶体管307的栅极耦合到第一节点240。第十一NMOS晶体管308的栅极耦合到第十一PMOS晶体管307和第十一NMOS晶体管308之间的结点上，并且耦合到到第十二和第十三NMOS晶体管309、310的栅极。第十二PMOS晶体管311的栅极耦合到第十二PMOS晶体管311和第十二NMOS晶体管309之间的结点上，并且耦合到第十三PMOS晶体管312的栅极。第十四PMOS晶体管313的栅极耦合到第十四PMOS晶体管313和第十三NMOS晶体管310之间的结点上，并且提供第一偏压Vcasp给启动电路100、PTAT电流发生器200以及IPTAT电流发生器400。

第二偏压发生器330包括串联耦合在第一参考电压VDD和第八节点518之间的第十五PMOS晶体管301和第十五NMOS晶体管305。另外，第十六PMOS晶体管302、第十四NMOS晶体管303以及第十六NMOS晶体管304串联耦合在第一参考电压VDD和第八节点518之间。第三PNP型双极结晶体管306在第八节点和第二参考电压GND之间以二极管结构耦合。第十五和第十六PMOS晶体管301、302的栅极耦合到第一节点240。第十五NMOS晶体管305的栅极耦合到第十五PMOS晶体管301和第十五NMOS晶体管305之间的结点上，并且耦合到第十六NMOS晶体管304的栅极上。第十四NMOS晶体管303的栅极耦合到第十六PMOS晶体管302和第十四NMOS晶体管303之间的结点上，并且提供第二偏压V_casn给PTAT电流发生器200和启动电路100。第三双极结晶体管306的基极耦合到第二参考电压GND。

第二偏压V_casn可被确定如下：

V_casn＝V_be3+V_ds304+V_gs303             (21)

其中V_be3是第三双极结晶体管306的基极-发射极电压，V_ds304是越过第十六NMOS晶体管304的漏极-源极电压降，并且V_gs303是第十四NMOS晶体管303的栅极-源极电压。

为对V_be3产生恰当的电压，在组合中流过第十五和第十六PMOS晶体管301和302的电流组合是流过晶体管207的电流的p倍，其中p代表第三双极结晶体管306相对第一双极结晶体管209的宽长比。通常将p选择为1，因此，

${\left(\frac{W}{L}\right)}_{301}+{\left(\frac{W}{L}\right)}_{302}=p{\left(\frac{W}{L}\right)}_{207}---\left(22\right)$

根据等式(22)，对V_ds304产生恰当的电压，应该维持：

${\left(\frac{W}{L}\right)}_{304}+{\left(\frac{W}{L}\right)}_{305}=p{\left(\frac{W}{L}\right)}_{201}---\left(23\right)$

以及

$\frac{{(W/L)}_{304}}{{(W/L)}_{305}}=\frac{{(W/L)}_{302}}{{(W/L)}_{301}}---\left(24\right)$

为对V_gs303产生恰当的电压，应该维持：

$\frac{{(W/L)}_{303}}{{(W/L)}_{203}}=\frac{{(W/L)}_{304}}{{(W/L)}_{201}}=\frac{{(W/L)}_{302}}{{(W/L)}_{207}}---\left(25\right)$

第一偏压Vcasp可被确定如下：

V_casp＝VDD+V_ds312+V_gs313                    (26)

其中V_ds312是第十三PMOS晶体管312的漏极-源极电压并且具有负值，并且V_gs313是第十四PMOS晶体管313的栅极-源极电压，并且具有负值。

为对V_ds312和V_gs313确保恰当的值，晶体管的尺寸应该这样进行选择：

$\frac{{(W/L)}_{307}}{{(W/L)}_{207}}\·\frac{{(W/L)}_{309}}{{(W/L)}_{308}}\·\frac{{(W/L)}_{312}}{{(W/L)}_{311}}=\frac{{(W/L)}_{313}}{{(W/L)}_{205}}---\left(27\right)$

并且

$\frac{{(W/L)}_{310}}{{(W/L)}_{309}}=\frac{{(W/L)}_{312}}{{(W/L)}_{311}}---\left(28\right)$

以便确保第二、第四和第六PMOS晶体管206、205、402工作在饱和区。

图2的偏压发生器300是产生第一和第二偏压的电压发生器的一种代表性实施例。产生第一和第二偏压的其他实施例同样可应用于本发明的原理。

图2的启动电路100确保PTAT电流发生器可克服系统启动时的偏压退化。该退化的偏压表示在其中即使在该晶体管处于导通状态时晶体管仍不能传导电流的状态。

启动电路100包括串联耦合在第一参考电压VDD和第二参考电压GND之间的第十七和第十八PMOS晶体管101、102以及第十九和第二十NMOS晶体管105、106。第十七NMOS晶体管103耦合在第一节点240和第二参考电压GND之间。第十八NMOS晶体管104耦合在第一偏压V_casn和第二参考电压GND之间。第十七和第十八PMOS晶体管101、102的栅极耦合到第二参考电压GND。第十七和第十八NMOS晶体管103、104的栅极耦合到第十六PMOS晶体管102和第十九NMOS晶体管105之间的结点上。第十九NMOS晶体管105的栅极耦合到第二偏压V_casn。第二十NMOS晶体管106的栅极耦合到第二节点242。

当将功率施加到该系统时，如果晶体管204和202未运载电流，那么晶体管105和106同样不运载电流。接下来没有电流流过晶体管101和102。因此，晶体管105的漏极节点上的电压，即V_st，必须为高，其导通103和104。此时，在启动电路中，第二节点上的电压V_gp和第二偏压V_casn变为低电压。这依次使得第一和第二PMOS晶体管208、206动作并且电流注入第一和第二NMOS晶体管204、202。这就依次提升了第二节点的电压电平V_gp以及第二偏压V_casn。结果是，晶体管201、202、203和204导通，并且晶体管105和106同样导通。对晶体管101和102选择相对小的宽长比(W/L)(1μm/20μm)，因而当晶体管101和102导通时，电压V_st远小于阈值电压。此后，当电流流过NMOS晶体管201、202、203和204时，NMOS晶体管103和104关断，对电路的正常工作没有影响。以这种方式，在上电时电路以克服偏压退化的方式成功地启动。

图3是根据本发明的偏流发生电路的第三实施例的电路图。与上述的第二实施例类似，第三实施例的偏流发生电路包括启动电路100A、PTAT电流发生器200A、偏压发生器300A、IPTAT电流发生器400A以及加法电路500A。

在第三实施例中，启动电路100A、PTAT电流发生器200A、偏压发生器300A、IPTAT电流发生器400A以及加法电路500A基本上与图1和2的第一实施例和第二实施例的那些等效电路相同。然而，在加法电路100A中，取代第十七和第十八NMOS晶体管103、104，而使用PMOS晶体管103A、104A。在PTAT电流发生器200A中，NPN型双极结晶体管210A、209A串联位于第一参考电压VDD和PMOS共射-共基电流反射镜之间。在第二偏压发生器300A中，采用NPN型双极结晶体管306A，PMOS晶体管303A、304A、305A和NMOS晶体管301A、302A。在第一偏压发生器320A中，使用PMOS晶体管309A、310A和NMOS晶体管307A、308A、311A、312A、和313A。在IPTAT电流发生器400A中，使用PMOS晶体管403A、404A、405A和406A，以及NMOS晶体管401A、402A。在加法电路500A中，第一加法电路电流反射镜520A包括NMOS晶体管508A、509A，第二加法电路电流反射镜530A包括NMOS晶体管510A，并且第三加法电路电流反射镜540A包括PMOS晶体管511A、512A。

以这种方式，类似于上述的第一和第二实施例，本发明的第三实施例产生偏流I_bias，该偏流I_bias是第一子电流I₁和第二子电流I₂以减小或者消除温度和过程变化影响的方式进行的组合，其中第一子电流I₁与增加的温度成正比，第二子电流I₂与增加的温度成反比。

尽管本发明已经参考其优选实施例特定示出并且描述，但本领域技术人员应知道，不脱离所附权利要求限定的本发明的精神和范围，这里可进行各种形式和细节上的改变。

Claims (46)

1、一种偏流发生器，包括：

与绝对温度成正比(PTAT)的电流发生器，包括专用有源电路元件，其产生与工作温度成正比的第一电流；

与绝对温度成反比(IPTAT)的电流发生器，包括专用有源电路元件，其产生与工作温度成反比的第二电流；以及

加法电路，将第一和第二电流相加以产生偏流。

2、权利要求1的偏流发生器，其中基本与工作温度无关地产生偏流。

3、权利要求1的偏流发生器，其中PTAT电流发生器包括：

PMOS共射-共基电流反射镜，其包括：

串连在第一参考电压和第一节点之间的第一PMOS晶体管和第二PMOS晶体管，第一PMOS晶体管的栅极耦合到第一节点并且第二PMOS晶体管的栅极耦合到第一偏压；

串连在第一参考电压和第二节点之间的第三PMOS晶体管和第四PMOS晶体管，第三PMOS晶体管的栅极耦合到第一节点并且第四PMOS晶体管的栅极耦合到第一偏压；

NMOS共射-共基电流反射镜，其包括：

串连在第一节点和第三节点之间的第一NMOS晶体管和第二NMOS晶体管，第一NMOS晶体管的栅极耦合到第二偏压并且第二NMOS晶体管的栅极耦合到第二节点；以及

串连在第二节点和第四节点之间的第三NMOS晶体管和第四NMOS晶体管，第三NMOS晶体管的栅极耦合到第二偏压并且第四NMOS晶体管的栅极耦合到第二节点；

串连在第三节点和第二参考电压之间的第一二极管；以及

串连在第四节点和第二参考电压之间的第二二极管。

4、权利要求3的偏流发生器，其中第一参考电压包括电源电压并且第二参考电压包括地电压。

5、权利要求3的偏流发生器，其中第一二极管包括PNP型双极结晶体管，其发射极连接到第三节点并且其基极和集电极连接到第二参考电压，并且其中第二二极管包括PNP型双极结晶体管，其发射极连接到第四节点并且其基极和集电极连接到第二参考电压。

6、权利要求3的偏流发生器，其中第一偏压是处于足够使第二和第四PMOS晶体管饱和的电压电平，并且其中第二偏压是处于足够使第一和第三NMOS晶体管饱和的电压电平。

7、权利要求3的偏流发生器，其中IPTAT电流发生器包括：

串连在第一参考电压和第五节点之间的第五PMOS晶体管和第六PMOS晶体管，第五PMOS晶体管的栅极耦合到第一节点并且第六PMOS晶体管的栅极耦合到第一偏压；以及

串连在第五节点和第二参考电压之间的第五NMOS晶体管和第六NMOS晶体管，第五和第六NMOS晶体管每个都被配置成二极管结构；

连接在第一参考电压和第六节点之间的第七PMOS晶体管，第七PMOS晶体管的栅极耦合到第六节点；以及

串连在第六节点和第二参考电压之间的第七NMOS晶体管和第八NMOS晶体管，第七NMOS晶体管的栅极耦合到第二节点，并且第八NMOS晶体管的栅极耦合到第五节点。

8、权利要求7的偏流发生器，其中加法电路包括：

串连在第一参考电压和第七节点之间的第八PMOS晶体管和第九PMOS晶体管，第八PMOS晶体管的栅极耦合到第一节点并且第九PMOS晶体管的栅极耦合到第一偏压；

连接在第一参考电压和第七节点之间的第十PMOS晶体管，第十PMOS晶体管的栅极耦合到第六节点；

连接在第七节点和第二参考电压之间的第九NMOS晶体管，第九NMOS晶体管的栅极耦合到第七节点；以及

连接在偏置节点和第二参考电压之间的第十NMOS晶体管，第十NMOS晶体管的栅极耦合到第七节点，在该偏置节点上汲取偏流。

9、权利要求3的偏流发生器，还包括偏压发生器，该偏压发生器包括产生第一偏压的第一偏压发生器以及产生第二偏压的第二偏压发生器，

第一偏压发生器包括：

串连在第一参考电压和第二参考电压之间的第十一PMOS晶体管和第十一NMOS晶体管，第十一PMOS晶体管的栅极耦合到第一节点，第十一NMOS晶体管的栅极耦合到第十一PMOS晶体管和第十一NMOS晶体管之间的结点上；

串连在第一参考电压和第二参考电压之间的第十二PMOS晶体管和第十二NMOS晶体管，第十二PMOS晶体管的栅极耦合到第十二PMOS晶体管和第十二NMOS晶体管之间的结点上，第十二NMOS晶体管的栅极耦合到第十一NMOS晶体管的栅极上；以及

串连在第一参考电压和第二参考电压之间的第十三PMOS晶体管、第十四PMOS晶体管和第十三NMOS晶体管，第十三PMOS晶体管的栅极耦合到第十二PMOS晶体管的栅极，第十四PMOS晶体管的栅极耦合到第十四PMOS晶体管和第十三NMOS晶体管之间的结点上，第十三NMOS晶体管的栅极耦合到第十二NMOS晶体管的栅极，其中第十四PMOS晶体管和第十三NMOS晶体管的结点提供第一偏压；并且

第二偏压发生器包括：

串连在第一参考电压和第八节点之间的第十五PMOS晶体管和第十五NMOS晶体管，第十五PMOS晶体管的栅极耦合到第一节点，第十五NMOS晶体管的栅极耦合到第十五PMOS晶体管和第十五NMOS晶体管之间的结点上；

串连在第一参考电压和第八节点之间的第十六PMOS晶体管、第十四NMOS晶体管以及第十六NMOS晶体管，第十六PMOS晶体管的栅极耦合到第一节点，第十四NMOS晶体管的栅极耦合到第十六PMOS晶体管和第十四NMOS晶体管之间的结点上，第十六NMOS晶体管的栅极耦合到第十五NMOS晶体管的栅极；以及

串连在第八节点和第二参考电压之间的第三二极管，其中第十六PMOS晶体管和第十四NMOS晶体管的结点提供第二偏压。

10、权利要求9的偏流发生器，其中第三二极管包括PNP型双极结晶体管，其发射极连接到第八节点并且其基极和集电极连接到第二参考电压。

11、权利要求3的偏流发生器，还包括启动电路，该启动电路确保了在PTAT电流发生器和IPTAT电路流发生器中的晶体管初始化超出退化的偏压。

12、权利要求11的偏流发生器，其中启动电路包括：

串连在第一参考电压和第二参考电压之间的第十七PMOS晶体管、第十八PMOS晶体管、第十九NMOS晶体管和第二十NMOS晶体管，第十七和第十八PMOS晶体管的栅极每个都耦合到第二参考电压，第十九NMOS晶体管耦合到第二偏压并且第二十NMOS晶体管的栅极耦合到第二节点；

串连在第一节点和第二参考电压之间的第十七NMOS晶体管；以及

串连在第一偏压和第二参考电压之间的第十八NMOS晶体管。

13、权利要求1的偏流发生器，其中加法电路包括：

响应由PTAT产生的第一电流而产生第一镜像电流的第一电流反射镜；

响应由PTAT产生的第二电流而产生第二镜像电流的第二电流反射镜；以及

依据第一镜像电流和第二镜像电流之和而产生偏流的第三电流反射镜。

14、权利要求1的偏流发生器，其中第一电流还作为沿第一电流路径的至少一个晶体管的第一宽长比相对于沿第二电流路径的至少一个晶体管的第二宽长比的函数而产生，第二电流路径和第一电流路径是在电流镜像结构中，在第一和第二电流路径中对应晶体管的第一和第二宽长比是不同的。

15、权利要求14的偏流发生器，其中第二电流还按照PTAT电流发生器中产生的电压的函数而产生，其由IPTAT电流发生器中的有源电路元件进行分压从而产生第二电流。

16、权利要求1的偏流发生器，其中PTAT电流发生器包括：

包括多个晶体管的第一电流路径；以及

包括多个晶体管的第二电流路径，第二电流路径的多个晶体管中的至少一个对应于第一电流路径的多个晶体管之一，第一和第二电流路径中至少一对对应的晶体管具有不同的宽长比，其中第一电流响应第一和第二电流路径的对应晶体管的不同宽长比而产生。

17、权利要求16的偏流发生器，其中IPTAT电流发生器具有包括多个晶体管的第三电流路径，其中第二电流还按照PTAT电流发生器中产生的电压的函数而产生，其由第三电流路径中的晶体管分压而产生第二电流。

18、权利要求1的偏流发生器，其中PTAT电流发生器包括：

串连在第一参考电压和第三节点之间的第一二极管；

串连在第一参考电压和第四节点之间的第二二极管；

PMOS共射-共基电流反射镜，其包括：

串连在第三节点和第一节点之间的第一PMOS晶体管和第二PMOS晶体管，以及

串连在第四节点和第二节点之间的第三PMOS晶体管和第四PMOS晶体管，第一和第三PMOS晶体管的栅极耦合到第二节点，并且第二和第四PMOS晶体管的栅极耦合到第一偏压；以及

NMOS共射-共基电流反射镜，其包括：

串连在第一节点和第二参考电压之间的第一NMOS晶体管和第二NMOS晶体管，以及

串连在第二节点和第二参考电压之间的第三NMOS晶体管和第四NMOS晶体管，第一和第三NMOS晶体管的栅极耦合到第二偏压，并且第二和第四NMOS晶体管的栅极耦合到第一节点。

19、权利要求18的偏流发生器，其中第一参考电压包括电源电压并且其中第二参考电压包括地电压。

20、权利要求18的偏流发生器，其中第一二极管包括NPN型双极结晶体管，其发射极连接到第三节点并且其基极和集电极连接到第一参考电压，并且其中第二二极管包括NPN型双极结晶体管，其发射极连接到第四节点并且其基极和集电极连接到第一参考电压。

21、权利要求18的偏流发生器，其中第一偏压为足够使第二和第四PMOS晶体管饱和的电压电平，并且其中第二偏压为足够使第一和第三NMOS晶体管饱和的电压电平。

22、权利要求18的偏流发生器，其中IPTAT电流发生器包括：

串连在第一参考电压和第五节点之间的第五PMOS晶体管和第六PMOS晶体管，第五和第六PMOS晶体管每个都被配置成二极管结构；

串连在第五节点和第二参考电压之间的第五NMOS晶体管和第六NMOS晶体管，第五NMOS晶体管的栅极耦合到第二偏压并且第六NMOS晶体管的栅极耦合到第一节点；

串连在第一参考电压和第六节点之间的第七PMOS晶体管和第八PMOS晶体管，第七PMOS晶体管的栅极耦合到第五节点，并且第八PMOS晶体管的栅极耦合到第二节点；以及

连接在第六节点和第二参考电压之间的第七NMOS晶体管，第七NMOS晶体管的栅极耦合到第六节点。

23、权利要求22的偏流发生器，其中所述加法电路包括：

串连在第七节点和第二参考电压之间的第八NMOS晶体管和第九NMOS晶体管，第八NMOS晶体管的栅极耦合到第二偏压并且第九NMOS晶体管的栅极耦合到第一节点；

连接在第七节点和第二参考电压之间的第十NMOS晶体管，第十NMOS晶体管的栅极耦合到第六节点；

连接在第一参考电压和第七节点之间的第九PMOS晶体管，第九PMOS晶体管的栅极耦合到第七节点；以及

连接在第一参考电压和偏置节点之间的第十PMOS晶体管，第十NMOS晶体管的栅极耦合到第七节点，在该偏置节点处汲取偏流。

24、一种偏流发生器，包括：

与绝对温度成正比(PTAT)的电流发生器，其产生与工作温度成正比的第一电流，其包括：包括多个晶体管的第一电流路径；以及包括多个晶体管的第二电流路径，第二电流路径的多个晶体管中的至少一个对应于第一电流路径的多个晶体管中的一个，第一和第二电流路径的至少一对对应的晶体管具有不同的宽长比，其中响应第一和第二电流路径的对应的晶体管的不同宽长比而产生第一电流；

与绝对温度成反比(IPTAT)的电流发生器，其产生与工作温度成反比的第二电流，其包括：包括多个晶体管的第三电流路径，其中第二电流按照PTAT电流发生器中产生的电压的函数而产生，其由第三电流路径中的晶体管分压而产生第二电流；以及将第一和第二电流相加以产生偏流的加法电路。

25、权利要求24的偏流发生器，其中PTAT电流发生器包括专用有源电路元件。

26、权利要求24的偏流发生器，其中IPTAT电流发生器包括专用有源电路元件。

27、权利要求24的偏流发生器，其中基本与工作温度无关地产生偏流。

28、权利要求24的偏流发生器，其中PTAT电流发生器包括：

PMOS共射-共基电流反射镜，其包括：

串连在第一参考电压和第一节点之间的第一PMOS晶体管和第二PMOS晶体管，第一PMOS晶体管的栅极耦合到第一节点并且第二PMOS晶体管的栅极耦合到第一偏压；以及

串连在第一参考电压和第二节点之间的第三PMOS晶体管和第四PMOS晶体管，第三PMOS晶体管的栅极耦合到第一节点并且第四PMOS晶体管的栅极耦合到第一偏压；

NMOS共射-共基电流反射镜，其包括：

串连在第一节点和第三节点之间的第一NMOS晶体管和第二NMOS晶体管，第一NMOS晶体管的栅极耦合到第二偏压并且第二NMOS晶体管的栅极耦合到第二节点；以及

串连在第二节点和第四节点之间的第三NMOS晶体管和第四NMOS晶体管，第三NMOS晶体管的栅极耦合到第二偏压并且第四NMOS晶体管的栅极耦合到第二节点；

串连在第三节点和第二参考电压之间的第一二极管；以及

串连在第四节点和第二参考电压之间的第二二极管。

29、权利要求28的偏流发生器，其中第一参考电压包括电源电压并且第二参考电压包括地电压。

30、权利要求28的偏流发生器，其中第一二极管包括PNP型双极结晶体管，其发射极连接到第三节点并且其基极和集电极连接到第二参考电压，并且其中第二二极管包括PNP型双极结晶体管，其发射极连接到第四节点并且其基极和集电极连接到第二参考电压。

31、权利要求28的偏流发生器，其中第一偏压是足够使第二和第四PMOS晶体管饱和的电压电平，并且第二偏压是足够使第一和第三NMOS晶体管饱和的电压电平。

32、权利要求28的偏流发生器，其中IPTAT电流发生器包括：

串连在第一参考电压和第五节点之间的第五PMOS晶体管和第六PMOS晶体管，第五PMOS晶体管的栅极耦合到第一节点并且第六PMOS晶体管的栅极耦合到第一偏压；以及

串连在第五节点和第二参考电压之间的第五NMOS晶体管和第六NMOS晶体管，第五和第六NMOS晶体管每个都被配置成二极管结构；

连接在第一参考电压和第六节点之间的第七PMOS晶体管，第七PMOS晶体管的栅极耦合到第六节点；以及

串连在第六节点和第二参考电压之间的第七NMOS晶体管和第八NMOS晶体管，第七NMOS晶体管的栅极耦合到第二节点，并且第八NMOS晶体管的栅极耦合到第五节点。

33、权利要求32的偏流发生器，其中加法电路包括：

串连在第一参考电压和第七节点之间的第八PMOS晶体管和第九PMOS晶体管，第八PMOS晶体管的栅极耦合到第一节点并且第九PMOS晶体管的栅极耦合到第一偏压；以及

连接在第一参考电压和第七节点之间的第十PMOS晶体管，第十PMOS晶体管的栅极耦合到第六节点；

连接在第七节点和第二参考电压之间的第九NMOS晶体管，第九NMOS晶体管的栅极耦合到第七节点；以及

连接在偏置节点和第二参考电压之间的第十NMOS晶体管，第十NMOS晶体管的栅极耦合到第七节点，在该偏置节点上汲取偏流。

34、权利要求28的偏流发生器，还包括偏压发生器，该偏压发生器包括产生第一偏压的第一偏压发生器以及产生第二偏压的第二偏压发生器，

第一偏压发生器包括：

串连在第一参考电压和第二参考电压之间的第十一PMOS晶体管和第十一NMOS晶体管，第十一PMOS晶体管的栅极耦合到第一节点，第十一NMOS晶体管的栅极耦合到第十一PMOS晶体管和第十一NMOS晶体管之间的结点上；

串连在第一参考电压和第二参考电压之间的第十二PMOS晶体管和第十二NMOS晶体管，第十二PMOS晶体管的栅极耦合到第十二PMOS晶体管和第十二NMOS晶体管之间的结点上，第十二NMOS晶体管的栅极耦合到第十一NMOS晶体管的栅极；以及

串连在第一参考电压和第二参考电压之间的第十三PMOS晶体管、第十四PMOS晶体管和第十三NMOS晶体管，第十三PMOS晶体管的栅极耦合到第十二PMOS晶体管的栅极，第十四PMOS晶体管的栅极耦合到第十四PMOS晶体管和第十三NMOS晶体管之间的结点上，第十三NMOS晶体管的栅极耦合到第十二NMOS晶体管的栅极，其中第十四PMOS晶体管和第十三NMOS晶体管的结点提供第一偏压；并且

第二偏压发生器包括：

串连在第一参考电压和第八节点之间的第十五PMOS晶体管和第十五NMOS晶体管，第十五PMOS晶体管的栅极耦合到第一节点，第十五NMOS晶体管的栅极耦合到第十五PMOS晶体管和第十五NMOS晶体管之间的结点上；

串连在第一参考电压和第八节点之间的第十六PMOS晶体管、第十四NMOS晶体管以及第十六NMOS晶体管，第十六PMOS晶体管的栅极耦合到第一节点，第十四NMOS晶体管的栅极耦合到第十六PMOS晶体管和第十四NMOS晶体管之间的结点上，第十六NMOS晶体管的栅极耦合到第十五NMOS晶体管的栅极；以及

串连在第八节点和第二参考电压之间的第三二极管，其中第十六PMOS晶体管和第十四NMOS晶体管的结点提供第二偏压。

35、权利要求34的偏流发生器，其中第三二极管包括PNP型双极结晶体管，其发射极连接到第八节点并且其基极和集电极连接到第二参考电压。

36、权利要求28的偏流发生器，还包括启动电路，该启动电路确保了PTAT电流发生器和IPTAT电路流发生器中的晶体管初始化超出退化的偏压。

37、权利要求24的偏流发生器，其中启动电路包括：

串连在第一参考电压和第二参考电压之间的第十七PMOS晶体管、第十八PMOS晶体管、第十九NMOS晶体管和第二十NMOS晶体管，第十七和第十八PMOS晶体管的栅极的每个都耦合到第二参考电压，第十九NMOS晶体管的栅极耦合到第二偏压并且第二十NMOS晶体管的栅极耦合到第二节点；

串连在第一节点和第二参考电压之间的第十七NMOS晶体管；以及

串连在第一偏压和第二参考电压之间的第十八NMOS晶体管。

38、权利要求24的偏流发生器，其中加法电路包括：

响应由PTAT产生的第一电流而产生第一镜像电流的第一电流反射镜；

响应由PTAT产生的第二电流而产生第二镜像电流的第二电流反射镜；以及

依据第一镜像电流和第二镜像电流之和而产生偏流的第三电流反射镜。

39、权利要求24的偏流发生器，其中PTAT电流发生器包括：

包括多个晶体管的第一电流路径；以及

包括多个晶体管的第二电流路径，第二电流路径的多个晶体管中的至少一个对应于第一电流路径的多个晶体管中的一个，第一和第二电流路径中的至少一对对应的晶体管具有不同的宽长比，其中第一电流向应第一和第二电流路径的对应的晶体管的不同宽长比而产生。

40、权利要求39的偏流发生器，其中IPTAT电流发生器具有包括多个晶体管的第三电流路径，其中第二电流按照PTAT电流发生器中产生的电压的函数而产生，其由IPTAT电流发生器中的有源电路元件分压而产生第二电流。

41、权利要求24的偏流发生器，其中PTAT电流发生器包括：

串连在第一参考电压和第三节点之间的第一二极管；

串连在第一参考电压和第四节点之间的第二二极管；

PMOS共射-共基电流反射镜，其包括：

串连在第三节点和第一节点之间的第一PMOS晶体管和第二PMOS晶体管，以及

串连在第四节点和第二节点之间的第三PMOS晶体管和第四PMOS晶体管，第一和第三PMOS晶体管的栅极耦合到第二节点，并且第二和第四PMOS晶体管的栅极耦合到第一偏压；以及

NMOS共射-共基电流反射镜，其包括：

串连在第一节点和第二参考电压之间的第一NMOS晶体管和第二NMOS晶体管，以及

串连在第二节点和第二参考电压之间的第三NMOS晶体管和第四NMOS晶体管，第一和第三NMOS晶体管的栅极耦合到第二偏压，并且第二和第四NMOS晶体管的栅极耦合到第一节点。

42、权利要求41的偏流发生器，其中第一参考电压包括电源电压并且其中第二参考电压包括地电压。

43、权利要求41的偏流发生器，其中第一二极管包括NPN型双极结晶体管，其发射极连接到第三节点并且其基极和集电极连接到第一参考电压，并且其中第二二极管包括NPN型双极结晶体管，其发射极连接到第四节点并且其基极和集电极连接到第一参考电压。

44、权利要求41的偏流发生器，其中第一偏压为足够使第二和第四PMOS晶体管饱和的电压电平，并且其中第二偏压为足够使第一和第三NMOS晶体管饱和的电压电平。

45、权利要求41的偏流发生器，其中IPTAT电流发生器包括：

串连在第一参考电压和第五节点之间的第五PMOS晶体管和第六PMOS晶体管，第五和第六PMOS晶体管每个都被配置成二极管结构；以及

串连在第五节点和第二参考电压之间的第五NMOS晶体管和第六NMOS晶体管，第五NMOS晶体管的栅极耦合到第二偏压并且第六NMOS晶体管的栅极耦合到第一节点；

串连在第一参考电压和第六节点之间的第七PMOS晶体管和第八PMOS晶体管，第七PMOS晶体管的栅极耦合到第五节点，并且第八PMOS晶体管的栅极耦合到第二节点；以及

连接在第六节点和第二参考电压之间的第七NMOS晶体管，第七NMOS晶体管的栅极耦合到第六节点。

46、权利要求45的偏流发生器，其中加法电路包括：

串连在第七节点和第二参考电压之间的第八NMOS晶体管和第九NMOS晶体管，第八NMOS晶体管的栅极耦合到第二偏压并且第九NMOS晶体管的栅极耦合到第一节点；

连接在第七节点和第二参考电压之间的第十NMOS晶体管，第十NMOS晶体管的栅极耦合到第六节点；以及

连接在第一参考电压和第七节点之间的第九PMOS晶体管，第九PMOS晶体管的栅极耦合到第七节点；以及

连接在第一参考电压和偏置节点之间的第十PMOS晶体管，第十NMOS晶体管的栅极耦合到第七节点，在该偏置节点处汲取偏流。

Images