CN101995901B

CN101995901B - 电流基准电路

Info

Publication number: CN101995901B
Application number: CN201010260607.5A
Authority: CN
Inventors: 金亨来
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2009-08-19
Filing date: 2010-08-19
Publication date: 2015-02-11
Anticipated expiration: 2030-08-19
Also published as: JP2011044142A; KR20110019064A; US20110043185A1; JP5788649B2; US8358119B2; KR101645449B1; CN101995901A

Abstract

一种电流基准电路包括与绝对温度成比例(PTAT)电流产生器、带隙基准电路、和电流复制电路。该PTAT电路产生器产生PTAT电流。该带隙基准电路基于该PTAT电流产生基准电压，并通过从该PTAT电流中消去第一电流来产生第二电流。第一电流具有零温度系数，而第二电流具有正温度系数。该电流复制电路基于该PTAT电流和第二电流复制第一电流。

Description

电流基准电路

技术领域

示例实施例涉及电流基准电路，而且更具体地，涉及呈现有利的温度依赖性和电压依赖性特性的电流基准电路。

背景技术

通常包含在集成电路的模拟电路当中的偏压电路负责设置模拟电路的工作基准。例如，充当恒流源的电流基准电路用于设置运算放大器的工作特性，例如直流(DC)工作特性和交流(AC)工作特性。

常规电流基准电路基本上受温度、电压(例如，电源电压)和制造过程变量的改变的影响。同样地，常规电流基准电路中采用额外的电路减少诸如温度依赖性和电压依赖性的影响。该额外的电路可以增加电流基准电路的尺寸和功耗。

发明内容

根据一些示例实施例，一种电流基准电路包括与绝对温度成比例(PTAT)电流产生器、带隙基准电路、和电流复制电路。该PTAT产生器产生PTAT电流。该带隙基准电路基于该PTAT电流产生基准电压，并通过从该PTAT电流中消去第一电流来产生第二电流。第一电流具有零温度系数，而第二电流具有正温度系数。该电流复制电路基于该PTAT电流和第二电流复制第一电流。

一些实施例中，该电流基准电路可以进一步包括启动电路，其启动该PTAT电流产生器、该带隙基准电路、和该电流复制电路。

附图说明

通过结合附图和以下的详细描述，将更清楚地理解说明性的、非限制性的示例实施例。

图1是示出根据一些示例实施例的电流基准电路的框图；

图2是示出根据示例实施例的电流基准电路的电路图；

图3A是示出包含在图2的电流基准电路中的带隙基准电路的等效电路的电路图；

图3B是示出传统带隙基准电路的等效电路的电路图；

图3C是用于描述带隙基准电路的操作的图；

图4是示出与绝对温度成比例(PTAT)电流的配置的曲线图；

图5是示出根据另一示例实施例的电流基准电路的电路图；

图6是示出根据另一示例实施例的电流基准电路的电路图；

图7是示出根据另一示例实施例的电流基准电路的电路图；

图8是示出根据另外的示例实施例的电流基准电路的框图；

图9是示出根据示例实施例的电流基准电路的电路图；

图10A是示出图2的电流基准电路的输出电流的变化的曲线图；

图10B是示出图6的电流基准电路的输出电流的变化的曲线图；以及

图11是示出图2的电流基准电路的输出电流的变化和图6的电流基准电路的输出电流的变化的曲线图。

具体实施方式

将参照其中示出实施例的附图更全面地描述各种示例实施例。然而，本发明概念可以以许多不同的形式实现，而不应当被解读为限于这里阐述的实施例。相反，提供这些实施例是为了使得本公开彻底和完整，并向本领域技术人员全面传达本发明概念的范围。本申请全文中类似的引用数字指代类似的元素。

不难理解，虽然这里可以使用术语第一、第二等来描述各种元素，这些元素不应当为这些术语所限制。这些术语是用于将一个元素与另一个元素区分开。例如，可以将第一元素称为第二元素，以及，类似地，将第二元素称为第一元素，而不背离本发明构思的范围。

不难理解，当元素被称为“连接到”或“耦接到”其他元素时，其可以直接连接到或耦接到其他元素，或者可以存在居间元素。相反，当元素被称为“直接连接到”或“直接耦接到”其他元素时，不存在中间元素。应当以类似的方式解释用于描述元素之间的关系的其他单词(例如，“在…之间”与“直接在…之间”，“邻近”与“直接邻近”等)。

这里使用的术语是用于描述具体实施例的目的，并非意在限制本发明概念。如这里所使用的，单数形式“一”、“一个”、和“该”意在同样包含复数形式，除非上下文清楚地另有指明。此外不难理解，术语“包括”和/或“包含”当在这里使用时，指定所述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除存在或附加一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群体。

除非另外限定，这里使用的全部术语(包括技术和科学术语)具有与本领域普通技术人员通常理解的相同的含义。此外不难理解，诸如在常用词典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应当在理性化或过度形式性的意义上解读，除非这里明确地这样说明。

图1是示出根据一些示例实施例的电流基准电路100的框图。

参照图1，电流基准电路100包括与绝对温度成比例(PTAT)电流产生器110、带隙基准电路130、和电流复制电路150。

PTAT电流产生器110产生与绝对温度成比例(PTAT)电流IPTAT。带隙基准电路130基于PTAT电流IPTAT产生基准电压，并通过从PTAT电流IPTAT中消去第一电流IZTC来产生第二电流IPTC。第一电流IZTC具有零温度系数(ZTC)，而第二电流IPTC具有正温度系数(PTC)。电流复制电路150基于PTAT电流IPTAT和第二电流IPTC复制第一电流IZTC。电流复制电路150可以通过从PTAT电流IPTAT中减去第二电流IPTC来复制第一电流IZTC。

如稍后将描述的，带隙基准电路130和电流复制电路150中的每一个可以以电流镜结构连接到PTAT电流产生器110以复制PTAT电流IPTAT。电流复制电路150可以以电流镜结构连接到带隙基准电路130以复制第二电流IPTC。例如，包含在PTAT电流产生器110中的第一金属氧化物半导体(MOS)晶体管可以以电流镜(即，镜像连接)的形式连接到包含在带隙基准电路130中的第二MOS晶体管。包含在PTAT电流产生器110中的第一MOS晶体管可以以电流镜的形式连接到包含在电流复制电路150中的第三MOS晶体管。此外，包含在带隙基准电路130中的第二MOS晶体管可以以电流镜的形式连接到包含在电流复制电路150中的第三MOS晶体管。

图2是示出根据示例实施例的电流基准电路100a的电路图。

参照图2，电流基准电路100a包括PTAT电流产生器110a、带隙基准电路130a、和电流复制电路150a。

该实施例的特定示例中，PTAT电流产生器110a包括第一p型金属氧化物半导体(PMOS)晶体管MP1、第二PMOS晶体管MP2、第一n型金属氧化物半导体(NMOS)晶体管MN1、第二NMOS晶体管MN2、和第一电阻器R1。第一PMOS晶体管MP1具有连接到电源电压VDD的第一电极(例如，源极)、连接到第一节点N1的栅极、以及第二电极(例如，漏极)。第一PMOS晶体管MP1的第二电极和栅极共同连接到第一节点N1。第二PMOS晶体管MP2具有连接到电源电压VDD的第一电极(例如，源极)、连接到第一节点N1的栅极、以及第二电极(例如，漏极)。第一NMOS晶体管MN1具有连接到第一PMOS晶体管MP1的第二电极(即，第一节点N1)的第一电极(例如，漏极)、连接到第二节点N2的栅极、以及第二电极(例如，源极)。第二NMOS晶体管MN2具有连接到第二PMOS晶体管MP2的第二端的第一电极(例如，漏极)、连接到第二节点N2的栅极、以及连接到地电压的第二电极(例如，源极)。第二NMOS晶体管MN2的第一电极和栅极共同连接到第二节点N2。第一电阻器R1连接在第一NMOS晶体管MN1的第二电极与地电压之间。由于第一和第二PMOS晶体管MP1和MP2形成电流镜结构，而且第一和第二NMOS晶体管MN1和MN2形成另一个电流镜结构，PTAT电流IPTAT分别流过两个电流路径。换句话说，PTAT电流IPTAT流过第二NMOS晶体管MN2，而且PTAT电流IPTAT还流过第一NMOS晶体管MN1和第一电阻器R1。

该特定示例的带隙基准电路130a包括第三PMOS晶体管MP3、第三NMOS晶体管MN3、第二电阻器R2、和第三电阻器R3。

第三PMOS晶体管MP3以电流镜的形式连接到第一PMOS晶体管MP1。第三PMOS晶体管MP3具有连接到电源电压VDD的第一电极(例如，源极)、连接到第一节点N1的栅极、以及连接到第三节点N3的第二电极(例如，漏极)。第二电阻器R2连接在第三节点N3与地电压之间。第三电阻器R3具有连接到第三节点N3的第一电极。第三NMOS晶体管MN3具有连接到第三电阻器R3的第二电极的第一电极(例如，漏极)、连接到地电压的第二电极(例如，源极)、以及栅极。第三NMOS晶体管MN3的第一电极和栅极共同连接到第三电阻器R3的第二电极。PTAT电流IPTAT流过连接在第三PMOS晶体管MP3的第二电极与第三节点N3之间的支路。由于第一PMOS晶体管MP1和第三PMOS晶体管MP3形成电流镜结构，所以PTAT电流IPTAT流过第三PMOS晶体管MP3，其在第三节点N3处被划分为第一电流IZTC和第二电流IPTC。换句话说，第一电流IZTC流过第二电阻器R2，而第二电流IPTC流过第三电阻器R3。

该特定示例的电流复制电路150a包括第四PMOS晶体管MP4、第四NMOS晶体管MN4、第五NMOS晶体管MN5、和第六NMOS晶体管MN6。

第四PMOS晶体管MP4以电流镜的形式连接到第一PMOS晶体管MP1。第四PMOS晶体管MP4具有连接到电源电压VDD的第一电极(例如，源极)、连接到第一节点N1的栅极、以及连接到第四节点N4的第二电极(例如，漏极)。第四NMOS晶体管MN4具有连接到第四节点N4的第一电极(例如，漏极)、连接到第三NMOS晶体管MN3的栅极的栅极、以及连接到地电压的第二电极(例如，源极)。第五NMOS晶体管MN5具有连接到第四节点N4的第一电极(例如，漏极)、连接到地电压的第二电极(例如，源极)、以及栅极。第五NMOS晶体管MN5的第一电极和栅极共同连接到第四节点N4。第六NMOS晶体管MN6具有第一电极(例如，漏极)、连接到第五NMOS晶体管MN5的栅极的栅极、以及连接到地电压的第二电极(例如，源极)。由于第一PMOS晶体管MP1和第四PMOS晶体管MP4形成电流镜结构，PTAT电流IPTAT流过第四PMOS晶体管MP4，其在第四节点N4处被划分为第一电流IZTC和第二电流IPTC。由于第三NMOS晶体管和第四NMOS晶体管MN4形成另一个电流镜结构，第二电流IPTC流过第四NMOS晶体管MN4，于是第一电流IZTC流过第五NMOS晶体管MN5。第一电流IZTC从第四节点N4流向第五NMOS晶体管MN5的第一电极。与第一电流IZTC基本上相同的输出电流IOUT流过第六NMOS晶体管MN6。

图3A是示出包含在图2的电流基准电路100a中的带隙基准电路130a的等效电路的电路图。图3B是示出传统带隙基准电路的等效电路的电路图。图3C是用于描述带隙基准电路的操作的图。图4是示出PTAT电流的配置的曲线图。参照图4，PTAT电流IPTAT包括具有零温度系数(ZTC)的第一电流IZTC和具有正温度系数(PTC)的第二电流IPTC。

以下，将参照图1至图4描述根据示例实施例的电流基准电路100a的操作。

如果假定可以忽略MOS晶体管中的空间电荷区域中产生的电流的量，MOS晶体管的沟道长度充分长，可以忽略MOS晶体管的表面状态的密度、以及MOS晶体管的表面势能的改变，而且MOS晶体管的漏极到源极电压的电平充分高于热电压的电平，则在弱反转区域中n沟道MOS晶体管的电流-电压(I-V)特性可以类似于双极结晶体管的I-V特性。例如，n沟道MOS晶体管的I-V特性可以由等式1表示。

等式1

ID＝ID0×S×e^{q(VGS-Vth)/nkT}

等式1中，ID0表示起始电流(例如，常量)，S表示MOS晶体管的有效宽度和有效沟道长度的比，q表示单次充电的电荷量，k表示玻尔兹曼常数，T表示绝对温度，VGS表示MOS晶体管的栅极到源极电压，而Vth表示MOS晶体管的阈电压。等式1中，可以将(ID0×S)替换为IS，其表示饱和电流。

根据等式1，MOS晶体管的栅极到源极电压VGS可以由等式2表示，

等式2

VGS = n \times VT \times \ln \frac{ID}{S \times ID 0} + Vth

等式2中，VT表示MOS晶体管的热电压。热电压VT的值可以基本上等于kT/q的值。栅极到源极电压VGS的温度系数(即，)可以具有负值。例如，栅极到源极电压VGS的温度系数可以为大约-1,061ppm/℃。于是，在弱反转区域中栅极到源极电压VGS可以与绝对温度成比例。

图3C中，可以通过将栅极到源极电压VGS加上与热电压VT成比例的电压KVT来计算带隙基准电压VREF。图3B示出基于栅极到源极电压VGS和与热电压VT成比例的电压来产生带隙基准电压VREF的传统带隙基准电路。图3B中，以二极管的形式连接在电阻器R3与地电压之间的NMOS晶体管MN3(即，晶体管MN3的栅极与其电极之一彼此电连接)的栅极到源极电压VGS可以由等式3表示。

等式3

VGS = n \times VT \times \ln \frac{IPTAT}{S \times ID 0} + Vth

带隙基准电压VREF可以由等式4表示。

等式4

VREF＝VGS+IPTAT×R3

等式4中，R3表示电阻器R3的电阻。由图3B的传统带隙基准电路产生的带隙基准电压VREF的电平可以是硅的能带隙的电压电平，即，大约1.2V。于是，如果电源电压VDD的电平低于大约1V，则图3B的传统带隙基准电路不工作。

如图4中所示，PTAT电流IPTAT包括在关注区域内具有零温度系数(ZTC)的第一电流IZTC和具有正温度系数(PTC)的第二电流IPTC。

图3A中示出根据示例实施例的带隙基准电路。图3A的带隙基准电路可以用于增强图3B的传统带隙基准电路的工作电压的范围，而且可以对应于图2中包含的带隙基准电路130a。与图3B的传统带隙基准电路相比，图3A的带隙基准电路进一步包括产生第一电流IZTC且连接到节点N3的电流源。

图3A的带隙基准电路中，第三NMOS晶体管MN3的栅极到源极电压VGSP可以由等式5表示。

等式5

VGSP = n \times VT \times \ln \frac{IPTC}{S \times ID 0} + Vth

可以通过从PTAT电流IPTAT中减去第一电流IZTC来产生第二电流IPTC，于是可以将等式5替换为等式6。

等式6

VGSP = n \times VT \times \ln \frac{IPTAT - IZTC}{S \times ID 0} + Vth

于是，包含在图3A的带隙基准电路中的第三NMOS晶体管的栅极到源极电压VGSP的电平可以低于包含在图3B的传统带隙基准电路中的NMOS晶体管MN3的栅极到源极电压VGS的电平。

图3A的带隙基准电路的基准电压VREFP可以由等式7表示。

等式7

VREFP＝VGSP+IPTC×R3＝VGSP+(IPTAT-IZTC)×R3

于是，图3A的带隙基准电路的基准电压VREFP的电平可以低于大约1V，而且可以认为图3A的带隙基准电路是低电压带隙基准电路。

回来参照图2，电流基准电路100a包括PTAT电流产生器110a、带隙基准电路130a、和电流复制电路150a。

PTAT电流产生器110a产生与绝对温度成比例变化的PTAT电流IPTAT。如果第一NMOS晶体管MN1与第二NMOS晶体管MN2的尺寸比率为K，则PTAT电流IPTAT可以由等式8表示。

等式8

IPTAT = \frac{n \times VT}{R 1} \times \ln K

参照包含在图2的电流基准电路100a中的带隙基准电路130a，具有零温度系数(ZTC)的第一电流IZTC可以由等式9表示。

等式9

IZTC = \frac{VREFP}{R 2}

当将等式9代入等式7时，根据示例实施例的带隙基准电路130a的基准电压VREFP可以由等式10表示。

等式10

VREFP = \frac{R 2}{R 2 + R 3} (VGSP + IPTAT \times R 3)

于是，通过调整第二电阻器R2和第三电阻器R3的电阻，根据示例实施例的带隙基准电路130a可以产生具有低于图3B的传统带隙基准电路的基准电压VREF的电平的电平的基准电压VREFP。

基于等式9和等式10，具有零温度系数(ZTC)的第一电流IZTC可以由等式11表示。

等式11

IZTC = \frac{VREFP}{R 2} = \frac{1}{R 2 + R 3} (VGSP + IPTAT \times R 3)

电流复制电路150a可以用于输出第一电流IZTC。电流复制电路150a以电流镜的形式连接到带隙基准电路130a，而且通过从PTAT电流IPTAT中减去第二电流IPTC来产生第一电流IZTC。第一电流IZTC具有零温度系数(ZTC)，而第二电流IPTC具有正温度系数(PTC)。通过以电流镜的形式连接到第五NMOS晶体管MN5的第六NMOS晶体管MN6输出第一电流。

图5是示出根据另一示例实施例的电流基准电路100b的电路图。图6是示出根据另一示例实施例的电流基准电路100c的电路图。图7是示出根据另一示例实施例的电流基准电路100d的电路图。

电流基准电路100b、100c、和100d可以包括用于减少电压依赖性的多个共极串联(cascode)连接的MOS晶体管对。例如，电流基准电路100b可以包括与图2中包含的第一PMOS晶体管MP1对应的第一共极串联连接PMOS晶体管对MP1′和MP1″。PMOS晶体管MP1′和MP1″共极串联连接。

参照图5，该示例的电流基准电路100b包括PTAT电流产生器110b、带隙基准电路130b、电流复制电路150b、和输出电路160b。电流基准电路100b可以进一步包括第一偏压电路112b和第二偏压电路152b。第一偏压电路112b可以稳定地加偏压于PTAT电流产生器110b。第二偏压电路152b可以稳定地加偏压于带隙基准电路130b和电流复制电路150b。图5的电流基准电路100b的操作与图2的电流基准电路100a的操作基本上相同。

参照图6，该示例的电流基准电路100c包括PTAT电流产生器110c、带隙基准电路130c、电流复制电路150c、和输出电路160c。电流基准电路100c可以进一步包括偏压电路112c。偏压电路112c可以稳定地加偏压于PTAT电流产生器110c、带隙基准电路130c、和电流复制电路150c。于是，图6的电流基准电路100c可以具有简单的结构，因为电流基准电路100c包括用于偏压PTAT电流产生器110c、带隙基准电路130c、和电流复制电路150c的单个偏压电路112c。图6的电流基准电路100c的操作与图2的电流基准电路100a的操作基本上相同。

参照图7，该示例的电流基准电路100d包括PTAT电流产生器110d、带隙基准电路130d、电流复制电路150d、和输出电路160d。PTAT电流产生器110d、带隙基准电路130d、和电流复制电路150d可以执行自偏压操作，而不包括额外的偏压电路。例如，PTAT电流产生器110d可以利用包含在PTAT电流产生器110d中的PMOS晶体管111d和NMOS晶体管112d执行自偏压操作。带隙基准电路130d和电流复制电路150d可以利用包含在电流复制电路150d中的NMOS晶体管151d执行自偏压操作。输出电路160d可以利用包含在输出电路160d中的PMOS晶体管161d执行自偏压操作。PMOS晶体管111d和161d以及NMOS晶体管112d和151d中的每一个以二极管的形式连接。

于是，图7的电流基准电路100d可以具有简单的结构，因为电流基准电路100d不包括用于偏压PTAT电流产生器110d、带隙基准电路130d、和电流复制电路150d的额外的偏压电路，而是执行自偏压操作。图7的电流基准电路100d的操作与图2的电流基准电路100a的操作基本上相同。

根据示例实施例的图5至7的电流基准电路110b、100c、和100d可以输出具有相对低的电压依赖性的基准电流。

图8是示出根据另外的示例实施例的电流基准电路200的框图。

参照图8，电流基准电路200包括与绝对温度成比例(PTAT)电流产生器110、带隙基准电路130、电流复制电路150、和启动电路210。

PTAT电流产生器110产生PTAT电流IPTAT。带隙基准电路130基于PTAT电流IPTAT产生基准电压，并通过从PTAT电流IPTAT中消去第一电流IZTC来产生第二电流IPTC。第一电流IZTC具有零温度系数(ZTC)，而第二电流IPTC具有正温度系数(PTC)。电流复制电路150基于PTAT电流IPTAT和第二电流IPTC复制第一电流IZTC。启动电路210启动电流产生器110、带隙基准电路130、和电流复制电路150。电流复制电路150可以通过从PTAT电流IPTAT中减去第二电流IPTC来复制第一电流IZTC。

带隙基准电路130和电流复制电路150中的每一个可以以电流镜结构连接到PTAT电流产生器110以复制PTAT电流IPTAT。电流复制电路150可以以电流镜结构连接到带隙基准电路130以复制第二电流IPTC。例如，包含在PTAT电流产生器110中的第一金属氧化物半导体(MOS)晶体管可以以电流镜的形式连接到包含在带隙基准电路130中的第二MOS晶体管。包含在PTAT电流产生器110中的第一MOS晶体管可以以电流镜的形式连接到包含在电流复制电路150中的第三MOS晶体管。此外，包含在带隙基准电路130中的第二MOS晶体管可以以电流镜的形式连接到包含在电流复制电路150中的第三MOS晶体管。

图9是示出根据示例实施例的电流基准电路200a的电路图。

参照图9，该示例的电流基准电路200a包括PTAT电流产生器110a、带隙基准电路130a、电流复制电路150a、和启动电路210。

包含在图9的电流基准电路200a中的PTAT电流产生器110a、带隙基准电路130a、和电流复制电路150a的结构和操作分别与之前描述的图2的PTAT电流产生器110a、带隙基准电路130a、和电流复制电路150a的结构和操作基本上相同。

启动电路210可以包括第五PMOS晶体管MP5、第七NMOS晶体管MN7、和第八NMOS晶体管MN8。

第五PMOS晶体管MP5具有连接到电源电压VDD的第一电极(例如，源极)、连接到地电压的栅极、以及连接到第五节点N5的第二电极(例如，漏极)。第七NMOS晶体管MN7具有连接到第一节点N1的第一电极(例如，漏极)、连接到第五节点N5的栅极、以及连接到地电压的第二电极(例如，源极)。第八NMOS晶体管MN8具有连接到第五节点N5的第一电极(例如，漏极)、连接到第二节点N2的栅极、以及连接到地电压的第二电极(例如，源极)。

在电流基准电路200a的初始操作中，当电源电压充分增加时，第五PMOS晶体管MP5被导通，第五节点N5的电压和第一节点N1处的电压增加，而且PMOS晶体管MP1、MP2、MP3、和MP4被导通。于是，可以启动PTAT电流产生器110a、带隙基准电路130a、和电流复制电路150a。

图10A是示出图2的电流基准电路100a的输出电流IOUT的变化的曲线图。图10B是示出图6的电流基准电路100c的输出电流IOUT的变化的曲线图。图10A和10B示出当温度从大约-25℃改变为大约75℃时输出电流IOUT的变化。输出电流IOUT可以与第一IZTC基本上相同。

参照图10A，电流基准电路100a的输出电流IOUT的等级在大约23℃处为大约941nA。电流基准电路100a的输出电流IOUT的漂移在从大约-25℃到大约75℃的温度范围内为大约2.76nA。即，电流基准电路100a的输出电流IOUT的漂移为大约29.3ppm/℃。

参照图10B，电流基准电路100c的输出电流IOUT的等级在大约20℃处为大约991nA。电流基准电路100c的输出电流IOUT的漂移在从大约-25℃到大约75℃的温度范围内为大约3nA。即，电流基准电路100c的输出电流IOUT的漂移为大约30ppm/℃。

于是，参照图10A和10B，图2的电流基准电路100a和图6的电流基准电路100c可以产生具有相对低的温度漂移的输出电流IOUT。

图11是示出图2的电流基准电路100a的输出电流IOUT的变化和图6的电流基准电路100c的输出电流IOUT的变化的曲线图。图11示出当电源电压VDD从大约0V改变为大约1.75V时输出电流IOUT的变化。

参照图11，结果1指示图2的电流基准电路100a的输出电流IOUT的变化，而结果2指示图6的电流基准电路100c的输出电流IOUT的变化。电流基准电路100a的最小电源电压可以为大约0.7V，而电流基准电路100a的电源电压依赖性可以为大约26116ppm/V。电流基准电路100c的最小电源电压可以为大约0.85V，而电流基准电路100c的电源电压依赖性可以为大约1856ppm/V。

于是，电流基准电路100a的最小电源电压低于电流基准电路100c的最小电源电压。电流基准电路100c的电源电压依赖性低于电流基准电路100a的电源电压依赖性。

如上所述，可以在集成电路中使用根据示例实施例的电流基准电路。特别地，可以在需要恒流源的模拟集成电路中使用根据示例实施例的电流基准电路。

虽然已经详细描述了示例实施例及其优点，但是应当理解，可以在其中作出各种变更、替换和改变而不背离本发明概念的范围。

对相关申请的交叉引用

本申请要求于2009年8月19日向韩国特许厅(KIPO)提交的韩国专利申请No.2009-0076635的优先权，通过引用将其全部内容合并于此。

Claims

1.一种电流基准电路，包括：

与绝对温度成比例(PTAT)电流产生器，被配置为产生PTAT电流；

带隙基准电路，被配置为基于该PTAT电流产生基准电压，并被配置为通过从该PTAT电流中消去第一电流来产生第二电流，第一电流具有零温度系数，而第二电流具有正温度系数，其中该带隙基准电路包括产生具有零温度系数的第一电流并且连接到输出基准电压的节点的电流源；以及

电流复制电路，被配置为基于该PTAT电流和第二电流复制第一电流，从而输出具有零温度系数的第一电流。

2.如权利要求1所述的电流基准电路，其中该带隙基准电路和该电流复制电路中的每一个以电流镜结构连接到该PTAT电流产生器以复制该PTAT电流。

3.如权利要求2所述的电流基准电路，其中该电流复制电路以电流镜结构连接到该带隙基准电路以复制第二电流。

4.如权利要求1所述的电流基准电路，其中该电流复制电路通过从该PTAT电流中减去第二电流来复制第一电流。

5.如权利要求1所述的电流基准电路，其中该PTAT电流产生器包括：

第一p型金属氧化物半导体(PMOS)晶体管，具有连接到电源电压的第一电极，和共同连接到第一节点的第二电极和栅极；

第二PMOS晶体管，具有连接到电源电压的第一电极，连接到第一节点的栅极，和连接到第二节点的第二电极；

第一n型金属氧化物半导体(NMOS)晶体管，具有连接到第一节点的第一电极，和连接到第二节点的栅极；

第二NMOS晶体管，具有共同连接到第二PMOS晶体管的第二电极的第一电极和栅极，和连接到地电压的第二电极；以及

第一电阻器，连接在第一NMOS晶体管的第二电极与地电压之间。

6.如权利要求5所述的电流基准电路，其中该带隙基准电路包括：

以电流镜的形式连接到第一PMOS晶体管的第三PMOS晶体管，其具有连接到电源电压的第一电极，连接到第一节点的栅极，和连接到第三节点的第二电极；

第二电阻器，连接在第三节点与地电压之间；

第三电阻器，具有连接到第三节点的第一电极；以及

第三NMOS晶体管，具有共同连接到第三电阻器的第二电极的第一电极和栅极，和连接到地电压的第二电极。

7.如权利要求6所述的电流基准电路，其中该电流复制电路包括：

第四PMOS晶体管，以电流镜的形式连接到第一PMOS晶体管，该第四PMOS晶体管具有连接到电源电压的第一电极，连接到第一节点的栅极，和连接到第四节点的第二电极；

第四NMOS晶体管，具有连接到第四节点的第一电极，连接到第三NMOS晶体管的栅极的栅极，和连接到地电压的第二电极；

第五NMOS晶体管，具有共同连接到第四节点的第一电极和栅极，和连接到地电压的第二电极；以及

第六NMOS晶体管，具有连接到第五NMOS晶体管的栅极的栅极，和连接到地电压的第一电极。

8.如权利要求1所述的电流基准电路，其中PTAT电流产生器、该带隙基准电路、和该电流复制电路中的每一个包括多个共极串联连接的MOS晶体管对。

9.如权利要求8所述的电流基准电路，进一步包括：

第一偏压电路，被配置为偏压包含在该PTAT电流产生器中的共极串联连接的MOS晶体管对；以及

第二偏压电路，被配置为偏压包含在该带隙基准电路和该电流复制电路中的共极串联连接的MOS晶体管对。

10.如权利要求8所述的电流基准电路，进一步包括：

偏压电路，被配置为偏压包含在该PTAT电流产生器、该带隙基准电路、和该电流复制电路中的共极串联连接的MOS晶体管对。

11.如权利要求8所述的电流基准电路，其中该PTAT电流产生器、该带隙基准电路、和该电流复制电路中的每一个执行自偏压操作。

12.如权利要求1所述的电流基准电路，进一步包括：

启动电路，被配置为启动该PTAT电流产生器、该带隙基准电路、和该电流复制电路。

13.如权利要求12所述的电流基准电路，其中该启动电路包括：

第一PMOS晶体管，具有连接到电源电压的第一电极，连接到地电压的栅极，和连接到第一节点的第二电极；

第一NMOS晶体管，具有连接到第二节点的第一电极，连接到第一节点的栅极，和连接到地电压的第二电极；以及

第二NMOS晶体管，具有连接到第一节点的第一电极，连接到第三节点的栅极，和连接到地电压的第二电极。

14.如权利要求7所述的电流基准电路，进一步包括：

15.如权利要求14所述的电流基准电路，其中该启动电路包括：

第五PMOS晶体管，具有连接到电源电压的第一电极，连接到地电压的栅极，和连接到第五节点的第二电极；

第七NMOS晶体管，具有连接到第一节点的第一电极，连接到第五节点的栅极，和连接到地电压的第二电极；以及

第八NMOS晶体管，具有连接到第五节点的第一电极，连接到第二节点的栅极，和连接到地电压的第二电极。