[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1677575B - 移位寄存器及其驱动方法 - Google Patents

移位寄存器及其驱动方法 Download PDF

Info

Publication number
CN1677575B
CN1677575B CN2004100914004A CN200410091400A CN1677575B CN 1677575 B CN1677575 B CN 1677575B CN 2004100914004 A CN2004100914004 A CN 2004100914004A CN 200410091400 A CN200410091400 A CN 200410091400A CN 1677575 B CN1677575 B CN 1677575B
Authority
CN
China
Prior art keywords
node
transistor
clock signal
voltage
low level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100914004A
Other languages
English (en)
Other versions
CN1677575A (zh
Inventor
文秀瑍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040021986A external-priority patent/KR101143803B1/ko
Priority claimed from KR1020040030337A external-priority patent/KR101073263B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1677575A publication Critical patent/CN1677575A/zh
Application granted granted Critical
Publication of CN1677575B publication Critical patent/CN1677575B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Abstract

一种移位寄存器，其具有用于将起始脉冲移位以将经过移位的起始脉冲输出到下一级的多级，所述多级中的每一级包括受第一节点控制以将第一时钟信号施加给输出线的上拉晶体管；受第二节点控制以将第一驱动电压施加给所述输出线的第一下拉晶体管；用于控制所述第一与第二节点的控制器；以及连接在所述第一节点与第二时钟信号的输入线之间的补偿电容器，所述第二时钟信号与所述第一时钟信号不同。

Description

移位寄存器及其驱动方法 
本申请要求享有2004年3月31日于韩国递交的号为P2004-21986的韩国专利申请和2004年4月30日于韩国递交的号为P2004-30337的韩国专利申请的权益，它们在此引作参考。 
技术领域
本发明涉及一种用于液晶显示器的驱动电路，尤其涉及一种采用非晶硅薄膜晶体管的移位寄存器，其防止对输出缓冲器进行控制的节点处的电压由于薄膜晶体管的寄生电容而发生改变。 
背景技术
通常，液晶显示(LCD)装置用于电视机、计算机或者便携式装置中。LCD装置利用液晶分子的光学各向异性和偏振性以产生所需的图像。特别是，液晶分子可以沿特定取向排列，这可以通过在这些液晶分子上施加电场来控制。由于光学的各向异性，入射光根据这些液晶分子的取向而被折射，从而产生所需的图像。 
此外，LCD装置通常包括具有排列成一个矩阵的多个液晶盒的液晶显示板，和用于驱动所述液晶显示板的驱动电路。液晶显示板通常包括彼此交叉的栅极线和数据线。一个液晶盒定位于由栅极线与数据线之间的交叉线所限定的每个区域。液晶显示板还包括用于在所述每个液晶盒内施加电场的像素电极和公共电极。每个像素电极通过作为开关装置的薄膜晶体管的源极端和漏极端与这些数据线中的一条连接。薄膜晶体管的栅极端与这些栅极线中的一条连接。 
驱动电路包括用于驱动这些栅极线的栅极驱动器，和用于驱动这些数据线的数据驱动器。栅极驱动器向这些栅极线施加一扫描信号，以相继地逐行驱动所述液晶盒。只要扫描信号被施加给一条栅极线，数据驱动器就将视频信号施加给每条数据线。因此，根据用于每个液晶盒的视频信号，LCD通过施 加在像素电极与公共电极之间的电场控制光透射率，从而显示一幅图像。通常，在这种驱动电路中，栅极驱动器使用移位寄存器产生用于相继驱动栅极线的扫描信号。此外，数据驱动器用移位寄存器产生一采样信号，用于相继采样由某个单元从其外部输入的视频信号。 
图1为表示现有技术的双相移位寄存器(two-phase shift register)的结构的示意性方块图。在图1中，双相移位寄存器包括级联的第一至第n级。所述第一至第n级通常被提供时钟信号C1、反向时钟信号/C1、高电平驱动电压(未示出)、和低电平驱动电压(未示出)。此外，将起始脉冲Vst施加给第一级，而将来自第一至第(n-1)级中的每一级的输出信号施加给各自的下一级。所述第一至第n级具有相同的电路结构，并将起始脉冲Vst的特定电压相继移位。第一至第n个输出信号Out1到Outn被提供作为用于相继驱动液晶显示板的栅极线的扫描信号，或者作为用于在数据驱动器内相继采样视频信号的采样信号。 
图2为图1中所示的一个级的详细电路图。在图2中，一个级包括输出缓冲器20和控制器10，其中所述输出缓冲器20具有在第一节点Q的控制下将时钟信号C1输出至输出线OUT的第五NMOS晶体管T5，和在第二节点QB的控制下将低电平驱动电压VSS输出至输出线OUT的第六NMOS晶体管T6；所述控制器10具有用于控制第一节点Q和第二节点QB的第一至第四NMOS晶体管T1至T4。该级被提供有高电平驱动电压VDD、低电平驱动电压VSS、起始脉冲Vst、时钟信号C1和反向时钟信号/C1。 
图3为图2中所示的级的驱动波形图。如图3中所示，在第一周期A期间，反向时钟信号/C1处于高态(high state)，从而使第一晶体管T1导通，使得起始脉冲Vst的高态施加给第一节点Q。因而，第五晶体管T5导通，并将时钟信号C1的低态(low state)电压施加给输出线OUT。此外，高电平反向时钟信号/C1使第二晶体管T2导通，使得高电平驱动电压VDD施加到第二节点QB。因而，第六晶体管T6导通，并将低电平驱动电压Vss施加给输出线OUT。因此，在第一周期A期间，该级输出低态输出信号OUT。 
在第二周期B期间，反向时钟信号/C1处于低态，从而，截止第一晶体管T1且使第一节点Q在高态浮动。因此，第五晶体管T5保持导通。另外，时钟信号C1处于高态，且由于第二寄生电容CGS(图2中所示)的影响，被浮动的第 一节点Q被自举(boot-strapped)。因此，第一节点Q处的电压可以被升高，必然使第五晶体管T5导通，从而将第一时钟信号C1的高态电压迅速地输送给输出线OUT。同时，高电平时钟信号C1使第三晶体管T3导通。第四晶体管T4也由自举的第一节点Q导通，从而将低电平驱动电压VSS施加给第二节点QB。因此，第六晶体管T6被截止。结果，在第二周期B期间，该级输出高态输出信号OUT。 
在第三周期C期间，反向时钟信号/C1处于高态，从而使第一晶体管T1导通，使得起始脉冲Vst的低态电压施加给第一节点Q。因此，第五晶体管T5被截止。同时，高态反向时钟信号/C1使第二晶体管T2导通，从而将高电平驱动电压VDD施加给第二节点QB。因此，第六晶体管T6导通，并将低电平驱动电压VSS施加给输出线OUT。此外，低电平时钟信号C1使第三晶体管T3截止，而低电平第一节点Q使第四晶体管T4截止。结果，在第三周期C期间，该级输出低态输出信号OUT。 
在第四周期D期间，反向时钟信号/C1处于低态，从而第一和第二晶体管T1和T2截止。因此，第一节点Q浮动到其以前的低态，从而截止第五晶体管T5。因而，低电平第一节点Q使第四晶体管T4截止。同时，高电平第一时钟信号C1使第三晶体管T3导通。因此，第二节点QB在稍微低于前一周期C中所提供的高电平驱动电压VDD的高态浮动。从而，第六晶体管T6导通，并将低电平驱动电压VSS施加给输出线OUT。结果，在第四周期D期间，该级可以输出低态输出信号OUT。 
然而，由于由非晶硅薄膜晶体管工艺制作的第一到第六NMOS晶体管T1至T6中的每一个具有这样一种结构，即其中栅极/栅极端与其源极和漏极/漏极端重叠，其必定包括寄生电容器CGD和CGS。而且，当相当大地增大第五和第六NMOS晶体管T5和T6的尺寸以补偿非晶硅薄膜晶体管的低迁移率时，寄生电容CGD和CGS的电容值也会增加。 
尽管第五NMOS晶体管T5的栅极与源极之间的重叠部分处形成的寄生电容CGS有助于第一节点Q的自举，但是第五NMOS晶体管T5的栅极与漏极之间的重叠部分处形成的寄生电容CGD引起了问题。例如，只要在时钟信号C1从低态转换到高态并引起输出电压Vout摆动时，寄生电容CGD改变在浮动的Q节点处的电压。如图3中所示，在D周期中由转变成高态的时钟信号C1浮动成低态的第一节点Q处 的电压被变成稍微更高的状态。从而，输出电压Vout也会从低电平电压稍稍地升高，并且具有失真。由于使用通过这种方式被失真了的输出电压Vout作为下一级的输入，当其经过许多级时，输出电压Vout的失真量增大，从而在LCD装置操作中产生重大误差。 
发明内容
因此，本发明涉及移位寄存器及其驱动方法，其基本上可消除由于现有技术的局限性和缺点所导致的一个或更多的问题。 
本发明的目的在于提供一种移位寄存器及其驱动方法，其防止对输出缓冲器进行控制的节点处的电压由于薄膜晶体管的寄生电容而被改变。 
在下面的描述中提出了本发明的附加特征和优点，其中部分会从描述中是显而易见的，或者可通过本发明的实践而获悉。通过所述说明书和其权利要求以及附图中特别指出的结构，将实现和达到本发明的所述目的和其他优点。 
为了实现这些和其他优点且根据本发明的目的，如这里具体表达和概括描述的，移位寄存器具有用于将起始脉冲移位、并将经过移位的起始脉冲输出给下一级的多级，所述多级中的每一级包括受第一节点处的电压控制以将第一时钟信号施加给输出线的上拉晶体管，该第一节点连接到该上拉晶体管；受第二节点处的电压控制以将第一驱动电压施加给输出线的第一下拉晶体管，该第二节点连接到该第一下拉晶体管；用于控制第一和第二节点的控制器；以及连接在第一节点与第二时钟信号的输入线之间的补偿电容器，第二时钟信号与第一时钟信号不同，其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。 
另一方面，移位寄存器的驱动方法，其中该移位寄存器具有用于将起始脉冲移位并且将经过移位的起始脉冲输出至下一级的多级，其中所述多级中的每一个包括受第一节点处的电压控制以将第一时钟信号施加给输出线的上拉晶体管，该第一节点连接到该上拉晶体管，受第二节点处的电压控制以将第一驱动电压施加给所述输出线的第一下拉晶体管，该第二节点连接到该第一下拉晶体管，用于控制第一和第二节点的控制器，以及连接在第一节点与第二时钟信号的输入线之间的补偿电容器，第二时钟信号与第一时钟信号不 同，该移位寄存器的驱动方法包括使第一节点浮动，并根据经补偿电容器传递的第二时钟信号的转变电压以相反方向改变被浮动的第一节点处的电压，其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。 
再一方面，用于液晶显示板装置的驱动装置，包括移位寄存器，其中所述移位寄存器具有用于将起始脉冲移位并将经过移位的起始脉冲输出至下一级的多级，所述多级中的每一级包括受第一节点处的电压控制以将第一时钟信号施加给输出线的上拉晶体管，该第一节点连接到该上拉晶体管，受第二节点处的电压控制以将第一驱动电压施加给所述输出线的第一下拉晶体管，该第二节点连接到该第一下拉晶体管，用于控制第一与第二节点的控制器，以及连接在第一节点与第二时钟信号的输入线之间的补偿电容器，第二时钟信号与第一时钟信号不同，其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。 
又一方面，具有用于将起始脉冲移位并且将经过移位的起始脉冲输出至下一级的多级的移位寄存器，所述多级中的每一级包括受第一节点处的电压控制以将第一时钟信号施加给一输出线的上拉晶体管，该第一节点连接到该上拉晶体管，受第二节点处的电压控制以将第一驱动电压施加给所述输出线的下拉晶体管，该第二节点连接到该下拉晶体管，控制第一与第二节点的控制器，以及连接第一节点的补偿电路，所述补偿电路将第电平电压有选择性地施加给第一节点，其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。 
另一方面，移位寄存器的驱动方法，其中移位寄存器具有用于将起始脉冲移位并且将经过移位的起始脉冲输出至下一级的多级，所述多级中的每一级包括受第一节点处的电压控制以将第一时钟信号施加给一输出线的上拉晶体管，该第一节点连接到该上拉晶体管，受第二节点处的电压控制以将第一驱动电压施加给所述输出线的下拉晶体管，该第二节点连接到该下拉晶体管，控制第一与第二节点的控制器，以及连接第一节点的补偿电路，该方法包括将低电平电压有选择地施加给第一节点，其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。 
另一方面，用于液晶显示板装置的驱动装置，包括移位寄存器，其中移 位寄存器具有用于将起始脉冲移位并将经过移位的起始脉冲输出至下一级的多级，所述多级中的每一级包括受第一节点处的电压控制以将第一时钟信号施加给一输出线的上拉晶体管，该第一节点连接到该上拉晶体管，受第二节点处的电压控制以将第一驱动电压施加给所述输出线的下拉晶体管，该第二节点连接到该下拉晶体管，用于控制第一与第二节点的控制器，以及连接第一节点的补偿电路，所述补偿电路将低电平电压有选择地施加给第一节点，其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。 
应当理解的是，上面的概括描述和下面的详细描述都是示例性和解释性的，意在对所要求保护的本发明提供进一步解释。 
附图说明
用于提供本发明进一步理解并包含和构成本说明书一部分的附图，图示说明了本发明的实施例，且与描述一起用于解释本发明的原理。在附图中： 
图1为表示现有技术双相移位寄存器结构的示意性方块图； 
图2为图1中所示的一个级的详细电路图； 
图3为图2中所示的级的驱动波形图； 
图4是表示根据本发明一个实施例的移位寄存器的一个级的输出部分的电路图； 
图5为图4中所示的级的驱动波形图； 
图6为根据本发明另一实施例的移位寄存器的一个级的详细电路图； 
图7为图6中所示的级的驱动波形图； 
图8A和图8B为表示图6中所示级中补偿电容器CC的作用的驱动波形图；以及 
图9为根据本发明另一实施例的移位寄存器的一个级的详细电路图； 
图10为图9中所示的级的驱动波形图； 
图11为根据本发明另一实施例的补偿电路的详细电路图；以及 
图12为根据本发明另一实施例的补偿电路的详细电路图。 
具体实施方式
现在结合对比文件详细描述优选实施例，优选实施例的示例在附图中图示说明。 
图4是表示根据本发明一个实施例的移位寄存器的一个级的输出部分的电路图，图5为图4中所示的级的驱动波形图。在图4中，移位寄存器的一个级可以包括输出缓冲器30，所述输出缓冲器30具有在第一节点Q的控制下将时钟信号C1输出至输出线OUT的第五晶体管T5，和在第二节点QB的控制下将低电平驱动电压VSS输出至输出线OUT的第六晶体管T6。第五晶体管T5可以为上拉晶体管并且可包括一NMOS晶体管。此外，第六晶体管T6可以为下拉晶体管并且可以包括一NMOS晶体管。第五晶体管T5的源极端可以与第六晶体管T6的漏极端连接。因为第五晶体管T5可以具有一种其栅极/接线端与其源极和漏极/接线端重叠的结构，可以考虑在第五晶体管T5的栅极端与漏极端之间设置第一寄生电容CGD，可以考虑在第五晶体管T5的栅极端、第五晶体管T5的源极端与第六晶体管T6的漏极端之间设置第二寄生电容CGS。 
此外，可以提供控制器10来控制第一节点Q和第二节点QB。控制器10可以 构造成具有图2中所示的第一到第四NMOS晶体管T1到T4，但可以具有能控制第一节点Q和第二节点QB的任何结构。而且，可以包括补偿电容器CC用于补偿第一节点Q处的电压改变。补偿电容器CC可以连接在第一节点Q和提供反向时钟信号/C1的电源之间。结果，补偿电容器CC可以使与寄生电容CGD相反的电压施加给第一节点Q，从而防止第一节点Q处电压改变。 
特别是，因为补偿电容器CC的电容可大于第一寄生电容CGD的电容，所以第一节点Q可以在时钟信号C1转变之前对反向时钟信号/C1的转变作出响应，即在第一节点Q处反向时钟信号/C1和补偿电容器CC可以以与时钟信号C1相反的方向改变。例如，如图5中所示，当在C和D周期的边界线处时钟信号C1从低态转变到高态时，第一节点Q可以变成具有由第一寄生电容CGD所引起的初始状态的低电平。因此，减小输出电压Vout的失真变得可能。 
此外，图5表示图4中的级的驱动波形图，其中控制器10具有图2中所示的相同结构。在第一周期A期间，反向时钟信号/C1可以处于高态，从而使第一晶体管T1导通，使得起始脉冲Vst的高态施加给第一节点Q。因此，第五晶体管T5导通，可以将时钟信号C1的低态电压施加给输出线OUT。此外，高电平反向时钟信号/C1可使第二晶体管T2导通，从而使得高电平驱动电压VDD被施加给第二节点QB。因此，第六晶体管T6可以被导通，并可以将低电平驱动电压Vss施加给输出线OUT。结果，在第一周期A期间，该级可以输出低态输出信号OUT。 
在第二周期B期间，反向时钟信号/C1可以处于低态，从而第一晶体管T1截止，并使第一节点Q在高态浮动。因而，第五晶体管T5可以保持导通。此外，时钟信号C1可以处于高态，且由于第二寄生电容CGS的作用被浮动的第一节点Q可以被自举。因此，第一节点Q处的电压可以被升高，必然使第五晶体管T5导通，从而将第一时钟信号C1的高态电压迅速地输送给输出线OUT。同时，高电平时钟信号C1可使第三晶体管T3导通。第四晶体管T4也可以由被自举的第一节点Q导通，从而将低电平驱动电压VSS施加给第二节点QB。因此，第六晶体管T6可以被截止。结果，在第二周期B期间，该级可以输出高态输出信号OUT。 
在第三周期C期间，反向时钟信号/C1可以再次处于高态，从而使第一晶体管T1导通，使得起始脉冲Vst的低态电压施加给第一节点Q。因此，第五晶体管T5截止。同时，高态的反向时钟信号/C1可以使第二晶体管T2导通，从而 将高电平驱动电压VDD施加到第二节点QB。因此，第六晶体管T6可以导通，并可以将低电平驱动电压VSS施加到所述输出线OUT。此外，低电平时钟信号C1使第三晶体管T3截止，低电平第一节点Q使第四晶体管T4截止。结果，在第三周期C期间，该级可输出低态输出信号OUT。 
在第四周期D期间，反向时钟信号/C1可以处于低态，从而使第一晶体管T1和第二晶体管T2截止。因此，可以使第一节点Q浮动到其以前的低态，从而使第五晶体管T5截止。因而，低电平第一节点Q可以使第四晶体管T4截止。同时，高电平第一时钟信号C1可以使第三晶体管T3导通。因此，可以使第二节点QB在比前一周期C中提供的高电平驱动电压VDD稍低的高态浮动。因而，第六晶体管T6可以导通，并可以将低电平驱动电压VSS施加到输出线OUT。结果，在第四周期D期间，该级可以输出低态输出信号OUT。 
与图3中所示的现有技术不同，如图5中所示，在第四周期D的起点处，在从低态转变成高态的时钟信号C1经第五晶体管T5的寄生电容CGD传递到第一节点Q之前，反向时钟信号/C1经补偿电容器CC传递到第一节点Q。因而，第一节点Q处的电压能随下降的反向时钟信号/C1而被降得更低，从而能随上升的时钟信号C1而被返回到初始低态电压。 
而且，尽管没有示出，但是在剩余周期期间，所述级可重复第三和第四周期C和D期间的操作，使得所述级可以继续输出低态输出信号OUT。此外，尽管没有示出，但是图4中所示的级可以与移位寄存器中的其他级级联。 
图6为根据本发明另一实施例的移位寄存器的一个级的详细电路图。在图6中，移位寄存器的每一级可以包括输出缓冲器，所述输出缓冲器具有在第一节点Q的控制下将时钟信号C1输出至第一输出线的第五晶体管T5，和在第二和第三节点QB1和QB2的控制下将低电平驱动电压VSS输出至第二输出线的第六和第七晶体管T6和T7。 
第五晶体管T5可以为上拉晶体管，并且可包括一NMOS晶体管。此外，第六和第七晶体管T6和T7可以彼此平行，并可以形成一下拉晶体管。第六和第七晶体管T6和T7可以包括NMOS晶体管。第五晶体管T5的源极端可以与第六晶体管T6的漏极端和第七晶体管T7的漏极端连接。因为第五晶体管T5可具有一种其栅极/接线端与其源极和漏极/接线端重叠的结构，所以可以考虑在第五晶体管T5的栅极端与漏极端之间连接第一寄生电容CGD，可以考虑第二寄生电 容CGS与第五晶体管T5的栅极端、第五晶体管T5的源极端、第六晶体管T6的漏极端和第七晶体管T7的漏极端连接。 
此外，移位寄存器的每一级可以包括用于控制第一节点Q的第一晶体管T1，用于控制第四节点QB的第二、第三和第四晶体管T2、T3和T4，用于控制第二节点QB1的第八和第九晶体管T8和T9，以及用于控制第三节点QB2的第十和第十一晶体管T10和T11。第一晶体管T1可包括一NMOS晶体管，该NMOS晶体管接收起始脉冲Vst和经用于补偿第一节点Q处电压改变的补偿电容器CC接收第二时钟信号/C1。第一晶体管T1的栅极端可与第二晶体管T2的栅极端连接。第二晶体管T2可以是接收第二时钟信号/C1和高电平驱动电压VDD的NMOS晶体管。第二晶体管T2还可以与第四节点QB连接。第三晶体管T3可包括接收第一时钟信号C1且与第二晶体管T2并联的NMOS晶体管。而且，第四NMOS晶体管T4可包括接收低电平驱动电压VSS且与第四节点QB连接的NMOS晶体管。 
第八晶体管T8可包括接收第一时钟信号C1且连接于第二节点QB1与第四节点QB之间的NMOS晶体管。第九晶体管T9可包括接收第二时钟信号/C1和低电平驱动电压VSS且与第二节点QB1连接的NMOS晶体管。此外，第十晶体管T10可包括接收第二时钟信号/C1且连接于第三节点QB2与第四节点QB之间的NMOS晶体管。第十一晶体管T11可包括接收第一时钟信号C1和低电平驱动电压VSS且与第三节点QB2连接的NMOS晶体管。 
第一电容器CQ可以连接在第一节点Q与低电平驱动电压VSS的输入线之间，用于消除第一节点Q处的噪声。同样，第二电容CBQ可以连接在第四节点QB与低电平驱动电压VSS的输入线之间，用于消除第四节点QB处的噪声。 
图7为图6中所示的级的驱动波形图。如图7中所示，在第一周期A期间，第二时钟信号/C1可以处于高态，从而使第一晶体管T1导通，使得起始脉冲Vst的高态被施加给第一节点Q。因此，第五晶体管T5可以导通，并可以将时钟信号C1的低态电压施加给所述输出线。此外，高电平第二时钟信号/C1可以使第二、第九和第十晶体管T2、T9和T10导通。通过使第二、第九和第十晶体管T2、T9和T10导通，高电平驱动电压VDD可以施加到第四节点QB和第三节点QB2，而低电平驱动电压Vss可以施加到第二节点QB1。因此，第七晶体管T7可以导通，且可以将低电平驱动电压VSS施加给所述输出线。结果，在第一周期A期间，该级可以输出低态输出信号OUT。 
在第二周期B期间，第二时钟信号/C1可以处于低态，从而使第一晶体管T1截止，并且使第一节点Q在高态浮动。因此，第五晶体管T5可以保持导通。此外，第一时钟信号C1可以处于高态，并且由于第二寄生电容CGS的作用被浮动的第一节点Q可以被自举。因此，第一节点Q处的电压可以被升高，必然使第五晶体管T5导通，从而将第一时钟信号C1的高态电压迅速地输送到所述输出线。同时，高电平第一时钟信号C1可以使第三、第八和第十一晶体管T3、T8和T11导通。由被自举的第一节点Q可以使第四晶体管T4导通，从而将低电平驱动电压VSS施加给第四节点QB，并将第四节点QB改变到低电平。因而，第二节点QB1和第三节点QB2可以处于低态。由此，第六和第七晶体管T6和T7可以被截止。结果，在第二周期B期间，该级输出高态输出信号OUT。 
在第三周期C期间，第二时钟信号/C1可再次处于高态，从而使第一晶体管T1导通，从而使起始脉冲的低态电压Vst施加给第一节点Q。因此，第五晶体管T5截止。同时，第二时钟信号/C1可以使第二晶体管T2导通，从而将高电平驱动电压VDD施加给第四节点QB。而且，第二时钟信号/C1也可以导通第九和第十晶体管T9和T10，从而将低电平驱动电压VSS施加给第二节点QB1，并将输送给第四节点QB的高电平驱动电压VDD施加给第三节点QB2。因此，第七晶体管T7可以导通，并且可以将低电平驱动电压VSS施加给输出线。结果，在第三周期C期间，该级可输出低态输出信号OUT。 
在第四周期D期间，第二时钟信号/C1可以处于低态，从而使第一和第二晶体管T1和T2截止。因此，第一节点Q可以被浮动到其以前的低态，从而使第五晶体管T5截止。同时，高电平第一时钟信号C1可以使第三、第八和第十一晶体管T3、T8和T11导通。因此，高电平驱动电压VDD可以施加给第四节点QB及施加给第二节点QB1，而低电平驱动电压Vss可以施加给第三节点QB2。因此，第六NMOS晶体管T6可以被导通，并可以将低电平驱动电压VSS施加给所述输出线。结果，在第四周期D期间，该级可以输出低态输出信号OUT。 
尽管图中没有示出，但是在剩余周期期间，该级可重复第三和第四周期C和D期间的操作，从而使得该级可继续输出低态输出信号OUT。此外，尽管图中没有示出，但是图4中所示的该级可与移位寄存器中的其他级级联。 
由于第六和第七晶体管T6与T7可彼此并联，所以通过第二节点QB1和第三节点QB2的交流(AC)驱动，第六和第七晶体管T6和T7可以以相反方式操作。 AC驱动可以包括将第一和第二时钟信号C1和/C1施加给第六和第七晶体管T6和T7的栅极端。因此，可防止直流(DC)偏压施加给第六和第七晶体管T6和T7的栅极端，从而防止第六和第七晶体管T6和T7由于在高温驱动时的栅极偏压应力(gate bias stress)而被误操作。尽管形成具有第六与第七晶体管T6和T7(取代图4中所示的一个晶体管)的下拉电路可以使尺寸减小，但是第六和第七晶体管具有相当小的尺寸。 
图8A和图8B为表示图6中所示的级的补偿电容器CC的作用的驱动波形图。如图8A中所示，如果图6中所示的级不包含补偿电容器CC，那么输出电压Vout例如在第四周期D中可能会产生失真。这种失真的发生可能是由于第一寄生电容CGD和第一时钟信号C1所引起的第一节点Q处的电压改变所导致的。 
然而，如图8B中所示，补偿电容器CC(图6中所示)可使得在从低态转变到高态的第一时钟信号C1经寄生电容CGD而被传送到第一节点Q之前，从高态转变到低态的第二时钟信号/C1就被传送到第一节点Q。因此，第一节点Q处的电压随下降的第二时钟信号/C1可以被降得更低，然后随着上升的第一时钟信号C1又恢复到初始低级电压。结果，减小输出电压Vout的失真成为可能。 
图9为根据本发明另一实施例的移位寄存器的一个级的详细电路图。在图9中，移位寄存器的每一级可以包括输出缓冲器330，所述输出缓冲器330具有在第一节点Q的控制下将第一时钟信号C1输出至输出线OUT的上拉晶体管T35，和在第二节点QB的控制下将低电平电压VSS输出至输出线OUT的下拉晶体管T36。 
每一级还可以包括补偿电路350，用于补偿第一节点Q中的电压改变。补偿电路350包括第一补偿晶体管T36_1，第二补偿晶体管T37和第三补偿晶体管T39。高电平电压VDD可以使第一补偿晶体管T36_1总被导通，并且可以将第一时钟信号C1施加给第三节点P。此外，第二补偿晶体管T37可以由第三节点P处的电压控制，将低电平电压VSS有选择地施加给第一节点Q。 
另外，第三补偿晶体管T39可以由第一节点Q处的电压控制，以将低电平电压VSS有选择地施加给第三节点P。第三补偿晶体管T39可以比第一补偿晶体管T36_1大得多，从而减小由第一补偿晶体管T36_1所经受的应力大小。例如，第三补偿晶体管T39与第一补偿晶体管T36_1的尺寸可以是近似3∶1的比率。因此，第一补偿晶体管T36_1很少可能由于应力而被失真，并且可具有更长寿命。 
因此，每个周期D，即当从一个级产生了一个高态输出OUT后第一时钟信号C1变成高态时，补偿电路350将低电平电压VSS输送给第一节点Q，从而防止第一节点Q被浮动到低态。换言之，补偿电路350防止第一节点Q被浮动到低态，从而防止上拉晶体管T35的第二寄生电容CGS的耦合所引起的第一节点Q处的电压改变。因此，防止由第一节点Q中电压改变所致的输出信号OUT的失真成为可能。 
此外，可设置控制器340用以控制第一和第二节点Q和QB。控制器340可接收第二时钟信号/C1。第二时钟信号/C1可以为第一时钟信号C1的反向信号，且不必是第一时钟信号C1的严格的反向。控制器340可以设计成具有图2中所示的第一到第四NMOS晶体管T1到T4，但可具有能控制第一和第二节点Q和QB的任何结构。 
图10为图9中所示的级的驱动波形图。如图10中所示，在第一周期A期间，第一时钟信号C1可以处于低态，并且尽管图中没有示出，第二时钟信号/C1可以处于高态。因此，第一晶体管T1(图2中所示)导通，并且将起始脉冲Vst的高态施加给第一节点Q。因而，上拉晶体管T5可以导通，从而可以将第一时钟信号C1的低态电压施加给输出线OUT。同时，第二节点QB和第三节点P可处于低态。结果，在第一周期A期间，该级可输出低态输出信号OUT。 
在第二周期B期间，第一时钟信号C1可以处于高态，而第二时钟信号/C1可以处于低态。因此，第一晶体管T1(图2中所示)截止，且使第一节点Q在高态浮动。因为第一节点Q在高态浮动，所以第三补偿晶体管T39(图9中所示)导通，并将低电平电压施加给第三节点P。此外，时钟信号C1可以处于高态，并且由于上拉晶体管T35的第二寄生电容CGS的作用被浮动的第一节点Q可以被自举。因此，第一节点Q处的电压可以被升高，必然使上拉晶体管T35导通，从而将第一时钟信号C1的高态电压迅速地输送给输出线OUT。同时，高电平时钟信号C1可导通第三晶体管T3(图2中所示)。第四晶体管T4(图2中所示)也可以通过被自举的第一节点Q而被导通，从而将低电平驱动电压VSS施加给第二节点QB。结果，在第二周期B期间，该级可以输出高态输出信号OUT。 
在第三周期C期间，第一时钟信号C1可以处于低态，而第二时钟信号/C1可以再次处于高态，从而使第一晶体管T1(图2中所示)导通，并使起始脉冲Vst的低态电压施加给第一节点Q(图9中所示)。因此，上拉晶体管T35(图9 中所示)可以被截止。同时，第二时钟信号/C1可以使第二晶体管T2(图2中所示)导通，从而将高电平电压VDD施加给第二节点QB，并使下拉晶体管T36(图9中所示)导通。因而，低电平电压VSS被施加到输出线OUT。同时，第三节点保持在低态。结果，在第三周期C期间，该级可以输出低态输出信号OUT。 
在第四周期D期间，第二时钟信号/C1可处于低态，从而使第一和第二晶体管T1和T2(图2中所示)截止。因此，第一节点Q可以被浮动到其以前的低态，从而使上拉晶体管T35(图9中所示)截止。同时，高电平第一时钟信号C1可以被施加给第三节点P，从而使第二补偿晶体管T37导通。因而，低电平电压VSS可以被施加给第一节点Q。由此，第一节点Q未被浮动，且通过上拉晶体管T35的第二寄生电容CGS的耦合作用防止第一节点Q随第一时钟信号C1的高态电压而变化。 
同样，第二晶体管T2(图2中所示)由第二时钟信号/C1的低态电压截止，第四晶体管T4(图2中所示)由第一节点Q的低态截止。因此，即使第三晶体管T3(图2中所示)由第一时钟信号C1的高态电压导通，也会使第二节点QB在比前一周期C中所输送的高电平驱动电压VDD低的高态浮动。因而，下拉晶体管T36处于导通状态，从而将低电平电压VSS输出至输出线OUT。结果，在D周期中，该级的输出线输出低态输出信号OUT。 
在剩余周期中，可交替地重复C和D周期中的操作，以便该级的输出信号OUT可连续地保持低态而没有任何失真。 
图11为根据本发明另一实施例的补偿电路的详细电路图。在图11中，用于补偿第一节点Q(例如图9中所示)中电压改变的补偿电路460可以包括第一补偿晶体管T46_2，第二补偿晶体管T47和第三补偿晶体管T49。第一补偿晶体管T46_2可受第一时钟信号C1的控制，且将高电平电压VDD有选择地施加给第三节点P。此外，第二补偿晶体管T47可以受第三节点P处的电压控制，以将低电平电压VSS有选择地施加给第一节点Q。而且，第三补偿晶体管T49可以受第一节点Q处的电压控制，以将低电平电压VSS有选择地施加给第三节点P。 
结果，在第一周期A期间，第一时钟信号C1的低态电压使第一补偿晶体管T46_2截止，而高态第一节点Q使第三补偿晶体管T49导通，从而将低电平电压VSS输送给第三节点P。因此，第二补偿晶体管T47截止。 
在第二周期B期间，第一时钟信号C1的高态电压使第一补偿晶体管T46_2 导通，而高态第一节点Q使第三补偿晶体管T49导通。然而，由于第三补偿晶体管T49比第一补偿晶体管T46_2大，所以第三节点P通过第三补偿晶体管T49被提供低电平电压VSS。因此，第二补偿晶体管T47保持截止。第三补偿晶体管T49与第一补偿晶体管T46_2的幅值关系近似为至少3∶1的比值。 
在第三周期C期间，第一时钟信号C1的低态电压使第一补偿晶体管T46_2截止，低态第一节点Q使第三补偿晶体管T49截止，从而使第三节点P浮动到以前的低态。因此，第二补偿晶体管T47保持截止。 
在第四周期D期间，第一时钟信号C1的高态电压使第一补偿晶体管T46_2导通，低态第一节点Q使第三补偿晶体管T49截止。因此，高电平电压VDD被施加给第三节点P，从而使第二补偿晶体管T47导通。因而，第二补偿晶体管T47导通，以将低电平电压VSS输送给第一节点Q，从而防止第一节点Q由于第一时钟信号C1的高态电压而发生改变。 
图12为根据本发明另一实施例的补偿电路的详细电路图。在图12中，用于补偿第一节点Q(例如图9中所示)中的电压改变的补偿电路570可以包括第一补偿晶体管T56_3，第二补偿晶体管T57和第三补偿晶体管T59。第一补偿晶体管T56_3可以受第一时钟信号C1控制，并且可以将第一时钟信号C1有选择地施加给第三节点P。此外，第二补偿晶体管T57可以受第三节点P处的电压控制，以将低电平电压VSS有选择地施加给第一节点Q。而且，第三补偿晶体管T59可以受第一节点Q处的电压控制，以将低电平电压VSS有选择地施加给第三节点P。 
结果，在第一周期A期间，第一时钟信号C1的低态电压使第一补偿晶体管T56_3截止，高态第一节点Q使第三补偿晶体管T59导通，从而将低电平电压VSS输送给第三节点P。因此，第二补偿晶体管T57截止。 
在第二周期B期间，第一时钟信号C1的高态电压使第一补偿晶体管T56_3导通，高态第一节点Q使第三补偿晶体管T59导通。然而，由于第三补偿晶体管T59大于第一补偿晶体管T56_3，所以通过第三补偿晶体管T59向第三节点P提供低电平电压VSS。因此，第二补偿晶体管T57保持截止。第三补偿晶体管T59与第一补偿晶体管T56_3的幅值关系大约至少为3∶1的比值。 
在第三周期C期间，第一时钟信号C1的低态电压使第一补偿晶体管T56_3截止，低态第一节点Q使第三补偿晶体管T59截止，从而浮动第三节点P到以前 的低态。因此，第二补偿晶体管T57保持截止。 
在第四周期D期间，第一时钟信号C1的高态电压使第一补偿晶体管T56_3导通，低态第一节点Q使第三补偿晶体管T59截止。因此，第一时钟信号C1的高态电压施加给第三节点P，从而使第二补偿晶体管T57导通。因此，第二补偿晶体管T57导通，以将低电平电压VSS施加给第一节点Q，从而防止第一节点Q由于第一时钟信号C1的高态电压而改变。 
如上所述，根据本发明的移位寄存器使用反向时钟信号和补偿电容器/电路，防止上拉晶体管的控制节点Q随时钟信号而改变，从而减小输出电压的失真。因此，防止由于输出电压的失真所导致的电路误操作成为可能。 
在不偏离本发明精神和范围的条件下，本领域技术人员显然可以对本发明的移位寄存器以及驱动方法进行多种变型和改变。因此，本发明意在覆盖本发明的这些变型和改变，只要这些变型和改变处于所附权利要求和其等效的范围内。 

Claims (26)

1.一种移位寄存器，其具有用于将起始脉冲移位、并将经过移位的起始脉冲输出到下一级的多级，所述多级中的每一级包括：
受第一节点处的电压控制以将第一时钟信号施加给输出线的上拉晶体管，该第一节点连接到该上拉晶体管；
受第二节点处的电压控制以将第一驱动电压施加给所述输出线的第一下拉晶体管，该第二节点连接到该第一下拉晶体管；
用于控制第一与第二节点的控制器；以及
连接在第一节点与第二时钟信号的输入线之间的补偿电容器，第二时钟信号与第一时钟信号不同，
其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。
2.根据权利要求1所述的移位寄存器，其中所述的补偿电容器具有比寄生电容大的电容。
3.根据权利要求1所述的移位寄存器，其中在第一节点处的电压随着经正处于浮动状态的寄生电容所传送的第一时钟信号的转变电压而变化之前或者几乎同时，第一节点处的电压电平随着第二时钟信号的转变电压以相反方向变化。
4.根据权利要求1所述的移位寄存器，其中所述的控制器包括：
第一晶体管，用于响应第二时钟信号将起始脉冲施加给第一节点；
第二晶体管，用于响应第二时钟信号将第二驱动电压施加给第二节点；
第三晶体管，用于响应第一时钟信号将第一驱动电压施加给第二节点；以及
第四晶体管，用于响应第一节点处的电压将第一驱动电压施加给第三晶体管。
5.根据权利要求1所述的移位寄存器，其中所述的移位寄存器形成在玻璃基板上。
6.根据权利要求1所述的移位寄存器，所述的每一级还包括：
第二下拉晶体管，其受第三节点处的电压控制，并与第一下拉晶体管并联连接于输出线和第一驱动电压的输送线之间，该第三节点连接到该第二下拉晶体管。
7.根据权利要求1所述的移位寄存器，其中所述的控制器包括：第一节点控制器，用于响应第二时钟信号将起始脉冲施加给第一节点；
第二节点控制器，用于响应第一时钟信号和第二时钟信号有选择地施加第四节点处的电压和所述第一驱动电压；
第三节点控制器，用于响应第一时钟信号和第二时钟信号，以相反的方式将所述第四节点处的电压和所述第二驱动电压施加第二节点；以及
第四节点控制器，用于响应第一时钟信号、第二时钟信号和第一节点处的电压，有选择地将所述第一和第二驱动电压施加给第四节点。
8.根据权利要求7所述的移位寄存器，其中所述的第一节点控制器包括第一晶体管，其用于响应第二时钟信号将起始脉冲施加给第一节点。
9.根据权利要求7所述的移位寄存器，其中所述的第四节点控制器包括：
第二晶体管，用于响应第二时钟信号将第二驱动电压施加给所述第四节点；
第三晶体管，用于响应第一时钟信号将第二驱动电压施加给所述第四节点；以及
第四晶体管，用于响应第一节点处的电压将第一驱动电压施加给所述第四节点。
10.一种驱动移位寄存器的方法，其中所述移位寄存器具有用于将起始脉冲移位并将经过移位的起始脉冲输出到下一级的多级，所述多级中的每一级包括受第一节点处的电压控制以将第一时钟信号施加给输出线的上拉晶体管，该第一节点连接到该上拉晶体管；受第二节点处的电压控制以将第一驱动电压施加给所述输出线的第一下拉晶体管，该第二节点连接到该第一下拉晶体管；用于控制第一与第二节点的控制器；以及连接在第一节点与第二时钟信号的输入线之间的补偿电容器，第二时钟信号与第一时钟信号不同，所述方法包括：
使所述第一节点浮动；并且
随着经补偿电容器所传送的第二时钟信号的转变电压向相反方向改变所述被浮动了的第一节点处的电压，
其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。
11.根据权利要求10所述的方法，其中随着经所述上拉晶体管的寄生电容所传送的第一时钟信号的转变电压改变在所述被浮动的第一节点处的电压之前或者几乎同时，执行改变在所述被浮动的第一节点处的电压的步骤，由此补偿由所述第一时钟信号和上拉晶体管的寄生电容所引起的在所述第一结点处的电压变化。
12.一种用于液晶显示板装置的驱动装置，包括：
移位寄存器，其具有用于将起始脉冲移位并将经过移位的起始脉冲输出到下一级的多级，所述多级中的每一级包括：
受第一节点处的电压控制以将第一时钟信号施加给一输出线的上拉晶体管，该第一节点连接到该上拉晶体管；
受第二节点处的电压控制以将第一驱动电压施加给所述输出线的第一下拉晶体管，该第二节点连接到该第一下拉晶体管；
用于控制所述第一与第二节点的控制器；以及
连接在所述第一节点与第二时钟信号的输入线之间的补偿电容器，所述第二时钟信号与所述第一时钟信号不同，
其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。
13.根据权利要求12所述的驱动装置，其中所述的移位寄存器形成在玻璃基板上。
14.根据权利要求12所述的驱动装置，其中所述多级中的每一级的输出线与液晶显示板的栅极线连接。
15.一种移位寄存器，其具有用于将起始脉冲移位并将经过移位的起始脉冲输出到下一级的多级，所述多级中的每一级包括：
受第一节点处的电压控制以将第一时钟信号施加给一输出线的上拉晶体管，该第一节点连接到该上拉晶体管；
受第二节点处的电压控制以将第一驱动电压施加给所述输出线的下拉晶体管，该第二节点连接到该下拉晶体管；
用于控制所述第一与第二节点的控制器；以及
与所述第一节点连接的补偿电路，该补偿电路有选择地将低电平电压施加给所述第一节点，
其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。
16.根据权利要求15所述的移位寄存器，其中所述的补偿电路有选择地防止所述第一节点被浮动。
17.根据权利要求15所述的移位寄存器，其中当所述第一节点被浮动时，所述补偿电路将所述低电平电压施加给所述第一节点。
18.根据权利要求15所述的移位寄存器，其中所述的补偿电路包括：
第一补偿晶体管，其受第二驱动电压控制以将所述第一时钟信号施加给第三节点；
第二补偿晶体管，其受所述第三节点处的电压控制以将所述低电平电压施加给所述第一节点；以及
第三补偿晶体管，其受所述第一节点处的电压控制以将所述低电平电压施加给所述第三节点，
其中所述第三节点连接在所述第一到第三补偿晶体管之间。
19.根据权利要求15所述的移位寄存器，其中所述的补偿电路包括：
第一补偿晶体管，其受所述第一时钟信号控制以将第二驱动信号施加给第三节点；
第二补偿晶体管，其受所述第三节点处的电压控制将低电平电压施加给所述第一节点；以及
第三补偿晶体管，其受所述第一节点处的电压控制以将所述低电平电压施加给所述第三节点，
其中所述第三节点连接在所述第一到第三补偿晶体管之间。
20.根据权利要求15所述的移位寄存器，其中所述的补偿电路包括：
第一补偿晶体管，其受所述第一时钟信号控制以将所述第一时钟信号施加给第三节点；
第二补偿晶体管，其受所述第三节点处的电压控制以将所述低电平电压施加给所述第一节点；以及
第三补偿晶体管，其受所述第一节点处的电压控制以将所述低电平电压施加给所述第三节点，
其中所述第三节点连接在所述第一到第三补偿晶体管之间。
21.一种驱动移位寄存器的方法，该移位寄存器具有用于将起始脉冲移位并将经过移位的起始脉冲输出到下一级的多级，所述多级中的每一级包括受第一节点处的电压控制以将第一时钟信号施加给输出线的上拉晶体管，该第一节点连接到该上拉晶体管，受第二节点处的电压控制以将第一驱动电压施加给所述输出线的下拉晶体管，该第二节点连接到该下拉晶体管，用于控制所述第一与第二节点的控制器，以及与第一节点连接的补偿电路，该方法包括：
将低电平电压有选择地施加给所述第一节点，
其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。
22.根据权利要求21所述的移位寄存器的驱动方法，其中所述低电平电压被有选择地施加给所述第一节点，以防止所述第一节点被浮动。
23.根据权利要求21所述的移位寄存器的驱动方法，其中当第一节点被浮动时执行将低电平电压有选择地施加给第一节点的步骤。
24.一种用于液晶显示板装置的驱动装置，包括：
移位寄存器，其具有用于将起始脉冲移位并将经过移位的起始脉冲输出到下一级的多级，所述多级中的每一级包括：
受第一节点处的电压控制以将第一时钟信号施加给输出线的上拉晶体管，该第一节点连接到该上拉晶体管；
受第二节点处的电压控制以将第一驱动电压施加给所述输出线的下拉晶体管，该第二节点连接到该下拉晶体管；
用于控制所述第一与第二节点的控制器；以及
与所述第一节点连接的补偿电路，其将低电平电压有选择地施加给所述第一节点，
其中在所述第一时钟信号从低电平变为高电平之前将低电平施加到该第一节点，以将该第一节点保持在低电平。
25.根据权利要求24所述的驱动装置，其中所述移位寄存器形成在玻璃基板上。
26.根据权利要求24所述的驱动装置，其中所述多级中的每一级的输出线与液晶显示板的栅极线连接。
CN2004100914004A 2004-03-31 2004-11-25 移位寄存器及其驱动方法 Expired - Fee Related CN1677575B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020040021986 2004-03-31
KR10-2004-0021986 2004-03-31
KR1020040021986A KR101143803B1 (ko) 2004-03-31 2004-03-31 쉬프트 레지스터 및 그 구동 방법
KR1020040030337 2004-04-30
KR1020040030337A KR101073263B1 (ko) 2004-04-30 2004-04-30 쉬프트 레지스터 및 그 구동 방법
KR10-2004-0030337 2004-04-30

Publications (2)

Publication Number Publication Date
CN1677575A CN1677575A (zh) 2005-10-05
CN1677575B true CN1677575B (zh) 2011-05-11

Family

ID=36694704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100914004A Expired - Fee Related CN1677575B (zh) 2004-03-31 2004-11-25 移位寄存器及其驱动方法

Country Status (7)

Country Link
US (2) US7289594B2 (zh)
JP (2) JP2005293817A (zh)
CN (1) CN1677575B (zh)
DE (2) DE102004064250B3 (zh)
FR (1) FR2868589B1 (zh)
GB (1) GB2412798B (zh)
TW (1) TWI269307B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190035110A (ko) * 2017-09-26 2019-04-03 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시패널
US10431144B2 (en) 2017-04-18 2019-10-01 Boe Technology Group Co., Ltd. Scan circuit unit, driving method thereof, gate drive circuit, and display apparatus

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
JP4895538B2 (ja) * 2004-06-30 2012-03-14 三星電子株式会社 シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法
KR101056369B1 (ko) * 2004-09-18 2011-08-11 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
KR101137880B1 (ko) * 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
JP4993544B2 (ja) 2005-03-30 2012-08-08 三菱電機株式会社 シフトレジスタ回路
KR101183431B1 (ko) * 2005-06-23 2012-09-14 엘지디스플레이 주식회사 게이트 드라이버
DE602006009401D1 (de) * 2005-07-26 2009-11-05 Koninkl Philips Electronics Nv Multi-input-kreis
KR100666637B1 (ko) * 2005-08-26 2007-01-10 삼성에스디아이 주식회사 유기 전계발광 표시장치의 발광제어 구동장치
KR100646992B1 (ko) * 2005-09-13 2006-11-23 삼성에스디아이 주식회사 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
KR100658269B1 (ko) * 2005-09-20 2006-12-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR100759686B1 (ko) * 2005-11-04 2007-09-17 삼성에스디아이 주식회사 쉬프트 레지스터 회로
JP4912000B2 (ja) * 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5079350B2 (ja) 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
TWI338877B (en) * 2006-05-04 2011-03-11 Chi Mei El Corp A shift register circuit and a pull high element thereof
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US7936332B2 (en) * 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
TWI342544B (en) * 2006-06-30 2011-05-21 Wintek Corp Shift register
CN100449604C (zh) * 2006-07-12 2009-01-07 友达光电股份有限公司 移位寄存器电路及搭载该电路的显示器装置
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100830296B1 (ko) * 2006-09-22 2008-05-19 삼성에스디아이 주식회사 주사구동부, 주사신호의 구동방법 및 그를 이용한유기전계발광표시장치
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI332645B (en) * 2006-10-17 2010-11-01 Au Optronics Corp Driving circuit of liquid crystal display device
TWI511116B (zh) * 2006-10-17 2015-12-01 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
CN100426067C (zh) * 2006-11-14 2008-10-15 友达光电股份有限公司 液晶显示装置的驱动电路
JP4970004B2 (ja) * 2006-11-20 2012-07-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路
JP2008140489A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
CN100505105C (zh) * 2006-12-07 2009-06-24 中国科学院半导体研究所 一种采样/保持电路装置
US7920668B2 (en) * 2007-01-05 2011-04-05 Chimei Innolux Corporation Systems for displaying images by utilizing vertical shift register circuit to generate non-overlapped output signals
TWI385624B (zh) * 2007-04-11 2013-02-11 Wintek Corp 移位暫存器及其位準控制器
TWI373019B (en) * 2007-05-09 2012-09-21 Chunghwa Picture Tubes Ltd Shift register and shift register apparatus therein
CN101354924B (zh) * 2007-07-23 2013-03-13 奇晶光电股份有限公司 移位寄存器电路与其上拉单元
CN101465165B (zh) * 2007-12-20 2011-05-25 胜华科技股份有限公司 移位寄存器
US8675811B2 (en) 2007-12-28 2014-03-18 Sharp Kabushiki Kaisha Semiconductor device and display device
CN101878592B (zh) 2007-12-28 2012-11-07 夏普株式会社 半导体装置和显示装置
GB2459451A (en) * 2008-04-22 2009-10-28 Sharp Kk A scan pulse shift register for an active matrix display
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
TWI397883B (zh) * 2008-09-19 2013-06-01 Hannstar Display Corp 積體閘極驅動電路及其驅動方法
US20110134090A1 (en) * 2008-10-30 2011-06-09 Sharp Kabushiki Kaisha Shift register circuit and display device, and method for driving shift register circuit
KR102099548B1 (ko) * 2008-11-28 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
CN101521043B (zh) * 2009-03-19 2011-01-26 友达光电股份有限公司 移位缓存器
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
JP5210955B2 (ja) 2009-04-21 2013-06-12 株式会社ジャパンディスプレイイースト ゲート信号線駆動回路及び表示装置
JP5719103B2 (ja) * 2009-06-26 2015-05-13 株式会社ジャパンディスプレイ 表示装置
KR101849321B1 (ko) 2009-11-06 2018-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102834871B (zh) * 2010-05-24 2015-06-10 夏普株式会社 移位寄存器
JP5191522B2 (ja) * 2010-10-29 2013-05-08 三菱電機株式会社 シフトレジスタ回路
CN102479477B (zh) * 2010-11-26 2015-03-04 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
JP5165777B2 (ja) * 2011-04-07 2013-03-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5766499B2 (ja) * 2011-05-02 2015-08-19 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
KR101895326B1 (ko) 2011-05-13 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102646387B (zh) * 2011-05-19 2014-09-17 京东方科技集团股份有限公司 移位寄存器及行扫描驱动电路
KR101861350B1 (ko) * 2011-07-29 2018-05-29 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN102831860B (zh) * 2012-09-05 2014-10-15 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动器及显示装置
US9070546B2 (en) * 2012-09-07 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI505245B (zh) * 2012-10-12 2015-10-21 Au Optronics Corp 移位暫存器
CN102930814A (zh) * 2012-10-29 2013-02-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN103280200B (zh) * 2013-04-22 2015-01-21 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路与显示器件
US20160240159A1 (en) * 2013-10-08 2016-08-18 Sharp Kabushiki Kaisha Shift register and display device
TWI509593B (zh) * 2013-12-20 2015-11-21 Au Optronics Corp 移位暫存器
KR101572378B1 (ko) 2014-08-04 2015-11-27 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치
CN105895011B (zh) * 2015-01-26 2019-02-15 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示面板
US9548739B2 (en) * 2015-03-27 2017-01-17 Qualcomm Incorporated Drive for cascode stack of power FETs
CN104766587B (zh) * 2015-04-30 2016-03-02 京东方科技集团股份有限公司 扫描驱动电路及其驱动方法、阵列基板、显示装置
US10037738B2 (en) * 2015-07-02 2018-07-31 Apple Inc. Display gate driver circuits with dual pulldown transistors
KR102426106B1 (ko) * 2015-07-28 2022-07-29 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN105047172A (zh) * 2015-09-15 2015-11-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示屏及其驱动方法
CN105047127B (zh) * 2015-09-21 2017-12-22 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、行扫描驱动电路、显示装置
KR101749828B1 (ko) 2015-11-18 2017-06-21 엘지디스플레이 주식회사 터치 센서들이 내장된 픽셀 어레이의 구동 장치
CN106057118A (zh) * 2016-06-30 2016-10-26 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
KR102484185B1 (ko) * 2016-10-31 2023-01-04 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
CN106548758B (zh) * 2017-01-10 2019-02-19 武汉华星光电技术有限公司 Cmos goa电路
US20180277232A1 (en) * 2017-03-27 2018-09-27 Int Tech Co., Ltd. Shift register
CN107578756B (zh) * 2017-10-16 2020-04-14 深圳市华星光电技术有限公司 一种goa电路
CN107749281B (zh) * 2017-10-31 2020-05-05 武汉华星光电技术有限公司 一种栅极驱动电路
KR102393725B1 (ko) * 2017-12-22 2022-05-03 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
CN108538238A (zh) * 2018-05-24 2018-09-14 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN108898992B (zh) * 2018-07-31 2021-08-20 北京大学深圳研究生院 移位寄存器以及栅极驱动装置
JP2019197607A (ja) * 2019-05-22 2019-11-14 株式会社半導体エネルギー研究所 半導体装置
CN110675793A (zh) * 2019-09-05 2020-01-10 深圳市华星光电半导体显示技术有限公司 显示驱动电路
JP7078653B2 (ja) * 2020-01-21 2022-05-31 株式会社半導体エネルギー研究所 表示装置
US10991416B1 (en) * 2020-02-27 2021-04-27 Micron Technology, Inc. Capacitance-based compensation circuitry
CN111627404B (zh) * 2020-06-09 2021-11-23 武汉华星光电技术有限公司 一种goa电路、显示面板和显示装置
US11296693B1 (en) * 2021-01-27 2022-04-05 Micron Technology, Inc. Apparatuses and methods for compensating for crosstalk noise at input receiver circuits
CN113436585B (zh) * 2021-06-23 2022-11-04 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置
CN113643640B (zh) 2021-08-03 2023-06-02 武汉华星光电技术有限公司 栅极驱动电路及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0731441A2 (en) * 1995-03-06 1996-09-11 THOMSON multimedia A liquid crystal display driver with threshold voltage drift compensation
US6690347B2 (en) * 2001-02-13 2004-02-10 Samsung Electronics Co., Ltd. Shift register and liquid crystal display using the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410583A (en) 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
FR2743662B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
US5949398A (en) 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
JP4181710B2 (ja) * 1998-10-21 2008-11-19 エルジー ディスプレイ カンパニー リミテッド シフトレジスタ
JP3496559B2 (ja) * 1999-01-06 2004-02-16 日本電気株式会社 画像特徴量生成装置、並びに画像特徴量生成方法
KR100430099B1 (ko) * 1999-03-02 2004-05-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100685307B1 (ko) * 1999-11-05 2007-02-22 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
US6845140B2 (en) * 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7177383B2 (en) * 2004-02-02 2007-02-13 James Hardy Method and system for safety regulation in nuclear power regulating systems
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0731441A2 (en) * 1995-03-06 1996-09-11 THOMSON multimedia A liquid crystal display driver with threshold voltage drift compensation
US6690347B2 (en) * 2001-02-13 2004-02-10 Samsung Electronics Co., Ltd. Shift register and liquid crystal display using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431144B2 (en) 2017-04-18 2019-10-01 Boe Technology Group Co., Ltd. Scan circuit unit, driving method thereof, gate drive circuit, and display apparatus
KR20190035110A (ko) * 2017-09-26 2019-04-03 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시패널
KR102612946B1 (ko) * 2017-09-26 2023-12-11 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시패널

Also Published As

Publication number Publication date
DE102004057518B4 (de) 2013-08-22
FR2868589B1 (fr) 2007-10-05
JP5173618B2 (ja) 2013-04-03
TWI269307B (en) 2006-12-21
US7532701B2 (en) 2009-05-12
GB2412798B (en) 2007-03-28
GB2412798A (en) 2005-10-05
US20050220263A1 (en) 2005-10-06
JP2005293817A (ja) 2005-10-20
GB0425498D0 (en) 2004-12-22
DE102004064250B3 (de) 2013-08-22
CN1677575A (zh) 2005-10-05
DE102004057518A1 (de) 2005-10-27
US20070263763A1 (en) 2007-11-15
JP2008282522A (ja) 2008-11-20
US7289594B2 (en) 2007-10-30
FR2868589A1 (fr) 2005-10-07
TW200532699A (en) 2005-10-01

Similar Documents

Publication Publication Date Title
CN1677575B (zh) 移位寄存器及其驱动方法
KR101520807B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
JP4359038B2 (ja) レベル・シフタを内蔵したシフト・レジスタ
CN100580814C (zh) 移位寄存器
US7233308B2 (en) Shift register
CN103208311B (zh) 移位寄存器
KR100574363B1 (ko) 레벨 쉬프터를 내장한 쉬프트 레지스터
CN106782282A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN101609719B (zh) 显示装置的移位寄存器
US10319324B2 (en) Shift registers, driving methods, gate driving circuits and display apparatuses with reduced shift register output signal voltage switching time
CN103021358A (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN104867438A (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
US7382348B2 (en) Shift register
US20220406234A1 (en) Shifting register, driving method thereof, driving circuit and display device
CN105702297A (zh) 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置
CN101593561B (zh) 液晶显示器
KR100896404B1 (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
CN101556830B (zh) 移位寄存器及其栅极驱动装置
CN111223459B (zh) 移位寄存器以及栅极驱动电路
CN115331644A (zh) 栅极驱动电路及其驱动方法、显示装置
CN102509537B (zh) 显示装置的移位寄存器
CN101339809A (zh) 移位寄存器以及使用该移位寄存器的液晶显示器
CN114038437B (zh) 移位寄存器单元、栅极驱动电路及显示装置
KR101143803B1 (ko) 쉬프트 레지스터 및 그 구동 방법
Lee et al. P‐13: Low‐Power a‐Si Level Shifter for Mobile Displays with Bootstrapped Capacitor and Pulsed Signal Source

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20211125