KR101749828B1 - 터치 센서들이 내장된 픽셀 어레이의 구동 장치 - Google Patents

Abstract

본 발명은 표시패널에 터치 센서들이 내장된 픽셀 어레이의 구동 장치에 관한 것으로, 이 구동 장치의 디스플레이 구동 회로는 픽셀 어레이의 게이트 라인들로 게이트 펄스를 순차적으로 공급하고 상기 게이트 펄스를 시프트하는 시프트 레지스터를 포함한다. 상기 시프트 레지스터는 다수의 풀업 트랜지스터들, 상기 풀업 트랜지스터들의 게이트에 연결된 다수의 Q 노드들, 및 상기 터치 센싱 기간 동안 상기 시프트 레지스터의 Q 노드들 중 적어도 일부에 고전위 전압을 공급하는 트랜지스터를 포함한다. 본 발명의 표시장치는 터치 센서들이 내장된 표시패널의 1 프레임 기간이 다수의 픽셀 구동 기간과 다수의 터치 센싱 기간으로 시분할될 때 게이트 구동부의 출력 특성 저하를 방지함으로써 라인 딤 없는 화질을 구현할 수 있다.

Description

터치 센서들이 내장된 픽셀 어레이의 구동 장치{DRIVING APPARATUS FOR PIXEL ARRAY HAVING TOUCH SENSORS}

본 발명은 표시패널에 터치 센서들이 내장된 픽셀 어레이의 구동 장치에 관한 것이다.

유저 인터페이스(User Interface, UI)는 사람(사용자)과 각종 전기, 전자 기기 등의 통신을 가능하게 하여 사용자가 기기를 쉽게 자신이 원하는 대로 쉽게 제어할 수 있게 한다. 유저 인터페이스의 대표적인 예로는 키패드, 키보드, 마우스, 온스크린 디스플레이(On Screen Display, OSD), 적외선 통신 혹은 고주파(RF) 통신 기능을 갖는 원격 제어기(Remote controller) 등이 있다. 유저 인터페이스 기술은 사용자 감성과 조작 편의성을 높이는 방향으로 발전을 거듭하고 있다. 최근, 유저 인터페이스는 터치 UI, 음성 인식 UI, 3D UI 등으로 진화되고 있다.

터치 UI는 휴대용 정보기기에 필수적으로 채택되고 있는 추세에 있으며, 가전 제품에도 확대 적용되고 있다. 정전 용량 방식의 터치 센싱 시스템은 터치 스크린의 구조가 기존의 저항막 방식에 비하여 내구성과 선명도가 높고, 다양한 어플리케이션에 적용될 수 있는 장점이 있다.

터치 스크린의 터치 센서들은 표시패널 상에 배치되거나 표시패널에 내장될 수 있다. 디스플레이 구동회로는 데이터전압을 발생하는 데이터 구동부와, 데이터전압에 동기되어 게이트 펄스(또는 스캔 펄스)를 발생하는 게이트 구동부를 포함하고 있다. 표시패널에 터치 센서들이 내장되면, 터치 센서들과 픽셀들이 전기적으로 커플링(coupling)되기 때문에 픽셀들에 인가되는 신호가 터치 센서들에 노이즈로 작용할 수 있다. 표시패널에 터치 센서들이 내장된 경우에, 픽셀들과 터치 센서들의 상호 영향을 줄이기 위하여, 표시패널의 1 프레임 기간을 픽셀들에 입력 영상의 데이터를 기입하는 픽셀 구동 기간과, 터치 센서들을 구동하는 터치 센싱 기간으로 시분할할 수 있다.

표시패널의 1 프레임 기간은 다수의 픽셀 구동 기간과, 다수의 터치 센싱 기간으로 시분할될 수 있다. 표시패널의 화면이 도 1과 같이 제1 및 제2 블록(B1, B2)으로 분할되면, 도 2와 같이 제1 픽셀 구동 기간(Td1) 동안 제1 블록(B1)의 픽셀들에 입력 영상의 데이터들이 기입된 후, 제1 터치 센싱 기간(Tt1) 동안 화면 전체에서 터치 센서들을 구동하여 터치 입력을 센싱한다. 이어서, 제2 픽셀 구동 기간(Td2) 동안 제2 블록(B2)의 픽셀들에 입력 영상의 데이터들이 기입된 후, 제2 터치 센싱 기간(Tt2) 동안 화면 전체에서 터치 센서들을 구동하여 터치 입력을 센싱한다.

게이트 구동부는 시프트 레지스터(shift register)를 이용하여 게이트 라인들에 인가되는 게이트 펄스를 순차적으로 시프트(shift)한다. 게이트 펄스는 입력 영상의 데이터 전압 즉, 픽셀 전압에 동기되어 데이터 전압이 충전될 픽셀들을 1 라인씩 순차적으로 선택한다. 시프트 레지스터는 종속적으로 접속된 스테이지들을 포함한다. 스테이지들 각각은 D 플립 플롭(Flip-flop)으로 동작한다. 따라서, 스테이지는 스타트 신호(start signal) 또는 앞단 스테이지의 출력을 스타트 신호로서 입력 받아 클럭이 입력될 때 출력을 발생한다.

도 2와 같이 제1 픽셀 구동 기간(Td1)과 제2 픽셀 구동 기간(Td2) 사이에 터치 센싱 구동 기간(Td1)이 있으면, 제2 픽셀 구동 기간(Td2)의 첫 번째 게이트 펄스 전압이 낮아져 제2 블록(B2)의 첫 번째 라인에 배치된 픽셀들의 휘도가 다른 라인들의 휘도와 달라진다. 이로 인하여, 블록들(B1, B2) 사이의 경계가 보이는 라인 딤(Line dim) 현상이 나타난다. 이는 제2 블록(B2)의 첫 번째 게이트 펄스를 출력하는 시프트 레지스터의 Q 노드 전압이 터치 센싱 기간(Tt1) 동안 반전하여 스테이지의 출력 전압이 낮아지기 때문이다. 터치 센싱 기간(Tt1)은 1 수평 기간 보다 훨씬 길다. 터치 센싱 기간(Tt1)이 길수록 감쇠 시간(decay time)이 길어지므로 스테이지의 Q 노드 전압 감쇠폭이 커진다. 따라서, 표시패널에 터치 센서들이 내장되고 그 표시패널의 1 프레임 기간이 다수의 픽셀 구동 기간과 다수의 터치 센싱 기간으로 시분할될 때 게이트 구동부의 출력 특성이 저하될 수 있다.

본 발명은 터치 센서들이 내장된 표시패널의 1 프레임 기간이 다수의 픽셀 구동 기간과 다수의 터치 센싱 기간으로 시분할될 때 게이트 구동부의 출력 특성 저하를 방지할 수 있는 픽셀 어레이의 구동 장치를 제공한다.

본 발명의 실시예에 따른 픽셀 어레이의 구동 장치는 픽셀 구동 기간 동안 픽셀들에 입력 영상의 데이터를 기입하는 디스플레이 구동회로, 및 터치 센싱 기간 동안, 상기 터치 센서들을 구동하는 터치 센싱 회로를 포함한다. 상기 디스플레이 구동 회로는 상기 픽셀 어레이의 게이트 라인들로 게이트 펄스를 순차적으로 공급하고 상기 게이트 펄스를 시프트하는 시프트 레지스터를 포함한다. 상기 시프트 레지스터는 상기 시프트 레지스터는 풀업 트랜지스터들, 상기 풀업 트랜지스터들의 게이트에 연결된 다수의 Q 노드들, 및 상기 터치 센싱 기간 동안 상기 시프트 레지스터의 Q 노드들 중 적어도 일부에 고전위 전압을 공급하는 트랜지스터를 포함한다.

본 발명은 터치 센싱 기간 동안 발생되는 보상 펄스에 응답하여 게이트 구동부의 Q 노드에 고전위 전압을 공급하는 트랜지스터를 상기 Q 노드에 연결한다. 그 결과, 본 발명의 표시장치는 터치 센서들이 내장된 표시패널의 1 프레임 기간이 다수의 픽셀 구동 기간과 다수의 터치 센싱 기간으로 시분할될 때 게이트 구동부의 출력 특성 저하를 방지함으로써 라인 딤 없는 화질을 구현할 수 있다.

도 1은 표시패널의 화면이 2 분할된 예를 보여 주는 도면이다.
도 2는 도 1과 같은 표시패널의 픽셀들과 터치 센서들을 시분할 구동하는 방법을 보여 주는 타이밍도이다.
도 3은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 4는 픽셀 어레이에 내장된 터치 센서의 일 예를 보여 주는 도면이다.
도 5는 도 3과 같은 표시패널의 픽셀들과 터치 센서들을 시분할 구동하는 방법을 보여 주는 타이밍도이다.
도 6은 표시패널의 양측에 GIP 회로가 배치된 예를 보여 주는 도면이다.
도 7은 도 6에 도시된 일측 GIP 회로의 일 예를 보여 주는 블록도이다.
도 8은 터치 센싱 기간 동안 GIP 회로의 Q 노드 전압이 감쇠되는 예를 보여 주는 파형도이다.
도 9는 Q 노드 감쇠를 방지하기 위한 트랜지스터를 보여 주는 도면이다.
도 10은 Q 노드 감쇠를 방지하기 위한 트랜지스터의 동작 타이밍을 보여 주는 타이밍도이다.
도 11은 Q 노드 감쇠를 방지하기 위한 트랜지스터로 인한 Q 노드의 전압 변화를 보여 주는 파형도이다.
도 12는 GIP 회로의 일 예를 보여 주는 회로도이다.
도 13은 도 12에 도시된 시프트 레지스터 회로의 동작을 보여 주는 파형도이다.
도 14는 GIP 회로의 다른 예를 보여 주는 회로도이다.
도 15는 도 14에 도시된 GIP 회로의 QB 노드 전압을 보여 주는 파형도이다.

본 발명의 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시장치로 구현될 수 있다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 3 내지 도 5를 참조하면, 본 발명의 표시장치는 표시패널(100), 디스플레이 구동회로(102, 104), 터치 센싱 회로(110) 등을 포함한다.

표시패널(100)의 1 프레임 기간은 다수의 픽셀 구동 기간과, 다수의 터치 센싱 기간으로 시분할될 수 있다. 표시패널(100)은 둘 이상의 블록들(B1, B2)로 분할된다. 블록들(B1, B2)은 픽셀 구동 기간 내에 구동되는 픽셀 영역의 크기로 분할된다. 따라서, 블록들(B1, B2)은 물리적으로 분할될 필요가 없다.

표시패널(100)의 화면은 입력 영상이 재현되는 픽셀 어레이(pixel array)를 포함한다. 픽셀 어레이는 m(m은 양의 정수) 개의 데이터라인들(S1~Sm)과 n(n은 양의 정수) 개의 게이트라인들(G1~Gn)에 의해 정의된 픽셀 영역에 형성된 m×n 개의 픽셀들(101)을 포함한다. 픽셀들(101) 각각은 데이터라인들(S1~Sm)과 게이트라인들(G1~Gn)의 교차부들에 형성된 TFT들(Thin Film Transistor), 데이터전압을 충전하는 픽셀전극, 픽셀전극에 접속되어 데이터 전압을 유지하는 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함하여 입력 영상을 표시한다. 평판 표시장치의 구동 특성에 따라 픽셀들(100)의 구조는 변경될 수 있다.

표시패널(100)의 픽셀 어레이는 터치 센서들(C1~C4)과, 터치 센서들(C1~C4)과 연결된 센서 라인들(L1~Li, i는 m, n 보다 작은 양의 정수)을 포함한다. 픽셀들(101)의 공통전극(COM)은 다수의 세그먼트들(segment)로 분할된다. 터치 센서들(C1~C4)은 분할된 공통전극(COM)으로 구현된다. 하나의 공통전극 세그먼트(segment)는 다수의 픽셀들(100)에 공통으로 연결되고 하나의 터치 센서를 형성한다. 따라서, 터치 센서들(C1~C4)은 픽셀 구동 기간(Td1, Td2) 동안 픽셀들(101)에 공통전압(Vcom)을 공급하고, 터치 센싱 기간(Tt1, Tt2) 동안 터치 구동 신호(Vdrv)를 입력 받아 터치 입력을 센싱한다.

픽셀 어레이에 내장된 터치 센서들(C1~C4)은 정전 용량(capacitance) 타입의 터치 센서들로 구현될 수 있다. 정전 용량 방식은 자기 정전 용량(Self capacitance)이나 상호 정전 용량(Mutual capacitance)으로 나뉘어질 수 있다. 자기 정전 용량은 한 방향으로 형성된 단층의 도체 배선을 따라 형성된다. 상호 정전 용량은 직교하는 두 도체 배선들 사이에 형성된다. 도 4는 자기 정전 용량 타입의 터치 센서를 도시하였으나, 터치 센서들(C1~C4)은 이에 한정되지 않는다.

표시패널(100)의 상부 기판에는 블랙매트릭스, 컬러필터 등이 형성될 수 있다.

디스플레이 구동회로(102)는 데이터 구동부(102), 게이트 구동부(104) 및 타이밍 콘트롤러(106)를 포함하여 입력 영상의 데이터를 표시패널(100)의 픽셀들(101)에 기입한다. 디스플레이 구동회로(102)는 1 프레임 기간을 다수의 픽셀 구동 기간과, 다수의 터치 센싱 기간으로 시분할하고 상기 픽셀 구동 기간에 상기 블록 단위로 픽셀들에 입력 영상의 데이터를 기입한다.

데이터 구동부(102)는 픽셀 구동 기간(Td1, Td2) 동안 타이밍 콘트롤러(106)로부터 입력되는 입력 영상의 디지털 비디오 데이터를 아날로그 정극성/부극성 감마보상전압으로 변환하여 출력 채널들을 통해 데이터전압을 출력한다. 데이터 구동부(102)로부터 출력된 데이터전압은 픽셀 구동 기간(Td1, Td2) 동안 데이터라인들(S1~Sm)에 공급된다. 데이터 구동부(102)의 출력 채널들은 터치 센싱 기간(Tt1, Tt2) 동안 데이터 라인들(S1~Sm)과 분리되어 하이 임피던스(high impedence) 상태를 유지할 수 있다. 데이터 구동부(102)는 픽셀들(101)과 터치 센서(C1~C4) 사이의 기생 용량을 줄이기 위하여 터치 센싱 기간(Tt1, Tt2) 동안 터치 구동 신호(Tdrv)와 같은 위상의 교류 신호를 공급할 수 있다. 픽셀들(101)의 전압은 터치 센싱 기간(Tt1, Tt2) 동안 TFT들이 턴-온되지 않으므로 스토리지 커패시터에 의해 데이터 전압으로 유지된다.

게이트 구동부(104)는 픽셀 구동 기간(Td1, Td2) 동안 데이터전압에 동기되는 게이트펄스(또는 스캔펄스)를 게이트라인들(G1~Gn)에 순차적으로 공급하여 데이터 전압이 기입되는 표시패널(100)의 라인을 선택한다. 터치 센싱 기간(Tt1, Tt2) 동안, 게이트 구동부(104)에는 스타트 신호(VST)와 게이트 시프트 클럭(GCLK1_L~GCLK4_L, GCLK1_R~GCLK4_R)이 입력되지 않는다. 그 결과, 게이트 구동부(104)는 터치 센싱 기간(Tt1, Tt2) 동안 게이트 펄스를 출력하지 않는다. 게이트 구동부(104)의 스테이지들 각각의 Q 노드는 플로팅 상태를 유지하지만 도 8과 같이 기생 용량을 통해 터치 센싱 기간(Tt1, Tt2) 동안 방전될 수 있다.

게이트 구동부(104)는 Q 노드의 전압에 응답하여 표시패널(100)의 게이트 라인들(G1~Gn)에 게이트 펄스를 순차적으로 출력하는 시프트 레지스터를 포함한다. 시프트 레지스터는 터치 센싱 기간(Tt1, Tt2) 동안 발생되는 LH(Long Horizontal time) 보상 펄스에 응답하여 Q 노드에 고전위 전압을 공급하는 LH 보상 트랜지스터를 포함한다.

게이트 구동부(104)는 도 6과 같이 표시패널(100)의 하부 기판 상에서 픽셀 어레이와 함께 형성되는 GIP(Gate In Panel) 회로로 구현될 수 있고, 별도의 IC로 접착될 수 있다. GIP 회로는 픽셀 어레이의 TFT들과 같은 비정질 실리콘 오프 커런트가 높아 터치 센싱 기간에 Q 노드 방전양이 비교적 크다. 따라서, 이러한 GIP 회로를 적용할 때 터치 센싱 기간 동안 Q 노드의 감쇠를 방지할 수 있는 방안이 필요하다. GIP 회로는 표시패널(100)의 일측 가장자리에 배치되거나 도 6과 같이 표시패널(100)의 양측 가장자리에 나누어 배치될 수 있다. GIP 회로(GIP_L, GIP_R)는 타이밍 콘트롤러(106)의 제어 하에 게이트 펄스를 순차적으로 시프트하는 시프트 레지스터(shift register)를 포함한다. GIP 회로(GIP_L, GIP_R)의 트랜지스터들은 제조 공정을 단순화하기 위하여 픽셀 어레이의 TFT들에 형성된 반도체와 같은 반도체로 형성될 수 있다. GIP 회로(GIP_L, GIP_R)의 트랜지스터들이 비정질 실리콘(s-Si)을 포함하는 TFT로 제작될 수 있다. 그런데, 비정질 실리콘 TFT은 오프 상태에서 흐르는 누설 전류 즉, 오프 커런트(Off current)가 높기 때문에 도 5와 같은 시분할 구동 방법에서 GIP 회로(GIP_L, GIP_R)의 Q 노드 전압의 감쇠폭을 더 크게 하여 블록들 간의 경계에서 라인 딤(Line dim)이 더 두드러지게 보이게 할 수 있다. 본 발명의 표시장치는 터치 센싱 기간(Tt1, Tt2) 동안 게이트 구동부(104)의 Q 노드에 게이트 하이 전압(VGH)을 공급하여 Q 노드의 전압을 상승시킴으로써 Q 노드의 전압 감쇠를 보상한다.

GIP 회로(GIP_L, GIP_R)의 트랜지스터들은 비정질 실리콘(a-Si)을 포함한 TFT로 한정되지 않는다. 예를 들어, GIP 회로(GIP_L, GIP_R)의 트랜지스터들은 비정질 실리콘(a-Si)을 포함한 TFT, 산화물 반도체를 포함한 TFT(Oxide TFT), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 TFT(LTPS TFT) 중 하나 이상을 포함할 수 있다.

타이밍 콘트롤러(106)는 도시하지 않은 호스트 시스템으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 구동부(102)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동부(104)의 동작 타이밍을 동작 타이밍을 제어시키기 위한 게이트 타이밍 제어신호를 출력한다. 데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity, POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동부(102)의 샘플링 스타트 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 데이터 샘플링 타이밍을 시프트시키는 클럭이다. 극성제어신호(POL)는 데이터 구동부(102)로부터 출력되는 데이터전압의 극성을 제어한다. 타이밍 콘트롤러(106)와 데이터 구동부(102)사이의 신호 전송 인터페이스가 mini LVDS(Low Voltage Differential Signaling) 인터페이스라면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. GIP 회로의 경우에, 게이트 출력 인에이블신호(Gate Output Enable, GOE)는 생략될 수 있다. 게이트 스타트 펄스(GSP)는 시프트 레지스터에 입력되어 시프트 레지스트로부터 제1 게이트 펄스가 출력되는 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 시프트 레지스터에 입력되어 시프트 레지스트의 시프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 펄스의 펄스폭을 정의한다. 게이트 구동부(104)가 GIP 회로로 구현되면, 타이밍 콘트롤러(106)로부터 발생된 게이트 타이밍 제어신호는 도시하지 않은 레벨 시프터(Level shifter)에 의해 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 전압으로 변환되어 GIP 회로에 입력된다. 따라서, GIP 회로에 입력되는 스타트 신호(VSP)와 게이트 시프트 클럭(GCLK1~4)은 도 13과 같이 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 게이트 하이 전압(VGH)은 GIP 회로를 구성하는 트랜지스터들의 문턱 전압 보다 높은 전압이고, 게이트 하이 전압(VGH)은 그 트랜지스터들의 문턱 전압 보다 낮은 전압이다.

호스트 시스템은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터를 표시패널(100)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템은 입력 영상의 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(106)로 전송한다. 또한, 호스트 시스템은 터치 센싱 회로(110)로부터 수신된 터치 입력의 좌표 정보와 연계된 응용 프로그램을 실행한다.

터치 센싱 회로(110)는 타이밍 콘트롤러(106) 또는 호스트 시스템으로부터 입력되는 동기 신호(Tsync)에 응답하여 터치 센싱 기간(Tt1, Tt2) 동안 터치 센서들을 구동한다. 터치 센싱 회로(110)는 터치 센싱 기간(Tt1, Tt2) 동안 터치 구동 신호(Vdrv)를 센서 라인들(L1~Li)을 통해 터치 센서들(C1~C4)에 공급하여 터치 입력 을 센싱한다. 터치 센싱 회로(110)는 터치 입력 유무에 따라 달라지는 터치 센서의 정하 변화량을 분석하여 터치 입력을 판단하고, 터치 입력 위치의 좌표를 계산한다. 터치 입력 위치의 좌표 정보는 호스트 시스템으로 전송된다.

1 프레임 기간 내에서 픽셀 구동 기간(Td1, Td2)과 터치 센싱 구동 기간(Tt1, Tt2)이 각각 도 5와 같이 두 개의 구간들로 분할되면, 터치 센싱 회로(110)는 매 터치 센싱 구동 기간(Tt1, Tt2) 마다 터치 입력의 좌표 정보를 호스트 시스템으로 전송한다. 따라서, 프레임 레이트(Frame rate) 보다 터치 레포트 레이트(Touch report rate)가 더 빠르다. 프레임 레이트는 1 프레임 이미지가 픽셀 어레이에 기입되는 프레임 주파수이다. 터치 레포트 레이트는 터치 입력의 좌표 정보가 발생되는 속도이다. 터치 레포트 레이트가 높을 수록 터치 입력의 좌표 인식 속도가 빨라지므로 터치 감도가 좋아진다.

도 6은 표시패널의 양측에 GIP 회로가 배치된 예를 보여 주는 도면이다. 도 7은 도 6에 도시된 일측 GIP 회로의 일 예를 보여 주는 블록도이다.

도 6 및 도 7을 참조하면, GIP 회로들(GIP_L, GIP_R) 각각은 스타트 신호(VST)와, 게이트 시프트 클럭(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)을 입력 받아 게이트 펄스를 순차적으로 출력하는 시프트 레지스터를 포함한다. 게이트 시프트 클럭(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)은 4 상 클럭을 예시하였으나 2 상 클럭 또는 6 상 클록도 가능하다. 게이트 시프트 클럭(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)은 픽셀들(101)의 데이터 전압 충전양을 높이기 위하여 도 8과 같이 중첩될 수 있다.

제1 GIP 회로(GIP_L)는 픽셀 어레이의 좌측 밖에 배치된다. 제1 제1 GIP 회로(GIP_L)는 픽셀 어레이의 기수 번째 게이트 라인들(G1, G3,...Gn-1)에 연결되어 그 게이트 라인들(G1, G3,...Gn-1)에 게이트펄스를 순차적으로 출력한다. 제2 GIP 회로(GIP_R)는 픽셀 어레이의 우측 밖에 배치된다. 제2 GIP 회로(GIP_R)의 시프트 레지스터는 픽셀 어레이의 우수 번째 게이트 라인들(G2, G4,...Gn)에 연결되어 그 게이트 라인들(G2, G4,...Gn)에 게이트펄스를 순차적으로 출력한다.

GIP 회로들(GIP_L, GIP_R)은 게이트 시프트 클럭(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R) 마다 출력을 발생한다. 따라서, GIP 회로들(GIP_L, GIP_R)로부터 출력되는 제N(N은 2 이상의 양의 정수) 게이트 펄스는 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)의 중첩폭 만큼 제N-1 게이트 펄스의 뒷 부분과 중첩된다.

GIP 회로들(GIP_L, GIP_R) 각각은 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)이 입력되고 종속적으로 접속된 다수의 스테이지들(S(N-1)~S(N+4))을 포함한다.

스테이지들((S(N-1)~S(N+1)) 각각은 풀업 트랜지스터(Pull-up transistor), 풀다운 트랜지스터(Pull-down transistor), 풀업 트랜지스터를 제어하는 Q 노드, Q 다수의 트랜지스터들을 포함한다. 스테이지들((S(N-1)~S(N+1))은 풀다운 트랜지스터를 제어하는 QB 노드를 포함할 수 있다. 트랜지스터들은 n type MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 구현될 수 있으나 이에 한정되지 않는다.

스테이지들((S(N-1)~S(N+1))은 도 12 또는 도 14와 같은 회로 구성을 가질 수 있으나 이에 한정되지 않는다. 스테이지들((S(N-1)~S(N+1))은 도 12와 같은 회로로 구성된다면, 제N 스테이지(S(N))는 제N-2 스테이지의 출력(Vout(N-2))을 스타트 신호로서 입력 받아 Q 노드를 충전하고 제N 클럭(CLK(N))이 입력될 때 제N 출력(Vout(N))을 발생한다. 제N 출력은 제N 게이트 라인과, 제N+2 스테이지의 스타트 신호 입력 단자에 인가된다. 제1 스테이지는 앞단 스테이지의 출력을 입력 받을 수 없으므로 별도의 스타트 신호(VST)를 입력 받는다. 스테이지들((S(N-1)~S(N+1))의 연결 구조는 게이트 시프트 클럭들(GCLK1-L~GCLK4-L, GCLK1-R~GCLK4-R)의 위상, 펄스폭에 따라 그리고 스테이지 회로의 동작에 따라 달라질 수 있으므로 어느 하나로 한정되지 않는다.

스테이지들((S(N-1)~S(N+1))의 Q 노드는 터치 센싱 기간(Tt1, Tt2) 동안 방전하여 그 전압이 감쇠된다. 터치 센싱 기간(Tt1, Tt2) 각각은 1 수평 기간 보다 길어 스테이지의 Q 노드의 감쇠폭을 크게 한다. 이 때문에 터치 센싱 기간(Tt1, Tt) 이후에 데이터가 기입되는 다음 블록에서 첫 번째 게이트 펄스를 출력하는 스테이지는 도 8과 같이 터치 센싱 기간(Tt1, Tt2) 동안 Q 노드 전압이 감쇠된 후 게이트 펄스를 발생하므로 다른 스테이지들의 출력에 비하여 낮은 전압의 출력을 발생한다.

본 발명은 이러한 문제를 방지하기 위하여 도 9와 같이 Q 노드 감쇠를 방지하기 위한 LH 보상 TFT를 스테이지의 Q 노드에 연결한다. LH 보상 TFT(T10)는 터치 센싱 기간(Tt1, Tt2) 동안 발생되는 LH 보상 펄스(VLH)에 응답하여 게이트 하이 전압(VGH) 즉, 고전위 전압을 Q 노드에 공급함으로써 Q 노드 전압의 감쇠를 방지한다. LH 보상 TFT(T10)는 제1 블록(B1)을 제외한 다른 블록들(B2)에 연결된 GIP 회로에서 첫 번째 출력을 발생하는 각 블록들의 제1 스테이지에만 연결되거나 모든 스테이지들에 연결될 수 있다.

터치 센싱 기간 이후에 데이터가 기입되는 블록의 첫 번째 라인에 연결된 스테이지에서만 Q 노드 감쇠가 크다. 터치 센싱 기간 직후 데이터가 기입되는 블록 이외의 다른 블록에 연결된 GIP 회로는 게이트 하이 전압(VGH)의 출력을 발생하지 않고 출력 전압을 게이트 로우 전압(VGH)으로 유지한다. 터치 센싱 기간 직후 데이터가 기입되는 블록 이외의 다른 블록에 연결된 GIP 회로의 Q 노드에 LH 보상 펄스(VLH)가 인가되면 불필요한 누설 전류가 발생될 수 있다. 제1 블록(B1)에 연결된 GIP 회로는 매 프레임 기간의 초기에 출력을 발생하므로 터치 센싱 기간(Tt1, Tt2)으로 인한 Q 노드 감쇠 없이 출력을 발생한다. 따라서, LH 보상 펄스(VLH)는 터치 센싱 기간 직후 현재 데이터가 기입되는 블록에 연결된 GIP 회로의 Q 노드에만 인가될 수 있도록 스캔 방향을 따라 매 블록 마다 하나씩 순차적으로 출력되는 것이 바람직하다. 표시패널(100)의 픽셀 어레이가 N 개의 블록들로 분할된다면, LH 보상 펄스(VLH)는 터치 센싱 기간마다 하나씩 발생되어 1 프레임 기간 동안 N-1 개(VLH(1)~VLH(N-1)가 순차적으로 발생될 수 있다.

도 11에서, 도면 부호 '32'는 터치 센싱 기간(Tt1, Tt2) 동안 감쇠되는 Q 노드의 전압을 보여 주는 실험 결과이다. 도면 부호 '31'은 LH 보상 TFT(T10)를 이용하여 터치 센싱 기간(Tt1, Tt2) 동안 Q 노드에 고전위 전압을 인가하였을 때 Q 노드 전압을 보여 주는 보여 주는 실험 결과이다.

도 12는 GIP 회로를 보여 주는 회로도이다. 도 13은 도 12에 도시된 GIP 회로의 동작을 보여 주는 파형도이다.

도 12 및 도 13을 참조하면, GIP 회로의 제N 스테이지는 Q 노드와 다수의 TFT들을 포함한다.

TFT 1(T1)은 제N-2 스테이지의 출력(VOUT(N-2)에 응답하여 Q 노드의 전압을 게이트하이 전압(VGH)으로 충전시킨다. TFT 3N(T3N)는 제N+2 스테이지의 출력(VOUT(N+2))에 응답하여 Q 노드의 전압을 게이트 로우 전압(VGL)까지 방전시킨다. TFT 3R(T3R)은 스타트 신호(VST)에 응답하여 Q 노드의 전압을 게이트 로우 전압(VGL)으로 방전시킴으로써 1 프레임 기간의 초기에 모든 스테이지의 Q 노드를 초기화한다. TFT 3C(T3C)는 제N-1 클럭(CLK(N-1))에 응답하여 Q 노드에 제N-1 스테이지의 출력 전압을 공급한다.

게이트 하이 전압(VGH) 만큼 Q 노드가 프리 차징(pre-charging)된 상태에서, TFT 6(T6)의 드레인에 제N 클럭(CLK(N))의 게이트 하이 전압(VGH)이 입력되면 TFT 6(T6)은 TFT 6(T6)의 게이트-드레인간 기생용량 전압으로 인하여 Q 노드의 전압이 더 상승하는 부트스트래핑(bootstrapping)된다. TFT 6(T6)은 제N 클럭(CLK(N))이 입력될 때 출력 단자의 전압을 게이트 하이 전압(VGH) 만큼 상승시켜 제N 게이트 펄스(Vout(N))를 출력한다. TFT 6(T6)은 풀업 트랜지스터로 동작한다.

TFT 7C(T7C)는 제N+2 클럭(CLK(N+2))에 응답하여 출력 단자의 전압을 게이트 로우 전압(VGL)까지 방전시킨다. TFT 7D(T7D)는 게이트와 드레인이 출력 단자에 접속되어 다이오드(Diode)로 동작한다. TFT 7D(T7D)는 출력 단자의 전압이 게이트 하이 전압(VGH)이고 제N 클럭(N))의 전압이 게이트 로우 전압(VGL)으로 낮아질 때 턴-온되어 출력 단자의 전압을 낮춤으로써 TFT 7C(T7C)의 열화를 완화한다. TFT 7C 및 7D(T7C, T7D)는 풀다운 트랜지스터로 동작한다.

도 14는 GIP 회로의 다른 예를 보여 주는 회로도이다. 도 15는 도 14에 도시된 GIP 회로의 QB 노드 전압을 보여 주는 파형도이다.

도 14 및 도 15를 참조하면, 이 GIP 회로는 출력의 시프트 방향을 선택적으로 변경할 수 있다. 또한, 이 GIP 회로는 QB 노드의 전압이 교류로 변동되게 하여 QB 노드에 연결된 풀다운 트랜지스터들의 게이트 바이어스 스트레스(Gate bias stress)를 보상할 수 있다.

TFT 1(T1)은 순방향 스캔시(Forward scan)에 스타트 신호(VST) 또는 앞 단 스테이지의 출력에 응답하여 Q 노드의 전압을 게이트 하이 전압(VGH)으로 충전시킨다. TFT 41(T41)은 제1 게이트 하이 전압(VGH1)을 제1 QB 노드(QB1)에 공급하는 다이오드이다. TFT 51(T51)은 게이트 하이 전압(VGH)으로 충전된 Q 노드의 전압에 응답하여 제1 QB 노드(QB1)의 전압을 방전시킨다. TFT 71(T71)은 제2 게이트 하이 전압(VGH2)에 응답하여 제1 QB 노드(QB1)를 방전시킨다. TFT 81(T81)은 제1 게이트 하이 전압(VGH1)으로 충전된 제1 QB 노드(QB1)의 전압에 응답하여 Q 노드를 방전시킨다. TFT 91(T91)은 순방향 스캔시에 다음 단 스테이지의 전압(VEND)에 응답하여 Q 노드의 전압을 방전시킨다.

TFT 42(T42)는 제2 게이트 하이 전압(VGH2)을 제2 QB 노드(QB2)에 공급하는 다이오드이다. TFT 51(T52)은 게이트 하이 전압(VGH)으로 충전된 Q 노드의 전압에 응답하여 제2 QB 노드(QB2)의 전압을 방전시킨다. TFT 72(T72)는 제1 게이트 하이 전압(VGH1)에 응답하여 제2 QB 노드(QB2)를 방전시킨다. TFT 82(T82)는 제2 게이트 하이 전압(VGH2)으로 충전된 제2 QB 노드(QB2)의 전압에 응답하여 Q 노드를 방전시킨다.

TFT 2(T2)는 클럭(CLK)이 입력될 때 출력 단자의 전압을 상승시키는 풀업 트랜지스터이다. TFT 31 및 32(T31, T32)는 충전된 제1 및 제2 QB 노드(QB1, QB2)의 전압에 응답하여 교대로 턴-온되어 출력 단자의 전압을 방전시키는 풀다운 트랜지스터이다.

QB 노드에 직류 전압이 게이트에 장시간 인가되면, QB 노드에 연결된 TFT들(T31, T32)는 게이트 바이어스 스트레스로 인하여 문턱 전압이 시프트(shift)된다. 이러한 게이트 바이어스 스트레스를 완화하기 위하여, 제1 게이트 하이 전압(VGH)과 제2 게이트 하이전압(VGL)은 소정 시간 단위로 교대로 발생한다. 따라서, 제1 및 제2 QB 노드(QB1, QB2)의 전압은 도 15와 같이 교대로 충방전된다.

순방향 스캔 시에 TFT 1(T1)은 전단 스테이지 출력에 의해 Q 노드를 프리 차징하고, TFT(T9)는 다음단 스테이지의 출력에 응답하여 Q 노드를 방전시킨다. 역방향 스캔시(Reverse scan)에, TFT 1(T1)의 드레인에 게이트 로우 전압(VGL)이 인가되고, TFT 9(T9)의 드레인에 게이트 하이 전압(VGH)이 인가된다. 따라서, 역방향 스캔시에, TFT 1(T1)과 TFT 9(T9)의 역할이 바뀐다. TFT 1(T1)과 TFT 9(T9)은 동일한 출력 특성을 갖기 위하여 그 채널비(W/L)가 같게 제작된다.

도 12 및 도 14에 도시된 GIP 회로 각각에서, LH 보상 TFT(T10)는 터치 센싱 기간(Tt1, Tt2)에 발생되는 LH 보상 펄스(VLH)에 응답하여 Q 노드에 게이트 하이 전압(VGH)을 공급한다. LH 보상 TFT(T10)의 드레인은 Q 노드에 연결된다. LH 보상 TFT(T10)의 게이트에는 LH 보상 펄스(VLH)가 인가되고, LH 보상 TFT(T10)의 소스에는 게이트 하이 전압(VGH)이 인가된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 표시패널 102 : 데이터 구동부
104 : 스캔 구동부 106 : 타이밍 콘트롤러
OLED : 유기 발광 다이오드 C, C1, C1 : 커패시터
T1~T5, T51 : TFT

Claims (8)

1. 프레임 기간을 다수의 픽셀 구동 기간과, 다수의 터치 센싱 기간으로 시분할하여 픽셀 어레이의 픽셀들과 터치 센서들을 구동하는 구동 장치에 있어서,
   상기 픽셀 구동 기간 동안 픽셀들에 입력 영상의 데이터를 기입하는 디스플레이 구동회로, 및
   상기 터치 센싱 기간 동안, 상기 터치 센서들을 구동하는 터치 센싱 회로를 포함하고,
   상기 디스플레이 구동 회로는 상기 픽셀 어레이의 게이트 라인들로 게이트 펄스를 순차적으로 공급하고 상기 게이트 펄스를 시프트하는 시프트 레지스터를 포함하고,
   상기 시프트 레지스터는
   다수의 풀업 트랜지스터들;
   상기 풀업 트랜지스터들의 게이트에 연결된 다수의 Q 노드들; 및
   상기 터치 센싱 기간 동안 상기 시프트 레지스터의 Q 노드들 중 적어도 일부에 고전위 전압을 공급하는 트랜지스터를 포함하는 터치 센서들이 내장된 픽셀 어레이의 구동 장치.
2. 제 1 항에 있어서,
   상기 시프트 레지스터는 상기 픽셀 어레이와 함께 표시패널의 기판 상에 배치되고,
   상기 시프트 레지스터는 종속적으로 접속되어 상기 게이트 라인들로 게이트 펄스를 순차적으로 출력하고, 상기 풀업 트랜지스터의 드레인에 공급되는 클럭에 응답하여 상기 게이트 펄스를 시프트하는 다수의 스테이지들을 포함하고,
   상기 트랜지스터는 상기 터치 센싱 기간 동안 발생되는 보상 펄스에 응답하여 상기 Q 노드에 고전위 전압을 공급하는 터치 센서들이 내장된 픽셀 어레이의 구동 장치.
3. 제 2 항에 있어서,
   상기 픽셀 어레이가 N(N은 2 이상의 양의 정수) 개의 블록들로 분할되면,
   상기 보상 펄스는 1 프레임 기간 동안 N-1 개가 순차적으로 발생되는 터치 센서들이 내장된 픽셀 어레이의 구동 장치.
4. 제 3 항에 있어서,
   상기 보상 펄스는 상기 터치 센싱 기간 직후 현재 데이터가 기입되는 블록의 풀업 트랜지스터를 제어하는 Q 노드에만 인가될 수 있도록 매 블록 마다 하나씩 순차적으로 출력되는 터치 센서들이 내장된 픽셀 어레이의 구동 장치.
5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 트랜지스터는
   상기 보상 펄스가 인가되는 게이트;
   상기 Q 노드에 연결된 드레인; 및
   상기 고전위 전압이 공급되는 소스를 포함하는 터치 센서들이 내장된 픽셀 어레이의 구동 장치.
6. 제 2 항에 있어서,
   상기 터치 센싱 기간 각각이 1 수평 기간 보다 길고,
   프레임 레이트 보다 터치 레포트 레이트가 높은 터치 센서들이 내장된 픽셀 어레이의 구동 장치.
7. 제 2 항에 있어서,
   상기 표시패널의 픽셀 어레이가 N(N은 2 이상의 양의 정수) 개의 블록들로 분할되면,
   상기 트랜지스터는 제1 블록을 제외한 N-1 개의 블록들 각각에서 첫번째 출력을 발생하는 스테이지의 Q 노드에만 연결되는 터치 센서들이 내장된 픽셀 어레이의 구동 장치.
8. 제 2 항에 있어서,
   상기 표시패널의 픽셀 어레이가 N(N은 2 이상의 양의 정수) 개의 블록들로 분할되면,
   상기 트랜지스터는 제1 블록을 제외한 N-1 개의 블록들 각각에서 모든 스테이지들의 Q 노드에 연결되는 터치 센서들이 내장된 픽셀 어레이의 구동 장치.

Images