[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1675968A - 使用双层叠合膜在电极垫上形成突起的方法 - Google Patents

使用双层叠合膜在电极垫上形成突起的方法 Download PDF

Info

Publication number
CN1675968A
CN1675968A CNA038196956A CN03819695A CN1675968A CN 1675968 A CN1675968 A CN 1675968A CN A038196956 A CNA038196956 A CN A038196956A CN 03819695 A CN03819695 A CN 03819695A CN 1675968 A CN1675968 A CN 1675968A
Authority
CN
China
Prior art keywords
film
projection
double
substrate
methyl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038196956A
Other languages
English (en)
Other versions
CN100463587C (zh
Inventor
太田克
猪俣克巳
岩永伸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Publication of CN1675968A publication Critical patent/CN1675968A/zh
Application granted granted Critical
Publication of CN100463587C publication Critical patent/CN100463587C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793—Aqueous alkaline solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Wire Bonding (AREA)

Abstract

一种在电极垫上形成突起的方法，它包括在含有基片和多个电极垫的印刷线路板上至少进行下列步骤(a)－(d)：(a)在印刷线路板上形成双层叠合膜并在对应于电极垫的位置形成孔图案的步骤，所述双层叠合膜包括含有碱溶性对辐照不灵敏的树脂组合物的下层和含有负的对辐照灵敏的树脂组合物的上层；(b)将低熔点金属填入所述孔图案中的步骤；(c)通过压制或加热软熔所述低熔点金属以形成突起的步骤；(d)从印刷线路板上剥离并除去所述双层叠合膜的步骤。所述带有不同性能双层的叠合膜能形成高分辨率并容易剥离。

Description

使用双层叠合膜在电极垫上形成突起的方法
技术领域
本发明涉及一种形成低熔点金属突起(如用于将IC芯片固定在多层印刷线路板上的焊料突起)的方法。
背景技术
低熔点金属突起(例如焊料突起)用于固定IC芯片等。这种突起形成于IC芯片上或者形成于多层印刷线路板上。
BGA(球网阵列)是一种类型的组合件(package)，其中IC芯片上带有突起。该术语一般是指一种组合件，其中IC芯片固定在组合件基片上。
WL-CSP(晶片级-芯片尺寸的组合件)是一种用于高密度安装的新技术。在WL-CSP中，在一片晶片上形成多个IC芯片电路并将其共同形成电极，封装并老化试验；随后将晶片切割成IC芯片组合件。
在WL-CSP中共同形成电极的步骤可由下列步骤完成：电镀、填充金属糊料随后软熔，或者放置金属球随后软熔。
IC芯片密度的上升需要在IC芯片上形成更高密度和小型化的突起。由于焊料突起的连接可靠性和低的加工成本，因此在WL-CSP安装技术中越来越多地对其进行研究并投入实际使用。具体地说，焊料突起是用掩模通过电镀形成的，该掩模是在至少50微米厚的膜上形成图案制得的，而该膜又是通过施加或叠合正的或负的液态蚀刻剂或由于膜形成的。
当在多层印刷线路板上形成焊料突起时，在线路板上形成焊料蚀刻剂层以防止焊料突起之间发生熔融连接。在对应于电极垫的位置提供的焊料蚀刻剂层带有孔。为了在焊料蚀刻剂层中形成焊料突起，采用掩模印刷焊料糊浆的方法。在所述掩模印刷中使用的掩模具有对应于焊料蚀刻剂层的孔的图案(孔图案)。在实施掩模印刷时，将掩模置于焊料蚀刻剂层上使掩模图案和焊料蚀刻剂层的孔对齐。随后透过掩模将焊料糊浆印刷至电极垫上的焊料蚀刻剂层的孔中，随后，软熔该焊料糊浆，在电极垫上形成焊料突起。
业已进行各种研究以减小焊料突起之间的间距。例如，JP-A-H10-350230公开了在焊料蚀刻剂上形成可剥离的焊料控制蚀刻剂、JP-A-2000-208911公开了一种方法，它将干膜叠合在焊料蚀刻剂层上，在对应于电极垫的位置形成孔，施加焊料糊浆随后软熔，最后剥离该干膜。
在上述形成突起的方法中，尽管正的蚀刻剂总体上容易剥离，但是它难以控制孔图案的形状，常常形成不均匀的突起尺寸。
另一方面，负的蚀刻剂相对容易控制图案形状，但是由于其光交联特性而总体上难以剥离。具体地说，在填充并软熔糊浆形成焊料突起以后，由于软熔施加的热量使负的蚀刻剂进一步交联，造成该蚀刻剂更难以剥离。
蚀刻剂膜的剥离一般是使用氢氧化钠或碳酸钠水溶液用喷雾法实现的。对于干膜或液态负的蚀刻剂，越来越多地采用浸泡法使用含有高极性溶剂和有机碱的剥离溶液。前一种方法尽管不昂贵，但是它常在高密度的突起周围形成残留的蚀刻剂，造成突起的品质下降。后一种方法的缺点在于剥离溶液是昂贵的，在提高有机碱浓度和剥离溶液温度以提高单位剥离溶液的剥离效率时，突起的金属表面和下层线路板表面会受到腐蚀。
发明的内容
本发明要解决上述问题。如图1(a)和5(a)所示，在线路板上形成双层叠合膜，它包括含有碱溶性对辐照不灵敏的树脂组合物的下层和含有对辐照灵敏的负的树脂组合物上层。随后进行一次光辐照和显影，形成用于在对应于电极垫的位置形成突起的孔图案。
本发明叠合膜包括两层具有不同性质的层，从而兼有高分辨率和容易剥离的性能。也就是说，使用含有带酚羟基的化合物下层可获得下列效果：
(1)下层具有合适的碱显影性，从而一次曝光和显影就可形成图案；
(2)下层树脂组合物中的酚羟基起使光活性基团失活的作用，即使上层和下层发生相互混合，它也可抑制上下层之间的界面上和下层和线路板之间的界面上的固化反应。结果，可保持双层叠合膜的良好剥离性能。
由于剥离性差而通常不适合使用的负的蚀刻剂可用作上层。使用负的蚀刻剂作为上层能使蚀刻剂图案具有足够的机械强度，这种机械强度是如图1(b)或5(b)所示的将低熔点金属填入形成突起的小孔图案步骤所需要的。
另外，下层具有优良的剥离性能，即便单独使用高极性的有机溶剂(例如二甲亚砜或者N-甲基吡咯烷酮)也可进行剥离。剥离的膜片带有已经交联的并且几乎不溶于这种高极性有机溶剂的上层。因此，可通过沉淀分离或循环过滤容易地除去剥离的膜片。
当所述剥离处理使用带有多级浸泡浴的剥离装置时，可设计该剥离处理使之在第一个含有机溶剂的浸泡浴中剥离大部分负的蚀刻剂膜，并在第二个和随后的带有含碱组分的剥离溶液的浸泡浴中除去残余的下层。如此可改进剥离效率而无需提高剥离溶液的碱浓度，对焊料突起和下层线路板的损害降至最小。
附图描述
图1是本发明突起形成方法的剖面示意图；
图2是本发明突起形成方法的剖面示意图；
图3是本发明突起形成方法的剖面示意图；
图4是本发明突起形成方法的剖面示意图；
图5是本发明突起形成方法的剖面示意图；
图6是本发明突起形成方法的剖面示意图；
图7是本发明突起形成方法的剖面示意图；
图8是本发明突起形成方法的剖面示意图。
具体实施方式
下面参照附图说明本发明形成突起的方法。
本发明在电解垫上形成突起的方法的第一个实例将参照图2进行详细描述。在本实例中，线路板包括硅晶片203作为基片，置于该基片表面上的多个电极垫201，突起形成孔220填有用焊料糊浆表示的低熔点金属糊浆。形成钝化膜202以包埋电极垫201的侧面和端面。
图2(a)是半导体晶片的剖面结构，排列电极垫201从而在半导体的整个表面上形成一个区域。在硅晶片203上形成电极垫201以后，在线路板上覆盖厚度例如为1微米的钝化膜202，从而露出电极垫201的主表面。
如图2(b)所示，通过溅射、沉积等在电极垫201和钝化膜202的整个表面上形成电极金属扩散防止膜204。该金属扩散防止膜204是使用任何一种Ni、Cr、TiN、TaN、Ta、Nb和WN形成的，厚度例如为1微米。金属扩散防止膜204可以是单层膜或者是叠层膜。
如图2(c)所示，在形成有金属扩散防止膜204的线路板整个表面上形成阻挡金属层205。该阻挡金属层可利用溅射装置或电子束沉积装置通过沉积选自Ti、Ni、Pd和Cu厚度为数千埃的阻挡金属的膜而制得。
如图2(d)所示，在带有阻挡层205的线路板上形成双层叠合膜。该双层叠合膜包括下层206和上层207，下层206包括碱溶性对辐照不灵敏的树脂组合物，上层207包括负的辐照灵敏的树脂组合物。
例如，下层206可通过施涂一层厚度为2-3微米的液态下层材料制得。随后，通过施涂厚度至少为50微米的负的蚀刻剂或叠合厚度至少为50微米的负的干膜蚀刻剂在下层206上形成上层207。得到的由下层206和上层207组成的双层叠合膜经透过掩模的辐照并显影，在对应于电极垫201上形成突起的位置处形成突起形成孔220。
用于形成双层叠合膜的适用的蚀刻剂组合(包括上面方法中的组合)有例如：
(1)下层为液态蚀刻剂、上层为液态蚀刻剂；
(2)下层为液态蚀刻剂、上层为干膜蚀刻剂；
(3)下层为干膜蚀刻剂、上层为液态蚀刻剂；
(4)下层为干膜蚀刻剂、上层为干膜蚀刻剂；
(5)具有下层/上层结构的双层干膜蚀刻剂。
如图2(e)所示，使用橡皮刮板209等将低熔点金属糊浆208(例如焊料糊浆)填入突起形成孔220。
在图2(f)和2(g)中，将填充有金属糊浆的线路板在氮气氛中加热，金属会见软熔形成突起210。
随后，如图2(h)所示剥离叠合膜。随后对线路板进行电气试验并切割成芯片，对该芯片进行倒装焊接。
尽管上述实例使用焊料糊浆作为低熔点金属糊浆，但是使用金属(如Sn、Pb、Ag、Bi、Zn、In、Sb、Cu、Bi和Ge)的混合物可获得良好的可靠性。在上述实例中，使用橡皮刮板将金属填入突起形成孔220中制得低熔点金属突起，较好是焊料突起。还可以如图3(第二个实例)所示通过放置低熔点金属球(焊料球)308形成突起，或者如图4所示(第三个实例)通过电镀低熔点金属膜408形成突起。
在软熔金属糊浆后，可进行焊剂清洗。
图5(a)-5(d)说明用本发明方法在多层印刷线路板上形成突起。尽管图5说明一层导电线路和一层绝缘树脂中间层，但是一般以交替的方式存在多组这种导电线路和绝缘层。
本发明用于在电极垫上形成突起的方法的第四个实例将参照图6予以说明。在本实例中，线路板包括含有玻璃环氧树脂或BT(双马来酰亚胺-triadine)树脂的基片615、置于所述基片上的绝缘树脂中间层602、多个电极垫605、以及包埋电极垫侧面的焊料蚀刻剂611。使用橡皮刮板在突起形成孔608中填充低熔点金属糊浆610(通常是焊料糊浆)。
图6(a)显示线路板的剖面结构，排列电极垫605在半导体的整个表面上形成一个区域。在本实例中使用的线路板是是多层叠合线路板，它包括绝缘树脂中间层602和在玻璃环氧树脂615上的导电线路603。通过沉积形成的通孔604跨越线路板的厚度方向形成导电连接。在绝缘树脂中间层602上施涂焊料蚀刻剂611并显影，在对应于电极垫的上方位置形成孔。在孔的底部部分露出导电线路603，通过无电镀沉积在露出的导电线路603上形成电极垫605。
如图6(b)所示，在焊料蚀刻剂611上形成双层叠合膜。该双层叠合膜包括下层606和上层607，所示下层606包括碱溶性对辐照不灵敏的树脂组合物，所述上层607包括负的辐照灵敏的树脂组合物。
例如，下层606可通过施涂一层厚度为2-3微米的液态下层材料制得。随后，通过施涂厚度至少为40微米的负的蚀刻剂或叠合厚度至少为40微米的负的干膜蚀刻剂在下层606上形成上层607。得到的双层叠合膜经辐照形成潜影图案，随后显影，在对应于电极垫605上突起形成位置处形成焊料突起形成孔608。
如上面使用硅晶片基片的实例那样，用于形成双层叠合膜的适用的蚀刻剂组合(包括上面方法中的组合)有例如：
(1)下层为液态蚀刻剂、上层为液态蚀刻剂；
(2)下层为液态蚀刻剂、上层为干膜蚀刻剂；
(3)下层为干膜蚀刻剂、上层为液态蚀刻剂；
(4)下层为干膜蚀刻剂、上层为干膜蚀刻剂；
(5)具有下层/上层结构的双层干膜蚀刻剂。
如图6(c)所示，使用橡皮刮板609等将低熔点金属糊浆610(例如焊料糊浆)填入突起形成孔608。
在图6(d)和6(e)中，将填充有金属糊浆的线路板在氮气氛中加热，金属会见软熔形成突起。
随后，如图6(f)所示剥离叠合膜。
尽管上述实例使用焊料糊浆作为低熔点金属糊浆，但是使用金属(如Sn、Pb、Ag、Bi、Zn、In、Sb、Cu、Bi和Ge)的混合物可获得良好的可靠性。在上述实例中，使用橡皮刮板将金属填入突起形成孔608中制得低熔点金属突起，较好是焊料突起。还可以如图7(第五个实例)所示通过放置低熔点金属球(焊料球)708形成突起，或者如图8所示(第六个实例)通过电镀低熔点金属膜808形成突起。
在软熔金属糊浆后，可进行焊剂清洗。
下面将描述适用于本发明的上层和下层的材料。
下层
下层无特别的限制，只要它含有碱溶性化合物(较好带有酚羟基的碱溶性化合物)即可。较好的是，下层具有下面所述的组成。
为了形成下层，使用一种下层材料，它含有碱溶性的对辐照不灵敏的树脂组合物。下层材料可以是液体或干膜。
具有酚羟基的碱溶性化合物：组分A
上述标题化合物(下面简称化合物A)可大致地分成最多具有10个苯酚骨架的低分子量化合物和高分子量化合物，例如酚醛清漆树脂和聚(4-羟基苯乙烯)。
当使用低分子量化合物A时，用于形成孔的显影溶液较好是碱性相对较弱的溶液，如碳酸钠溶液。在高分子量聚合物的情况下，用于形成孔的显影溶液较好是碱性相对较强的溶液，如氢氧化四甲基铵溶液。
所述低分子量化合物的例子包括4，4’-(1-(4-(1-(4-羟基苯基)-1-甲基乙基)苯基)偏亚乙基)二苯酚、2，2-二(1，5-二甲基-4-羟基苯基)丙酸甲酯和4，6-二(1-(4-羟基苯基)-1-甲基乙基)-1，3-苯二酚。
也可使用常作为热聚合抑制剂的化合物。其例子包括焦酚、苯醌、氢醌亚甲基蓝、叔丁基邻苯二酚、单苄基醚、甲基对苯二酚、戊基苯醌、戊氧基对苯二酚、正丁基苯酚、苯酚、对苯二酚单丙醚、4，4’-(1-甲基偏乙基)二(2-甲基苯酚)、4，4’-(1-甲基偏亚乙基)二(2，6-二甲基苯酚)、4，4’，4″-偏亚乙基三(2-甲基苯酚)、4，4’，4″-偏亚乙基三苯酚和1，1，3-三(2，5-二甲基-4-羟基苯基)-3-苯基丙烷。
高分子量聚合物的例子包括具有酚羟基的聚合物，例如下面将描述的酚醛清漆树脂和聚羟基苯乙烯及其衍生物。它们可以单独使用或组合使用。
酚醛清漆树脂
用于本发明的碱溶性酚醛清漆树脂是间甲苯酚、一种或多种其它苯酚和一种醛化合物的缩合产物。所述碱溶性酚醛清漆树脂无特别限制，只要相对所有的苯酚所述间甲苯酚的比例占50-90摩尔％即可。
作为酚醛清漆树脂原料的其它苯酚的例子包括2，3-二甲苯酚、2，4-二甲苯酚、2，5-二甲苯酚、3，4-二甲苯酚和2，3，5-三甲基苯酚。它们可以单独使用或者两种或多种组合使用。
上述苯酚中，较好的有2，3-二甲苯酚、2，4-二甲苯酚、3，4-二甲苯酚和2，3，5-三甲基苯酚。
较好的间甲苯酚/苯酚组合的例子包括间甲苯酚/2，3-二甲苯酚、间甲苯酚/2，4-二甲苯酚、间甲苯酚/2，3-二甲苯酚/3，4-二甲苯酚、间甲苯酚/2，3，5-三甲基苯酚和间甲苯酚/2，3-二甲苯酚/2，3，5-三甲基苯酚。
用于缩合的合适的醛化合物包括甲醛、多聚甲醛、乙醛、苯甲醛、邻羟基苯甲醛、间羟基苯甲醛、对羟基苯甲醛、乙二醛、戊二醛、对苯二甲醛、间苯二甲醛。其中，最合适的是甲醛和邻羟基苯甲醛。
这些醛化合物可单独使用或者两种或多种组合使用。较好的是，以1摩尔苯酚计，所述醛化合物的用量为0.4-2摩尔，较好为0.6-1.5摩尔。
苯酚和醛化合物之间的缩合通常是在酸催化剂的存在下实现的。例举性的酸催化剂包括盐酸、硝酸、硫酸、甲酸、草酸、乙酸、甲基磺酸和对甲苯磺酸。一般来说，按1摩尔苯酚计，酸催化剂的用量为1×10-5-5×10-1摩尔。
该缩合反应通常使用水作为反应介质。当在反应的早期阶段要求该反应体系是多相体系时，作为反应介质的水可以被下列介质所取代：
醇，例如甲醇、乙醇、丙醇、丁醇或丙二醇单甲醚；
环醚，例如四氢呋喃或者二噁烷；或者
酮，例如甲乙酮、甲基异丁基酮或者2-庚酮。
按100重量份反应试剂计，反应介质的用量可以是20-1000重量份。
尽管可根据试剂的反应性适当调节缩合温度，但是缩合温度一般在10-200℃之间。
缩合反应可以以适当的方式进行。例如，可一次性地将所有苯酚、醛化合物和酸催化剂等加入反应容器。或者，可以在酸催化剂存在下随着反应的进行加入苯酚、醛化合物等。
在缩合反应完成后，从反应体系中除去未反应的原料、酸催化剂和反应介质等。例如，这可通过将反应体系的温度升至130-230℃并在减压下蒸发挥发性组分的方法来实现，以回收酚醛清漆树脂。或者采用将制得的酚醛清漆树脂溶解在良溶剂中，随后将其与不良溶剂(例如水、正己烷或正庚烷)混合，随后分离树脂溶液的沉淀相以回收高分子量酚醛清漆树脂来实现。所述良溶剂包括乙二醇单甲醚乙酸酯、3-甲氧基丙酸甲酯、乳酸乙酯、甲基异丁基酮、2-庚酮、二噁烷、甲醇和乙酸乙酯。
从组合物的成膜加工性以及形成的蚀刻剂的显影性、灵敏度和耐热性的观点看，所述酚醛清漆树脂依据聚苯乙烯的重均分子量(Mw)较好为2000-20000，更好为3000-15000。
适用于本发明的聚羟基苯乙烯包括以MARUKA LYNCURM、MARUKA LYNCUR CMM、MARUKA LYNCUR CHM、MARUKA LYNCUR MB、MARUKA LYNCUR PHM-C、MARUKA LYNCURCST和MARUKA LYNCUR CBA的商品名购自Maruzen Petrochemical Co.，Ltd的产品。
溶剂：组分B
可使用溶剂将组分A溶解成涂料液。所述溶剂无特别的限制，只要能很好地溶解组分A即可。其例子包括乙二醇单甲醚、乙二醇单乙醚、乙二醇单甲醚乙酸酯、乙二醇单乙醚乙酸酯、二甘醇单甲醚、二甘醇单乙醚、丙二醇单甲醚乙酸酯、丙二醇单丙醚乙酸酯、甲苯、二甲苯、甲乙酮、2-庚酮、3-庚酮、4-庚酮、环己酮、2-羟基丙酸乙酯、2-羟基-2-甲基丙酸乙酯、乙氧基乙酸乙酯、羟基乙酸乙酯、2-羟基-3-甲基丁酸甲酯、3-甲氧基丙酸甲酯、3-乙氧基丙酸乙酯、3-甲氧基丙酸乙酯、乙酸丁酯、丙酮酸甲酯和丙酮酸乙酯。适用的还有高沸点溶剂，例如N-甲基甲酰胺、N，N-二甲基甲酰胺、N-甲基甲酰苯胺、N-甲基乙酰胺、N，N-二甲基乙酰胺、N-甲基吡咯烷酮、二甲亚砜、苄基乙基醚、二己基醚、丙酮基丙酮、异佛尔酮、己酸、辛酸、1-辛醇、1-壬醇、苯甲醇、乙酸苄酯、苯甲酸乙酯、草酸二乙酯、马来酸二乙酯、γ-丁酰基丙酮、碳酸亚乙酯、碳酸亚丙酯和乙二醇单苯醚乙酸酯。这些溶剂可单独使用或两种或多种组合使用。其中，较好是2-羟基丙酸乙酯和丙二醇单乙醚乙酸酯。
丙烯酸树脂：组分C
可加入碱溶性丙烯酸树脂以改进施涂性能并稳定涂层膜性能，尤其是当组分A是具有酚羟基的低分子量化合物时。
丙烯酸树脂组分无特别限制，只要该树脂含有衍生自(甲基)丙烯酸酯的单元和赋予碱溶性的衍生自具有羧基和/或酚羟基的可自由基聚合化合物的单元即可
具有羧基的可自由基聚合的化合物的例子包括丙烯酸和甲基丙烯酸。
具有酚羟基的可自由基聚合的化合物的例子包括具有酚羟基的乙烯基单体，例如对羟基苯乙烯、间羟基苯乙烯、邻羟基苯乙烯、α-甲基-对羟基苯乙烯、α-甲基-间羟基苯乙烯、α-甲基-邻羟基苯乙烯、4-异丙烯基苯酚、2-烯丙基苯酚、4-烯丙基苯酚、2-烯丙基-6-甲基苯酚、2-烯丙基-6-甲氧基苯酚、4-烯丙基-2-甲氧基苯酚、4-烯丙基-2，6-二甲氧基苯酚和4-烯丙氧基-2-羟基苯甲酮。这些化合物可单独使用或者两种或多种组合使用。这些化合物中，对羟基苯乙烯和4-异丙烯基苯酚是较好的。
所述丙烯酸共聚物含有1-60重量％，较好5-50重量％衍生自含羧基的可自由基聚合的化合物的单元和/或衍生自含酚羟基的可自由基聚合的化合物的单元。当含量小于5重量％时，该丙烯酸共聚物在碱性显影液中的溶解度小，显影会造成残留膜并且分辨率差。当含量超过50重量％时，该丙烯酸共聚物在碱性显影液中的溶解度太高，双层膜形成的孔会具有基蚀(undercuts)。
表面活性剂：组分D
可向组合物中加入表面活性剂以改进施涂性、消泡性能和匀涂性能。合适的表面活性剂包括商品名为BM-1000和BM-1100(BM Chemie制造)；MEGAFACE系列的F142D、F172、F173和F183(Dainippon Ink and Chemicals，Incorporated制造)；FLUORAD系列FC-135、FC-170C、FC-430和FC-431(Sumitomo 3M制造)；SURFLON系列S-112、S-113、S-131、S-141和S-145(Asahi Glass Co.，Ltd.制造)和SH-28PA、SH-190、SH-193、SZ-6032和SF-8428(Toray Dow Corning SiliconeCo.，Ltd.制造)的市售的含氟表面活性剂。按100重量份共聚物A计，表面活性剂的量最好不超过5重量份。
所述下层材料可含有其它组分。其具体的例子包括苯酚酚醛清漆环氧树脂、甲酚酚醛清漆环氧树脂、双酚环氧树脂、三酚环氧树脂、四酚环氧树脂、苯酚-环氧二甲苯树脂、萘酚-环氧二甲苯树脂、苯酚-萘酚环氧树脂、苯酚-二环戊二烯环氧树脂和脂环环氧树脂。还可使用无机填料。无机填料的具体例子包括氧化硅、氧化铝和硫酸钡。其它适用的添加剂有聚合物添加剂、活性稀释剂、匀涂剂、湿润改性剂、增塑剂、抗氧剂、抗静电剂、霉菌抑制剂、水分调节剂和阻燃剂。
上层
为形成上层，使用含负的对辐照灵敏的树脂组合物的上层材料。所述上层材料可以是液体或干膜。
可使用JP-A-H08-301911公开的对辐照灵敏的树脂组合物作为所述负的对辐照灵敏的树脂组合物。
用于本发明的负的对辐照灵敏的树脂组合物包括丙烯酸树脂(上述组分C)、交联剂(组分E)、引发剂(组分F)、溶剂(上述组分B)和表面活性剂(上述组分D)。
交联剂：组分E
例举性的交联剂(组分E)包括三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、乙二醇二(甲基)丙烯酸酯、四甘醇二(甲基)丙烯酸酯、聚甘醇二(甲基)丙烯酸酯、1，4-丁二醇二(甲基)丙烯酸酯、丁二醇二(甲基)丙烯酸酯、丙二醇二(甲基)丙烯酸酯、三羟甲基丙烷二(甲基)丙烯酸酯、1，6-己二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、三(2-羟乙基)异氰脲酸酯三(甲基)丙烯酸酯、三(2-羟乙基)异氰脲酸酯二(甲基)丙烯酸酯、三环癸烷二甲醇二(甲基)丙烯酸酯、将(甲基)丙烯酸加入双酚A的二失水甘油醚获得的环氧(甲基)丙烯酸酯、双酚A-二(甲基)丙烯酰氧基乙基醚、双酚A-二(甲基)丙烯酰氧基乙氧基乙基醚、双酚A-二(甲基)丙烯酰氧基氧基甲基乙基醚、四羟甲基丙烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇五(甲基)丙烯酸酯和二季戊四醇六(甲基)丙烯酸酯。
可使用市售的化合物作为交联剂(组分E)。其例子包括ARONIX系列M-210、M-309、M-310、M-400、M-7100、M-8030、M-8060、M-8100、M-9050、M-240、M-245、M-6100、M-6200、M-6250、M-6300、M-6400和M-6500(Toagosei Co.，Ltd.制造)；KAYAPAD系列R-551、R-712、TMPTA、HDDA、TPGDA、PEG400DA、MANDA、HX-220、HX-620、R-604、DPCA-20、DPCA-30、DPCA-60和DPCA-120(Nippon Kayaku Co.，制造)；以及Biscoat系列Nos.295、300、260、312、335HP、360、GPT、3PA和400(Osaka Organic Chemical Industry Ltd.制造)。
这些交联剂(组分E)可单独使用或两种或多种组合使用。较好的是，按100重量份丙烯酸树脂(组分C)计，交联剂的用量为10-250重量份，更好20-200重量份，最好25-150重量份。当用量小于10重量份时，光灵敏度会下降。当用量超过250重量份时，与共聚物A的相容性会变差，使储存稳定性下降，并且难以获得厚度为20微米或更厚的膜。
辐照引发的自由基聚合引发剂：组分F
适用于本发明的辐照引发的自由基聚合引发剂(下面称为引发剂或组分F)包括α-二酮类，例如苄二酮和二乙酰基二酮；偶姻类，例如苯偶姻；偶姻醚类，例如苯偶姻甲醚、苯偶姻乙醚和苯偶姻异丙醚；二苯甲酮类，例如噻吨酮、2，4-二乙基噻吨酮、噻吨酮-4-磺酸、二苯甲酮、4，4’-二(二甲基氨基)二苯甲酮和4，4’-二(二乙基氨基)二苯甲酮；苯乙酮类，例如苯乙酮、对二甲基氨基苯乙酮、α，α-二甲氧基-α-乙酰氧基二苯甲酮、α，α-二甲氧基-α-苯基苯乙酮、对甲氧基苯乙酮、1-[2-甲基-4-甲基噻吩基]-2-吗啉基-1-丙酮、α，α-二甲氧基-α-吗啉基甲基噻吩基苯乙酮和2-苄基-2-二甲基氨基-1-(4-吗啉基苯基)-1-丁酮；醌类，例如蒽醌和1，4-萘醌；卤化物类，例如苯甲酰氯甲烷、三溴甲基苯基砜和三(三氯甲基)-s-三嗪；二咪唑类，例如(1，2’-二咪唑)-3，3’，4，4’-四苯基和(1，2’-二咪唑)-1，2’-二氯苯基-3，3’，4，4’-四苯基；过氧化物类，例如二叔丁基过氧化物；酰基膦氧化物，例如2，4，6-三甲基苯甲酰基苯基膦氧化物。市售的引发剂包括IRGACURE系列184、651、500、907、CG1369和CG24-61(Ciba Specialty ChemicalsInc.制造)；LUCIRIN LR8728和LUCIRIN TPO(BASF制造)；DAROCUR系列1116 and1173(Ciba Specialty Chemicals Inc.制造)；和UBECRYL P36(UCE制造)。如有必要，上述辐照引发的自由基聚合引发剂可与氢给体化合物(例如巯基苯并噻唑和巯基苯并噁唑)组合使用。
在上述辐照引发的自由基聚合引发剂中，较好的有苯乙酮类，例如1-[2-甲基-4-甲基噻吩基]-2-吗啉基-1-丙酮、2-苄基-2-二甲基氨基-1-(4-吗啉基苯基)-1-丁酮和α，α-二甲氧基-α-苯基苯乙酮；苯甲酰氯甲烷和三溴甲基苯基砜；2，4，6-三甲基苯甲酰基二苯基膦氧化物；1，2’-二咪唑、4，4’-二甲基氨基二苯甲酮和巯基苯并噻唑的混合物；LUCIRIN TPO；和IRGACURE 651。这些化合物可单独使用或两种或多种组合使用。较好的是，按100重量份碱溶性共聚物A计，引发剂的用量为0.1-60重量份，较好5-50重量份，最好10-40重量份。当用量小于1重量％时，自由基容易被氧失活(导致灵敏度下降)。用量超过60重量％会使相容性变差并且储存稳定性下降。所述辐照引发的自由基聚合引发剂可与辐照敏化剂一起组合使用。
形成上层和下层的方法
在带有预定线路图案的基片上，通过施涂或叠合形成下层，随后通过施涂或叠合形成上层。如此制得所需的双层叠合膜。当材料为液体时，可采用蘸涂、旋转涂覆、滚涂或网印加工方法进行涂覆，或者使用施涂机或帘流涂覆机涂覆。当材料是膜时，可采用叠合或真空叠合。上层和下层的干燥条件可根据制造组合物的组分类型和比例以及涂层厚度进行变化。一般来说，干燥是在70-120℃，较好80-100℃的温度范围内进行约5-20分钟。如果干燥时间太短，则显影时的粘性会太差。过度干燥会产生额外的热变化，导致分辨率下降。
还可以预先将下层材料和上层材料制成一种双层干膜，随后叠合在基片上。
辐照方法
随后透过具有所需图案的掩模用300-500nm波长的紫外或可见光辐照上面制得的叠合膜。辐照源的例子包括低压、高压、超高压汞灯；金属卤化物灯和氩激光器。在本文中，所述辐照包括紫外光、可见光、远紫外光、X-射线和电子束辐照。辐照剂量取决于构成组合物的组分类型和比例以及膜的厚度。例如，在超高压汞灯的情况下剂量范围为100-500mJ/cm2。
显影方法
辐照后，使用碱水溶液作为显影剂进行显影，以溶解除去不需要的部分同时保留经辐照曝光的部分。显影剂的例子包括氢氧化钠、氢氧化钾、碳酸钠、硅酸钠、偏硅酸钠、氨水、乙胺、正丙胺、二乙胺、二正丙胺、三乙胺、甲基二乙胺、二甲基乙醇胺、三乙醇胺、四甲基氢氧化铵、四乙基氢氧化铵、吡咯、哌啶、1，8-二氮杂二环[5.4.0]-7-十一碳烯和1，5-二氮杂二环[4.3.0]-5-壬烷的碱水溶液。所述显影液可以是上述碱水溶液和适量的水溶性有机溶剂(例如甲醇或乙醇)或表面活性剂的混合物。显影时间取决于构成组合物的组分的种类和比例以及膜厚度，例如，显影时间通常为30-360秒。显影方法可以是滴加显影液、显影液浸泡、显影液中扫动和显影液喷雾中的任何一种。显影后，将带图案的膜在流水中洗涤30-90秒，接着使用空气枪空气干燥或者在烘箱中干燥。
作为使用显影液进行上述显影的结果，上层的受辐照区被留下，同时下层的溶解和除去与上层的除去区(未辐照区)相对应。
留下的蚀刻剂层可进行后光辐照或加热以进一步固化。
形成突起
随后，将低熔点金属(例如焊料糊浆)填入上述孔图案中，并将金属软熔成突起。或者，直接将焊料球放入孔图案或通过电镀填入低熔点金属。
剥离处理
形成突起后，剥离保留在基片上的固化层(蚀刻剂层)。上述剥离可通过例如边搅拌边将基片在50-80℃的剥离溶液中浸泡5-30分钟而实现。用于本发明的较好的剥离溶液包括二甲亚砜，以及季铵盐、二甲亚砜和水的混合溶液。
具体地说，使用带有多级浸泡浴的剥离装置从基片上剥离并除去双层叠合膜。可设计该剥离处理步骤以便在第一个装有适当有机溶剂的浸泡浴中剥离双层叠合膜，随后循环过滤剥离的膜片，并在装有含有机碱组分的剥离溶液的第二个浸泡浴和随后的浸泡浴中剥离残余的叠合膜。
或者，最好设计该剥离处理步骤以便在第一个装有二甲亚砜的浸泡浴中剥离双层叠合膜，随后循环过滤剥离的膜片，并在装有含有机碱组分和二甲亚砜的剥离溶液的第二个浸泡浴和随后的浸泡浴中剥离残余的叠合膜。
实施例
下面，通过实施例更详细地描述本发明。但是，应理解本发明不限于这些实施例。除非另有说明，否则所有的份和百分数均是重量份和重量百分数。
用于下层和上层材料的原料如下所列：
组分A：具有酚羟基的化合物
A-1：以40∶60的重量比将间甲苯酚和对甲苯酚混合在一起，随后加入甲醛。用常规方法在草酸催化下缩合形成的混合物，得到甲酚酚醛清漆树脂。对该树脂分馏以除去低分子量馏份，从而得到重均分子量为12000的酚醛清漆树脂。
A-2：4，4’-[1-[4-[1-(4-羟苯基)-1-甲基苯基]苯基]偏亚乙基]二苯酚
组分B：溶剂
B-1：丙二醇单甲醚
B-2：2-羟基丙酸乙酯
B-3：2-庚酮
组分C：丙烯酸树脂
C-1：
用氮气吹扫装有干冰/甲醇回流冷凝器和温度计的烧瓶。随后向该烧瓶中加入4.0g 2，2’-偶氮二异丁腈作为聚合引发剂、120g 2-羟基丙酸乙酯作为溶剂。将其搅拌至聚合引发剂溶解在溶剂中。接着，向烧瓶中加入20.0g丙烯酸、10.0g对异丙烯基苯酚、30.0g甲基丙烯酸正丁酯、20.0g甲基丙烯酸甲酯和20.0g丙烯酸正丁酯。缓慢搅拌这些物料形成溶液。将该溶液加热至80℃，在该温度下聚合4小时。将溶液温度升至100℃并在该温度下聚合1小时。接着，将溶液冷却至室温并用空气代替烧瓶中的气体。将上面反应得到的溶液滴加至大量的甲醇中以凝聚反应产物。用水洗涤凝聚的产物，再溶解在与凝聚产物等重量的四氢呋喃中，并再次在大量甲醇中凝聚。所述溶解-凝聚操作总共进行三次。将得到的凝聚产物在40℃真空干燥48小时，得到丙烯酸树脂C-1。
C-2：
用氮气吹扫装有干冰/甲醇回流冷凝器和温度计的烧瓶。随后向该烧瓶中加入4.0g 2，2’-偶氮二异丁腈作为聚合引发剂、100g 2-羟基丙酸乙酯作为溶剂。将其搅拌至聚合引发剂溶解在溶剂中。接着，向烧瓶中加入10.0g甲基丙烯酸、15.0g对异丙烯基苯酚、25.0g甲基丙烯酸8-三环[5.2.1.02.6]癸酯、20.0g丙烯酸异冰片酯和30.0g丙烯酸正丁酯。缓慢搅拌这些物料形成溶液。将该溶液加热至80℃，在该温度下聚合3小时。在加入1g 2，2’-偶氮二异丁腈以后，使聚合反应在80℃进行3小时。将溶液温度升至100℃并在该温度下聚合1小时。接着，将溶液冷却至室温并用空气代替烧瓶中的气体。将上面反应得到的溶液滴加至大量的甲醇中以凝聚反应产物。用水洗涤凝聚的产物，再溶解在与凝聚产物等重量的四氢呋喃中，并再次在大量甲醇中凝聚。所述溶解-凝聚操作总共进行三次。将得到的凝聚产物在40℃真空干燥48小时，得到丙烯酸树脂C-2。
C-3：
用氮气吹扫装有干冰/甲醇回流冷凝器和温度计的烧瓶。随后向该烧瓶中加入3.0g 2，2’-偶氮二异丁腈作为聚合引发剂、150g 2-羟基丙酸乙酯作为溶剂。将其搅拌至聚合引发剂溶解在溶剂中。接着，向烧瓶中加入43g 4-异丙烯基苯酚、30.8g丙烯酸2-羟基乙酯。缓慢搅拌这些物料形成溶液。将该溶液加热至70℃，在该温度下聚合3小时。在加入1.5g聚合引发剂2，2’-偶氮二异丁腈以后，使聚合反应在70℃进行3小时。接着，将溶液冷却至室温并用空气代替烧瓶中的气体，再加入150mg对甲氧基苯酚。将上面反应得到的溶液滴加至大量的甲醇中以凝聚反应产物。用水洗涤凝聚的产物，再溶解在与凝聚产物等重量的四氢呋喃中，并再次在大量甲醇中凝聚。所述溶解-凝聚操作总共进行三次。将得到的凝聚产物在40℃真空干燥48小时，得到丙烯酸树脂C-3。
组分D：表面活性剂
D-1：NBX-15(购自Neos Co.，Ltd.)
D-2：SF-8428(购自Toray Silicone)
组分E：交联剂
E-1：ARONIX M-8060(购自Toagosei Co.，Ltd.)
组分F：引发剂
F-1：IRGACURE 651(购自Ciba Specialty Chemicals Inc.)
F-2：KAYACURE DETX-S(购自NIPPON KAYAKU Co.，LTD.)
制备下层材料A-L、B-L和C-L
如表1所示，将35份A-1、65份B-1和0.1份D-1搅拌成溶液。用孔径为3微米的膜过滤器(购自ADVANTEC的CCP-FX-C1B荚膜过滤筒)过滤该溶液，得到下层材料A-L。用相同方法制得下层材料B-L和C-L。
制备下层材料B-D和C-D
由下层材料B-L和C-L如下制得干膜。将下层材料B-L旋转涂覆在11cm见方50微米厚的聚对苯二甲酸乙二醇酯(PET)膜上，使得焙烤后膜的厚度为5微米。在强制空气对流烘箱中在110℃将涂层焙烤10分钟，形成下层材料B-D。用相同方法制得下层材料C-D。
                                      表1
  下层材料     组分A    组分B     组分C      组分D   材料状态
    A-L  A-1，35份 B-1，65份 -  D-1，0.1份     液态
    B-L  A-1，20份 B-2，90份 C-1，10份  -     液态
    B-D  A-2，20份 B-2，90份 C-1，10份  -     干膜
    C-L  A-2，20份 B-2，90份 C-3，20份  D-1，0.1份     液态
    C-D  A-2，20份 B-2，90份 C-3，20份  D-1，0.1份     干膜
制备上层材料A-L、B-L和C-L
用于下层材料A-L相同的方法由表2所示的组分制得这些上层材料。
制备上层材料A-D和B-D
由上层材料A-L和B-L如下制得干膜。将上层材料A-L旋转涂覆在11cm见方50微米厚的聚对苯二甲酸乙二醇酯(PET)膜上，使得焙烤后膜的厚度为40微米。在强制空气对流烘箱中在110℃将涂层焙烤10分钟，形成上层材料A-D。用相同方法制得下层材料B-D。
                                         表2
 上层材料    组分B    组分C     组分D     组分E       组分F  材料状态
A-L  B-1，88份 C-2，100份 D-1，0.1份   E-1，51.7份   F-1，18.6份；F-2，4.0份 液态
A-D  B-1，88份 C-2，100份 D-1，0.1份   E-1，51.7份   F-1，18.6份；F-2，4.0份 干膜
B-L  B-2，122份 C-1，100份 D-2，0.3份   E-1，45份   F-1，30份 液态
B-D  B-2，122份 C-1，100份 D-2，0.3份   E-1，45份   F-1.30份 干膜
C-L  B-3，88份 C-2，100份 D-1，0.1份   E-1，51.7份   F-1，18.6份；F-2，4.0份 液态
制备双层干膜A和B
由下表3所列的组合制备双层干膜。将上层材料B-L旋转涂覆在11cm见方50微米厚的聚对苯二甲酸乙二醇酯(PET)膜上，使得焙烤后膜的厚度为40微米。在强制空气对流烘箱中在110℃将涂层焙烤10分钟。随后，将下层材料B-L旋转涂覆在所示涂覆基材上，使得焙烤后膜的厚度为40微米。在强制空气对流烘箱中在110℃将涂层焙烤10分钟，如此制得双层干膜A。用相同的方法制得双层干膜B。
                  表3
   双层干膜    上层材料    下层材料
       A       B-L      B-L
       B       C-L      C-L
制备剥离溶液
剥离溶液：将100g四甲基氢氧化铵(25重量％)水溶液加入4900g二甲亚砜中，随后搅拌制得剥离溶液1。
制备评价板A
在一个4英寸的硅晶片上溅涂1000埃厚的铬层，再在其上溅涂厚度为1000埃的铜层。如此制得评价板A。
制备评价板B
在一片表面粗糙的覆铜玻璃环氧层压物(基片厚度0.6mm、10cm见方)上涂覆焊料蚀刻剂(JSR产品，日本专利申请2000-334348实施例1所述光敏绝缘树脂组合物)。该焊料蚀刻剂含有(i)间甲苯酚和对甲苯酚摩尔比为60/40的甲酚酚醛清漆树脂(基于苯乙烯的重均分子量为8700)；(ii)六甲氧基甲基蜜胺；(iii)交联的细颗粒；(iv)苯乙烯基二(三氯甲基)-s-triadine和(v)乳酸乙酯溶剂。将涂层在强制空气对流的烘箱中在90℃加热10分钟，形成厚30微米的均匀膜。随后，用高压汞灯产生的紫外线用准直器(MA-150，购自Suss Microtech Inc.)经图案掩模对该膜进行光照，辐照波长为350nm，剂量为300-500mJ/cm2。接着在强制空气对流的烘箱中在90℃进行辐照后烘烤(PEB)15分钟。用温度为30℃的1重量％的氢氧化钠水溶液将膜冲淋2-3分钟(压力：3kgf·cm2)对其显影。使用高压汞灯在350nm波长以1000mJ/cm2的剂量对显影膜进行光照，接着在强制空气对流烘箱中在150℃加热2小时，在170℃加热2小时。制得固化膜。
如此制得的评价板具有第一孔图案，它是下列孔的组合：
150微米间距的95微米直径孔的孔图案；
125微米间距的80微米直径孔的孔图案；
100微米间距的60微米直径孔的孔图案；
在评价板的孔上电镀Ni和Au，制得评价板B。
旋转涂覆方法
将液态下层材料或上层材料直接滴加在评价板上，用旋转涂覆机使之扩散以获得焙烤后膜厚度为40微米。将涂层在强制空气对流烘箱中在110℃烘烤10分钟。将涂覆评价板逐渐冷却至室温，使用叠合机在涂覆表面上覆盖50微米厚的PET膜。
叠合条件如下：
辊温度：80℃；
辊压力：0.4MPa
输送速度：0.5m/min。
叠合方法
使用叠合机将干膜下层和上层或者双层干膜叠合在所述评价板上。不剥离PET膜基材。
叠合条件如下：
辊温度：120℃；
辊压力：0.4MPa
输送速度：0.5m/min。
实施例1
施涂
将下层材料A-L旋转涂覆在评价板A上，在加热板上在120℃将涂层焙烤5分钟形成5微米厚的下层。在该下层上旋转涂覆上层材料A-L，在加热板上在120℃将涂层焙烤5分钟形成65微米厚的上层。
光辐照
使用高压汞灯的紫外光线用准直器(MA-150，购自Suss Microtech Inc.)透过带图案的玻璃掩模对叠层膜进行辐照，辐照波长为420nm、剂量为1000mJ/cm2。在光辐照过程中，将玻璃掩模与所述覆盖PET膜的评价板紧密接触。
显影
在含有2.38％四甲基氢氧化铵的水溶液(下面简称TMAH显影液)中扫动显影上述经光照的评价板。显影剂的施用时间大致为90±15秒。显影后，将该评价板用去离子水漂洗60秒。
该带图案的评价板具有许多75×75微米孔的孔图案。
显影后，用光学显微镜和扫描电子显微镜观察图案构造，并根据下列标准进行评价，结果列于表4。
图案构造：
AA：显影75×75微米孔的孔图案，无残留膜，未漂移或无剥离，显影完成时有多余的显影时间。
CC：75×75微米孔的孔图案带有残留膜、发生漂移或剥离显影无时间余量。
填充焊料
使用橡皮刮刀在双层叠合膜的整个表面上涂覆焊料糊浆，从而在焊料突起形成凹孔中完全填有焊料糊浆。此时使用的焊料糊浆含有重量比为96.5∶3.5的Sn和Ag，并含有直径5-20微米的焊料颗粒。其粘度已被调节至200Pa·s。随后，使用橡皮刮刀从焊料突起形成孔内表面以外的表面上除去焊料糊浆。用清洁纸完全除去糊浆并平整焊料糊浆的表面。
软熔
在250℃软熔上述步骤印刷的焊料糊浆，随后焊剂清洗。
剥离
软熔后，将该评价板冷却至室温。将约1升二甲亚砜或剥离溶液1放入一个剥离浴并加热至约60℃。将所述评价板在该剥离浴中浸泡10分钟同时进行搅拌，从而剥离双层叠合膜。
在所述剥离浴中经剥离处理的评价板用异丙醇漂洗并用水洗涤，使用空气枪干燥。
剥离处理以后，用光学显微镜和电子扫描显微镜检查所述评价板表面和焊料突起，并根据下列标准进行评价，结果列于表4。
评价标准：
用DMSO的剥离性：
AA：大部分双层叠合膜被剥离；
CC：双层叠合膜未被剥离。
用剥离溶液1的剥离性：
AA：在评价板上未观察到残留膜；
CC：在评价板上观察到残留膜。
实施例2
施涂
将下层材料A-L旋转涂覆在评价板A上，在加热板上在120℃将涂层焙烤5分钟，得到5微米厚的下层。在该下层上，叠合上层材料A-D(厚度65微米)。
用与实施例1相同的方法实施其它步骤。
实施例3
将下层材料B-L旋转涂覆在评价板B上，在干净的烘箱中在110℃将涂层焙烤10分钟，得到2微米厚的下层。在下层上，旋转涂覆上层材料B-L，将涂层在110℃焙烤10分钟形成40微米厚的上层。
形成图案
用高压汞灯产生的紫外线用准直器(MA-150，购自Suss Microtech Inc.)经带图案的玻璃掩模对该叠合膜进行光照，辐照波长为350nm，剂量为400mJ/cm2。在光辐照过程中，玻璃掩模与覆盖有PET膜的评价板紧密接触。
在光辐照过程中，评价板的孔图案(第一孔图案)与对光灵敏的树脂组合物的第二孔图案对齐。
用温度为30℃的1重量％的碳酸钠水溶液对上述经光照的评价板进行冲淋(压力：1kgf·cm2)对其显影。冲淋时间大致为45±15秒。
该评价板具有如下第一和第二孔图案。
                   第一孔图案          第二孔图案
150微米间距        95微米直径孔        100微米直径孔
125微米间距        80微米直径孔        90微米直径孔
100微米间距        60微米直径孔        80微米直径孔
显影后，用光学显微镜和扫描电子显微镜检查图案结构，并根据下列标准进行评价，结果列于表4。
显影性：
AA：第二孔图案被显影，无残留膜，无漂移或无剥离，显影完成时有多余的显影时间；
CC：第二孔图案带有残余膜，有漂移或剥离，显影时间无余量。
用与实施例1相同的方法实施其它步骤。
实施例4
施涂
将下层材料B-L旋转涂覆在评价板B上，在加热板上在120℃将涂层焙烤5分钟，得到2微米厚的下层。在该下层上，叠合上层材料B-D(厚度40微米)。
用与实施例3相同的方法实施其它步骤。
实施例5
将下层材料B-L旋转涂覆在评价板B上，在干净的烘箱中在110℃将涂层焙烤10分钟，得到2微米厚的下层。在下层上，旋转涂覆上层材料A-L，将涂层在干净的烘箱中在110℃焙烤10分钟形成40微米厚的上层。
除显影以外的其它步骤用与实施例4相同的方法实施。
显影
用温度为30℃的1重量％的氢氧化钠水溶液(下面简称NaOH显影液)对经光照的评价板进行冲淋(压力：1kgf·cm2)对其显影。冲淋时间大致为45±15秒。显影后，用去离子水将评价板漂洗60秒钟。
实施例6
将下层材料B-L旋转涂覆在评价板B上，在加热板上在120℃将涂层焙烤5分钟，得到2微米厚的下层。在该下层上，叠合上层材料B-D(厚度40微米)。
用与实施例5相同的方法实施其它步骤。
实施例7
将下层材料B-D叠合评价板B上，形成2微米厚的下层。在下层上，旋转涂覆上层材料B-L，将涂层在干净的烘箱中在110℃焙烤10分钟形成40微米厚的上层。其它步骤用与实施例3相同的方法实施。
实施例8
将下层材料B-D叠合评价板B上，形成2微米厚的下层。在下层上，叠合上层材料B-D(厚度40微米)。
其它步骤用与实施例3相同的方法实施。
实施例9
将双层干膜A叠合在评价板B上。
其它步骤用与实施例3相同的方法实施。
实施例10
将双层干膜B叠合在评价板B上。
其它步骤用与实施例5相同的方法实施。
比较例1-4
用与相应序号的实施例所述的相同方法实施比较例1-4，但是不施加下层。
                                      表4
 下层材料   上层材料  评价板   显影液   图案结构   剥离性(DMSO)  剥离性(剥离液1)
  实施例1    A-L      A-L    A   TMAH     AA     AA     AA
  实施例2    A-L      A-D    A   TMAH     AA     AA     AA
  实施例3    B-L      B-L    B   Na2CO3     AA     AA     AA
  实施例4    B-L      B-D    B   Na2CO3     AA     AA     AA
  实施例5    B-L      A-L    B   NaOH     AA     AA     AA
  实施例6    B-L      A-D    B   NaOH     AA     AA     AA
  实施例7    B-D      B-L    B   Na2CO3     AA     AA     AA
  实施例8    B-D      B-D    B   Na2CO3     AA     AA     AA
  实施例9     双层干膜A    B   Na2CO3     AA     AA     AA
  实施例10     双层干膜B    B   NaOH     AA     AA     AA
  比较例1      -  A-L    A   TMAH     AA     CC     CC
  比较例2      -  A-D    A   TMAH     AA     CC     CC
  比较例3      -  B-L    B   Na2CO3     AA     CC     CC
  比较例4      -  B-D    B   Na2CO3     AA     CC     CC

Claims (13)

1.一种在电极垫上形成突起的方法，它包括在含有基片和多个电极垫的印刷线路板上至少进行下列步骤(a)-(d)：
(a)在印刷线路板上形成双层叠合膜并在对应于电极垫的位置形成孔图案的步骤，所述双层叠合膜包括含有碱溶性对辐照不灵敏的树脂组合物的下层和含有负的对辐照灵敏的树脂组合物的上层；
(b)将低熔点金属填入所述孔图案中的步骤；
(c)通过压制或加热软熔所述低熔点金属以形成突起的步骤；
(d)从印刷线路板上剥离并除去所述双层叠合膜的步骤。
2.如权利要求1所述形成突起的方法，其特征在于所述对辐照不灵敏的树脂组合物含有带酚羟基的化合物。
3.如权利要求1或2所述形成突起的方法，其特征在于所述负的对辐照灵敏的树脂组合物含有丙烯酸树脂。
4.如权利要求1-3中任一项所述形成突起的方法，其特征在于所述双层叠合膜的下层是由液态形式或干膜形式的对辐照不灵敏的树脂组合物形成的。
5.如权利要求1-3中任一项所述形成突起的方法，其特征在于所述双层叠合膜的上层是由液态形式或干膜形式的负的对辐照灵敏的树脂组合物形成的。
6.如权利要求1-3中任一项所述形成突起的方法，其特征在于所述双层叠合膜包括带有上层和下层的双层干膜。
7.如权利要求1-6中任一项所述形成突起的方法，其特征在于所述步骤(d)是采用带有多级浸泡浴的剥离装置实施的，所述步骤包括在装有有机溶剂的第一级浸泡浴中剥离叠合的双层膜，随后循环过滤剥离的膜片，在装有含有机碱组分的剥离液的第二级和随后的浸泡浴中剥离残余的叠合膜。
8.如权利要求1-6中任一项所述形成突起的方法，其特征在于所述步骤(d)是采用带有多级浸泡浴的剥离装置实施的，所述步骤包括在装有二甲亚砜的第一级浸泡浴中剥离叠合的双层膜，随后循环过滤剥离的膜片，在装有含有机碱组分和二甲亚砜的剥离液的第二级和随后的浸泡浴中剥离残余的叠合膜。
9.如权利要求1-8中任一项所述形成突起的方法，其特征在于所述线路板包括基片和置于基片表面上的多个电极垫，所述基片包括硅晶片。
10.如权利要求1-8中任一项所述形成突起的方法，其特征在于所述线路板包括基片、置于基片表面上的多个电极垫和包埋电极垫侧面和端面的钝化膜，所述基片包括硅晶片。
11.如权利要求1-8中任一项所述形成突起的方法，其特征在于所述印刷线路板包括基片和多个电极垫，所述基片包括玻璃环氧树脂或二马来酰亚胺-triadine树脂。
12.如权利要求1-8中任一项所述形成突起的方法，其特征在于所述印刷线路板包括基片、形成在所述基片上的绝缘树脂中间层和导电线路、以及置于所述导电线路上的多个电极垫，所述基片包括玻璃环氧树脂或二马来酰亚胺-triadine树脂。
13.如权利要求1-12中任一项所述形成突起的方法，其特征在于所述低熔点金属是焊料。
CNB038196956A 2002-08-22 2003-08-21 使用双层叠合膜在电极垫上形成突起的方法 Expired - Fee Related CN100463587C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP242509/2002 2002-08-22
JP2002242509 2002-08-22
JP23602/2003 2003-01-31
JP2003023602A JP2004140313A (ja) 2002-08-22 2003-01-31 二層積層膜を用いた電極パッド上へのバンプ形成方法

Publications (2)

Publication Number Publication Date
CN1675968A true CN1675968A (zh) 2005-09-28
CN100463587C CN100463587C (zh) 2009-02-18

Family

ID=31949566

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038196956A Expired - Fee Related CN100463587C (zh) 2002-08-22 2003-08-21 使用双层叠合膜在电极垫上形成突起的方法

Country Status (8)

Country Link
US (1) US7265044B2 (zh)
EP (1) EP1542520A4 (zh)
JP (1) JP2004140313A (zh)
KR (1) KR100756151B1 (zh)
CN (1) CN100463587C (zh)
AU (1) AU2003257647A1 (zh)
TW (1) TW200405784A (zh)
WO (1) WO2004019667A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094096A (zh) * 2011-11-07 2013-05-08 上海华虹Nec电子有限公司 一种用于形成半导体器件金属图形的剥离工艺方法
CN103745783A (zh) * 2014-01-02 2014-04-23 无锡力合光电传感技术有限公司 干膜制备方法及应用干膜制作触摸屏透明导电电极的方法
CN105430929A (zh) * 2015-11-19 2016-03-23 东莞森玛仕格里菲电路有限公司 一种局部厚铜pcb的制作方法
CN106463425A (zh) * 2014-06-20 2017-02-22 Jsr株式会社 焊料电极的制造方法、层叠体的制造方法、层叠体及电子零件
CN109065459A (zh) * 2018-07-27 2018-12-21 大连德豪光电科技有限公司 焊盘的制作方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI322491B (en) * 2003-08-21 2010-03-21 Advanced Semiconductor Eng Bumping process
US20070237890A1 (en) * 2004-02-20 2007-10-11 Jsr Corporation Bilayer Laminated Film for Bump Formation and Method of Bump Formation
KR100606655B1 (ko) * 2004-09-22 2006-08-01 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
US7326636B2 (en) * 2005-05-24 2008-02-05 Agilent Technologies, Inc. Method and circuit structure employing a photo-imaged solder mask
KR100644094B1 (ko) 2005-05-28 2006-11-10 대덕전자 주식회사 인쇄 회로 기판 외층에 전자 부품 실장을 위한 금속 범프를형성하는 방법
JP4645360B2 (ja) * 2005-08-19 2011-03-09 Ｊｓｒ株式会社 バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法
JP2007067019A (ja) * 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法
JP4890835B2 (ja) * 2005-10-28 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2007056183A1 (en) * 2005-11-02 2007-05-18 Second Sight Medical Products, Inc. Implantable microelectronic device and method of manufacture
JP2007293075A (ja) * 2006-04-26 2007-11-08 Sumitomo Chemical Co Ltd 感放射線性樹脂組成物及びその用途
US20080003804A1 (en) * 2006-06-29 2008-01-03 Ravi Nalla Method of providing solder bumps of mixed sizes on a substrate using solder transfer in two stages
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
TW200836276A (en) * 2007-02-16 2008-09-01 Chipmos Technologies Inc Conductive structure for a semiconductor integrated circuit and method for forming the same
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
TWM347669U (en) * 2008-06-19 2008-12-21 Bestac Advanced Material Co Ltd Polishing pad and polishing device
JP2010049262A (ja) * 2009-09-14 2010-03-04 Hitachi Chem Co Ltd 感光性樹脂組成物
KR101033203B1 (ko) * 2009-11-20 2011-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013534714A (ja) * 2010-05-20 2013-09-05 エルジー・ケム・リミテッド アンダーフィル用ダムを含む印刷回路基板およびその製造方法
PT2601822T (pt) * 2010-08-02 2019-10-28 Atotech Deutschland Gmbh Método para formar depósitos de solda e estruturas protuberantes não fundentes sobre substratos
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
JP6316713B2 (ja) * 2014-09-10 2018-04-25 花王株式会社 回路基板の製造方法
WO2016060237A1 (ja) * 2014-10-16 2016-04-21 太陽インキ製造株式会社 積層構造体、ドライフィルムおよびフレキシブルプリント配線板
CN105744735A (zh) * 2016-04-26 2016-07-06 广东欧珀移动通信有限公司 一种电子设备、印刷电路板及其制备方法
US10031415B1 (en) 2017-08-21 2018-07-24 Funai Electric Co., Ltd. Method to taylor mechanical properties on MEMS devices and nano-devices with multiple layer photoimageable dry film
US10599034B2 (en) 2017-08-21 2020-03-24 Funai Electric Co., Ltd. Method for manufacturing MEMS devices and nano devices with varying degrees of hydrophobicity and hydrophilicity in a composite photoimageable dry film
FR3078821B1 (fr) 2018-03-09 2020-04-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une bille de brasure sur une face d'un substrat
CN111465208B (zh) * 2020-03-24 2023-05-16 惠州市金百泽电路科技有限公司 一种实现高精度镀凸铜的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1051707A (en) * 1973-10-25 1979-04-03 Michael Gulla Photoresist film with non-photosensitive resist layer
JPS63119550A (ja) * 1986-11-07 1988-05-24 Seiko Instr & Electronics Ltd はんだバンプの形成方法
US5160557A (en) * 1991-07-26 1992-11-03 General Electric Company Method for improving low temperature ductility of directionally solidified iron-aluminides
JPH05160557A (ja) * 1991-12-04 1993-06-25 Taiyo Ink Seizo Kk プリント配線基板の製造方法
JPH06350230A (ja) 1993-06-08 1994-12-22 Fujitsu Ten Ltd プリント配線基板及びその製造方法
JPH0831733A (ja) * 1994-07-19 1996-02-02 Japan Synthetic Rubber Co Ltd レジストパターンの形成方法及びこれを用いた金属パターンの形成方法
JP2710581B2 (ja) * 1995-04-26 1998-02-10 茨城日本電気株式会社 銅配線上のポリイミド膜及びその形成方法
JP3575109B2 (ja) 1995-05-10 2004-10-13 Ｊｓｒ株式会社 バンプ形成用材料
JP3690619B2 (ja) * 1996-01-12 2005-08-31 忠弘 大見 洗浄方法及び洗浄装置
JP3050812B2 (ja) * 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
JPH10112580A (ja) * 1996-10-08 1998-04-28 Sony Corp プリント配線基板
US7618713B2 (en) * 1997-03-31 2009-11-17 Hitachi Chemical Company, Ltd. Circuit-connecting material and circuit terminal connected structure and connecting method
JPH1115150A (ja) * 1997-06-20 1999-01-22 Toppan Printing Co Ltd 多層構造を有するドライフィルムレジスト
JP2000031106A (ja) * 1998-07-15 2000-01-28 Sony Corp 基板処理装置
US6461953B1 (en) * 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
JP2000195833A (ja) * 1998-12-28 2000-07-14 Nomura Micro Sci Co Ltd 洗浄方法及び洗浄装置
JP3056192B1 (ja) * 1999-01-18 2000-06-26 富山日本電気株式会社 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
EP1586615B1 (en) * 1999-06-18 2007-08-15 Hitachi Chemical Company, Ltd. Adhesive, adhesive member, interconnecting substrate for semiconductor mounting having adhesive member, and semiconductor device containing the same
JP2001011494A (ja) * 1999-06-25 2001-01-16 Showa Denko Kk ポリイミド前駆体組成物用洗浄液およびそれを用いた表面保護膜または層間絶縁膜形成方法
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001189552A (ja) * 1999-12-28 2001-07-10 Tdk Corp 部品搭載基板、電子部品装置及び部品搭載基板の製造方法及びチップ部品の搭載方法
JP4475836B2 (ja) 2000-09-25 2010-06-09 イビデン株式会社 半導体素子の製造方法
JP4029556B2 (ja) 2000-11-01 2008-01-09 Ｊｓｒ株式会社 感光性絶縁樹脂組成物およびその硬化物
US6441486B1 (en) * 2001-03-19 2002-08-27 Texas Instruments Incorporated BGA substrate via structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094096A (zh) * 2011-11-07 2013-05-08 上海华虹Nec电子有限公司 一种用于形成半导体器件金属图形的剥离工艺方法
CN103745783A (zh) * 2014-01-02 2014-04-23 无锡力合光电传感技术有限公司 干膜制备方法及应用干膜制作触摸屏透明导电电极的方法
CN106463425A (zh) * 2014-06-20 2017-02-22 Jsr株式会社 焊料电极的制造方法、层叠体的制造方法、层叠体及电子零件
CN105430929A (zh) * 2015-11-19 2016-03-23 东莞森玛仕格里菲电路有限公司 一种局部厚铜pcb的制作方法
CN105430929B (zh) * 2015-11-19 2018-11-23 东莞森玛仕格里菲电路有限公司 一种局部厚铜pcb的制作方法
CN109065459A (zh) * 2018-07-27 2018-12-21 大连德豪光电科技有限公司 焊盘的制作方法

Also Published As

Publication number Publication date
US20050277245A1 (en) 2005-12-15
EP1542520A4 (en) 2008-12-03
CN100463587C (zh) 2009-02-18
AU2003257647A1 (en) 2004-03-11
EP1542520A1 (en) 2005-06-15
KR20050058390A (ko) 2005-06-16
US7265044B2 (en) 2007-09-04
TW200405784A (en) 2004-04-01
KR100756151B1 (ko) 2007-09-05
WO2004019667A1 (ja) 2004-03-04
JP2004140313A (ja) 2004-05-13
TWI304315B (zh) 2008-12-11

Similar Documents

Publication Publication Date Title
CN1675968A (zh) 使用双层叠合膜在电极垫上形成突起的方法
CN1291278C (zh) 辐射敏感的树脂组合物
CN1237085C (zh) 含有羧基的感光性树脂、含该树脂的可碱显影的光固化性·热固化性组合物及其固化物
CN1028535C (zh) 光敏热固性树脂组合物
US7482111B2 (en) Negative radiation-sensitive resin composition
CN1875322A (zh) 化学放大正型光敏热固性树脂组合物、形成固化制品的方法及制备功能器件的方法
CN1768304A (zh) 光敏树脂膜及其固化膜
CN1668980A (zh) 高耐热性负型光敏树脂组合物
CN1908816A (zh) 镀制造型物制造用正型感放射线性树脂组合物、转印膜以及镀制造型物的制造方法
CN1922546A (zh) 凸点形成用双层层积膜及凸点形成方法
CN1823107A (zh) 正性光致抗蚀剂和形成光致抗蚀剂的方法
CN1842741A (zh) 化学放大型光致抗蚀剂组合物、光致抗蚀剂层层叠体、光致抗蚀剂组合物的制造方法、光致抗蚀图案的制造方法以及连接端子的制造方法
JP4654993B2 (ja) 樹脂組成物、それを用いた二層積層膜、およびバンプ形成方法
CN101065709A (zh) 用于制造抗蚀图案和导体图案的方法
JP4539364B2 (ja) バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法
JP5471966B2 (ja) 感光性接着剤組成物、前記組成物を用いる積層体または固体撮像素子の製造方法、および固体撮像素子
CN1313885C (zh) 抗蚀图案的剥离方法
US20070231747A1 (en) Radiation-sensitive negative resin composition
CN101065707A (zh) 用于制造抗蚀图案和导体图案的方法
JP4645360B2 (ja) バンプ形成用樹脂組成物、バンプ形成用二層積層膜、およびバンプ形成方法
JP2007272086A (ja) ネガ型感放射線性ドライフィルム及びそれを備える転写フィルム並びにバンプの形成方法
CN1955207A (zh) 固化性树脂及含有该固化性树脂的固化性树脂组合物
CN1898605A (zh) 辐射敏感性树脂组合物、层间绝缘膜和微透镜以及它们的制备方法
CN1849559A (zh) 正型光刻胶组合物及光刻胶图案形成方法
CN1756995A (zh) 感光性树脂组合物及其涂膜固化物

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

CF01 Termination of patent right due to non-payment of annual fee