[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1348208A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1348208A
CN1348208A CN01133922A CN01133922A CN1348208A CN 1348208 A CN1348208 A CN 1348208A CN 01133922 A CN01133922 A CN 01133922A CN 01133922 A CN01133922 A CN 01133922A CN 1348208 A CN1348208 A CN 1348208A
Authority
CN
China
Prior art keywords
binder film
semiconductor chip
mentioned
thermosetting resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01133922A
Other languages
English (en)
Other versions
CN1174479C (zh
Inventor
田中一安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1348208A publication Critical patent/CN1348208A/zh
Application granted granted Critical
Publication of CN1174479C publication Critical patent/CN1174479C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

提供半导体装置的制造方法,其不会导致粘合剂膜与半导体芯片的安装位置精度下降,且可实现工艺简化。为此,用预切片法对元件形成结束后的半导体晶片(1)切片并研磨其内表面,把切片后的半导体芯片粘在粘合剂膜(2)上,把粘合剂膜的表面贴附在切片带(3)上。之后用化学蚀刻除去上述粘合剂膜的从上述各半导体芯片间的间隙处露出的区域。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，特别涉及在通过预切片法减薄和单片化的半导体芯片上贴附膜状的模片键合剂的半导体芯片的制造工艺中适用的半导体装置的制造方法。
背景技术
为了使在金属框或有机衬底上加压安装半导体芯片(片状元件)的工序简化，采用在半导体芯片的内表面上贴附膜状的模片键合剂，即贴附粘合剂的半导体芯片。
现在，这种贴附粘合剂的半导体芯片用如图6(a)～(e)所示的工艺制造，即，首先，如图6(a)所示，在元件形成结束后的半导体晶片11的整个内表面上用层叠等粘接膜状的粘合剂(粘合剂膜)12。
然后，如图6(b)所示，去除粘合剂膜12的不与晶片11粘接的部分，之后把粘合剂膜的面贴附在安装了晶片环13的切片带14上。
之后，如图6(c)所示，用切片机15沿切片线16切割晶片11和粘合剂膜12。
然后，如图6(d)所示，用捡取针等从切片结束后的一片一片的晶片11中捡出各半导体芯片，做成图6(e)所示的贴附粘合剂的半导体芯片17。
然后，把贴附粘合剂的半导体芯片17的有粘合剂膜12的那一侧加压安装在金属框或有机衬底上。
近年来，为了安装在卡状的薄的封装中或为了通过把多个半导体芯片叠层安装而减小安装面积，希望使半导体芯片的厚度变薄。但是，如果对元件形成结束后的晶片的内表面进行研磨减薄，把减薄后的晶片切片分割成一个一个的半导体芯片，在工序之间的搬运时或切片时，会发生晶片开裂，内表面破碎。
可以尽量减少这样的因减薄半导体芯片造成的晶片开裂和内表面破碎的方式有预切片法(即DBG，在研磨前切片)。预切片法是在晶片的元件形成面一侧切割预定深度(沟)后，通过研磨晶片内表面进行同时分片和减薄的分割。
但是，在上述预切片法中，由于对晶片切片形成沟后再研磨内表面，在用预切片法分片粘合剂膜减薄的的半导体芯片制作上述的贴附粘合剂的半导体芯片时，用层叠等把粘合剂膜粘在分割后的半导体芯片上，之后必须只对粘合剂膜切片，使制造工艺复杂化。
作为省去上述的对粘合剂膜切片工序、可防止制造工艺复杂化的方法，提出了图7(a)、(b)所示的制造方法。如图7(a)所示，在金属框或有机衬底21上的要安装半导体芯片的位置上，预先贴附与半导体芯片尺寸相同的粘合剂膜22。
然后，如图7(b)所示，在上述粘合剂膜22上压上半导体芯片23，进行模片键合安装。
但是，在上述制造方法中，由于分别对粘合剂膜22和半导体芯片23加压，容易产生粘合剂膜22和半导体芯片23的位置错移。因此存在安装位置精度低的问题。因此，在要求粘合剂膜22以高的位置精度加压贴附在金属框或有机衬底21上时，必须引入新的膜贴附机之类。
上述的用于形成贴附粘合剂的半导体芯片的现有的半导体装置的制造方法存在着，若使用预切片法则使制造工艺复杂的问题。另外，若为了防止制造工艺复杂化，则又会出现粘合剂膜和半导体芯片易产生位置偏离、安装位置精度低、必需高精度的膜贴附机的问题。
本发明正是鉴于上述情况而提出的，其目的在于提供避免因粘合剂膜和半导体芯片的位置偏离导致的安装位置精度低，可实现制造工艺简化的半导体装置的制造方法。
发明内容
根据本发明第1方面的半导体装置的制造方法，其特征在于包括下列工序：
用预切片法对元件形成结束后的半导体晶片切片并研磨其内表面，形成一片一片的半导体芯片的工序；
把分成片的各半导体芯片粘接到用作键合剂的粘合剂膜上，并膜把粘合剂膜表面贴附到切片带上的工序；以及
用化学蚀刻除去上述粘合剂膜中的从上述各半导体芯片间的间隙处露出的粘合剂膜的工序，
上述粘合剂膜是热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性的混合物、或向它们之中加入了玻璃粉、聚合物、银填料的隔片的物质，
使用有机溶剂、酸性溶液和碱性溶液中的任一种进行上述化学蚀刻。
根据第2方面的半导体装置的制造方法，其特征在于包括下列工序：
用预切片法对元件形成结束后的半导体晶片切片并研磨其内表面，形成一片一片的半导体芯片的工序；
把分成片的各半导体芯片粘接到含有经UV照射发生解聚反应的成分并用作键合剂的粘合剂膜上，并把粘合剂膜表面贴附到切片带上的工序；
从晶片的上面照射UV，使从上述各半导体芯片的间隙处露出的粘合剂膜发生解聚反应的工序；以及
除去上述粘合剂膜中的上述各半导体芯片间隙处的发生了解聚反应的区域的粘合剂膜的工序，
上述粘合剂膜是热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性的混合物、或向它们之中加入了玻璃粉、聚合物、银填料的隔片的物质，
使用有机溶剂、酸性溶液和碱性溶液中的任一种，进行上述除去发生上述解聚反应的区域的粘合剂膜的工序。
根据第3方面的半导体装置的制造方法，其特征在于包括下列工序：
用预切片法对元件形成结束后的半导体晶片切片并研磨其内表面，形成一片一片的半导体芯片的工序；
把分成片的各半导体芯片粘接到含有经照射UV发生交联或聚合反应的成分并用作键合剂的粘合剂膜上，并把粘合剂膜表面贴附到切片带上的工序；
从晶片的上面照射激光，使上述各半导体芯片间的间隙处露出的粘合剂膜发生交联或聚合反应的工序；以及
从上述切片带上剥离、捡取各半导体芯片的工序，
上述粘合剂膜是热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性的混合物、或向它们之中加入了玻璃粉、聚合物、银填料的隔片的物质，
在捡取上述各半导体芯片时，上述粘合剂膜的与上述半导体芯片相粘接的部分在与上述各半导体芯片相粘接的状态下被捡取，上述粘合剂膜的发生了上述交联或聚合反应的区域残留在切片带上。
根据第4方面的半导体装置的制造方法，其特征在于包括下列工序：
用预切片法对元件形成结束后的半导体晶片切片并研磨其内表面，形成一片一片的半导体芯片的工序；
把分成片的各半导体芯片粘接到用作键合剂的粘合剂膜上，并把粘合剂膜表面贴附到切片带上的工序；以及
选择性照射激光并除去上述粘合剂膜中的从上述各半导体芯片间的间隙处露出的粘合剂膜的工序，
上述粘合剂膜是热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性的混合物、或向它们之中加入了玻璃粉、聚合物、银填料的隔片的物质。
根据第5方面的半导体装置的制造方法，其特征在于包括下列工序：
用预切片法对元件形成结束后的半导体晶片切片并研磨其内表面，形成一片一片的半导体芯片的工序；
把分成片的各半导体芯片粘接到用作键合剂的粘合剂膜上，并把粘合剂膜表面贴附到切片带上的工序；以及
用锋利的刀具切断上述粘合剂膜的从上述各半导体芯片间的间隙处露出的粘合剂膜的工序，
上述粘合剂膜是热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性的混合物、或向它们之中加入了玻璃粉、聚合物、银填料的隔片的物质。
根据上述发明的第一方面，由于用化学蚀刻除去粘合剂膜中的在各半导体芯片间隙处露出的粘合剂膜，无须用切片除去粘合剂膜，可抑制制造工艺的复杂化。而且，由于在粘合剂膜与半导体芯片相粘接的状态下进行安装工序，不会发生粘合剂膜和半导体芯片的位置偏离，可防止安装位置精度的降低。
根据上述第二方面，由于使粘合剂膜中的在各半导体芯片间隙处露出的粘合剂膜发生解聚反应，并除去发生该解聚反应的区域，无须用切片除去粘合剂膜，可抑制制造工艺的复杂化。而且，由于在粘合剂膜与半导体芯片相粘接的状态下进行安装工序，不会发生粘合剂膜和半导体芯片的位置偏离，可防止安装位置精度的降低。
根据上述第三方面，由于使粘合剂膜中的在各半导体芯片间隙处露出的粘合剂膜发生交联或聚合反应，并除去发生该交联或聚合反应的区域，无须用切片除去粘合剂膜，可抑制制造工艺的复杂化。而且，由于在粘合剂膜与半导体芯片相粘接的状态下进行安装工序，不会发生粘合剂膜和半导体芯片的位置偏离，可防止安装位置精度的降低。
根据上述第四方面，由于用激光选择性地照射并除去粘合剂膜中的在各半导体芯片间隙处露出的粘合剂膜，无须用切片除去粘合剂膜，可抑制制造工艺的复杂化。而且，由于在粘合剂膜与半导体芯片相粘接的状态下进行安装工序，不会发生粘合剂膜和半导体芯片的位置偏离，可防止安装位置精度的降低。
而且，根据上述第五方面，由于用锋利的刀具切断粘合剂膜中的位于各半导体芯片间隙处的粘合剂膜，无须用切片除去粘合剂膜，可抑制制造工艺的复杂化。而且，由于在粘合剂膜与半导体芯片相粘接的状态下进行安装工序，不会发生粘合剂膜和半导体芯片的位置偏离，可防止安装位置精度的降低。
附图简述
图1用来说明根据本发明实施方案1的半导体装置的制造方法；
图2用来说明根据本发明实施方案2的半导体装置的制造方法；
图3用来说明根据本发明实施方案3的半导体装置的制造方法；
图4用来说明根据本发明实施方案4的半导体装置的制造方法；
图5用来说明根据本发明实施方案5的半导体装置的制造方法；
图6用来说明制作贴附粘合剂的半导体芯片的现有的半导体装置的制造方法；
图7用来说明制作贴附粘合剂的半导体芯片的另一现有的半导体装置的制造方法，是可适用于用预切片法制作的半导体芯片的制造方法。
具体实施方式
下面，参照附图说明本发明的实施方案。(实施方案1)
用图1(a)～(e)说明根据本发明实施方案1的半导体装置的制造方法。
首先，如图1(a)所示，在主要由聚酰亚胺构成的热硬化树脂和热塑性树脂混合而成的膜状粘合剂(粘合剂膜)2上，在高温下用叠层法粘接用预切片法分割的晶片(一片一片的半导体芯片)1。然后将未粘着晶片1的部分去除。之后如图1(b)所示，把粘合剂膜面在常温下层叠贴附到安装在晶片环4上的由例如氯乙烯构成的切片带3上。由此，如图1(c)所示，借助于粘合剂膜2把分片后的晶片(半导体芯片)1以等间隙贴附在切片带3上。
然后，如图1(d)所示，用二甲基乙醛(有机溶剂)化学蚀刻从各半导体芯片1的间隙处露出的粘合剂膜2，并除去间隙部分的粘合剂膜2。
然后，从切片带3的内面侧用捡取针等推顶，捡起各半导体芯片1，制作图1(e)所示的贴附粘合剂的半导体芯片10。
然后，把上述贴附粘合剂的半导体芯片10的粘合剂膜2侧加压安装在金属框或有机衬底上。
根据这样的制造方法，由于用化学蚀刻除去粘合剂膜2中的在各半导体芯片1间隙处露出的部分，无须用切片除去粘合剂膜2，可抑制制造工艺的复杂化。而且，由于在粘合剂膜2与半导体芯片1相粘接的状态下进行安装工序，不会发生粘合剂膜2和半导体芯片1的位置偏离，可防止安装位置精度的降低。
另外，在上述实施方案1中以粘合剂膜2是由聚酰亚胺构成的热硬化树脂和热塑性树脂混合的粘合剂的情况为例进行了说明，但是也可以采用热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性树脂的混合物、或向它们中加入玻璃粉、聚合物、银填料的隔片等得到的物质。另外，说明了在化学蚀刻时，采用有机溶剂的一种即二甲基乙醛的情况，但根据粘合剂膜的材料，也可采用其它有机溶剂、酸性溶液和碱性溶液等。(实施方案2)
用图1(a)～(c)和图2(a)～(d)说明根据本发明实施方案2的半导体装置的制造方法。
直到得到借助于粘合剂膜2把半导体芯片1等间隔地贴附在切片带3上的结构为止，基本上与图1(a)～(c)所示的实施方案1相同。即，如图1(a)所示，在高温下用叠层法等把用预切片法分割的晶片(一片一片的半导体芯片)1粘在膜状的粘合剂(粘合剂膜)2上。该粘合剂虽然是以聚酰亚胺为主的热硬化树脂和热塑性树脂的混合物，在该实施方案2中，上述热塑性树脂采用具有聚甲基丙烯酸甲酯结构、并含有用UV照射发生解聚反应的成分的物质。
然后将未粘着晶片1的部分去除。之后如图1(b)所示，把粘合剂膜面在常温下层叠贴附到安装在晶片环4上的由例如氯乙烯构成的切片带3上。由此，如图2a(图1(c))所示，借助于粘合剂膜2把分片后的晶片(半导体芯片)1以等间隙贴附在切片带3上。
然后，如图2(b)所示，从晶片1的上面照射UV，各半导体芯片1间隙部分的粘合剂膜2的热塑性树脂成分发生解聚反应。之后，用乙醇除去各半导体芯片1间隙的发生解聚反应的区域(粘合剂膜)5(图2(c))。
然后，从切片带3的内面侧用捡取针等推顶，捡起各半导体芯片1，制作图1(d)所示的贴附粘合剂的半导体芯片10。
然后，把上述贴附粘合剂的半导体芯片10的粘合剂膜2侧加压安装在金属框或有机衬底上。
根据这样的制造方法，由于使粘合剂膜2中的在各半导体芯片间隙处露出的区域发生解聚反应，并除去发生该解聚反应的区域，无须用切片除去粘合剂膜2，可抑制制造工艺的复杂化。而且，由于在粘合剂膜2与半导体芯片1相粘接的状态下进行安装工序，不会发生粘合剂膜2和半导体芯片1的位置偏离，可防止安装位置精度的降低。
另外，只要粘合剂膜2是含有经UV照射发生解聚反应的成分的材料，也可以采用热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性树脂的混合物、或向它们中加入玻璃粉、聚合物、银填料的隔片等得到的物质。另外，说明了采用乙醇除去各半导体芯片1间的间隙部分的粘合剂膜2的情况，但根据粘合剂膜的材料，也可采用其它有机溶剂、酸性溶液和碱性溶液等。(实施方案3)
用图1(a)～(c)和图3(a)～(c)说明根据本发明实施方案3的半导体装置的制造方法。
直到得到借助于粘合剂膜2把半导体芯片1等间隔地贴附在切片带3上的结构为止，基本上与图1(a)～(c)所示的实施方案1相同。即，如图1(a)所示，在高温下用叠层法等把用预切片法分割的晶片(一片一片的半导体芯片)1粘在膜状的粘合剂(粘合剂膜)2上，该粘合剂是以聚酰亚胺为主的热硬化树脂和热塑性树脂的混合物，在该实施方案3中作为上述粘合剂膜2中含的热塑性树脂，采用在侧链上含有活性乙基，在UV照射下发生交联反应的物质。
然后将未粘着晶片1的部分去除。之后如图1(b)所示，把粘合剂膜面在常温下层叠贴附到安装在晶片环4上的由例如氯乙烯构成的切片带3上。由此，如图3a(图1(c))所示，借助于粘合剂膜2把分片后的晶片(半导体芯片)1以等间隙贴附在切片带3上。
然后，如图3(b)所示，从晶片上面照射UV，各半导体芯片1间隙部分的粘合剂膜2发生交联反应。然后，若从切片带3的内表面侧面捡取取钉等堆顶捡取各半导体芯片1，粘合剂膜2的与半导体芯片1相粘接的部分在与各半导体芯片1相粘接的状态下被捡取，粘合剂膜2的发生交联反应的区域6残留在切片带3上。
然后，把图3(c)所示的贴附粘合剂的半导体芯片10的粘合剂膜2侧加压安装在金属框或有机衬底上。
根据上述制造方法，由于使粘合剂膜2中的在各半导体芯片1间隙处露出的区域发生交联或聚合反应，并除去发生交联或聚合反应的区域，无须用切片除去粘合剂膜2，可抑制制造工艺的复杂化。而且，由于在粘合剂膜2与半导体芯片1相粘接的状态下进行安装工序，不会发生粘合剂膜2和半导体芯片1的位置偏离，可防止安装位置精度的降低。(实施方案4)
用图1(a)～(c)和图4(a)～(c)说明根据本发明实施方案4的半导体装置的制造方法。
首先，如图1(a)所示，在高温下用叠层法等把用预切片法分割的晶片(一片一片的半导体芯片)1粘在膜状的粘合剂(粘合剂膜)2上，该粘合剂是以聚酰亚胺为主的热硬化树脂和热塑性树脂的混合物。然后将未粘着晶片1的部分去除。之后如图1(b)所示，把粘合剂膜面在常温下层叠贴附到安装在晶片环4上的由例如氯乙烯构成的切片带3上。由此，如图4a(图1(c))所示，借助于粘合剂膜2把分片后的晶片(半导体芯片)1以等间隙贴附在切片带3上。
然后，如图4(b)所示，通过向上述各半导体芯片1间的间隙部分选择性地照射YAG或CO2激光，去除粘合剂膜2。
然后，从切片带3的内面侧用捡取针等推顶，捡起各半导体芯片1，制作图4(c)所示的贴附粘合剂的半导体芯片10。
然后，把上述贴附粘合剂的半导体芯片10的粘合剂膜2侧加压安装在金属框或有机衬底上。
根据上述的制造方法，由于用激光选择性地照射并除去粘合剂膜2的在各半导体芯片1间隙处露出的区域，无须用切片除去粘合剂膜2，可抑制制造工艺的复杂化。而且，由于在粘合剂膜2与半导体芯片1相粘接的状态下进行安装工序，不会发生粘合剂膜2和半导体芯片1的位置偏离，可防止安装位置精度的降低。(实施方案5)
用图1(a)～(c)和图5(a)～(c)说明根据本发明实施方案5的半导体装置的制造方法。
首先，如图1(a)所示，在高温下用叠层法等把用预切片法分割的晶片(一片一片的半导体芯片)1粘在膜状的粘合剂(粘合剂膜)2上，该粘合剂是以聚酰亚胺为主的热硬化树脂和热塑性树脂的混合物。然后将未粘着晶片1的部分去除。之后如图1(b)所示，把粘合剂膜面在常温下层叠贴附到安装在晶片环4上的由例如氯乙烯构成的切片带3上。由此，如图5a(图1(c))所示，借助于粘合剂膜2把分片后的晶片(半导体芯片)1以等间隙贴附在切片带3上。
然后，如图5(b)所示，用铁制的刀具7等锋利的刀具把各半导体芯片1间的间隙部分的粘合剂膜2切断。
然后，从切片带3的内面侧用捡取针等推顶，捡起各半导体芯片1，制作图5(c)所示的贴附粘合剂的半导体芯片10。
然后，把上述贴附粘合剂的半导体芯片10的粘合剂膜2侧加压安装在金属框或有机衬底上。
而且，根据上述制造方法，由于用刀具7切断粘合剂膜2的位于各半导体芯片1间隙处的区域，无须用切片除去粘合剂膜2，可抑制制造工艺的复杂化。而且，由于在粘合剂膜2与半导体芯片1相粘接的状态下进行安装工序，不会发生粘合剂膜2和半导体芯片1的位置偏离，可防止安装位置精度的降低。
如上所述，以前在形成贴附粘合剂的半导体芯片时，很难应用预切片法，但是若采用上述实施方案1～5的半导体装置的制造方法可以容易地使用预切片法制作贴附粘合剂的半导体芯片。预切片法与通常的切片法相比可以制作更薄的半导体芯片。因此，若使用本发明，可制作更薄的贴附粘合剂的半导体芯片。
虽然在上面用实施方案1～5说明了本发明，但本发明并不局限于上述各实施方案，在实施阶段在不脱离本发明精神的前提下可进行种种变更。另外，把上述实施方案中的各阶段公开的构成要件适当组合可以得到种种发明。例如，若即使从各实施方案示出的全部构成要件中去掉某一要件，仍能解决说明书发明背景部分所述的要解决的至少一个问题，能得到发明效果部分所述的至少一个效果，就可以把去除该要件后的构成作为一个发明提取出来。
如上所述，根据本发明，可以得到不会产生因粘合剂膜和半导体芯片位置偏离导致的安装位置精度下降、可以使制造工艺简化的半导体装置的制造方法。

Claims (5)

1.一种半导体装置的制造方法，其特征在于包括下列工序：
用预切片法对元件形成结束后的半导体晶片切片并研磨其内表面，形成一片一片的半导体芯片的工序；
把分成片的各半导体芯片粘接到用作键合剂的粘合剂膜上，并把粘合剂膜表面贴附到切片带上的工序；以及
用化学蚀刻除去上述粘合剂膜中的从上述各半导体芯片间的间隙处露出的粘合剂膜的工序，
上述粘合剂膜是热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性的混合物、或向它们之中加入了玻璃粉、聚合物、银填料的隔片的物质，
使用有机溶剂、酸性溶液和碱性溶液中的任一种进行上述化学蚀刻。
2.一种半导体装置的制造方法，其特征在于包括下列工序：
用预切片法对元件形成结束后的半导体晶片切片并研磨其内表面，形成一片一片的半导体芯片的工序；
把分成片的各半导体芯片粘接到含有经UV照射发生解聚反应的成分并用作键合剂的粘合剂膜上，并把粘合剂膜表面贴附到切片带上的工序；
从晶片的上面照射UV，使从上述各半导体芯片的间隙处露出的粘合剂膜发生解聚反应的工序；以及
除去上述粘合剂膜中的上述各半导体芯片间隙处的发生了解聚反应的区域的粘合剂膜的工序，
上述粘合剂膜是热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性的混合物、或向它们之中加入了玻璃粉、聚合物、银填料的隔片的物质，
使用有机溶剂、酸性溶液和碱性溶液中的任一种，进行上述除去发生上述解聚反应的区域的粘合剂膜的工序。
3.一种半导体装置的制造方法，其特征在于包括下列工序：
用预切片法对元件形成结束后的半导体晶片切片并研磨其内表面，形成一片一片的半导体芯片的工序；
把分成片的各半导体芯片粘接到含有经照射UV发生交联或聚合反应的成分并用作键合剂的粘合剂膜上，并把粘合剂膜表面贴附到切片带上的工序；
从晶片的上面照射激光，使上述各半导体芯片间的间隙处露出的粘合剂膜发生交联或聚合反应的工序；以及
从上述切片带上剥离、捡取各半导体芯片的工序，
上述粘合剂膜是热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性的混合物、或向它们之中加入了玻璃粉、聚合物、银填料的隔片的物质，
在捡取上述各半导体芯片时，上述粘合剂膜的与上述半导体芯片相粘接的部分在与上述各半导体芯片相粘接的状态下被捡取，上述粘合剂膜的发生了上述交联或聚合反应的区域残留在切片带上。
4.一种半导体装置的制造方法，其特征在于包括下列工序：
用预切片法对元件形成结束后的半导体晶片切片并研磨其内表面，形成一片一片的半导体芯片的工序；
把分成片的各半导体芯片粘接到用作键合剂的粘合剂膜上，并把粘合剂膜表面贴附到切片带上的工序；以及
选择性照射激光并除去上述粘合剂膜中的从上述各半导体芯片间的间隙处露出的粘合剂膜的工序，
上述粘合剂膜是热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性的混合物、或向它们之中加入了玻璃粉、聚合物、银填料的隔片的物质。
5.一种半导体装置的制造方法，其特征在于包括下列工序：
用预切片法对元件形成结束后的半导体晶片切片并研磨其内表面，形成一片一片的半导体芯片的工序；
把分成片的各半导体芯片粘接到用作键合剂的粘合剂膜上，并把粘合剂膜表面贴附到切片带上的工序；以及
用锋利的刀具切断上述粘合剂膜的从上述各半导体芯片间的间隙处露出的粘合剂膜的工序，
上述粘合剂膜是热塑性树脂、未硬化的热硬化树脂、未硬化的热硬化树脂和热塑性的混合物、或向它们之中加入了玻璃粉、聚合物、银填料的隔片的物质。
CNB011339225A 2000-10-10 2001-08-20 半导体装置的制造方法 Expired - Fee Related CN1174479C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000309742A JP4109823B2 (ja) 2000-10-10 2000-10-10 半導体装置の製造方法
JP309742/2000 2000-10-10

Publications (2)

Publication Number Publication Date
CN1348208A true CN1348208A (zh) 2002-05-08
CN1174479C CN1174479C (zh) 2004-11-03

Family

ID=18789842

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011339225A Expired - Fee Related CN1174479C (zh) 2000-10-10 2001-08-20 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US6638865B2 (zh)
JP (1) JP4109823B2 (zh)
CN (1) CN1174479C (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365791C (zh) * 2002-11-29 2008-01-30 弗兰霍菲尔运输应用研究公司 用于加工晶圆的方法和设备及包括分离层和支持层的晶圆
CN100385691C (zh) * 2004-12-08 2008-04-30 深圳市方大国科光电技术有限公司 倒装发光二极管的划片方法
CN100452287C (zh) * 2004-08-05 2009-01-14 株式会社迪斯科 安装在晶片上的粘接膜的断裂方法及断裂装置
CN102284792A (zh) * 2011-07-26 2011-12-21 启东市捷捷微电子有限公司 在半导体器件芯片玻璃钝化膜上划切的装置及其使用方法
CN102347213A (zh) * 2010-07-22 2012-02-08 台湾积体电路制造股份有限公司 薄化晶片的方法
CN101362926B (zh) * 2003-06-06 2012-08-15 日立化成工业株式会社 粘合片、与切割胶带一体化的粘合片以及半导体的制造方法
TWI401302B (zh) * 2003-06-06 2013-07-11 Hitachi Chemical Co Ltd 切割背膠一體型黏著片
CN103515311A (zh) * 2012-06-27 2014-01-15 英飞凌科技股份有限公司 芯片封装和制造芯片封装的方法
CN103779273A (zh) * 2012-10-23 2014-05-07 株式会社迪思科 晶片的加工方法
CN103909345A (zh) * 2012-12-28 2014-07-09 株式会社迪思科 晶片的加工方法以及激光加工装置
CN104867871A (zh) * 2014-02-24 2015-08-26 英飞凌科技股份有限公司 半导体器件及形成其的方法
TWI693633B (zh) * 2015-03-10 2020-05-11 日商迪思科股份有限公司 單晶基板之加工方法
CN112133724A (zh) * 2019-06-25 2020-12-25 三星显示有限公司 制造显示装置的方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8661655B2 (en) * 2002-05-24 2014-03-04 Koninklijke Philips N.V. Method suitable for transferring a component supported by a carrier to a desired position on a substrate, and a device designed for this
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7022587B2 (en) * 2003-02-05 2006-04-04 Koennemann Beatriz Method for producing chips from wafers of low thickness
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
FR2852445B1 (fr) * 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4503429B2 (ja) * 2004-02-10 2010-07-14 リンテック株式会社 半導体装置の製造方法
JP2005236082A (ja) * 2004-02-20 2005-09-02 Nitto Denko Corp レーザーダイシング用粘着シート及びその製造方法
JP3949665B2 (ja) 2004-02-24 2007-07-25 株式会社東芝 半導体装置の製造方法
US7074695B2 (en) * 2004-03-02 2006-07-11 Chippac, Inc. DBG system and method with adhesive layer severing
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
JP4664005B2 (ja) * 2004-05-11 2011-04-06 リンテック株式会社 接着剤層付き半導体チップの製造方法
JP2006086509A (ja) * 2004-08-17 2006-03-30 Denso Corp 半導体基板の分断方法
JP4923398B2 (ja) * 2004-09-21 2012-04-25 日立化成工業株式会社 接着剤層付き半導体素子の製造方法
US7566634B2 (en) * 2004-09-24 2009-07-28 Interuniversitair Microelektronica Centrum (Imec) Method for chip singulation
EP1641038B1 (en) * 2004-09-24 2011-08-10 Imec Method for chip singulation
JP4690697B2 (ja) * 2004-11-01 2011-06-01 古河電気工業株式会社 半導体チップの製造方法
DE102004054147A1 (de) * 2004-11-08 2006-02-23 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebestoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
DE102004058876B3 (de) * 2004-12-06 2006-05-24 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
JP4630692B2 (ja) * 2005-03-07 2011-02-09 株式会社ディスコ レーザー加工方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4694900B2 (ja) * 2005-06-28 2011-06-08 株式会社ディスコ レーザー加工方法
JP2007036143A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP4791843B2 (ja) 2006-02-14 2011-10-12 株式会社ディスコ 接着フィルム付きデバイスの製造方法
JP4847199B2 (ja) 2006-04-25 2011-12-28 株式会社ディスコ ウエーハに装着された接着フィルムの破断方法
CN101473425B (zh) * 2006-06-23 2011-02-09 日立化成工业株式会社 半导体装置的制造方法及粘结薄膜
KR100943799B1 (ko) * 2006-09-12 2010-02-23 닛토덴코 가부시키가이샤 다이싱·다이본드 필름
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP4944642B2 (ja) * 2007-03-09 2012-06-06 株式会社ディスコ デバイスの製造方法
JP2008235650A (ja) * 2007-03-22 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP2008263070A (ja) 2007-04-12 2008-10-30 Disco Abrasive Syst Ltd デバイスの製造方法
JP2009123835A (ja) 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP5203744B2 (ja) 2008-02-21 2013-06-05 株式会社ディスコ ウエーハの裏面に装着された接着フィルムの破断方法
JP2009272421A (ja) 2008-05-07 2009-11-19 Disco Abrasive Syst Ltd デバイスの製造方法
JP2010027857A (ja) 2008-07-18 2010-02-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
JP5476063B2 (ja) * 2009-07-28 2014-04-23 浜松ホトニクス株式会社 加工対象物切断方法
JP5461218B2 (ja) 2010-02-08 2014-04-02 株式会社ディスコ 接着フィルム保持機構
JP5158896B2 (ja) * 2010-08-09 2013-03-06 古河電気工業株式会社 半導体チップの製造方法
JP5645593B2 (ja) 2010-10-21 2014-12-24 株式会社ディスコ ウエーハの分割方法
JP5722071B2 (ja) * 2011-02-17 2015-05-20 株式会社ディスコ 半導体デバイスの製造方法およびレーザー加工装置
TWI569381B (zh) * 2011-05-27 2017-02-01 住友電木股份有限公司 半導體裝置
US8535983B2 (en) * 2011-06-02 2013-09-17 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
JP5888927B2 (ja) 2011-10-06 2016-03-22 株式会社ディスコ ダイアタッチフィルムのアブレーション加工方法
JP2013107373A (ja) * 2011-11-24 2013-06-06 Sony Corp パターン転写媒体製造装置、パターン転写媒体製造方法、ディスク状パターン転写媒体、パターン転写媒体
JP6004705B2 (ja) 2012-04-02 2016-10-12 株式会社ディスコ 接着フィルム付きチップの形成方法
JP6029348B2 (ja) * 2012-06-26 2016-11-24 株式会社ディスコ ウエーハの加工方法
JP2014007332A (ja) * 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6029347B2 (ja) * 2012-06-26 2016-11-24 株式会社ディスコ ウエーハの加工方法
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
JP6028459B2 (ja) * 2012-08-24 2016-11-16 日立化成株式会社 半導体装置の製造方法及び半導体装置
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP6219565B2 (ja) 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法
DE102015100827B4 (de) 2015-01-21 2024-10-02 Infineon Technologies Ag Verfahren zum Bearbeiten eines Halbleitersubstrats
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
JP2017041574A (ja) 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2017168736A (ja) 2016-03-17 2017-09-21 株式会社ディスコ ウエーハの加工方法
JP2018056178A (ja) * 2016-09-26 2018-04-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR102152459B1 (ko) * 2018-07-24 2020-09-07 한국기계연구원 마이크로 소자의 간격 조절 전사방법
JP7170261B2 (ja) * 2018-08-24 2022-11-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US20200075384A1 (en) * 2018-08-31 2020-03-05 Micron Technology, Inc. Carrier Bond and Debond Using Self-Depolymerizing Polymer
JP7566418B2 (ja) 2020-09-03 2024-10-15 株式会社ディスコ 複数のデバイスチップの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US5920769A (en) * 1997-12-12 1999-07-06 Micron Technology, Inc. Method and apparatus for processing a planar structure
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
DE19853805B4 (de) * 1998-11-21 2005-05-12 Tesa Ag Elektrisch leitfähige, thermoplastische und hitzeaktivierbare Klebstofffolie und deren Verwendung
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP2002100588A (ja) * 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365791C (zh) * 2002-11-29 2008-01-30 弗兰霍菲尔运输应用研究公司 用于加工晶圆的方法和设备及包括分离层和支持层的晶圆
TWI401326B (zh) * 2003-06-06 2013-07-11 Hitachi Chemical Co Ltd 切割背膠一體型黏著片
US8617930B2 (en) 2003-06-06 2013-12-31 Hitachi Chemical Co., Ltd. Adhesive sheet, dicing tape integrated type adhesive sheet, and method of producing semiconductor device
TWI401302B (zh) * 2003-06-06 2013-07-11 Hitachi Chemical Co Ltd 切割背膠一體型黏著片
CN101392159B (zh) * 2003-06-06 2012-10-03 日立化成工业株式会社 粘合片、与切割胶带一体化的粘合片以及半导体的制造方法
CN101362926B (zh) * 2003-06-06 2012-08-15 日立化成工业株式会社 粘合片、与切割胶带一体化的粘合片以及半导体的制造方法
US7602071B2 (en) 2004-08-05 2009-10-13 Disco Corporation Apparatus for dividing an adhesive film mounted on a wafer
CN100452287C (zh) * 2004-08-05 2009-01-14 株式会社迪斯科 安装在晶片上的粘接膜的断裂方法及断裂装置
CN100385691C (zh) * 2004-12-08 2008-04-30 深圳市方大国科光电技术有限公司 倒装发光二极管的划片方法
CN102347213A (zh) * 2010-07-22 2012-02-08 台湾积体电路制造股份有限公司 薄化晶片的方法
US8722540B2 (en) 2010-07-22 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling defects in thin wafer handling
CN102347213B (zh) * 2010-07-22 2014-05-07 台湾积体电路制造股份有限公司 薄化晶片的方法
TWI458004B (zh) * 2010-07-22 2014-10-21 Taiwan Semiconductor Mfg 薄化晶圓的方法
CN102284792A (zh) * 2011-07-26 2011-12-21 启东市捷捷微电子有限公司 在半导体器件芯片玻璃钝化膜上划切的装置及其使用方法
CN102284792B (zh) * 2011-07-26 2013-11-13 江苏捷捷微电子股份有限公司 在半导体器件芯片玻璃钝化膜上划切的装置的使用方法
CN103515311A (zh) * 2012-06-27 2014-01-15 英飞凌科技股份有限公司 芯片封装和制造芯片封装的方法
US9245868B2 (en) 2012-06-27 2016-01-26 Infineon Technologies Ag Method for manufacturing a chip package
CN103515311B (zh) * 2012-06-27 2016-02-24 英飞凌科技股份有限公司 芯片封装和制造芯片封装的方法
CN103779273A (zh) * 2012-10-23 2014-05-07 株式会社迪思科 晶片的加工方法
CN103779273B (zh) * 2012-10-23 2018-01-23 株式会社迪思科 晶片的加工方法
CN103909345A (zh) * 2012-12-28 2014-07-09 株式会社迪思科 晶片的加工方法以及激光加工装置
CN104867871A (zh) * 2014-02-24 2015-08-26 英飞凌科技股份有限公司 半导体器件及形成其的方法
CN104867871B (zh) * 2014-02-24 2018-02-23 英飞凌科技股份有限公司 半导体器件及形成其的方法
TWI693633B (zh) * 2015-03-10 2020-05-11 日商迪思科股份有限公司 單晶基板之加工方法
CN112133724A (zh) * 2019-06-25 2020-12-25 三星显示有限公司 制造显示装置的方法

Also Published As

Publication number Publication date
US6638865B2 (en) 2003-10-28
CN1174479C (zh) 2004-11-03
US20020042189A1 (en) 2002-04-11
JP4109823B2 (ja) 2008-07-02
JP2002118081A (ja) 2002-04-19

Similar Documents

Publication Publication Date Title
CN1174479C (zh) 半导体装置的制造方法
CN1160768C (zh) 芯片的拾取装置及半导体装置的制造方法
CN1210760C (zh) 用可位移接触部件剥离半导体器件的方法和装置
CN1841668A (zh) 半导体器件的制造方法
CN1269192C (zh) 半导体器件的制造方法和半导体器件的制造设备
CN1168132C (zh) 用于生产半导体器件的方法
CN1279604C (zh) 半导体装置及其制造方法、电路基板以及电子仪器
CN1218382C (zh) 制造半导体器件的方法
US7964475B2 (en) Semiconductor wafer, method of manufacturing the same and semiconductor device
CN1819159A (zh) 半导体晶片及半导体器件的制造方法以及半导体器件
CN1574235A (zh) 用于制造半导体芯片的方法
CN1292455C (zh) 半导体器件及其制造方法
CN1536646A (zh) 半导体器件的制造方法
CN1199259C (zh) 半导体装置及其制造方法
CN1493086A (zh) 半导体芯片的制造方法
CN100347845C (zh) 制造半导体器件的方法
CN101047146A (zh) 半导体器件的制造方法
CN1893021A (zh) 半导体集成电路器件的制造方法
CN101064242A (zh) 半导体电路器件的制造方法
CN1506187A (zh) 激光加工方法
EP2267763A3 (en) Method for cutting semiconductor substrate
CN1837311A (zh) 用于制造供半导体生产使用的胶带的装置和方法
CN1582486A (zh) 半导体器件及其制造方法
JP2010135356A (ja) ウエーハのダイシング方法
CN103295892A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041103

Termination date: 20130820