[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN113973431B - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN113973431B
CN113973431B CN202010719860.6A CN202010719860A CN113973431B CN 113973431 B CN113973431 B CN 113973431B CN 202010719860 A CN202010719860 A CN 202010719860A CN 113973431 B CN113973431 B CN 113973431B
Authority
CN
China
Prior art keywords
layer
metal layer
substrate
seed
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010719860.6A
Other languages
English (en)
Other versions
CN113973431A (zh
Inventor
戴俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202010719860.6A priority Critical patent/CN113973431B/zh
Priority to US17/022,385 priority patent/US11291126B2/en
Publication of CN113973431A publication Critical patent/CN113973431A/zh
Priority to US17/672,980 priority patent/US11871526B2/en
Application granted granted Critical
Publication of CN113973431B publication Critical patent/CN113973431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/047—Box-like arrangements of PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/052—Magnetographic patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种电路板的制作方法，包括以下步骤：在基板的基层表面的第一金属层及种子层上进行压膜，所述种子层位于所述第一金属层表面；在所述基板上进行曝光、显影及电镀，分别露出所述第一金属层、部分所述第一金属层与所述种子层及所述种子层，并在其上分别形成信号层、连接柱及线圈；进行去膜；将所述信号层与所述连接柱之间的所述第一金属层及所述连接柱与所述线圈之间的所述种子层蚀刻，暴露出底部的所述基层，使所述信号层形成第一线路层，使所述连接柱形成第二线路层，使所述线圈形成第三线路层。本发明还提供一种电路板。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法。
背景技术
近年来，电子产品被广泛应用在日常工作和生活中，其中，摄像头更是起到越来越重要的作用，对摄像头性能的要求也越来越高。为实现这种需求，摄像头内部的各种零件需要相应的优化。目前摄像头采用的微型马达由于采用漆包铜丝做线圈，需进行打件到电路板上，再绕折呈方形结构以适配摄像头。漆包铜线绝缘层一般较厚，不利于实现微型化，线距大，导致线圈层数多产品厚，一般线圈的厚度>0.4mm，且生产流程需电路板的制作及线圈的制作打件，流程较长，生产效率较低。
发明内容
有鉴于此，有必要提供一种能解决上述问题的电路板的制作方法。
还提供一种上述制作方法制作的电路板。
本申请的实施例提供一种电路板的制作方法，包括以下步骤：
在基板的基层表面的第一金属层及种子层上进行压膜，所述种子层位于所述第一金属层表面；
在所述基板上进行曝光、显影及电镀，分别露出所述第一金属层、部分所述第一金属层与所述种子层及所述种子层，并在其上分别形成信号层、连接柱及线圈；
进行去膜；
将所述信号层与所述连接柱之间的所述第一金属层及所述连接柱与所述线圈之间的所述种子层蚀刻，暴露出底部的所述基层，使所述信号层形成第一线路层，使所述连接柱形成第二线路层，使所述线圈形成第三线路层。
进一步地，在本申请的一些实施例中，在基板的第一金属层及种子层上进行压膜的步骤之前还包括，对所述基板进行压膜，所述基板包括所述基层、形成于所述基层表面的所述第一金属层及形成于所述第一金属层表面的第二金属层；
对所述基板进行曝光、显影及蚀刻制程，将所述第二金属层蚀刻形成所述种子层；
进行去膜。
进一步地，在本申请的一些实施例中，将所述信号层与所述连接柱之间的所述第一金属层及所述连接柱与所述线圈之间的所述种子层蚀刻的步骤包括，对所述连接柱与所述线圈之间的所述种子层进行蚀刻制程，暴露出所述种子层底部的所述第一金属层；对所述基层上暴露的所述第一金属层进行蚀刻制程，暴露出底部的所述基层。
进一步地，在本申请的一些实施例中，在基板的第一金属层及种子层上进行压膜的步骤之前还包括，对所述基板进行压膜；
对所述基板进行曝光、显影及喷涂，在所述基板上形成所述第一金属层；
进行去膜，在所述第一金属层中形成凹槽并对所述基板再进行压膜；
对所述基板进行曝光、显影及喷涂，在所述凹槽中形成所述种子层；
进行去膜。
进一步地，在本申请的一些实施例中，所述第一金属层的方阻大于所述种子层的方阻。
本申请的实施例还提供一种电路板，包括：
一基板，所述基板包括基层及形成于其上的第一金属层及形成于所述第一金属层上的种子层；
位于所述基板表面的第一线路层，所述第一线路层包括所述第一金属层、形成于所述第一金属层表面的信号层；
与所述第一线路层连接的第二线路层，所述第二线路层包括所述第一金属层、所述种子层及形成于所述第一金属层与所述种子层表面的连接柱；及
与所述第二线路层连接的第三线路层，所述第三线路层包括所述种子层及形成于所述种子层表面的线圈。
进一步地，在本申请的一些实施例中，所述种子层形成于所述第一金属层表面。
进一步地，在本申请的一些实施例中，所述第一金属层中有凹槽，所述凹槽中形成所述种子层。
进一步地，在本申请的一些实施例中，所述第一金属层的方阻大于所述种子层的方阻。
进一步地，在本申请的一些实施例中，所述电路板能够在所述第一线路层处绕折，形成包括四个所述线圈的矩形结构，四个所述线圈两两相对。
本发明提供的电路板，通过电路板的制作工艺将线圈直接通过电镀形成在电路板上，可实现线圈的小型化，且线圈及电路板基板集成一体成型，无需线圈的单独制作及打件，生产效率提高。
附图说明
图1是本发明第一实施方式的基板的剖视示意图。
图2是对图1所示的基板进行压膜的剖视示意图。
图3是对图2所示的基板进行曝光、显影及蚀刻的示意图。
图4是对图3所示基板进行去膜的示意图。
图5是对图4所示的基板进行压膜的示意图。
图6是对图5所示基板进行曝光、显影及电镀的剖视示意图。
图7是对图6所示基板进行去膜的剖视示意图。
图8是对图7所示基板上的种子层进行蚀刻的剖视示意图。
图9是对图8所示基板上的第一金属层进行蚀刻的剖视示意图。
图10是本发明第一实施方式的线圈的示意图。
图11是本发明第一实施方式的电路板的应用示意图。
图12是本发明第二实施方式的基板的剖视示意图。
图13是对图12所示基板进行曝光、显影及喷涂制程的剖视示意图。
图14是对图13所示基板进行去膜制程并再进行压膜的剖视示意图。
图15是对图14所示基板进行曝光、显影及喷涂制程的剖视示意图。
图16是对图15所示基板进行去膜的剖视示意图。
图17是对图16所示基板进行压膜的剖视示意图。
图18是对图17所示基板进行曝光、显影及电镀的剖视示意图。
图19是对图18所示基板进行去膜的剖视示意图。
图20是对图19所示基板上的第一金属层及种子层进行蚀刻的剖视示意图。
主要元件符号说明
电路板 100、100a
基板 10、10a
基层 11、11a
第一金属层 12、12a
凹槽 121
第二金属层 13
种子层 131、13a
信号层 141、141a
连接柱 142、142a
线圈 143、143a
第一线路层 144、144a
第二线路层 145、145a
第三线路层 146、146a
干膜 20、30、20a、30a、40
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本申请的实施例提供一种电路板的制作方法，包括以下步骤：
在基板的基层表面的第一金属层及种子层上进行压膜，所述种子层位于所述第一金属层表面；
在所述基板上进行曝光、显影及电镀，分别露出所述第一金属层、部分所述第一金属层与所述种子层及所述种子层，并在其上分别形成信号层、连接柱及线圈；
进行去膜；
将所述信号层与所述连接柱之间的所述第一金属层及所述连接柱与所述线圈之间的所述种子层蚀刻，暴露出底部的所述基层，使所述信号层形成第一线路层，使所述连接柱形成第二线路层，使所述线圈形成第三线路层。
本申请的实施例还提供一种电路板，包括：
一基板，所述基板包括基层及形成于其上的第一金属层及形成于所述第一金属层上的种子层；
位于所述基板表面的第一线路层，所述第一线路层包括所述第一金属层、形成于所述第一金属层表面的信号层；
与所述第一线路层连接的第二线路层，所述第二线路层包括所述第一金属层、所述种子层及形成于所述第一金属层与所述种子层表面的连接柱；及
与所述第二线路层连接的第三线路层，所述第三线路层包括所述种子层及形成于所述种子层表面的线圈。
上述电路板，通过电路板的制作工艺将线圈直接通过电镀形成在电路板上，可实现线圈的小型化，且线圈及电路板基板集成一体成型，无需线圈的单独制作及打件，生产效率提高。
下面结合附图，对本申请的实施例作进一步的说明。
请参阅图1至图9，本发明的第一实施方式中电路板100的制作方法，其包括以下步骤：
步骤S101，请参阅图1，提供一基板10。所述基板10包括一可挠性的绝缘的基层11、形成于所述基层11表面的第一金属层12及形成于所述第一金属层12表面的第二金属层13。
所述基层11的材质可选自聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等材料中的一种。
所述第一金属层12与第二金属层13的材质不同，所述第一金属层12的方阻较大，所述第二金属层13的方阻较小。
在一些实施例中，所述第一金属层12的材质为Ni-P或NiCr氧化物等的组合，可通过P、O的掺杂含量以及金属层的厚度控制所述第一金属层12的方阻。所述第二金属层13的材质可以是Cu。由于第一金属层12与第二金属层13的方阻存在差异，通过控制阶梯电流的大小，可实现在其上电镀效率的不同，从而实现电镀层厚度的差异。
在一些实施例中，所述第一金属层12的厚度小于0.1μm。所述第二金属层13的厚度在0.1μm～4μm。
步骤S102，请参阅图2，对基板10进行压膜，在所述第一金属层12上覆盖一层干膜20。
步骤S103，请参阅图3，对基板10进行曝光、显影及蚀刻制程，将基板10的所述第二金属层13蚀刻形成种子层131。
具体地，通过曝光、显影将未曝光的干膜20去掉，露出部分第二金属层13，随后通过蚀刻，将干膜20暴露的所述第二金属层13蚀刻掉，在曝光的干膜20下形成种子层131。
步骤S104，请参阅图4，对基板10进行去膜制程，将所述干膜20去除。
步骤S105，请参阅图5，对基板10进行压膜，在所述第一金属层12及种子层131上覆盖一层干膜30。
步骤S106，请参阅图6，对基板10进行曝光、显影及电镀制程，去掉未曝光的干膜30，分别露出第一金属层12、部分第一金属层12与种子层131及种子层131，并在其上分别形成信号层141、连接柱142及线圈143。所述连接柱142位于所述信号层141与所述线圈143之间。
具体地，由于第一金属层12和种子层131的方阻存在差异，通过控制阶梯电流大小可实现第一金属层12和种子层131上不同的电镀效率(可采用先小电流后大电流的阶梯电镀方案)，从而使得第一金属层12上的信号层141铜厚最薄，种子层131上的线圈143铜厚最厚，部分第一金属层12与种子层131上的连接柱142铜厚则适中。
步骤S107，请参阅图7，对基板10进行去膜制程，将所述干膜30去除，使得信号层141与连接柱142之间的第一金属层12暴露，连接柱142与线圈143之间的种子层131暴露。
步骤S108，请参阅图8，对连接柱142与线圈143之间的种子层131进行蚀刻制程，暴露出种子层131底部的第一金属层12。
步骤S109，请参阅图9，对基层11上暴露的第一金属层12进行蚀刻制程，暴露出底部的基层11，形成电路板100。
具体地，通过蚀刻，使信号层141与第一金属层12形成第一线路层144，使连接柱142、种子层131与第一金属层12形成第二线路层145，使线圈143、种子层131与第一金属层12形成第三线路层146。其中，第三线路层146为线圈功能区，当电路板100用于微型马达中时，所述第三线路层146在通电后产生磁场，以此来实现驱动。第二线路层145可以是用于连接第三线路层146与电源之间的连接线。第一线路层144可以是供电源和信号走线的线路层。
具体地，请参阅图10，由于采用电路板工艺制得线圈143，因此线圈143的线宽及线距可设计的更细。具体地，线圈143形成的第三线路层146中线路的线宽L≤30μm，线距S≤20μm，所述线圈143的厚度大于50μm。产品总厚度可小于等于0.3mm。
可以理解的，在一些实施例中，所述电路板100还可设计成双面板或多层板。
在一些实施例中，步骤S108和S109还可以合并，可在一次蚀刻中将信号层141与连接柱142之间的第一金属层12，连接柱142与线圈143之间的种子层131及第一金属层12蚀刻掉。
请参阅图9，本发明的第一实施方式还提供一种电路板100，其包括一基板10、位于基板10表面的第一线路层144、与第一线路层144连接的第二线路层145及与第二线路层145连接的第三线路层146。
所述基板10为一可挠性的绝缘的基层11。
所述基层11的材质可选自聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等材料中的一种。
所述第一线路层144包括形成于所述基层11表面的第一金属层12、形成于第一金属层12表面的信号层141。
所述第二线路层145包括形成于所述基层11表面的第一金属层12、形成于部分第一金属层12表面的种子层131及形成于第一金属层12与种子层131表面的连接柱142。
所述第三线路层146包括形成于所述基层11表面的第一金属层12、形成于第一金属层12表面的种子层131及形成于种子层131表面的线圈143。
所述线圈143的数量及匝数均可根据实际的驱动需求进行相应的设置。
所述第一线路层144的信号层141厚度小于所述第二线路层145的连接柱142的厚度，所述第二线路层145的连接柱142厚度小于所述第三线路层146中的线圈143的厚度。
所述线圈143的厚度大于50μm。
所述第一金属层12与种子层131的材质不同，所述第一金属层12的方阻较大，所述种子层131的方阻较小。
在一些实施例中，所述第一金属层12的材质为Ni-P或NiCr氧化物等的组合，可通过P、O的掺杂含量以及金属层的厚度控制所述第一金属层12的方阻。所述种子层131的材质可以是Cu。
其中，第一线路层144可以是供电源和信号走线的线路层。所述第三线路层146为线圈功能区，第二线路层145可以是用于连接第三线路层146与电源之间的连接线。
参阅图11，电路板100可在第一线路层144处进行绕折，形成包括四个所述线圈功能区的矩形结构，四个所述第三线路层146的线圈143两两相对，从而形成用于驱动的磁场，得到的产品可应用于微型马达，如摄像头中。由于其线圈及电路板基板集成一体成型，使其更适于制作微型产品，且效率较高。
请参阅图12至图20，本发明的第二实施方式中电路板100a的制作方法，其包括以下步骤：
步骤S201，请参阅图12，提供一基板10a，并在所述基板10a覆盖一层干膜20a。所述基板10a包括一可挠性的绝缘的基层11a。
所述基层11a的材质可选自聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等材料中的一种。
步骤S202，请参阅图13，对基板10a进行曝光、显影及喷涂制程，在基层11a上形成第一金属层12a。
具体地，通过曝光、显影将未曝光的干膜20a去掉，露出基层11a，随后通过喷涂制程，在干膜20a暴露的基层11a上形成第一金属层12a。所述干膜20a外侧同样形成第一金属层12a。
形成所述第一金属层12a的方法不局限于喷涂方法，在一些实施例中，所述第一金属层12a也可通过涂层(coating)、磁控溅射、化镀等其他方式形成。
步骤S203，请参阅图14，对基板10a进行去膜制程，将所述干膜20a去除，在所述第一金属层12a中形成凹槽121，然后对基板10a再进行压膜，在所述第一金属层12a及基层11a上覆盖一层干膜30a。
步骤S204，请参阅图15，对基板10a进行曝光、显影及喷涂制程，在所述凹槽121中形成种子层13a。
具体地，通过曝光、显影将未曝光的干膜30a去掉，露出凹槽121，随后通过喷涂制程，在干膜30a暴露的凹槽121中形成种子层13a。
形成所述种子层13a的方法不局限于喷涂方法，在一些实施例中，所述种子层13a也可通过涂层(coating)、磁控溅射、化镀等其他方式形成。
所述第一金属层12a与种子层13a的材质不同，所述第一金属层12a的方阻较大，所述种子层13a的方阻较小。
在一些实施例中，所述第一金属层12a的材质为Ni-P或NiCr氧化物等的组合，可通过P、O的掺杂含量以及金属层的厚度控制所述第一金属层12a的方阻。所述种子层13a的材质可以是Cu。由于第一金属层12a与种子层13a的方阻存在差异，通过控制阶梯电流的大小，可实现在其上电镀效率的不同，从而实现电镀层厚度的差异。
在一些实施例中，所述第一金属层12a与种子层13a的厚度大致相同。
步骤S205，请参阅图16，对基板10a进行去膜制程，将所述干膜30a去除。
步骤S206，请参阅图17，对基板10a进行压膜，在所述第一金属层12a及种子层13a上覆盖一层干膜40。
步骤S207，请参阅图18，对基板10a进行曝光、显影及电镀制程，去掉未曝光的干膜40，分别露出第一金属层12a、部分第一金属层12a与种子层13a及种子层13a，并在其上分别形成信号层141a、连接柱142a及线圈143a。所述连接柱142a位于所述信号层141a与所述线圈143a之间。
具体地，由于第一金属层12a和种子层13a的方阻存在差异，通过控制阶梯电流大小可实现第一金属层12a和种子层13a上不同的电镀效率，从而使得第一金属层12a上的信号层141a铜厚最薄，种子层13a上的线圈143a铜厚最厚，部分第一金属层12a与种子层13a上的连接柱142a铜厚则适中。
步骤S208，请参阅图19，对基板10a进行去膜制程，将所述干膜40去除，使得信号层141a与连接柱142a之间的第一金属层12a暴露，连接柱142a与线圈143a之间的种子层13a暴露。
步骤S209，请参阅图20，对信号层141a与连接柱142a之间的第一金属层12a、连接柱142a与线圈143a之间的种子层13a进行蚀刻制程，暴露出第一金属层12a及种子层13a底部的基层11a，形成电路板100a。
具体地，通过蚀刻，使信号层141a与第一金属层12a形成第一线路层144a，使连接柱142a、种子层13a与第一金属层12a形成第二线路层145a，使线圈143a及种子层13a形成第三线路层146a。其中，第三线路层146a为线圈功能区。第二线路层145a可以是用于连接第三线路层146a与电源之间的连接线。第一线路层144a可以是供电源和信号走线的线路层。
可以理解的，在一些实施例中，所述电路板100a还可设计成双面板或多层板。
请参阅图20，本发明的第二实施方式还提供一种电路板100a，其包括一基板10a、位于基板10a表面的第一线路层144a、与第一线路层144a连接的第二线路层145a及与第二线路层145a连接的第三线路层146a。
所述基板10a为一可挠性的绝缘的基层11a。
所述基层11a的材质可选自聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等材料中的一种。
所述第一线路层144a包括形成于所述基层11a表面的第一金属层12a、形成于第一金属层12a表面的信号层141a。
所述第二线路层145a包括形成于所述基层11a表面的第一金属层12a及种子层13a、形成于第一金属层12a与种子层13a表面的连接柱142a。
所述第三线路层146a包括形成于所述基层11a表面的种子层13a及形成于种子层13a表面的线圈143a。
所述第一线路层144a的信号层141a厚度小于所述第二线路层145a的连接柱142a的厚度，所述第二线路层145a的连接柱142a厚度小于所述第三线路层146a中的线圈143a的厚度。
所述线圈143a的厚度大于50μm。
所述第一金属层12a与种子层13a的材质不同，所述第一金属层12a的方阻较大，所述种子层13a的方阻较小。
在一些实施例中，所述第一金属层12a的材质为Ni-P或NiCr氧化物等的组合，可通过P、O的掺杂含量以及金属层的厚度控制所述第一金属层12a的方阻。所述种子层13a的材质可以是Cu。
其中，第一线路层144a可以是供电源和信号走线的线路层。所述第三线路层146a为线圈功能区，第二线路层145a可以是用于连接第三线路层146a与电源之间的连接线。
本发明提供的电路板100，通过电路板的制作工艺将线圈直接通过电镀形成在电路板上，可实现线圈的小型化，且线圈及电路板基板集成一体成型，无需线圈的单独制作及打件，生产效率提高。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种电路板的制作方法，包括以下步骤：
在基板的基层表面的第一金属层及种子层上进行压膜，所述种子层位于所述第一金属层表面；
在所述基板上进行曝光、显影，分别露出图案化的所述第一金属层和所述种子层，并分别在所述第一金属层上电镀形成信号层、在部分所述第一金属层和部分所述种子层上电镀形成连接柱、在所述种子层上形成线圈；进行去膜；
将所述信号层与所述连接柱之间的所述第一金属层及所述连接柱与所述线圈之间的所述种子层蚀刻，暴露出底部的所述基层，使所述信号层形成第一线路层，使所述连接柱形成第二线路层，使所述线圈形成第三线路层。
2.如权利要求1所述的电路板的制作方法，其特征在于，在基板的第一金属层及种子层上进行压膜的步骤之前还包括，对所述基板进行压膜，所述基板包括所述基层、形成于所述基层表面的所述第一金属层及形成于所述第一金属层表面的第二金属层；
对所述基板进行曝光、显影及蚀刻制程，将所述第二金属层蚀刻形成所述种子层；
进行去膜。
3.如权利要求2所述的电路板的制作方法，其特征在于，将所述信号层与所述连接柱之间的所述第一金属层及所述连接柱与所述线圈之间的所述种子层蚀刻的步骤包括，对所述连接柱与所述线圈之间的所述种子层进行蚀刻制程，暴露出所述种子层底部的所述第一金属层；对所述基层上暴露的所述第一金属层进行蚀刻制程，暴露出底部的所述基层。
4.如权利要求1所述的电路板的制作方法，其特征在于，在基板的第一金属层及种子层上进行压膜的步骤之前还包括，对所述基板进行压膜；
对所述基板进行曝光、显影及喷涂，在所述基板上形成所述第一金属层；
进行去膜，在所述第一金属层中形成凹槽并对所述基板再进行压膜；
对所述基板进行曝光、显影及喷涂，在所述凹槽中形成所述种子层；
进行去膜。
5.如权利要求1所述的电路板的制作方法，其特征在于，所述第一金属层的方阻大于所述种子层的方阻。
6.一种电路板，包括：
一基板，所述基板包括基层及形成于其上的第一金属层及形成于所述第一金属层上的种子层；
位于所述基板表面的第一线路层，所述第一线路层包括所述第一金属层、形成于所述第一金属层表面的信号层；
与所述第一线路层连接的第二线路层，所述第二线路层包括所述第一金属层、所述种子层及形成于所述第一金属层与所述种子层表面的连接柱；及
与所述第二线路层连接的第三线路层，所述第三线路层包括所述种子层及形成于所述种子层表面的线圈。
7.如权利要求6所述的电路板，其特征在于，所述种子层形成于所述第一金属层表面。
8.如权利要求6所述的电路板，其特征在于，所述第一金属层中有凹槽，所述凹槽中形成所述种子层。
9.如权利要求6所述的电路板，其特征在于，所述第一金属层的方阻大于所述种子层的方阻。
10.如权利要求6所述的电路板，其特征在于，所述电路板能够在所述第一线路层处绕折，形成包括四个所述线圈的矩形结构，四个所述线圈两两相对。
CN202010719860.6A 2020-07-23 2020-07-23 电路板及其制作方法 Active CN113973431B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010719860.6A CN113973431B (zh) 2020-07-23 2020-07-23 电路板及其制作方法
US17/022,385 US11291126B2 (en) 2020-07-23 2020-09-16 Circuit board and method of manufacturing circuit board
US17/672,980 US11871526B2 (en) 2020-07-23 2022-02-16 Circuit board and method of manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010719860.6A CN113973431B (zh) 2020-07-23 2020-07-23 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN113973431A CN113973431A (zh) 2022-01-25
CN113973431B true CN113973431B (zh) 2023-08-18

Family

ID=79585518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010719860.6A Active CN113973431B (zh) 2020-07-23 2020-07-23 电路板及其制作方法

Country Status (2)

Country Link
US (2) US11291126B2 (zh)
CN (1) CN113973431B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284801A (ja) * 2000-04-04 2001-10-12 Hitachi Chem Co Ltd 多層プリント基板の製造方法
KR20100061021A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
CN111278229A (zh) * 2020-03-20 2020-06-12 盐城维信电子有限公司 一种音圈马达柔性线路板的制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
KR100809706B1 (ko) * 2006-10-10 2008-03-06 삼성전자주식회사 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프
KR100896810B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
JP5714564B2 (ja) * 2009-03-30 2015-05-07 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 上部ポストパッシベーション技術および底部構造技術を使用する集積回路チップ
TWI533380B (zh) * 2011-05-03 2016-05-11 旭德科技股份有限公司 封裝結構及其製作方法
KR101397488B1 (ko) * 2012-07-04 2014-05-20 티디케이가부시기가이샤 코일 부품 및 그의 제조 방법
KR20140053564A (ko) * 2012-10-26 2014-05-08 삼성전기주식회사 배선 기판 및 그 제조 방법
US9245545B1 (en) * 2013-04-12 2016-01-26 Wester Digital (Fremont), Llc Short yoke length coils for magnetic heads in disk drives
JP6170790B2 (ja) * 2013-09-13 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
KR102185067B1 (ko) * 2014-09-24 2020-12-01 삼성전기주식회사 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법
KR102138888B1 (ko) * 2015-11-18 2020-07-28 삼성전기주식회사 코일 부품 및 그 제조 방법
KR101901697B1 (ko) * 2016-03-21 2018-11-07 삼성전기 주식회사 코일 장치의 제작 방법 및 코일 장치
KR20170112522A (ko) * 2016-03-31 2017-10-12 주식회사 모다이노칩 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
CN115066085B (zh) * 2016-07-22 2023-06-23 Lg伊诺特有限公司 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
KR101823267B1 (ko) * 2016-11-01 2018-01-29 삼성전기주식회사 박막 인덕터 및 그 제조 방법
US10700159B2 (en) * 2018-06-27 2020-06-30 Intel IP Corporation Method of providing partial electrical shielding
CN113875011A (zh) * 2020-04-10 2021-12-31 京东方科技集团股份有限公司 驱动基板及其制作方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284801A (ja) * 2000-04-04 2001-10-12 Hitachi Chem Co Ltd 多層プリント基板の製造方法
KR20100061021A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
CN111278229A (zh) * 2020-03-20 2020-06-12 盐城维信电子有限公司 一种音圈马达柔性线路板的制备方法

Also Published As

Publication number Publication date
US11291126B2 (en) 2022-03-29
US20220174822A1 (en) 2022-06-02
CN113973431A (zh) 2022-01-25
US11871526B2 (en) 2024-01-09
US20220030724A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
JP6311200B2 (ja) プリント配線板、電子部品及びプリント配線板の製造方法
US7696441B2 (en) Flexible wired circuit board
KR101503144B1 (ko) 박막 인덕터 소자 및 이의 제조방법
JP2005210010A (ja) コイル基板及びその製造方法並びに表面実装型コイル素子
JP2007503716A (ja) 極薄フレキシブル・インダクタ
CN111837210B (zh) 布线基板及其制造方法
JP2010103388A (ja) 積層フレキシブル配線基板、その製造方法、及びそれを用いたｒｆｉｄ用電子タグのアンテナ
US8377317B2 (en) Method for manufacturing printed circuit board with thick traces
JP3226959B2 (ja) 多層フレキシブルプリント基板の製法
CN113973431B (zh) 电路板及其制作方法
CN113923864B (zh) 电路板及其制作方法
CN115643696A (zh) 一种线路板的制备工艺
JP4947416B2 (ja) 電子素子およびその製造方法
CN114303307B (zh) 相机模组及其制备方法
JP4123637B2 (ja) フィルムキャリアの製造方法
JP4311157B2 (ja) 半導体装置用基板の製造方法
JP2006310758A (ja) 回路配線板、及びその製造方法
US20040178000A1 (en) Standardized circuit board core
JP2750809B2 (ja) 厚膜配線基板の製造方法
JP2001196252A (ja) 電子デバイスの製造方法
JPS62291089A (ja) 回路基板の製造方法
JP2006202849A (ja) 補強板付き配線回路基板の製造方法
KR100678420B1 (ko) 진동모터용 박막코일 및 그 제조방법
JP2022144913A (ja) プリント配線板及びその製造方法
JPS60173817A (ja) プリントコイルの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant