CN113299564A - 一种板级扇出柔性封装基板的封装结构及其制备方法 - Google Patents
一种板级扇出柔性封装基板的封装结构及其制备方法 Download PDFInfo
- Publication number
- CN113299564A CN113299564A CN202110560373.4A CN202110560373A CN113299564A CN 113299564 A CN113299564 A CN 113299564A CN 202110560373 A CN202110560373 A CN 202110560373A CN 113299564 A CN113299564 A CN 113299564A
- Authority
- CN
- China
- Prior art keywords
- layer
- packaging
- dielectric layer
- chip
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 42
- 238000009459 flexible packaging Methods 0.000 title claims abstract description 23
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052802 copper Inorganic materials 0.000 claims abstract description 36
- 239000010949 copper Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000004033 plastic Substances 0.000 claims abstract description 25
- 238000004080 punching Methods 0.000 claims abstract description 11
- 238000011049 filling Methods 0.000 claims abstract description 9
- 239000003292 glue Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 229910001338 liquidmetal Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000012536 packaging technology Methods 0.000 abstract description 5
- 238000012858 packaging process Methods 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 96
- 239000013067 intermediate product Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000005452 bending Methods 0.000 description 3
- 229920006336 epoxy molding compound Polymers 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910001374 Invar Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开一种板级扇出柔性封装基板的封装结构及其制备方法，其中，该制备方法包括：提供载板及若干芯片，采用塑封层将芯片封装于载板的一面；拆除载板，并提供介质层，将介质层贴于芯片的PAD口所在的一面；对介质层进行打孔，使PAD口外露；在介质层上制作种子层，并在种子层上制作与PAD口电连接的铜柱；提供柔性基板，柔性基板与铜柱连接；对塑封层和介质层开槽处理，使各个芯片之间形成分割槽，并对介质层与柔性基板之间制作填充层，完成柔性封装制作。本发明采用板级扇出封装技术柔性封装完成前段工序，采用柔性基板互连技术实现带铜柱结构的塑封板与柔性基板的互连，封装工艺简单，降低了柔性封装成本，提高了封装效率及可靠性。
Description
技术领域
本发明涉及柔性芯片封装技术领域，具体涉及一种板级扇出柔性封装基板的封装结构及其制备方法。
背景技术
随着诸如移动系统的小型电子系统的发展，越来越需要能够处理大量数据的半导体封装。随着电子系统变得更轻和更小，电子系统中采用的半导体封装已不断缩减尺寸。另外，随着对便携式和可穿戴电子系统的关注增加，柔性电子设备越来越受到大家的重视，这种设备是指在存在一定范围的形变(弯曲、折叠、扭转、压缩或拉伸)条件下仍可工作的电子设备。相对于传统电子，柔性电子具有更大的灵活性，能够在一定程度上适应不同的工作环境，满足设备的形变要求。但是相应的技术要求同样制约了柔性电子的发展。首先，柔性电子在不损坏本身电子性能的基础上的伸展性和弯曲性，对电路的制作材料提出了新的挑战和要求；其次，柔性电子的制备条件以及组成电路的各种电子器件的性能相对于传统的电子器件来说仍然不足，也是其发展的一大难题。
目前，芯片柔性封装采用方式多种多种，几乎覆盖了所有半导体封装技术，以互连技术来讲，wire bonding、Flip Chip以及RDL技术均有科研单位或厂家进行尝试，但多以替代性方案为主，未探索出最佳的技术路线，其主要面对的技术问题包括：封装尺寸较大，难以满足伸展性和弯曲性；结构复杂，导致封装工艺过于复杂；现有基板技术封装芯片，导致工艺成本浪费等现象。
发明内容
本发明的目的在于提供一种板级扇出柔性封装基板的封装结构及其制备方法，以面板级封装技术为基础，结合柔性基板或超薄金属易弯折等特点开发出来的新型柔性封装技术。
为达此目的，本发明采用以下技术方案：
一方面，提供一种板级扇出柔性封装基板的封装结构的制备方法，包括以下步骤：
S10、提供载板及若干芯片，采用塑封层将所述芯片封装于所述载板的一面，并使所述芯片的PAD口朝向临近所述载板的一侧；
S20、拆除所述载板，并提供介质层，将所述介质层贴于所述芯片的PAD口所在的一面；
S30、对所述介质层进行打孔，使所述介质层沿其厚度方向形成第一通孔，以供所述芯片的PAD口外露；
S40、在所述介质层上制作种子层，并在所述种子层上制作与所述芯片的PAD口电连接的铜柱；
S50、提供柔性基板，所述柔性基板与所述铜柱连接；
S60、对所述塑封层和所述介质层开槽处理，使各个所述芯片之间形成分割槽，并对所述介质层与所述柔性基板之间制作填充层，完成柔性封装制作。
作为板级扇出柔性封装基板的封装结构的制备方法的一种优选方案，步骤S40具体包括：
S40a、通过真空溅射在所述介质层上形成种子层；
S40b、提供感光干膜，将所述感光干膜贴附于所述种子层上；
S40c、通过曝光、显影处理，在所述感光干膜上形成第二通孔和使所述种子层外露于所述感光干膜的第二通孔的图形化孔，所述图形化孔的位置与所述第一通孔的位置一一对应；
S40d、进行电镀处理，在所述第一通孔、所述图形化孔和所述第二通孔内形成铜柱；
S40e、去除残留的所述感光干膜；
S40f、提供蚀刻液，采用所述蚀刻液对所述感光干膜被去除后外露的种子层进行蚀刻处理，以去除该种子层。
作为板级扇出柔性封装基板的封装结构的制备方法的一种优选方案，步骤S10具体包括：
S10a、提供载板和键合胶，将所述键合胶贴于所述载板的一面；
S10b、提供若干芯片，将若干所述芯片间隔贴于所述键合胶上，并使所述芯片的PAD口朝向临近所述键合胶的一侧；
S10c、对所述芯片进行塑封，形成包覆所述芯片的塑封层。
作为板级扇出柔性封装基板的封装结构的制备方法的一种优选方案，步骤S50中，所述柔性基板与所述铜柱采用锡膏、银浆或液态金属材料通过印刷电路板的方式完成互连工艺。
作为板级扇出柔性封装基板的封装结构的制备方法的一种优选方案，步骤S10中，所述芯片需要先进行减薄处理，使所述芯片的厚度在30μm～50μm之间。
作为板级扇出柔性封装基板的封装结构的制备方法的一种优选方案，所述介质层采用的介质材料包括PI胶和ABF。
作为板级扇出柔性封装基板的封装结构的制备方法的一种优选方案，步骤S30中，所述打孔的方式包括激光打孔和机械打孔。
另一方面，提供一种板级扇出柔性封装基板的封装结构，包括：
塑封层，所述塑封层沿其厚度方向开设有若干分割槽；
封装于所述塑封层内的若干芯片，两个所述芯片之间设置有一个所述分割槽，所述芯片的PAD口外露于所述塑封层；
贴附于所述芯片上的介质层，所述介质层对应所述芯片的PAD口的位置开设有第一通孔；
铜柱，填充于所述第一通孔并凸出于所述介质层的表面；
柔性基板，所述柔性基板与所述铜柱连接；
填充层，所述填充层位于所述介质层与所述柔性基板之间。
作为板级扇出柔性封装基板的封装结构的一种优选方案，所述柔性基板上设置有重布线层，所述重布线层与所述铜柱电连接。
本发明的有益效果：
(1)本发明采用板级扇出封装技术柔性封装完成前段工序，提高芯片机械保护部分的封装效率及封装可靠性；
(2)本发明还采用柔性基板互连技术，对芯片进行bump处理，形成合适高度的铜柱，柔性基板尺寸与板级封装模具相匹配，实现铜柱与柔性基板整版互连，封装工艺简单，可以大幅度降低柔性封装成本，提高柔性封装效率以及封装结构的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例所述的板级扇出柔性封装基板的封装方法的工艺流程图。
图2是本发明一实施例所述的步骤S10的具体工艺流程图。
图3是本发明一实施例所述的步骤S40的具体工艺流程图。
图4是本发明一实施例所述的芯片贴于载板一侧后的中间产品的剖视示意图。
图5是本发明一实施例所述的芯片封装于塑封层后的中间产品的剖视示意图。
图6是本发明一实施例所述的芯片拆键合并制作介质层后的中间产品的剖视示意图。
图7是本发明一实施例所述的介质层打孔后的中间产品的剖视示意图。
图8是本发明一实施例所述的制作种子层和感光干膜后的中间产品的剖视示意图。
图9是本发明一实施例所述的曝光显影处理后的中间产品的剖视示意图。
图10是本发明一实施例所述的制作铜柱后的中间产品的剖视示意图。
图11是本发明一实施例所述的去除感光干膜和种子层后的中间产品的剖视示意图。
图12是本发明一实施例所述的柔性基板与铜柱连接后的中间产品的剖视示意图。
图13是本发明一实施例所述的制作填充层后的产品的剖视示意图。
图1至图13中：
1、载板；2、芯片；3、塑封层；4、介质层；5、种子层；6、铜柱；7、柔性基板；8、填充层；9、感光干膜；10、键合胶；11、重布线层；
101、第一通孔；102、第二通孔；103、图形化孔；104、分割槽。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图1所示，本发明提供一种板级扇出柔性封装基板的封装结构的制备方法，包括以下步骤：
S10、提供载板1及若干芯片2，采用塑封层3将芯片2封装于载板1的一面，并使芯片2的PAD口朝向临近载板1的一侧，参考图4-5；
S20、拆除载板1，并提供介质层4，将介质层4贴于芯片2的PAD口所在的一面，参考图6；
S30、对介质层4进行打孔，使介质层4沿其厚度方向形成第一通孔101，以供芯片2的PAD口外露，参考图7；
S40、在介质层4上制作种子层5，并在种子层5上制作与芯片2的PAD口电连接的铜柱6，参考图8-10；
S50、提供柔性基板7，柔性基板7与铜柱6连接，参考图11-12；
S60、对塑封层3和介质层4开槽处理，使各个芯片2之间形成分割槽104，并对介质层4与柔性基板7之间制作填充层8，完成柔性封装制作，参考图13。
具体地，柔性基板7可采用商用柔性基板或带线路结构的因瓦合金超薄板与上述带铜柱6结构的塑封板进行互连，互连可以采用锡膏、银浆以及液态金属等印刷电路板技术进行，随后回流完成互连工艺。
更具体地，开槽处理的目的在于将封装结构中起不到保护作用的部分塑封层3利用研磨或激光方法去除，随后利用柔性介质材料在芯片2下方进行填充，以降低应力和机械保护作用。
本发明采用板级扇出封装技术柔性封装完成前段工序，提高芯片2机械保护部分的封装效率及封装可靠性；
本发明还采用柔性基板7互连技术，对芯片2进行bump处理，形成合适高度的铜柱6，柔性基板7尺寸与板级封装模具相匹配，实现铜柱6与柔性基板7整版互连，封装工艺简单，可以大幅度降低柔性封装成本，提高柔性封装效率以及封装结构的可靠性。
如图2所示，步骤S10具体包括：
S10a、提供载板1和键合胶10，将键合胶10贴于载板1的一面；
S10b、提供若干芯片2，将若干芯片2间隔贴于键合胶10上，并使芯片2的PAD口朝向临近键合胶10的一侧，芯片2的间距可根据实际需要进行排列，参考图4；
S10c、对芯片2进行塑封，形成包覆芯片2的塑封层3，参考图5。
可选地，塑封层3的塑封材料可采用聚酰亚胺、硅胶和EMC(Epoxy MoldingCompound，环氧塑封料)，本实施例优选EMC，可以提高芯片2封装结构的稳定性，起到保护芯片2的作用。
更具体地，步骤S10中，芯片2需要先进行减薄处理，使芯片2的厚度在30μm～50μm之间，用来提高芯片2的弯折性能。
如图3所示，步骤S40具体包括：
S40a、通过真空溅射在介质层4上形成种子层5；
S40b、提供感光干膜9，将感光干膜9贴附于种子层5上，参考图8；
S40c、通过曝光、显影处理，在感光干膜9上形成第二通孔102和使种子层5外露于感光干膜9的第二通孔102的图形化孔103，图形化孔103的位置与第一通孔101的位置一一对应，参考图9；
S40d、进行电镀处理，在第一通孔101、图形化孔103和第二通孔102内形成铜柱6，铜柱6的高度可以根据需要进行调整，参考图10；
S40e、去除残留的感光干膜9；
S40f、提供蚀刻液，采用蚀刻液对感光干膜9被去除后外露的种子层5进行蚀刻处理，以去除该种子层5，参考图11。
其中，种子层5包括位于介质层4表面的钛金属层和位于钛金属层表面的铜金属层，钛金属层的附着力高、电导率优良且厚度均匀，通过钛金属层可以将铜金属层稳定附着在介质层4的表面。
当然，本实施例的种子层5不限于两层结构(钛金属层、铜金属层)，也可以为单层、两层或者两层以上的多层结构。种子层5的材料也不限于两种单一的金属材料层叠组合，也可以为一种单一金属材料，或者合金材料。
可选地，介质层4可采用PI胶(聚酰亚胺胶，一种微电子中常用的介质材料)、ABF(Ajinomoto Build-up Film，一种合成树脂，也是微电子中常用的介质材料)或其他介质材料制作。
可选地，步骤S30中，打孔的方式包括激光打孔和机械打孔。
本发明还提供一种板级扇出柔性封装基板的封装结构，包括：
塑封层3，塑封层3沿其厚度方向开设有若干分割槽104；
封装于塑封层3内的若干芯片2，两个芯片2之间设置有一个分割槽104，芯片2的PAD口外露于塑封层3；
贴附于芯片2上的介质层4，介质层4对应芯片2的PAD口的位置开设有第一通孔101；
铜柱6，填充于第一通孔101并凸出于介质层4的表面；
柔性基板7，柔性基板7与铜柱6连接；
填充层8，填充层8位于介质层4与柔性基板7之间。
具体地，柔性基板7上设置有重布线层11，重布线层11与铜柱6电连接。
可选地，重布线层11为一层或多层结构，即可以根据产品需求将重布线层11设计为一层、两层或者两层以上的多层结构。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。
Claims (9)
1.一种板级扇出柔性封装基板的封装结构的制备方法，其特征在于，包括以下步骤：
S10、提供载板及若干芯片，采用塑封层将所述芯片封装于所述载板的一面，并使所述芯片的PAD口朝向临近所述载板的一侧；
S20、拆除所述载板，并提供介质层，将所述介质层贴于所述芯片的PAD口所在的一面；
S30、对所述介质层进行打孔，使所述介质层沿其厚度方向形成第一通孔，以供所述芯片的PAD口外露；
S40、在所述介质层上制作种子层，并在所述种子层上制作与所述芯片的PAD口电连接的铜柱；
S50、提供柔性基板，所述柔性基板与所述铜柱连接；
S60、对所述塑封层和所述介质层开槽处理，使各个所述芯片之间形成分割槽，并对所述介质层与所述柔性基板之间制作填充层，完成柔性封装制作。
2.根据权利要求1所述的板级扇出柔性封装基板的封装结构的制备方法，其特征在于，步骤S40具体包括：
S40a、通过真空溅射在所述介质层上形成种子层；
S40b、提供感光干膜，将所述感光干膜贴附于所述种子层上；
S40c、通过曝光、显影处理，在所述感光干膜上形成第二通孔和使所述种子层外露于所述第二通孔的图形化孔，所述图形化孔的位置与所述第一通孔的位置一一对应；
S40d、进行电镀处理，在所述第一通孔、所述图形化孔和所述第二通孔内形成铜柱；
S40e、去除残留的所述感光干膜；
S40f、提供蚀刻液，采用所述蚀刻液对所述感光干膜被去除后外露的种子层进行蚀刻处理，以去除该种子层。
3.根据权利要求2所述的板级扇出柔性封装基板的封装结构的制备方法，其特征在于，步骤S10具体包括：
S10a、提供载板和键合胶，将所述键合胶贴于所述载板的一面；
S10b、提供若干芯片，将若干所述芯片间隔贴于所述键合胶上，并使所述芯片的PAD口朝向临近所述键合胶的一侧；
S10c、对所述芯片进行塑封，形成包覆所述芯片的塑封层。
4.根据权利要求3所述的板级扇出柔性封装基板的封装结构的制备方法，其特征在于，步骤S50中，所述柔性基板与所述铜柱采用锡膏、银浆或液态金属材料通过印刷电路板的方式完成互连工艺。
5.根据权利要求4所述的板级扇出柔性封装基板的封装结构的制备方法，其特征在于，步骤S10中，所述芯片需要先进行减薄处理，使所述芯片的厚度在30μm～50μm之间。
6.根据权利要求5所述的板级扇出柔性封装基板的封装结构的制备方法，其特征在于，所述介质层采用的介质材料包括PI胶和ABF。
7.根据权利要求6所述的板级扇出柔性封装基板的封装结构的制备方法，其特征在于，步骤S30中，所述打孔的方式包括激光打孔和机械打孔。
8.一种板级扇出柔性封装基板的封装结构，采用权利要求1～7任一项所述的制备方法制得，其特征在于，包括：
塑封层，所述塑封层沿其厚度方向开设有若干分割槽；
封装于所述塑封层内的若干芯片，两个所述芯片之间设置有一个所述分割槽，所述芯片的PAD口外露于所述塑封层；
贴附于所述芯片上的介质层，所述介质层对应所述芯片的PAD口的位置开设有第一通孔；
铜柱，填充于所述第一通孔并凸出于所述介质层的表面；
柔性基板，所述柔性基板与所述铜柱连接；
填充层，所述填充层位于所述介质层与所述柔性基板之间。
9.根据权利要求8所述的板级扇出柔性封装基板的封装结构，其特征在于，所述柔性基板上设置有重布线层，所述重布线层与所述铜柱电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110560373.4A CN113299564A (zh) | 2021-05-21 | 2021-05-21 | 一种板级扇出柔性封装基板的封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110560373.4A CN113299564A (zh) | 2021-05-21 | 2021-05-21 | 一种板级扇出柔性封装基板的封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113299564A true CN113299564A (zh) | 2021-08-24 |
Family
ID=77323927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110560373.4A Pending CN113299564A (zh) | 2021-05-21 | 2021-05-21 | 一种板级扇出柔性封装基板的封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113299564A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117558854A (zh) * | 2023-11-24 | 2024-02-13 | 上海点莘技术有限公司 | 柔性电子集成器件制造方法、装置、设备及存储介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1711639A (zh) * | 2002-11-12 | 2005-12-21 | 皇家飞利浦电子股份有限公司 | 折叠的柔性无接合引线的多芯片功率封装 |
| CN103915355A (zh) * | 2013-12-05 | 2014-07-09 | 南通富士通微电子股份有限公司 | 封装结构的形成方法 |
| CN104517930A (zh) * | 2013-10-04 | 2015-04-15 | 联发科技股份有限公司 | 半导体封装 |
| CN108257882A (zh) * | 2018-01-17 | 2018-07-06 | 中芯集成电路（宁波）有限公司 | 器件封装结构及封装过程中应力释放的方法 |
| CN110517993A (zh) * | 2019-09-12 | 2019-11-29 | 广东佛智芯微电子技术研究有限公司 | 具有高散热性的板级扇出封装结构及其制备方法 |
| CN110581120A (zh) * | 2019-09-11 | 2019-12-17 | 广东佛智芯微电子技术研究有限公司 | 板级扇出封装基板的细线路结构及其制备方法 |
-
2021
- 2021-05-21 CN CN202110560373.4A patent/CN113299564A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1711639A (zh) * | 2002-11-12 | 2005-12-21 | 皇家飞利浦电子股份有限公司 | 折叠的柔性无接合引线的多芯片功率封装 |
| CN104517930A (zh) * | 2013-10-04 | 2015-04-15 | 联发科技股份有限公司 | 半导体封装 |
| CN103915355A (zh) * | 2013-12-05 | 2014-07-09 | 南通富士通微电子股份有限公司 | 封装结构的形成方法 |
| CN108257882A (zh) * | 2018-01-17 | 2018-07-06 | 中芯集成电路（宁波）有限公司 | 器件封装结构及封装过程中应力释放的方法 |
| CN110581120A (zh) * | 2019-09-11 | 2019-12-17 | 广东佛智芯微电子技术研究有限公司 | 板级扇出封装基板的细线路结构及其制备方法 |
| CN110517993A (zh) * | 2019-09-12 | 2019-11-29 | 广东佛智芯微电子技术研究有限公司 | 具有高散热性的板级扇出封装结构及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117558854A (zh) * | 2023-11-24 | 2024-02-13 | 上海点莘技术有限公司 | 柔性电子集成器件制造方法、装置、设备及存储介质 |
| CN117558854B (zh) * | 2023-11-24 | 2024-05-14 | 上海点莘技术有限公司 | 柔性电子集成器件制造方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6342120B2 (ja) | 超薄埋設ダイモジュール及びその製造方法 | |
| US9226382B2 (en) | Printed wiring board | |
| KR101731005B1 (ko) | 전도성 필라를 구비하는 집적회로 패키지 시스템 및 그 제조 방법 | |
| US6701614B2 (en) | Method for making a build-up package of a semiconductor | |
| US6376769B1 (en) | High-density electronic package, and method for making same | |
| KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2013243345A5 (zh) | ||
| TW201810443A (zh) | 連接電子組件至基板 | |
| KR20020053739A (ko) | 집적 전자 장치 및 집적 방법 | |
| CN107622957B (zh) | 双面SiP的三维封装结构的制造方法 | |
| KR20020021597A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4446772B2 (ja) | 回路装置およびその製造方法 | |
| TWI534951B (zh) | 半導體封裝基板，使用其之封裝系統及其製造方法 | |
| JP2009272512A (ja) | 半導体装置の製造方法 | |
| TW201606964A (zh) | 晶片封裝基板、晶片封裝結構及二者之製作方法 | |
| CN112768437B (zh) | 多层堆叠封装结构和多层堆叠封装结构的制备方法 | |
| CN113299564A (zh) | 一种板级扇出柔性封装基板的封装结构及其制备方法 | |
| JP4513302B2 (ja) | 半導体装置 | |
| KR20150043135A (ko) | 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지 | |
| CN114256170A (zh) | 扇出型封装结构及其制备方法 | |
| JP2009246404A (ja) | 半導体装置の製造方法 | |
| JP4442181B2 (ja) | 半導体装置およびその製造方法 | |
| JP4316623B2 (ja) | 半導体装置の製造方法 | |
| CN211428156U (zh) | 一种降低三维异构物理连接的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Li Chao Inventor after: Yang Bin Inventor after: Wang Jiaojiao Inventor before: Li Chao Inventor before: Yang Bin Inventor before: Cui Chengqiang |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230419 Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225 Applicant after: Guangdong fozhixin microelectronics technology research Co.,Ltd. Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225 Applicant before: Guangdong fozhixin microelectronics technology research Co.,Ltd. Applicant before: Guangdong Xinhua Microelectronics Technology Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210824 |