CN113224172B - 薄膜晶体管及其制备方法 - Google Patents
薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN113224172B CN113224172B CN202110485813.4A CN202110485813A CN113224172B CN 113224172 B CN113224172 B CN 113224172B CN 202110485813 A CN202110485813 A CN 202110485813A CN 113224172 B CN113224172 B CN 113224172B
- Authority
- CN
- China
- Prior art keywords
- gate
- metal layer
- layer
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 166
- 239000002184 metal Substances 0.000 claims abstract description 166
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 238000005530 etching Methods 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 75
- 150000002500 ions Chemical class 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 27
- 238000001312 dry etching Methods 0.000 claims abstract description 24
- 238000001039 wet etching Methods 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 366
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000007788 liquid Substances 0.000 claims description 16
- 230000032683 aging Effects 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- 230000009286 beneficial effect Effects 0.000 abstract description 12
- 238000005468 ion implantation Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例公开了一种薄膜晶体管及其制备方法，该薄膜晶体管的制备方法包括：提供衬底，在衬底上依次形成有源层和栅绝缘层，栅绝缘层位于有源层远离衬底一侧，且栅绝缘层覆盖有源层；在栅绝缘层远离衬底一侧依次形成第一金属层和第二金属层，第一金属层和第二金属层的材料不同；采用干刻法刻蚀第二金属层形成第二栅极，并暴露出第一金属层；采用湿刻法刻蚀第一金属层形成第一栅极。相对于干刻法，湿刻法对位于第一栅极下方的栅绝缘层的损伤较小，有利于保证栅绝缘层表面的均匀性，因此在通过栅绝缘层向有源层注入离子形成源极和漏极时，能够提高离子注入的均一性，使得被注入离子的有源层导体化更加均匀，进而有利于提高薄膜晶体管的电性。
Description
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法。
背景技术
OLED(Organic Light Emitting Diode，有机发光二极管)显示面板通常采用薄膜晶体管作为开关晶体管和驱动晶体管，以保证发光二极管稳定发光。
目前，在制作薄膜晶体管的过程中，通常采用离子注入的方式实现有源层部分导体化，但是现有技术中存在离子注入的均一性较差，导致薄膜晶体管的电性的均一性降低的现象。
发明内容
本发明实施例提供一种薄膜晶体管及其制备方法，以提高离子注入的均一性，进而提高薄膜晶体管的电性的均一性。
第一方面，本发明实施例提供了一种薄膜晶体管的制备方法，包括：
提供衬底，在所述衬底上依次形成有源层和栅绝缘层，其中，所述栅绝缘层位于所述有源层远离所述衬底一侧，且所述栅绝缘层覆盖所述有源层；
在所述栅绝缘层远离所述衬底一侧依次形成第一金属层和第二金属层，所述第一金属层和所述第二金属层的材料不同；
采用干刻法刻蚀所述第二金属层形成第二栅极，并暴露出所述第一金属层；
采用湿刻法刻蚀所述第一金属层形成第一栅极；其中，所述第一栅极在所述衬底上的垂直投影落入所述第二栅极在所述衬底上的垂直投影内；
向所述有源层注入离子以得到源极和漏极。
可选地，所述采用干刻法刻蚀所述第二金属层形成第二栅极，并暴露出所述第一金属层，包括：
在所述第二金属层远离所述衬底一侧形成光阻层，对所述光阻层进行曝光；
以曝光后的所述光阻层为掩膜版，采用刻蚀气体刻蚀所述第二金属层形成所述第二栅极，并暴露出所述第一金属层；
其中，所述刻蚀气体对所述第二金属层的刻蚀选择比大于对所述第一金属层的刻蚀选择比。
可选地，所述采用湿刻法刻蚀所述第一金属层形成第一栅极，包括：
采用刻蚀液刻蚀所述第一金属层形成具有底切结构的所述第一栅极，其中，所述刻蚀液对所述第一金属层的选择比高于对所述第二金属层的选择比。
可选地，在向所述有源层注入离子以得到源极和漏极之后，还包括：
通过扩散、退火或老练工艺得到轻掺杂区。
可选地，在通过扩散、退火或老练工艺得到轻掺杂区之后，还包括：
在所述第二栅极远离所述衬底一侧形成层间介质层；
刻蚀所述层间介质层形成第一通孔和第二通孔；其中，所述第一通孔暴露所述源极区，所述第二通孔暴露所述漏极区；
采用导电材料分别填充所述第一通孔和所述第二通孔，以形成所述源极电极和漏极电极。
第二方面，本发明实施例还提供了一种薄膜晶体管，包括：
衬底；
有源层，位于所述衬底的一侧，所述有源层包括源极和漏极；
栅绝缘层，位于所述有源层远离所述衬底一侧，且所述栅绝缘层覆盖所述有源层；
第一栅极，位于所述栅绝缘层远离所述衬底的一侧；
第二栅极，位于所述第一栅极远离所述衬底的一侧；
源极电极和漏极电极，所述源极电极连接至所述有源层的源极，所述漏极电极连接至所述有源层的漏极；
其中，所述第一栅极和所述第二栅极的材料不同，所述第一栅极在所述衬底上的垂直投影落入所述第二栅极在所述衬底上的垂直投影。
可选地，所述第一栅极在所述衬底上的垂直投影的边界与所述第二栅极在所述衬底上的垂直投影的边界在所述衬底表面的任意方向上存在间距。
可选地，所述有源层包括沟道区，沿垂直于所述薄膜晶体管厚度方向，所述源极和所述漏极分别位于所述沟道区两侧；所述有源层还包括所述源极与所述沟道区之间、所述漏极与所述沟道区之间的轻掺杂区；
沿垂直于所述薄膜晶体管厚度方向，所述轻掺杂区的尺寸等于所述第一栅极和第二栅极的同侧边缘之间的最短距离。
可选地，所述轻掺杂区的长度范围为2～3μm。
可选地，所述第一栅极的厚度小于所述第二栅极的厚度。
本发明实施例提供了一种薄膜晶体管及其制备方法，通过设置两层不同材料的栅极，并且两层栅极分别采用不同的刻蚀方法，以此来改善离子注入的均一性。其中，该薄膜晶体管设置有衬底、有源层，有源层包括源极和漏极，在有源层远离衬底的一侧还设置有栅绝缘层，通过在栅绝缘层远离衬底一侧依次形成第一金属层和第二金属层，分别刻蚀第一金属层和第二金属层以形成第一栅极和第二栅极，其中，第一栅极和第二栅极的材料不同。因第一栅极和第二栅极的材料不同，因此第一栅极和第二栅极可以在不同的刻蚀步骤中采用不同的刻蚀方法形成。在进行第一栅极和第二栅极的制备时，可以首先以用于制备第一栅极的第一金属层作为阻挡层，采用干刻法刻蚀用于制备第二栅极的第二金属层形成第二栅极，然后再采用湿刻法刻蚀第一金属层形成第一栅极。相对于干刻法，湿刻法对位于第一栅极下方的栅绝缘层的损伤较小，有利于保证栅绝缘层表面的均匀性，因此在通过栅绝缘层向有源层注入离子形成源极和漏极时，能够提高离子注入的均一性，使得被注入离子的有源层导体化更加均匀，进而有利于提高薄膜晶体管电性的均一性。
附图说明
图1为本发明实施例提供的一种薄膜晶体管的制备方法的流程图；
图2-图7为本发明实施例提供的薄膜晶体管的制备过程中的剖面结构示意图；
图8为本发明实施例提供的另一种薄膜晶体管的制备方法的流程图；
图9为本发明实施例提供的另一种薄膜晶体管的制备方法的流程图；
图10为本发明实施例提供的一种形成轻掺杂区的薄膜晶体管的剖面结构示意图；
图11为本发明实施例提供的另一种薄膜晶体管的制备方法的流程图；
图12和图13为本发明实施例提供的薄膜晶体管形成源漏极电极对应的剖面结构示意图；
图14为本发明实施例提供的一种薄膜晶体管的剖面结构示意图；
图15为本发明实施例提供的另一种薄膜晶体管的剖面结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术所述，现有技术中的薄膜晶体管存在离子注入均一性较差的问题，从而影响其电性的均一性。经发明人研究发现，出现上述问题的原因在于，薄膜晶体管的结构设计大多采用TG-TC(Top Gate Top Contact，顶栅顶接触)结构，为了避免栅极与有源层之间短接，在栅极与有源层之间设置一层栅绝缘层。部分有源层通过离子注入的方式进行导体化，以形成薄膜晶体管的源极和漏极。现有技术中，通常以图案化的栅极作为掩膜版向有源层注入离子，而图案化的栅极一般采用干法刻蚀形成，在刻蚀栅极的过程中对栅绝缘层的损伤较大，且栅绝缘层的损伤程度不均，因此在以图案化的栅极作为掩膜版向有源层注入离子时，由于栅绝缘层的均一性较差，影响离子注入的均一性，从而影响薄膜晶体管电性的均一性。
针对上述问题，本发明实施例提供了一种薄膜晶体管的制备方法，图1为本发明实施例提供的一种薄膜晶体管的制备方法的流程图，图2-图7为本发明实施例提供的薄膜晶体管的制备过程中的剖面结构示意图，参考图1-图7，本发明实施例提供的薄膜晶体管的制备方法包括：
S110、提供衬底，在衬底上依次形成有源层和栅绝缘层，其中，栅绝缘层位于有源层远离衬底一侧，且栅绝缘层覆盖有源层。
具体地，参考图2，衬底10可以为柔性基板，可以由具有柔性的任意绝缘材料形成；衬底10也可以是刚性的，例如玻璃基板。在衬底10的一侧形成起到保护作用的缓冲层20，其中缓冲层20可以由氮化硅和/或氧化硅叠加而成的膜层。然后，在缓冲层20远离衬底10一侧形成半导体层，刻蚀半导体层形成有源层40，有源层40的材料可以为多晶硅、氧化铟锡、氧化铟镓锡等，本实施例对此不作具体限制。在有源层40远离衬底10一侧形成栅绝缘层30，用于隔离有源层40，其中，栅绝缘层30覆盖有源层40。
S120、在栅绝缘层远离衬底一侧依次形成第一金属层和第二金属层，第一金属层和第二金属层的材料不同。
具体地，继续参考图2，在栅绝缘层30远离衬底10一侧形成第一金属层51，在第一金属层51远离衬底10一侧形成第二金属层52。其中，第一金属层51和第二金属层52的材料不同，例如，第一金属层51的材料可以为钛、钼钛合金或钼铌合金等，第二金属层52的材料可以为钼、铜或铝等。可以采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式等来形成第一金属层51和第二金属层52。
S130、采用干刻法刻蚀第二金属层形成第二栅极，并暴露出第一金属层。
具体地，如图5所示，由于第一栅极510和第二栅极520的材料不同，因此第一栅极510和第二栅极520可以在不同的刻蚀步骤中采用不同的刻蚀方法形成。采用干刻法刻蚀第二金属层52以形成第二栅极520，以第二金属层52的材料为钼为例，可以利用等离子体直接轰击第二金属层52，使得第二金属层52被刻蚀，并暴露出第一金属层51，也就是说，以第一金属层51为刻蚀阻挡层刻蚀第二金属层，使得被刻蚀掉的第二金属层52能够暴露出第一金属层51。由于在刻蚀第二金属层52时，以第一金属层51作为阻挡层进行刻蚀，因此不会对下层的栅绝缘层30造成损伤。
S140、采用湿刻法刻蚀第一金属层形成第一栅极；其中，第一栅极在衬底上的垂直投影落入第二栅极在衬底上的垂直投影内。
具体地，如图6所示，刻蚀完成第二栅极520后，采用湿刻法刻蚀第一金属层，以形成第一栅极510。以第一金属层的材料为钛为例，可以采用刻蚀液对第一金属层进行腐蚀，以得到第一栅极510，且第一栅极510在衬底10上的垂直投影落入到第二栅极520在衬底10上的垂直投影内。相对于干刻法来说，湿刻法对栅绝缘层30(材料为硅的氧化物)的损伤较小，因此，采用湿刻法刻蚀第一金属层得到第一栅极510后，位于第一金属层下方的栅绝缘层30的表面具有良好的均匀性。
S150、向有源层注入离子以得到源极和漏极。
具体地，在本领域中容易理解的是，在向有源层40注入离子时，若有源层40注入的离子不均匀，则会导致有源层40导体化不均匀，使得被导体化的区域的电阻有大有小，从而导致有源层40的电性不均匀，也即离子注入的均一性直接影响了薄膜晶体管的电性。一般情况下，通过栅绝缘层30向有源层40注入离子，而在采用干刻法刻蚀形成栅极时，容易对下层的栅绝缘层30造成较大损伤，降低栅绝缘层30表面的均一性，因此通过栅绝缘层30向有源层40注入离子时也就造成注入离子的均一性较差。
在本实施例中，参考图7，由于第一栅极510采用湿法刻蚀形成，因此位于第一金属层下方的栅绝缘层30的表面具有良好的均匀性，通过离子注入的方式形成源极401和漏极402的均匀性也较高。此外，在刻蚀形成第一栅极510和第二栅极520后，以第二栅极520作为掩膜版向有源层40注入硼离子(以有源层40的材料为氧化铟镓锡为例)。在以第二栅极520为掩膜版向有源层40注入离子时，由于第二栅极520的遮挡作用，第二栅极520在衬底10上的垂直投影所覆盖的部分有源层40不会被注入离子，该部分依旧为半导体区(也即沟道区403)，而有源层40未被第二栅极520遮挡的区域形成导体区(也即源极401和漏极402)。第一栅极510在衬底10上的垂直投影落入到第二栅极520在衬底10上的垂直投影内，在沿垂直于薄膜晶体管的厚度方向上，所以第一栅极510的尺寸小于或等于第二栅极520的尺寸，因此在以第二栅极520为掩膜版向有源层40注入离子时，形成的沟道区403的尺寸不会小于第一栅极510的尺寸，从而有利于降低薄膜晶体管的寄生电容，进而能够进一步提高薄膜晶体管的电性。
当然，在其他实施例中，有源层40的材料还可以为多晶硅，以第二栅极520为掩膜版向有源层40注入硼离子或磷离子以形成源极401和漏极402。
本发明实施例提供的薄膜晶体管的制备方法，通过设置两层不同材料的栅极，并且两层栅极分别采用不同的刻蚀方法，以此来改善离子注入的均一性。其中，该薄膜晶体管设置有衬底、有源层，有源层包括源极和漏极，在有源层远离衬底的一侧还设置有栅绝缘层，通过在栅绝缘层远离衬底一侧依次形成第一金属层和第二金属层，分别刻蚀第一金属层和第二金属层以形成第一栅极和第二栅极，其中，第一栅极和第二栅极的材料不同。因第一栅极和第二栅极的材料不同，因此第一栅极和第二栅极可以在不同的刻蚀步骤中采用不同的刻蚀方法形成。在进行第一栅极和第二栅极的制备时，可以首先以用于制备第一栅极的第一金属层作为阻挡层，采用干刻法刻蚀用于制备第二栅极的第二金属层形成第二栅极，然后再采用湿刻法刻蚀第一金属层形成第一栅极。相对于干刻法，湿刻法对位于第一栅极下方的栅绝缘层的损伤较小，有利于保证栅绝缘层表面的均匀性，因此在通过栅绝缘层向有源层注入离子形成源极和漏极时，能够提高离子注入的均一性，使得被注入离子的有源层导体化更加均匀，进而有利于提高薄膜晶体管电性的均一性。
图8为本发明实施例提供的另一种薄膜晶体管的制备方法的流程图，参考图8，在上述实施例的基础上，本发明实施例提供的薄膜晶体管的制备方法包括：
S210、提供衬底，在衬底上依次形成有源层和栅绝缘层，其中，栅绝缘层位于有源层远离衬底一侧，且栅绝缘层覆盖有源层。
S220、在栅绝缘层远离衬底一侧依次形成第一金属层和第二金属层，第一金属层和第二金属层的材料不同。
S230、在第二金属层远离衬底一侧形成光阻层，对光阻层进行曝光。
S240、以曝光后的光阻层为掩膜版，采用刻蚀气体刻蚀第二金属层形成第二栅极，并暴露出第一金属层。
具体地，参考图3-图5，采用干刻法刻蚀第二金属层52形成第二栅极520的工艺至少包括：在第二金属层52远离衬底10一侧形成光阻层60，对光阻层60进行曝光；以曝光后的光阻层60为掩膜版，刻蚀第二金属层52形成第二栅极520，并暴露出第一金属层51。
首先，在第二金属层52的表面涂覆一层光阻层60，该光阻层60可以为正性光阻，光阻层60包括栅极图案。采用掩膜版100对光阻层60进行曝光，其中，掩膜版100包括透光区和非透光区，非透光区对应光阻层60上的栅极图案，则被光照射的光阻层60会溶于显影液中，未被光照射的光阻层60不溶于显影液。然后，以曝光后的光阻层60为掩膜版，采用干刻法刻蚀第二金属层52以形成第二栅极520。其中，干刻法的刻蚀气体对第二金属层的刻蚀选择比大于对第一金属层的刻蚀选择比，以保证在刻蚀第二金属层的过程中，不会刻蚀第一金属层，从而能够使得第一金属层起到保护栅绝缘层30的作用，防止栅绝缘层30被干刻法的刻蚀气体损伤。刻蚀气体可以为氯气、四氟化碳气体或六氟化硫气体等，针对不同材料的第二金属层，选择选择比较大的刻蚀气体进行刻蚀。
S250、采用湿刻法刻蚀第一金属层形成第一栅极；其中，所述第一栅极在所述衬底上的垂直投影落入所述第二栅极在所述衬底上的垂直投影内。
S260、向有源层注入离子以得到源极和漏极。
图9为本发明实施例提供的另一种薄膜晶体管的制备方法的流程图，参考图9，在上述实施例的基础上，本发明实施例提供的薄膜晶体管的制备方法包括：
S310、提供衬底，在衬底上依次形成有源层和栅绝缘层，其中，栅绝缘层位于有源层远离衬底一侧，且栅绝缘层覆盖有源层。
S320、在栅绝缘层远离衬底一侧依次形成第一金属层和第二金属层，第一金属层和第二金属层的材料不同。
S330、在第二金属层远离衬底一侧形成光阻层，对光阻层进行曝光。
S340、以曝光后的光阻层为掩膜版，采用刻蚀气体刻蚀第二金属层形成第二栅极，并暴露出第一金属层。
S350、采用刻蚀液刻蚀第一金属层形成具有底切结构的第一栅极，其中，刻蚀液对第一金属层的选择比高于对第二金属层的选择比。
具体地，如图6所示，第一金属层51的材料可以为钛，湿刻法所选取的刻蚀液对第一金属层51的选择比要高于对第二金属层52的选择比，以保证在刻蚀第一金属层51的过程中不会刻蚀第二金属层52。由于湿刻法是采用化学药液与第一金属层51反应的方式将需要刻蚀掉的第一金属层51剥离下来，相对于干法刻蚀来说，湿法刻蚀具有刻蚀表面均匀性好，对栅绝缘层30(材料为硅的氧化物)的损伤较小，有利于保证栅绝缘层30表面的均匀性，进而有利于提高离子注入的均一性。例如，刻蚀液可以为氢氟酸和缓冲氧化物刻蚀液(Buffered Oxide Etch，BOE)。
在本实施例中，第一金属层51的厚度小于第二金属层52的厚度，这样设置的目的是为了防止刻蚀第一金属层51时出现金属刻蚀残留。由于刻蚀液具有各向同性的特点，因此，在刻蚀第一金属层51时，沿垂直于薄膜晶体管的厚度方向上，第一金属层51被刻蚀掉的长度(宽度)和厚度相同，但是由于第一金属层51的上表面与第二栅极520接触，且刻蚀液对第一金属层51的选择比高于对第二金属层52的选择比，因此，使得第一金属层51的上表面的刻蚀速度小于其下表面的刻蚀速度，从而形成底切结构的第一栅极510。沿垂直于薄膜晶体管的厚度方向上，第一栅极510与栅绝缘层30接触的一面和与第二栅极520接触的一面之间存在长度差值，由于刻蚀液的各向同性，使得该长度差值与第一金属层51的厚度正相关，因此减小第一金属层51的厚度，有利于减小第一栅极510上下表面之间的长度差值，进而有利于减小底切结构，使得在底切结构处不易存在金属刻蚀残留。
S360、向有源层注入离子以得到源极和漏极。
S370、通过扩散、退火或老练工艺得到轻掺杂区。
具体地，图10为本发明实施例提供的一种形成轻掺杂区的薄膜晶体管的剖面结构示意图，参考图10，在以第二栅极520为掩膜版向有源层40注入离子时，由于第二栅极520的遮挡作用，被第二栅极520的垂直投影所覆盖的部分有源层40不会被注入离子，该部分维持半导体状态作为有源层40的沟道区403，而未被第二栅极520遮挡的区域被导体化，形成源极401和漏极402，通过自然扩散、退火或老练等工艺使得部分离子发生迁移，形成轻掺杂区404。例如，通过退火工艺形成轻掺杂区404，对源极401和漏极402施加合适的温度，使得离子向靠近沟道区403一侧迁移，通过控制加温时间，能够精确控制离子的迁移距离，从而能够得到预期的轻掺杂区404。还可以通过老练工艺形成轻掺杂区404，向第一栅极510施加开启电压，使得第一栅极510与沟道区403之间导通，再向源极401和漏极402施加电压，使得源极401和漏极402分别与沟道区403之间形成电场，在电场力的作用下，离子向靠近沟道区403一侧迁移；通过控制加压时间，能够精确控制离子的迁移距离，从而能够得到预期的轻掺杂区404。
由于轻掺杂区404的电阻介于导体区和半导体区之间，从而能够改善薄膜晶体管关态漏电流。且通过自然扩散、退火或老练等工艺使得部分离子发生迁移，使得源漏区与轻掺杂区404同时形成，能够减少工艺步骤，降低生产成本。通过上述工艺能够控制轻掺杂区404的尺寸，防止轻掺杂区404过长而减小沟道区403的尺寸，造成沟道区403的尺寸小于第一栅极510的尺寸。在本实施例中，沿垂直于所述薄膜晶体管厚度方向，轻掺杂区404的尺寸等于第一栅极510和第二栅极520的同侧边缘之间的最短距离，在第一栅极510和第二栅极520存在坡度角的情况下，轻掺杂区404的尺寸等于第二栅极520较长的边缘与第一栅极510较短的边缘之间最短距离，以保证沟道区403的尺寸等于薄膜晶体管的第一栅极510的尺寸，从而能够降低第一栅极510与沟道区403之间的寄生电容，有利于提高薄膜晶体管的驱动电流。示例性地，轻掺杂区404的尺寸为2～3μm，也即底切结构的尺寸为2～3μm。
在本实施例中，由于干刻法具有精度高的特点，因此采用干刻法刻蚀第二金属层52，能够保证第二栅极520具有较高的刻蚀精度，在后续再用第二栅极520作为掩膜版向有源层40注入离子时，能够保证沟道区403的精度，有利于提高薄膜晶体管的电性。
图11为本发明实施例提供的另一种薄膜晶体管的制备方法的流程图，参考图11，该薄膜晶体管的制备方法包括：
S410、提供衬底，在衬底上依次形成有源层和栅绝缘层，其中，栅绝缘层位于有源层远离衬底一侧，且栅绝缘层覆盖有源层。
S420、在栅绝缘层远离衬底一侧依次形成第一金属层和第二金属层，第一金属层和第二金属层的材料不同。
S430、在第二金属层远离衬底一侧形成光阻层，对光阻层进行曝光。
S440、以曝光后的光阻层为掩膜版，采用刻蚀气体刻蚀第二金属层形成第二栅极，并暴露出第一金属层。
S450、采用刻蚀液刻蚀第一金属层形成具有底切结构的第一栅极，其中，刻蚀液对第一金属层的选择比高于对第二金属层的选择比。
S460、向有源层注入离子以得到源极和漏极。
S470、通过扩散、退火或老练工艺得到轻掺杂区。
S480、在第二栅极远离衬底一侧形成层间介质层。
S490、刻蚀层间介质层形成第一通孔和第二通孔；其中，第一通孔暴露源极，第二通孔暴露漏极。
S500、采用导电材料分别填充第一通孔和第二通孔，以形成源极电极和漏极电极。
具体地，图12和图13为本发明实施例提供的薄膜晶体管形成源漏极电极对应的剖面结构示意图，参考图12和图13，将部分有源层40导体化形成源极401和漏极402之后，在第二栅极520远离衬底10一侧形成层间介质层70，层间介质层70覆盖第二栅极520和第一栅极510。刻蚀层间介质层70形成第一通孔41和第二通孔42，第一通孔41和第二通孔42分别暴露出有源层40的源极401和漏极402，在第一通孔41和第二通孔42中填充导电材料将源极401和漏极402引出，以形成源极电极410和漏极电极420。
本发明实施例还提供了一种薄膜晶体管，图14为本发明实施例提供的一种薄膜晶体管的剖面结构示意图，参考图14，该薄膜晶体管包括衬底10；有源层40，位于衬底10的一侧，有源层40包括源极401和漏极402；栅绝缘层30，位于有源层40远离衬底10的一侧，且栅绝缘层30覆盖有源层40；第一栅极510，位于栅绝缘层30远离衬底10的一侧；第二栅极520，位于第一栅极510远离衬底10的一侧；源极电极410和漏极电极420，源极电极410连接至有源层40的源极401，漏极电极420连接至有源层40的漏极402；其中，第一栅极510和第二栅极520的材料不同，第一栅极510在衬底10上的垂直投影落入第二栅极520在衬底10上的垂直投影。
图15为本发明实施例提供的另一种薄膜晶体管的剖面结构示意图，参考图15，有源层40还包括沟道区403，沿垂直于薄膜晶体管厚度方向，源极401和漏极402分别位于沟道区403两侧；有源层40还包括源极401与沟道区403之间、漏极402与沟道区403之间的轻掺杂区404；沿垂直于薄膜晶体管厚度方向上，轻掺杂区404的尺寸等于第一栅极510和第二栅极520的同侧边缘之间最短距离。
具体地，第一栅极510在衬底10上的垂直投影落入第二栅极520在衬底10上的垂直投影内；可选地，第一栅极510在衬底10上的垂直投影的边界与第二栅极520在衬底10上的垂直投影的边界在衬底10表面的任意方向上存在间距。也就是说，沿垂直于薄膜晶体管厚度方向，第二栅极520的长度大于第一栅极510的长度。在以第二栅极520为掩膜版向有源层40注入离子时，由于第二栅极520的遮挡作用，被第二栅极520在衬底10上的垂直投影所覆盖的部分有源层40不会被注入离子，该部分维持半导体状态作为有源层40的沟道区403，而未被第二栅极520遮挡的区域形成导体区(也即源极401和漏极402)。在导体区和半导体区之间还包括轻掺杂区404(如图15中两条虚线所示区域)，其中，轻掺杂区404可以通过自然扩散、退火或老练等工艺使得部分离子发生迁移的方式形成，轻掺杂区404的电阻介于导体区和半导体区之间，能够改善薄膜晶体管关态漏电流。且通过自然扩散、退火或老练等工艺使得部分离子发生迁移，使得源漏极与轻掺杂区404能够同时形成，能够减少工艺步骤，降低生产成本。
当然，在其他实施例中，第一栅极510在衬底10上的垂直投影可以与第二栅极520在衬底10上的垂直投影完全重叠，也即在沿垂直于薄膜晶体管的厚度方向上，第一栅极510和第二栅极520的尺寸相等。其具体工艺流程可参见上述实施例中对第一栅极510和第二栅极520的相关描述，在此不再赘述。
在本实施例中，第一栅极510为底切结构，通过控制刻蚀时间可以得到具有底切结构的第一栅极510；第一金属层51的厚度小于第二金属层52的厚度，这样设置的目的是为了防止刻蚀第一金属层51时出现金属刻蚀残留。由于刻蚀液具有各向同性的特点，因此，在刻蚀第一金属层51时，沿垂直于薄膜晶体管的厚度方向上，第一金属层51被刻蚀掉的长度(宽度)和厚度相同，但是由于第一金属层51的上表面与第二栅极520接触，且刻蚀液对第一金属层51的选择比高于对第二金属层52的选择比，因此，使得第一金属层51的上表面的刻蚀速度小于其下表面的刻蚀速度，从而形成底切结构的第一栅极510。沿垂直于薄膜晶体管的厚度方向上，第一栅极510与栅绝缘层30接触的一面和与第二栅极520接触的一面之间存在长度差值，由于刻蚀液的各向同性，使得该长度差值与第一金属层51的厚度正相关，因此减小第一金属层51的厚度，有利于减小第一栅极510上下表面之间的长度差值，进而有利于减小底切结构，使得在底切结构处不易存在金属刻蚀残留。
本发明实施例提供了一种薄膜晶体管，其中，薄膜晶体管中设置有衬底、有源层，有源层包括源极和漏极，在有源层远离衬底的一侧还设置有栅绝缘层，在栅绝缘层远离衬底一侧包括层叠设置的第一栅极和第二栅极，其中，第一栅极和第二栅极的材料不同。因第一栅极和第二栅极的材料不同，因此第一栅极和第二栅极可以在不同的刻蚀步骤中采用不同的刻蚀方法形成。在进行第一栅极和第二栅极的制备时，可以首先以用于制备第一栅极的第一金属层作为阻挡层，采用干刻法刻蚀用于制备第二栅极的第二金属层形成第二栅极，然后再采用湿刻法刻蚀第一金属层形成第一栅极。相对于干刻法，湿刻法对位于第一栅极下方的栅绝缘层的损伤较小，有利于保证栅绝缘层表面的均匀性，因此在通过栅绝缘层向有源层注入离子形成源极和漏极时，能够提高离子注入的均一性，使得被注入离子的有源层导体化更加均匀，进而有利于提高薄膜晶体管电性的均一性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
提供衬底，在所述衬底上依次形成有源层和栅绝缘层，其中，所述栅绝缘层位于所述有源层远离所述衬底一侧，且所述栅绝缘层覆盖所述有源层；
在所述栅绝缘层远离所述衬底一侧依次形成第一金属层和第二金属层，所述第一金属层和所述第二金属层的材料不同；
采用干刻法刻蚀所述第二金属层形成第二栅极，并暴露出所述第一金属层；
采用湿刻法刻蚀所述第一金属层形成第一栅极；其中，所述第一栅极在所述衬底上的垂直投影落入所述第二栅极在所述衬底上的垂直投影内；
向所述有源层注入离子以得到源极和漏极。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述采用干刻法刻蚀所述第二金属层形成第二栅极，并暴露出所述第一金属层，包括：
在所述第二金属层远离所述衬底一侧形成光阻层，对所述光阻层进行曝光；
以曝光后的所述光阻层为掩膜版，采用刻蚀气体刻蚀所述第二金属层形成所述第二栅极，并暴露出所述第一金属层；
其中，所述刻蚀气体对所述第二金属层的刻蚀选择比大于对所述第一金属层的刻蚀选择比。
3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述采用湿刻法刻蚀所述第一金属层形成第一栅极，包括：
采用刻蚀液刻蚀所述第一金属层形成具有底切结构的所述第一栅极，其中，所述刻蚀液对所述第一金属层的选择比高于对所述第二金属层的选择比。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在向所述有源层注入离子以得到源极和漏极之后，还包括：
通过扩散、退火或老练工艺得到轻掺杂区。
5.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，在通过扩散、退火或老练工艺得到轻掺杂区之后，还包括：
在所述第二栅极远离所述衬底一侧形成层间介质层；
刻蚀所述层间介质层形成第一通孔和第二通孔；其中，所述第一通孔暴露所述源极，所述第二通孔暴露所述漏极；
采用导电材料分别填充所述第一通孔和所述第二通孔，以形成所述源极电极和漏极电极。
6.一种薄膜晶体管，其特征在于，根据权利要求1-5任一项所述的制备方法制成，包括：
衬底；
有源层，位于所述衬底的一侧，所述有源层包括源极和漏极；
栅绝缘层，位于所述有源层远离所述衬底一侧，且所述栅绝缘层覆盖所述有源层；
第一栅极，位于所述栅绝缘层远离所述衬底的一侧；
第二栅极，位于所述第一栅极远离所述衬底的一侧；
源极电极和漏极电极，所述源极电极连接至所述有源层的源极，所述漏极电极连接至所述有源层的漏极；
其中，所述第一栅极和所述第二栅极的材料不同，所述第一栅极在所述衬底上的垂直投影落入所述第二栅极在所述衬底上的垂直投影。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述第一栅极在所述衬底上的垂直投影的边界与所述第二栅极在所述衬底上的垂直投影的边界在所述衬底表面的任意方向上存在间距。
8.根据权利要求6所述的薄膜晶体管，其特征在于，所述有源层包括沟道区，沿垂直于所述薄膜晶体管厚度方向，所述源极和所述漏极分别位于所述沟道区两侧；所述有源层还包括所述源极与所述沟道区之间、所述漏极与所述沟道区之间的轻掺杂区；
沿垂直于所述薄膜晶体管厚度方向，所述轻掺杂区的尺寸等于所述第一栅极和第二栅极的同侧边缘之间的最短距离。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述轻掺杂区的尺寸范围为2~3μm。
10.根据权利要求6所述的薄膜晶体管，其特征在于，所述第一栅极的厚度小于所述第二栅极的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110485813.4A CN113224172B (zh) | 2021-04-30 | 2021-04-30 | 薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110485813.4A CN113224172B (zh) | 2021-04-30 | 2021-04-30 | 薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113224172A CN113224172A (zh) | 2021-08-06 |
| CN113224172B true CN113224172B (zh) | 2022-11-08 |
Family
ID=77090840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110485813.4A Active CN113224172B (zh) | 2021-04-30 | 2021-04-30 | 薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113224172B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117580394B (zh) * | 2023-12-13 | 2024-10-18 | 惠科股份有限公司 | 像素结构及其制备方法、显示基板及显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241139A (zh) * | 2014-08-28 | 2014-12-24 | 京东方科技集团股份有限公司 | 制作薄膜晶体管的方法及薄膜晶体管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3163822B2 (ja) * | 1993-02-23 | 2001-05-08 | セイコーエプソン株式会社 | トランジスタ及びその製造方法 |
| KR100359795B1 (ko) * | 1995-08-22 | 2003-01-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| JP2004253511A (ja) * | 2003-02-19 | 2004-09-09 | Hitachi Displays Ltd | 表示装置 |
| CN101840865B (zh) * | 2010-05-12 | 2012-02-15 | 深圳丹邦投资集团有限公司 | 一种薄膜晶体管的制造方法及用该方法制造的晶体管 |
| CN103794566A (zh) * | 2014-01-17 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种显示面板制作方法 |
-
2021
- 2021-04-30 CN CN202110485813.4A patent/CN113224172B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241139A (zh) * | 2014-08-28 | 2014-12-24 | 京东方科技集团股份有限公司 | 制作薄膜晶体管的方法及薄膜晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113224172A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110649043B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN111415948B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| US6335290B1 (en) | Etching method, thin film transistor matrix substrate, and its manufacture | |
| TWI503965B (zh) | 有機發光顯示器及製造其之方法 | |
| CN103730508A (zh) | 显示面板的垂直式薄膜晶体管结构及其制作方法 | |
| CN112309990B (zh) | 显示面板及其制备方法 | |
| CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
| KR20130066513A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2007013091A (ja) | 半導体装置およびその製造方法 | |
| CN104241389A (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106992147A (zh) | 制作显示面板的方法、显示面板及显示装置 | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| US20140183541A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| CN109037343B (zh) | 一种双层沟道薄膜晶体管及其制备方法、显示面板 | |
| CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| KR20200003143A (ko) | Oled 디스플레이 패널 및 그 제조방법 | |
| CN104091832A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN109326611B (zh) | 阵列基板及其制作方法、显示面板 | |
| CN113224172B (zh) | 薄膜晶体管及其制备方法 | |
| CN108122759B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| KR102449066B1 (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| US9123691B2 (en) | Thin-film transistor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |