CN110993610A - 阵列基板及其制备方法、显示面板 - Google Patents
阵列基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN110993610A CN110993610A CN201911170179.4A CN201911170179A CN110993610A CN 110993610 A CN110993610 A CN 110993610A CN 201911170179 A CN201911170179 A CN 201911170179A CN 110993610 A CN110993610 A CN 110993610A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- amorphous oxide
- passivation layer
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 98
- 238000002161 passivation Methods 0.000 claims abstract description 64
- 239000004020 conductor Substances 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 9
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 17
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 claims description 4
- 229910001887 tin oxide Inorganic materials 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 7
- 239000001257 hydrogen Substances 0.000 abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制备方法、显示面板，阵列基板包括衬底基板、栅极、栅极绝缘层、非晶氧化物半导体层、刻蚀阻挡层以及源漏极金属层，源漏极金属层包括源极和漏极，非晶氧化物半导体层包括半导体区和导体化的导体区，导体区位于半导体区的至少一侧，源极和漏极中的至少一个与导体区连接，导体区在衬底基板上的正投影与栅极部分重叠；通过在刻蚀阻挡层上制备富氢的钝化层，经过热退火处理后，钝化层中的氢扩散至半导体层中，从而改变半导体层的导电性，均一性好；并可制备宽度较窄的栅极，使得栅极与源极/漏极之间不存在交叠区域，从而减小寄生电容，提高显示效果；另外，还能够制备双沟道TFT结构，制程简单。
Description
技术领域
本申请涉及显示面板技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
阵列基板驱动电路的核心部件是具有开关作用的薄膜晶体管(Thin-FilmTransistor，TFT)器件，其中的半导体层则是关键膜层，该层需与TFT的源极/漏极接触，而采用非晶金属氧化物作为制作半导体层的材料，具有迁移率、低亚阀值、低漏电流以及可低温制作等诸多优良性能，从而备受显示面板行业的关注。
然而，由于非晶氧化物半导体层是在源极/漏极成膜前进行等离子(Plasma)处理，使其变成导体，经过Plasma处理后的非晶氧化物半导体层的导电性仅存在于其表面一部分区域，因此仍需制备较长的栅极来使非晶氧化物半导体层中的载流子聚集，进而使得源极/漏极导通；在此情况下，栅极和位于其上的源极/漏极之间则存在一定的交叠区域，从而会产生很大的寄生电容，严重影响TFT的电性表现，对于大尺寸的显示屏而言，容易造成TFT电性均一性差，进而产生显示不均等异常。
综上所述，需要提供一种新的阵列基板及其制备方法、显示面板，来解决上述技术问题。
发明内容
本发明提供一种阵列基板及其制备方法、显示面板，解决了现有技术的阵列基板，栅极和源极/漏极之间存在交叠区域，会产生很大的寄生电容，易导致显示不均的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板，包括：
衬底基板；
栅极，设置于所述衬底基板上；
栅极绝缘层，设置于所述栅极和所述衬底基板上；
非晶氧化物半导体层，设置于所述栅极绝缘层上；
刻蚀阻挡层，设置于所述非晶氧化物半导体层上；以及
源漏极金属层，设置于所述栅极绝缘层和所述刻蚀阻挡层上，所述源漏极金属层包括源极和漏极；
其中，所述非晶氧化物半导体层包括半导体区和导体化的导体区，所述导体区位于所述半导体区的至少一侧，所述源极和所述漏极中的至少一个与所述导体区连接，所述导体区在所述衬底基板上的正投影与所述栅极部分重叠。
根据本发明实施例提供的阵列基板，所述阵列基板还包括钝化层，所述钝化层设置于所述刻蚀阻挡层上，且所述钝化层与所述导体区对应设置，所述钝化层内含有氢原子。
根据本发明实施例提供的阵列基板，所述导体区包括第一导体区和第二导体区，所述第一导体区和所述第二导体区分别位于所述半导体区两侧；所述钝化层和所述刻蚀阻挡层上设置有第一过孔，所述钝化层和所述刻蚀阻挡层上设置有第二过孔，所述源极通过所述第一过孔与所述第一导体区连接，所述漏极通过所述第二过孔与所述第二导体区连接。
根据本发明实施例提供的阵列基板，所述导体区还包括至少一个导体化的第三导体区，所述第三导体区将所述半导体区至少分为第一半导体区和第二半导体区，所述第一导体区、所述第一半导体区、所述第三导体区、所述第二半导体区以及所述第二导体区间隔设置。
根据本发明实施例提供的阵列基板，所述钝化层为含有氢原子的氮化硅层。
根据本发明实施例提供的阵列基板，所述非晶氧化物半导体层的材料为铟镓锌氧化物及铟镓锡氧化物中的一种。
本发明实施例提供一种显示面板，包括上述阵列基板。
本发明实施例提供一种阵列基板的制备方法，包括以下步骤：
步骤S10：在衬底基板上依次形成栅极、栅极绝缘层、非晶氧化物半导体层以及刻蚀阻挡层，所述栅极位于所述非晶氧化物半导体层在所述衬底基板上的正投影内；
步骤S20：在所述刻蚀阻挡层上沉积钝化层，所述钝化层内含有氢原子；
步骤S30：对所述钝化层进行一道黄光制程，以使经过图案化处理的所述钝化层与所述非晶氧化物半导体层待导体化的区域对应设置；
步骤S40：对所述非晶氧化物半导体层进行热退火处理，所述钝化层中的氢原子扩散到所述非晶氧化物半导体层中，所述非晶氧化物半导体层形成半导体区和导体化的导体区，所述导体区位于所述半导体区的至少一侧；
步骤S50：在所述刻蚀阻挡层和所述钝化层上开孔；以及
步骤S60：在所述栅极绝缘层和所述刻蚀阻挡层上沉积源漏极金属层，并对所述源漏极金属层进行一道黄光制程，形成源极和漏极，所述源极和所述漏极中的至少一个与所述导体区连接。
根据本发明实施例提供的阵列基板的制备方法，步骤S20中，在所述刻蚀阻挡层上沉积所述钝化层时通入氨气，以使所述钝化层内含有氢原子。
根据本发明实施例提供的阵列基板的制备方法，所述钝化层为包含氢原子的氮化硅层。
本发明的有益效果为：本发明提供的阵列基板及其制备方法、显示面板，通过在刻蚀阻挡层上制备富氢的钝化层，经过热退火处理后，钝化层中的氢扩散至半导体层中，从而改变半导体层的导电性，均一性好；并可制备宽度较窄的栅极，使得栅极与源极/漏极之间不存在交叠区域，从而减小寄生电容，提高显示效果；另外，还能够制备双沟道TFT结构，制程简单。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的截面结构示意图；
图2为本发明实施例提供的另一种阵列基板的截面结构示意图；
图3为本发明实施例提供的一种阵列基板的制备方法的流程图；
图4～图9为本发明实施例提供的一种阵列基板的制备方法的示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有技术的阵列基板，栅极和源极/漏极之间存在交叠区域，会产生很大的寄生电容，易导致显示不均，本实施例能够解决该缺陷。
如图1所示，本发明实施例提供的阵列基板，包括衬底基板11以及依次层叠设置于所述衬底基板11上的栅极12、栅极绝缘层13、非晶氧化物半导体层14、刻蚀阻挡层15以及源漏极金属层。
具体地，所述衬底基板11可以为玻璃基板，所述栅极12位于所述衬底基板11上，所述栅极绝缘层13覆盖所述栅极12和所述衬底基板11，所述非晶氧化物半导体层14覆盖所述栅极绝缘层13，所述刻蚀阻挡层15覆盖所述非晶氧化物半导体层14，所述源漏极金属层覆盖所述栅极绝缘层13和所述刻蚀阻挡层15，所述源漏极金属层包括源极17和漏极18，所述源极17和所述漏极18之间形成沟道。
所述非晶氧化物半导体层14的部分区域被导体化，以使所述非晶氧化物半导体层14依据被导体化区域、未被导体化区域分为半导体区141和导体区142，所述导体区142位于所述半导体区141的至少一侧，所述源极17和所述漏极18中的至少一个与所述导体区142连接，其中，所述导体区142在所述衬底基板11上的正投影与所述栅极12部分重合；可以理解的是，所述导体区142与所述源极17或所述漏极18之间的接触阻抗大大降低，从而保证TFT具有良好的电性能，而且所述栅极12的宽度相比现有技术减小，使得所述栅极12与所述源极17或所述漏极18之间的交叠区域的面积减小，从而可以减小寄生电容的产生。
进一步地，在本发明实施例中，可以采用氢原子扩散至所述非晶氧化物半导体层14中需进行导体化的区域的方法以形成所述导体区142，例如，所述阵列基板还包括钝化层16，所述钝化层16内含有大量氢原子，所述钝化层16覆盖所述刻蚀阻挡层15；由于氢原子在后续热处理过程中，其扩散具有各向同性，故将所述钝化层16与需进行导体化的区域(即所述导体区142)对应设置，可使所述钝化层16中的氢原子均匀扩散至所述非晶氧化物半导体层14中，从而使得形成的所述导体区142具有良好的电性均一性。
在一种实施方式中，所述导体区142可以位于所述半导体区141的相对两侧，此时所述阵列基板为单沟道TFT结构。
具体地，所述导体区142包括第一导体区1421和第二导体区1422，所述第一导体区1421和所述第二导体区1422分别位于所述半导体区141两侧；所述钝化层16和对应的所述刻蚀阻挡层15上设置有第一过孔19，所述钝化层16和对应的所述刻蚀阻挡层15上设置有第二过孔20，其中，所述源极17通过所述第一过孔19与所述第一导体区1421连接，所述漏极18通过所述第二过孔20与所述第二导体区1422连接；相比所述导体区142位于所述半导体区141的单侧，本实施方式中，所述源极17和所述漏极18均分别与对应的所述导体区142连接，可进一步减小接触阻抗，并可进一步减小所述栅极12的宽度，从而进一步减小寄生电容的产生。
进一步地，在另一种实施方式中，如图2所示，所述导体区142还包括至少一个导体化的第三导体区1423，所述第三导体区1423位于所述半导体区141，可将所述半导体区141至少分为第一半导体区1411和第二半导体区1412，在本发明实施例中，所述第三导体区1423为一个，所述第一导体区1421、所述第一半导体区1411、所述第三导体区1423、所述第二半导体区1412以及所述第二导体区1422间隔设置；此时，所述阵列基板为双沟道TFT结构，能够提高TFT的充电能力，该双沟道TFT结构为串联TFT结构。
具体地，所述钝化层16为含有氢原子的氮化硅(SiNx)层。
具体的，所述非晶氧化物半导体层14的材料为铟镓锌氧化物及铟镓锡氧化物中的一种。
如图3所示，本发明实施例还提供一种阵列基板的制备方法，包括以下步骤：
步骤S10：在衬底基板11上依次形成栅极12、栅极绝缘层13、非晶氧化物半导体层14以及刻蚀阻挡层15，所述栅极位于所述非晶氧化物半导体层14在所述衬底基板10上的正投影内。
具体地，如图4所示，在所述衬底基板11上形成所述栅极12，在所述栅极12和所述衬底基板11上形成所述栅极绝缘层13，在所述栅极绝缘层13上形成所述非晶氧化物半导体层14，在所述非晶氧化物半导体层14上形成所述刻蚀阻挡层15，需要说明的是，形成的所述栅极12的宽度可以小于所述非晶氧化物半导体层14的宽度；所述栅极12的材料可以为钼(Mo)、铝(Al)、铜(Cu)及钛(Ti)中的一种，所述非晶氧化物半导体层14可以为铟镓锌氧化物(IGZO)及铟镓锡氧化物(IGTO)中的一种。
步骤S20：在所述刻蚀阻挡层15上沉积钝化层16，所述钝化层16内含有氢原子。
具体地，如图5所示，可以采用化学气相沉积方法在所述刻蚀阻挡层15上沉积所述钝化层16，由于所述非晶氧化物半导体层14对于氢十分敏感，易发生导体化，因此，在本发明实施例中，所述钝化层16可以为氮化硅层，由硅烷材料和通入的氨气反应形成，使得所述钝化层16中包含氢原子。
步骤S30：对所述钝化层16进行一道黄光制程，以使经过图案化处理的所述钝化层16与所述非晶氧化物半导体层14待导体化的区域对应设置。
具体地，如图6所示，在所述钝化层16上涂布一层光阻，对所述光阻进行曝光、显影以及刻蚀处理，并在刻蚀完成后剥离剩余光阻，以使保留的所述钝化层16与所述非晶氧化物半导体层14需导体化的区域对应设置，其中，若所述非晶氧化物半导体层14需导体化的区域位于所述非晶氧化物半导体层14的两端，则最终制备得到的所述阵列基板为单沟道TFT结构；若所述非晶氧化物半导体层14需导体化的区域位于所述非晶氧化物半导体层14的两端以及中间区域，则保留的所述钝化层16覆盖与该中间区域对应的所述刻蚀阻挡层15，而最终制备得到的所述阵列基板为双沟道TFT结构。
为了清楚解释本发明的技术方案，本发明实施例以最终制备得到的所述阵列基板单沟道TFT结构为例进行阐述说明。
步骤S40：对所述钝化层16进行热退火处理，所述钝化层16中的氢原子扩散到所述非晶氧化物半导体层14中，所述非晶氧化物半导体层14形成半导体区141和导体化的导体区142，所述导体区142位于所述半导体区141的至少一侧。
具体地，如图7所示，对所述钝化层16进行热退火处理，使得所述钝化层16中的氢原子扩散进入所述非晶氧化物半导体层14与所述钝化层16对应的部分区域中，并使得该区域的氧含量重新分布，增加其自由电荷，以使该区域导体化形成所述导体区142；所述导体区142包括第一导体区1421和第二导体区1422，所述第一导体区1421和所述第二导体区1422分别位于所述半导体区141两侧。由于氢原子在后续热退火处理过程中，其扩散具有各向同性，故形成的所述导体区142具有良好的电性均一性，其导电状态等不易发生改变；本发明实施例中，热退火处理可在压缩干燥空气或氮气环境下进行，热处理温度可以为280℃-320℃，同时，可以通过适当增加温度或处理时间来保证氢原子达到充分扩散。
由于所述钝化层16采用无机材料，在本发明实施例中，形成所述导体区之后，所述钝化层无需去除，可以进一步提升对所述非晶氧化物半导体层14的防水氧能力。
步骤S50：在所述刻蚀阻挡层15和所述钝化层16上开孔。
如图8所示，在对应所述导体区142的所述刻蚀阻挡层15和所述钝化层16上开孔，具体地，在所述钝化层16和对应的所述刻蚀阻挡层15上开设有第一过孔19，在所述钝化层16和对应的所述刻蚀阻挡层15上开设有第二过孔20。
步骤S60：在所述栅极绝缘层13和所述刻蚀阻挡层15上沉积源漏极金属层，并对所述源漏极金属层进行一道黄光制程，形成源极17和漏极18，所述源极17和所述漏极18中的至少一个与所述导体区142连接。
具体地，如图9所示，可采用物理气相沉积方法在所述栅极绝缘层13上和所述刻蚀阻挡层15上沉积所述源漏极金属层，在所述源漏极金属层上涂布一层光阻，对光阻进行曝光、显影以及刻蚀处理，并在刻蚀完成后剥离剩余光阻，以形成所述源极17和所述漏极18，其中，所述源极17通过所述第一过孔19与所述第一导体区1421连接，所述漏极18通过所述第二过孔20与所述第二导体区1422连接。
由此可见，所述源极17和所述漏极18与所述非晶氧化物半导体层14之间的接触阻抗可大大降低，从而增强了TFT的电性能；同时，所述栅极12的长度相比现有技术大大减小，从而减小了所述栅极12与所述源极17和所述漏极18之间的交叠区域面积，进而减小了寄生电容，提高了显示效果。
本发明实施例还提供了一种显示面板，所述显示面板包括上述的阵列基板，所述显示面板可以为液晶显示面板，也可以为有机发光二极管显示面板。
有益效果为：本发明实施例提供的阵列基板及其制备方法、显示面板，通过在刻蚀阻挡层上制备富氢的钝化层，经过热退火处理后，钝化层中的氢扩散至半导体层中，从而改变半导体层的导电性，均一性好；并可制备宽度较窄的栅极，使得栅极与源极/漏极之间不存在交叠区域，从而减小寄生电容，提高显示效果；另外，还能够制备双沟道TFT结构，制程简单。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板，其特征在于，包括：
衬底基板；
栅极，设置于所述衬底基板上；
栅极绝缘层，设置于所述栅极和所述衬底基板上；
非晶氧化物半导体层，设置于所述栅极绝缘层上；
刻蚀阻挡层，设置于所述非晶氧化物半导体层上；以及
源漏极金属层，设置于所述栅极绝缘层和所述刻蚀阻挡层上，所述源漏极金属层包括源极和漏极；
其中，所述非晶氧化物半导体层包括半导体区和导体化的导体区，所述导体区位于所述半导体区的至少一侧，所述源极和所述漏极中的至少一个与所述导体区连接，所述导体区在所述衬底基板上的正投影与所述栅极部分重叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括钝化层，所述钝化层设置于所述刻蚀阻挡层上，且所述钝化层与所述导体区对应设置，所述钝化层内含有氢原子。
3.根据权利要求2所述的阵列基板，其特征在于，所述导体区包括第一导体区和第二导体区，所述第一导体区和所述第二导体区分别位于所述半导体区两侧；所述钝化层和所述刻蚀阻挡层上设置有第一过孔，所述钝化层和所述刻蚀阻挡层上设置有第二过孔，所述源极通过所述第一过孔与所述第一导体区连接，所述漏极通过所述第二过孔与所述第二导体区连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述导体区还包括至少一个导体化的第三导体区，所述第三导体区将所述半导体区至少分为第一半导体区和第二半导体区，所述第一导体区、所述第一半导体区、所述第三导体区、所述第二半导体区以及所述第二导体区间隔设置。
5.根据权利要求2所述的阵列基板，其特征在于，所述钝化层为含有氢原子的氮化硅层。
6.根据权利要求1所述的阵列基板，其特征在于，所述非晶氧化物半导体层的材料为铟镓锌氧化物及铟镓锡氧化物中的一种。
7.一种显示面板，其特征在于，包括权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制备方法，其特征在于，包括以下步骤：
步骤S10：在衬底基板上依次形成栅极、栅极绝缘层、非晶氧化物半导体层以及刻蚀阻挡层，所述栅极位于所述非晶氧化物半导体层在所述衬底基板上的正投影内；
步骤S20：在所述刻蚀阻挡层上沉积钝化层，所述钝化层内含有氢原子；
步骤S30：对所述钝化层进行一道黄光制程，以使经过图案化处理的所述钝化层与所述非晶氧化物半导体层待导体化的区域对应设置；
步骤S40：对所述非晶氧化物半导体层进行热退火处理，所述钝化层中的氢原子扩散到所述非晶氧化物半导体层中，所述非晶氧化物半导体层形成半导体区和导体化的导体区，所述导体区位于所述半导体区的至少一侧；
步骤S50：在所述刻蚀阻挡层和所述钝化层上开孔；以及
步骤S60：在所述栅极绝缘层和所述刻蚀阻挡层上沉积源漏极金属层，并对所述源漏极金属层进行一道黄光制程，形成源极和漏极，所述源极和所述漏极中的至少一个与所述导体区连接。
9.根据权利要求8所述的阵列基板的制备方法，其特征在于，步骤S20中，在所述刻蚀阻挡层上沉积所述钝化层时通入氨气，以使所述钝化层内含有氢原子。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述钝化层为包含氢原子的氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911170179.4A CN110993610A (zh) | 2019-11-26 | 2019-11-26 | 阵列基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911170179.4A CN110993610A (zh) | 2019-11-26 | 2019-11-26 | 阵列基板及其制备方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110993610A true CN110993610A (zh) | 2020-04-10 |
Family
ID=70086839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911170179.4A Pending CN110993610A (zh) | 2019-11-26 | 2019-11-26 | 阵列基板及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110993610A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111987111A (zh) * | 2020-08-12 | 2020-11-24 | Tcl华星光电技术有限公司 | 一种阵列基板、阵列基板制程方法及显示面板 |
| CN113097289A (zh) * | 2021-03-30 | 2021-07-09 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| WO2023092554A1 (zh) * | 2021-11-29 | 2023-06-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
| WO2023103004A1 (zh) * | 2021-12-08 | 2023-06-15 | 深圳市华星光电半导体显示技术有限公司 | 驱动基板及其制备方法、显示面板 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102257621A (zh) * | 2008-12-19 | 2011-11-23 | 株式会社半导体能源研究所 | 晶体管的制造方法 |
| CN102640292A (zh) * | 2009-11-27 | 2012-08-15 | 株式会社半导体能源研究所 | 半导体装置和及其制造方法 |
| KR20140070996A (ko) * | 2012-12-03 | 2014-06-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터와 이를 포함하는 디스플레이 장치 및 이들의 제조 방법 |
| CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
| CN107195583A (zh) * | 2017-05-02 | 2017-09-22 | 深圳市华星光电技术有限公司 | 一种oled显示面板及其制备方法 |
| CN107204309A (zh) * | 2017-05-22 | 2017-09-26 | 深圳市华星光电技术有限公司 | 双栅极金属氧化物半导体tft基板的制作方法及其结构 |
| CN109698240A (zh) * | 2017-10-24 | 2019-04-30 | 乐金显示有限公司 | 包括二维半导体的薄膜晶体管以及包括其的显示设备 |
-
2019
- 2019-11-26 CN CN201911170179.4A patent/CN110993610A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102257621A (zh) * | 2008-12-19 | 2011-11-23 | 株式会社半导体能源研究所 | 晶体管的制造方法 |
| CN102640292A (zh) * | 2009-11-27 | 2012-08-15 | 株式会社半导体能源研究所 | 半导体装置和及其制造方法 |
| KR20140070996A (ko) * | 2012-12-03 | 2014-06-11 | 엘지디스플레이 주식회사 | 박막 트랜지스터와 이를 포함하는 디스플레이 장치 및 이들의 제조 방법 |
| CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
| CN107195583A (zh) * | 2017-05-02 | 2017-09-22 | 深圳市华星光电技术有限公司 | 一种oled显示面板及其制备方法 |
| CN107204309A (zh) * | 2017-05-22 | 2017-09-26 | 深圳市华星光电技术有限公司 | 双栅极金属氧化物半导体tft基板的制作方法及其结构 |
| CN109698240A (zh) * | 2017-10-24 | 2019-04-30 | 乐金显示有限公司 | 包括二维半导体的薄膜晶体管以及包括其的显示设备 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111987111A (zh) * | 2020-08-12 | 2020-11-24 | Tcl华星光电技术有限公司 | 一种阵列基板、阵列基板制程方法及显示面板 |
| CN111987111B (zh) * | 2020-08-12 | 2023-09-05 | Tcl华星光电技术有限公司 | 一种阵列基板、阵列基板制程方法及显示面板 |
| CN113097289A (zh) * | 2021-03-30 | 2021-07-09 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| WO2023092554A1 (zh) * | 2021-11-29 | 2023-06-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
| WO2023103004A1 (zh) * | 2021-12-08 | 2023-06-15 | 深圳市华星光电半导体显示技术有限公司 | 驱动基板及其制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| US9842915B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| CN106098784A (zh) | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 | |
| CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
| CN109686794B (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2020062483A1 (zh) | 薄膜晶体管阵列基板及其制造方法、显示面板 | |
| CN109166802A (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| KR20200078621A (ko) | Tft 기판 및 이의 제조 방법 | |
| CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| KR20200003143A (ko) | Oled 디스플레이 패널 및 그 제조방법 | |
| KR102148957B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| KR100272272B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR20160017867A (ko) | 표시장치와 그 제조 방법 | |
| WO2013181902A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| CN110504164B (zh) | 薄膜晶体管及其制造方法和显示装置 | |
| CN107833893A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN109742031B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| WO2022148260A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200410 |