[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN108122759B - 薄膜晶体管及其制作方法、阵列基板及显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN108122759B
CN108122759B CN201611082799.9A CN201611082799A CN108122759B CN 108122759 B CN108122759 B CN 108122759B CN 201611082799 A CN201611082799 A CN 201611082799A CN 108122759 B CN108122759 B CN 108122759B
Authority
CN
China
Prior art keywords
region
gate insulating
insulating layer
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611082799.9A
Other languages
English (en)
Other versions
CN108122759A (zh
Inventor
宋振
李伟
王国英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201611082799.9A priority Critical patent/CN108122759B/zh
Priority to US15/741,741 priority patent/US10431668B2/en
Priority to PCT/CN2017/091081 priority patent/WO2018099066A1/en
Priority to EP17828831.2A priority patent/EP3549157A4/en
Priority to JP2018504672A priority patent/JP7045983B2/ja
Priority to KR1020187002481A priority patent/KR102103428B1/ko
Publication of CN108122759A publication Critical patent/CN108122759A/zh
Application granted granted Critical
Publication of CN108122759B publication Critical patent/CN108122759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及显示技术领域，公开了一种薄膜晶体管及其制作方法、阵列基板及显示装置。所述制作方法首先形成薄膜晶体管的有源层、源电极和漏电极，然后形成第一光刻胶的图形，所述第一光刻胶覆盖源电极和漏电极所在的区域，与源电极和漏电极的位置对应，且图形一致。最后在第一光刻胶上依次形成栅绝缘层和栅金属层，并通过剥离第一光刻胶的工艺，去除第一光刻胶上方的栅绝缘层和栅金属层，形成栅电极，实现栅电极与源电极、漏电极的自对准，对位严格精确，减小了器件的寄生电阻和源漏总电阻，提高了器件性能，提升了显示产品的显示质量。同时，还节省了工序，节约了时间和能耗，降低了生产成本。

Description

薄膜晶体管及其制作方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及其制作方法、阵列基板及显示装置。
背景技术
在平板显示技术领域，薄膜晶体管(Thin Film Transistor，简称TFT)具有体积小、功耗低、制造成本相对较低等优点，被作为驱动器件广泛应用在平板显示技术中。
顶栅型薄膜晶体管因其栅电极与源电极、漏电极不存在交叠区域，具有相对较小的寄生电容，反映到像素电路中即具有更高的开关速度，因而在大尺寸显示产品中倍受青睐。但是，顶栅线薄膜晶体管目前存在的主要问题包括：1)栅电极采用湿法刻蚀工艺制备，存在横向钻蚀问题，使得形成栅电极的底部尺寸大于顶部尺寸，栅电极的底部大于顶部的区域形成offset区域，加大了源漏端寄生电阻；2)offset区域的存在还会增大源电极和漏电极与有源层的欧姆接触电阻，需要采用较大功率的He、H等离子体进行有源层导体化，成本较高且导体化效果并不理想，源漏接触电阻仍较大，导致器件的开态电流和场效应迁移率降低。
发明内容
本发明提供一种薄膜晶体管及其制作方法、阵列基板及显示装置，用以解决现有的制作工艺造成顶栅型薄膜晶体管的源漏端寄生电阻大，以及源电极和漏电极与有源层的欧姆接触电阻大的问题。
为解决上述技术问题，本发明实施例中提供一种薄膜晶体管的制作方法，包括：
在一基底上形成有源层、源电极和漏电极，所述有源层包括与源电极接触的源区、与漏电极接触的漏区，以及位于源区和漏区之间的沟道区，所述制作方法还包括：
形成覆盖所述有源层、源电极和漏电极的第一光刻胶，对所述第一光刻胶进行曝光，显影，形成第一光刻胶保留区域和第一光刻胶不保留区域，所述第一光刻胶保留区域至少对应所述源电极和漏电极所在的区域，所述第一光刻胶不保留区域至少对应所述有源层的沟道区所在的区域；
在形成有所述第一光刻胶的基底上依次形成栅绝缘层和栅金属层；
剥离剩余的第一光刻胶，以去除所述第一光刻胶保留区域的栅绝缘层和栅金属层，形成栅电极。
本发明实施例中还提供一种采用如上所述的制作方法制得的薄膜晶体管，包括：
设置在一基底上的有源层、源电极和漏电极，所述有源层包括与源电极接触的源区、与漏电极接触的漏区，以及位于源区和漏区之间的沟道区；
设置在有源层上的栅绝缘层和设置在所述栅绝缘层上的栅电极，其中，所述栅绝缘层和栅电极的图形一致，所述栅绝缘层包括位于所述源电极和漏电极之间的第一部分，所述第一部分在所述基底上的正投影与有源层的沟道区在所述基底上的正投影重合。
本发明实施例中还提供一种阵列基板，采用如上所述的薄膜晶体管。
本发明实施例中还提供一种显示装置，包括如上所述的薄膜晶体管。
本发明的上述技术方案的有益效果如下：
上述技术方案中，首先形成薄膜晶体管的有源层、源电极和漏电极，然后形成第一光刻胶的图形，所述第一光刻胶覆盖源电极和漏电极所在的区域，与源电极和漏电极的位置对应，且图形一致。最后在第一光刻胶上依次形成栅绝缘层和栅金属层，并通过剥离第一光刻胶的工艺，去除第一光刻胶上方的栅绝缘层和栅金属层，形成栅电极，实现栅电极与源电极、漏电极的自对准，对位严格精确，减小了器件的寄生电阻和源漏总电阻，提高了器件性能，提升了显示产品的显示质量。同时，省去了单独制作栅极的工艺步骤，节省了工序，还省去了有源层导体化的过程，节约了时间和能耗，并克服了源电极和漏电极的材料选择受到与有源层的欧姆接触电阻的限制的问题，降低了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本发明实施例中薄膜晶体管的制作方法流程图；
图2表示本发明实施例中薄膜晶体管的结构示意图；
图3-图7表示本发明实施例中薄膜晶体管的制作过程示意图。
具体实施方式
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
如图1所示，本实施例中提供一种薄膜晶体管的制作方法，具体为顶栅型薄膜晶体管的制作方法，所述制作方法包括：
在一基底上形成有源层、源电极和漏电极，所述有源层包括与源电极接触的源区、与漏电极接触的漏区，以及位于源区和漏区之间的沟道区；
形成覆盖所述有源层、源电极和漏电极的第一光刻胶，对所述第一光刻胶进行曝光，显影，形成第一光刻胶保留区域和第一光刻胶不保留区域，所述第一光刻胶保留区域至少对应所述源电极和漏电极所在的区域，所述第一光刻胶不保留区域至少对应所述有源层的沟道区所在的区域；
在形成有所述第一光刻胶的基底上依次形成栅绝缘层和栅金属层；
剥离剩余的第一光刻胶，以去除所述第一光刻胶保留区域的栅绝缘层和栅金属层，形成栅电极。
上述制作方法首先形成薄膜晶体管的有源层、源电极和漏电极，然后形成第一光刻胶的图形，所述第一光刻胶覆盖源电极和漏电极所在的区域，与源电极和漏电极的位置对应，且图形一致。最后在第一光刻胶上依次形成栅绝缘层和栅金属层，并通过剥离第一光刻胶的工艺，去除第一光刻胶上方的栅绝缘层和栅金属层，形成栅电极，实现栅电极与源电极、漏电极的自对准，对位严格精确，避免了湿刻工艺形成栅电极产生的offset区域，克服了offset区域引入的寄生电阻的问题，并省去了单独制作栅极的工艺步骤，节省了工序。同时，由于源电极和漏电极紧邻沟道区，可以取得比有源层导体化方法更小的源漏总电阻，省去了有源层导体化的过程，节约了时间和能耗，而且源电极和漏电极的材料选择不再受到与有源层的欧姆接触电阻的限制，有利于降低生产成本。
其中，薄膜晶体管的有源层可以但并不局限于选择IGZO、ITZO、ITO、AZO等金属氧化物半导体或a-Si、p-Si等硅半导体。
本实施例中，形成栅绝缘层的步骤包括：
形成与有源层的沟道区接触设置的第一栅绝缘层；
形成覆盖所述第一光刻胶和第一栅绝缘层的第二栅绝缘层，所述第一栅绝缘层的电阻率大于所述第二栅绝缘层的电阻率。
通过上述步骤制得的栅绝缘层包括第一栅绝缘层和第二栅绝缘层，第一栅绝缘层与有源层的沟道区接触设置，且第一栅绝缘层的电阻率大于第二栅绝缘层的电阻率，提高了栅控能力，进而提高了器件的性能。所述第一栅绝缘层具体可以由高介电常数的金属氧化物制得，例如：铪(Hf)、钽(Ta)等金属的氧化物，其介电常数k>3.9，具有较高的电阻率。而所述第二栅绝缘层因不与有源层直接接触，可以选择抗水氧性能更好的材料，无需考虑是否会引入氢离子影响有源层的半导体性能的问题。具体的，第二栅绝缘层的材料可以选择氧化硅、氮化硅或氮氧化硅。
在一个具体的实施方式中，在有源层上形成源电极和漏电极，形成源电极和漏电极的步骤包括：
形成源漏金属层，对所述源漏金属层进行构图工艺，形成一过渡层，所述过渡层包括与源电极所在区域位置对应的第一区、与漏电极所在区域位置对应的第二区，以及位于第一区和第二区之间的第三区；
在形成所述第二栅绝缘层的步骤之前，所述制作方法还包括：
以所述第一光刻胶为阻挡，对所述过渡层的第三区进行氧化处理，由氧化处理后的过渡层的第三区形成所述第一栅绝缘层，并由所述过渡层的第一区形成源电极，由所述过渡层的第二区形成漏电极，且所述源电极、漏电极和第一栅绝缘层为一体结构。
上述步骤中，第一栅绝缘层由源漏金属的氧化物制得，并与源电极和漏电极由同一源漏金属层制得。具体的，所述源漏金属层的材料可以选择铪(Hf)、钽(Ta)等金属，被氧化后形成的金属氧化物的介电常数k>3.9，具有较高的电阻率，提高栅控能力，进而提高器件的性能。
具体可以采用阳极氧化、氧气氛围中退火、氧等离子体处理等方式对过渡层的第三区进行氧化处理，形成第一栅绝缘层。第一栅绝缘层的厚度为30～40nm。
由于第二栅绝缘层不与有源层直接接触，其材料选择不需要考虑是否会引入氢离子，影响有源层的半导体性能。只需考虑具有较好的抗水氧特性即可，具体可以采用氧化硅、氮化硅或氮氧化硅形成第二栅绝缘层。
上述具体实施方式中，形成有源层、源电极和漏电极的步骤具体包括：
形成半导体层；
在所述半导体层上形成源漏金属层；
在所述源漏金属层上涂覆第二光刻胶，对所述第二光刻胶进行曝光，显影，形成第二光刻胶保留区域和第二光刻胶不保留区域，所述第二光刻胶保留区域至少对应有源层所在的区域，所述第二光刻胶不保留区域对应其他区域；
去除所述第二光刻胶不保留区域的半导体层和源漏金属层，形成图形一致的有源层和过渡层。
上述步骤通过一次构图工艺同时形成有源层和上述过渡层，过渡层与有源层的图形一致，用于形成源电极、漏电极和第一栅绝缘层。具体为，在形成第二栅绝缘层之前，以第一光刻胶为阻挡，对过渡层进行氧化处理，形成源电极、漏电极及位于源电极和漏电极之间的第一栅绝缘层。其中，第一栅绝缘层由过渡层被氧化的部分形成。
当然，也可以采用高介电常数的金属氧化物通过单独的制作工艺制备第一栅绝缘层。则形成所述第一栅绝缘层的步骤包括：
制备第一金属氧化物；
具体采用所述第一金属氧化物形成所述第一栅绝缘层。
其中，所述第一金属氧化物具体可以为铪或钽等金属的氧化物。第一栅绝缘层与有源层的沟道区接触设置。
在实际制作工艺中，还可以根据需要对第一栅绝缘层的厚度进行调整，则形成所述第一栅绝缘层的步骤还包括：
对所述第一栅绝缘层进行刻蚀工艺，以调整所述第一栅绝缘层的厚度。
上述步骤通过调整所述第一栅绝缘层的厚度，可以控制器件的阈值电压VT在0V左右，提高栅控能力，进而提高器件的性能。
结合图2-图7所示，本实施例中薄膜晶体管的具体制作过程为：
步骤S1、首先在一透明的基底10上依次形成半导体层200和源漏金属层201，然后在源漏金属层201上形成第二光刻胶30，对第二光刻胶30进行曝光，显影，形成第二光刻胶保留区域和第二光刻胶不保留区域，所述第二光刻胶保留区域至少对应有源层所在的区域，所述第二光刻胶不保留区域对应其他区域，如图3所示；最后去除所述第二光刻胶不保留区域的半导体层和源漏金属层，形成图形一致的有源层1和过渡层5，过渡层5包括与源电极所在区域位置对应的第一区、与漏电极所在区域位置对应的第二区，以及位于第一区和第二区之间的第三区，如图4所示；
源漏金属层201由铪(Hf)、钽(Ta)等第一金属制得，所述第一金属的氧化物的介电常数k>3.9，为高介电常数材料，具有较高的电阻率。
步骤S2、首先在完成步骤S1的基底10上形成第一光刻胶20，并对所述第一光刻胶进行曝光，显影，形成第一光刻胶保留区域和第一光刻胶不保留区域，所述第一光刻胶保留区域至少对应过渡层5的第一区和第二区，所述第一光刻胶不保留区域至少对应过渡层5的第三区，如图5所示；然后以第一光刻胶为阻挡对过渡层5的第三区进行氧化处理，由氧化处理后的过渡层5的第三区形成第一栅绝缘层101，并由过渡层5的第一区形成源电极2，由过渡层5的第二区形成漏电极3，源电极2、漏电极3和第一栅绝缘层101为一体结构，结合图5和图6所示；
步骤S3、首先在完成步骤S2的基底10上依次形成第二栅绝缘层102和栅金属层202；然后剥离第一光刻胶20，以去除位于第一光刻胶20上方的栅绝缘层102和栅金属层202，形成栅电极4，结合图2和图7所示。
至此完成薄膜晶体管的制作。
当然，可以根据需要对上述步骤的工序和具体工艺参数进行合理调整，例如：图4中的有源层1和过渡层5可以通过不同的构图工艺制备，图6中的第一栅绝缘层101可以直接采用金属氧化物制得，其都属于本发明的保护范围。
上述制作过程在有源层上形成源电极和漏电极。需要说明的是，也可以在源电极和漏电极上形成有源层，当栅绝缘层包括第一栅绝缘层和第二栅绝缘层时，与有源层的沟道区接触设置的第一栅绝缘层由高介电常数k(k>3.9)的材料制得，例如：铪(Hf)、钽(Ta)等金属的氧化物。第二栅绝缘层可以由氧化硅、氮化硅或氮氧化硅制得。则，形成栅绝缘层和栅电极的步骤包括：
在形成有所述第一光刻胶的基底上依次形成第一栅绝缘层、第二栅绝缘层和栅金属层；
剥离剩余的第一光刻胶，以去除所述第一光刻胶保留区域的第一栅绝缘层、第二栅绝缘层和栅金属层，形成栅电极。
实施例二
如图2所示，本实施例中提供一种采用实施例一中的制作方法制得的薄膜晶体管，包括：
设置在一基底10上的有源层1、源电极2和漏电极3，有源层1包括与源电极2接触的源区、与漏电极3接触的漏区，以及位于源区和漏区之间的沟道区；
设置在有源层1上的栅绝缘层和设置在所述栅绝缘层上的栅电极4，其中，所述栅绝缘层和栅电极4的图形一致，所述栅绝缘层包括位于所述源电极和漏电极之间的第一部分，所述第一部分在所述基底上的正投影与有源层的沟道区在所述基底上的正投影重合。
上述薄膜晶体管的源电极、漏电极与栅电极实现自对准，对位严格精确，避免了湿刻工艺形成栅电极产生的offset区域，克服了offset区域引入的寄生电阻的问题，并省去了单独制作栅极的工艺步骤，节省了工序。同时，由于源电极和漏电极紧邻沟道区，可以取得比有源层导体化方法更小的源漏总电阻，省去了有源层导体化的过程，节约了时间和能耗，而且源电极和漏电极的材料选择不再受到与有源层的欧姆接触电阻的限制，有利于降低生产成本。
本实施例中，所述栅绝缘层包括：
与有源层1的沟道区接触设置的第一栅绝缘层101；
设置在第一栅绝缘层101上的第二栅绝缘层102，第一栅绝缘层101的电阻率大于第二栅绝缘层102的电阻率。
上述栅绝缘层包括第一栅绝缘层101和第二栅绝缘层102，第一栅绝缘层101与有源层1的沟道区100接触设置，且第一栅绝缘层101的电阻率大于第二栅绝缘层102的电阻率，提高了栅控能力，进而提高了器件的性能。
在一个具体的实施方式中，第一栅绝缘层101与源电极2和漏电极3为同层的一体结构，由同一源漏金属层制得，具体为：源电极2和漏电极3由源漏金属制得，第一栅绝缘层101由源漏金属制备的金属氧化物制得。所述源漏金属层的材料可以选择铪(Hf)、钽(Ta)等金属，被氧化后形成的金属氧化物的介电常数k>3.9，具有较高的电阻率，提高栅控能力，进而提高器件的性能。
由于第二栅绝缘层102不与有源层1的沟道区直接接触，其材料的选择不需要考虑是否会引入氢离子，影响有源层的半导体性能。只需考虑具有较好的抗水氧特性即可，具体可以采用氧化硅、氮化硅或氮氧化硅形成第二栅绝缘层102。
具体可以通过一次构图工艺同时形成有源层1、源电极2、漏电极3和第一栅绝缘层101，以简化制作工艺。具体的结构为：源电极2和漏电极3接触设置在有源层1上，源电极2、漏电极3和第一栅绝缘层101为由同一源漏金属层制得一体结构，第一栅绝缘层101由位于源电极2和漏电极3之间的源漏金属层经过氧化处理后制得，且第一栅绝缘层101、源电极2和漏电极3所在区域的图形，与有源层1所在区域的图形一致。
进一步地，还可以对第一栅绝缘层101的高度进行调整，使第一栅绝缘层101的远离基底10的表面与源电极2和漏电极3的远离基底10的表面的高度不同。通过调整第一栅绝缘层101的高度，可以控制器件的阈值电压VT在0V左右，提高栅控能力，进而提高器件的性能。
实施例三
本实施例中提供一种阵列基板和显示装置，所述阵列基板采用实施例二中的薄膜晶体管，所述显示装置包括所述薄膜晶体管。所述薄膜晶体管具体为顶栅型薄膜晶体管，由于栅电极与源电极、漏电极实现自对准，对位严格精确，减小了器件的寄生电阻和源漏总电阻，提高了器件性能，提升了显示产品的显示质量。同时，省去了单独制作栅极的工艺步骤，节省了工序，还省去了有源层导体化的过程，节约了时间和能耗，并克服了源电极和漏电极的材料选择受到与有源层的欧姆接触电阻的限制的问题，降低了生产成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (13)

1.一种薄膜晶体管的制作方法，包括：
在一基底上形成有源层、源电极和漏电极，所述有源层包括与源电极接触的源区、与漏电极接触的漏区，以及位于源区和漏区之间的沟道区，其特征在于，所述制作方法还包括：
形成覆盖所述有源层、源电极和漏电极的第一光刻胶，对所述第一光刻胶进行曝光，显影，形成第一光刻胶保留区域和第一光刻胶不保留区域，所述第一光刻胶保留区域至少对应所述源电极和漏电极所在的区域，所述第一光刻胶不保留区域至少对应所述有源层的沟道区所在的区域，所述源电极设置于所述源区之上并与所述源区直接接触设置，所述漏电极设置于所述漏区之上并与所述漏区直接接触设置；
在形成有所述第一光刻胶的基底上依次形成栅绝缘层和栅金属层；
剥离剩余的第一光刻胶，以去除所述第一光刻胶保留区域的栅绝缘层和栅金属层，形成栅电极；
形成栅绝缘层的步骤包括：
形成与有源层的沟道区接触设置的第一栅绝缘层，所述第一栅绝缘层与所述源电极和漏电极为同层的一体结构，所述源电极和漏电极由源漏金属制得，所述第一栅绝缘层由源漏金属制备的金属氧化物制得；
形成覆盖所述第一光刻胶和第一栅绝缘层的第二栅绝缘层，所述第一栅绝缘层的电阻率大于所述第二栅绝缘层的电阻率。
2.根据权利要求1所述的制作方法，其特征在于，具体为在所述有源层上形成源电极和漏电极；
形成源电极和漏电极的步骤包括：
形成源漏金属层，对所述源漏金属层进行构图工艺，形成一过渡层，所述过渡层包括与源电极所在区域位置对应的第一区、与漏电极所在区域位置对应的第二区，以及位于第一区和第二区之间的第三区；
在形成所述第二栅绝缘层的步骤之前，所述制作方法还包括：
以所述第一光刻胶为阻挡，对所述过渡层的第三区进行氧化处理，由氧化处理后的过渡层的第三区形成所述第一栅绝缘层，并由所述过渡层的第一区形成源电极，由所述过渡层的第二区形成漏电极，且所述源电极、漏电极和第一栅绝缘层为一体结构。
3.根据权利要求2所述的制作方法，其特征在于，形成有源层、源电极和漏电极的步骤具体包括：
形成半导体层；
在所述半导体层上形成源漏金属层；
在所述源漏金属层上涂覆第二光刻胶，对所述第二光刻胶进行曝光，显影，形成第二光刻胶保留区域和第二光刻胶不保留区域，所述第二光刻胶保留区域至少对应有源层所在的区域，所述第二光刻胶不保留区域对应其他区域；
去除所述第二光刻胶不保留区域的半导体层和源漏金属层，形成图形一致的有源层和过渡层。
4.根据权利要求2所述的制作方法，其特征在于，对所述过渡层的第三区进行氧化处理的步骤具体为：
采用阳极氧化、氧气氛围中退火或氧等离子体处理对所述过渡层的第三区进行氧化处理。
5.根据权利要求2所述的制作方法，其特征在于，采用铪或钽金属形成所述源漏金属层。
6.根据权利要求1所述的制作方法，其特征在于，形成所述第一栅绝缘层的步骤包括：
制备铪或钽金属的第一金属氧化物；
具体采用所述第一金属氧化物形成所述第一栅绝缘层。
7.根据权利要求1所述的制作方法，其特征在于，形成所述第一栅绝缘层的步骤还包括：
对所述第一栅绝缘层进行刻蚀工艺，以调整所述第一栅绝缘层的厚度。
8.根据权利要求1所述的制作方法，其特征在于，采用氧化硅、氮化硅或氮氧化硅形成所述第二栅绝缘层。
9.一种采用权利要求1-8任一项所述的制作方法制得的薄膜晶体管，包括：
设置在一基底上的有源层、源电极和漏电极，所述有源层包括与源电极接触的源区、与漏电极接触的漏区，以及位于源区和漏区之间的沟道区；
设置在有源层上的栅绝缘层和设置在所述栅绝缘层上的栅电极，其特征在于，所述栅绝缘层和栅电极的图形一致，所述栅绝缘层包括位于所述源电极和漏电极之间的第一部分，所述第一部分在所述基底上的正投影与有源层的沟道区在所述基底上的正投影重合，所述源电极设置于所述源区之上并与所述源区直接接触设置，所述漏电极设置于所述漏区之上并与所述漏区直接接触设置；
所述栅绝缘层包括：
与有源层的沟道区接触设置的第一栅绝缘层；
设置在所述第一栅绝缘层之上的第二栅绝缘层，所述第一栅绝缘层的电阻率大于所述第二栅绝缘层的电阻率。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述源电极和漏电极接触设置在所述有源层上，且所述第一栅绝缘层、所述源电极和漏电极所在区域的图形与所述有源层所在区域的图形一致。
11.根据权利要求9所述的薄膜晶体管，其特征在于，所述第一栅绝缘层的远离所述基底的表面与所述源电极和漏电极的远离所述基底的表面的高度不同。
12.一种阵列基板，其特征在于，采用权利要求9-11任一项所述的薄膜晶体管。
13.一种显示装置，其特征在于，包括如权利要求12所述的薄膜晶体管。
CN201611082799.9A 2016-11-30 2016-11-30 薄膜晶体管及其制作方法、阵列基板及显示装置 Active CN108122759B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201611082799.9A CN108122759B (zh) 2016-11-30 2016-11-30 薄膜晶体管及其制作方法、阵列基板及显示装置
US15/741,741 US10431668B2 (en) 2016-11-30 2017-06-30 Method of fabricating thin film transistor, thin film transistor, and display apparatus
PCT/CN2017/091081 WO2018099066A1 (en) 2016-11-30 2017-06-30 Method of fabricating thin film transistor, thin film transistor, and display apparatus
EP17828831.2A EP3549157A4 (en) 2016-11-30 2017-06-30 METHOD FOR PRODUCING A THIN-LAYER TRANSISTOR, THIN-LAYER TRANSISTOR AND DISPLAY DEVICE
JP2018504672A JP7045983B2 (ja) 2016-11-30 2017-06-30 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置
KR1020187002481A KR102103428B1 (ko) 2016-11-30 2017-06-30 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611082799.9A CN108122759B (zh) 2016-11-30 2016-11-30 薄膜晶体管及其制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN108122759A CN108122759A (zh) 2018-06-05
CN108122759B true CN108122759B (zh) 2021-01-26

Family

ID=62226314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611082799.9A Active CN108122759B (zh) 2016-11-30 2016-11-30 薄膜晶体管及其制作方法、阵列基板及显示装置

Country Status (6)

Country Link
US (1) US10431668B2 (zh)
EP (1) EP3549157A4 (zh)
JP (1) JP7045983B2 (zh)
KR (1) KR102103428B1 (zh)
CN (1) CN108122759B (zh)
WO (1) WO2018099066A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860107B (zh) * 2019-01-31 2021-03-16 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN110265303B (zh) * 2019-06-12 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN110299322B (zh) * 2019-07-03 2022-03-08 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167372A (ja) * 1984-02-09 1985-08-30 Seiko Epson Corp 薄膜トランジスタの製造方法
KR970006254B1 (ko) * 1994-03-18 1997-04-25 엘지전자 주식회사 박막트랜지스터의 제조방법
JPH0888363A (ja) * 1994-09-16 1996-04-02 Fujitsu Ltd 半導体装置及びその製造方法
US6278130B1 (en) * 1998-05-08 2001-08-21 Seung-Ki Joo Liquid crystal display and fabricating method thereof
KR20060000508A (ko) * 2004-06-29 2006-01-06 네오폴리((주)) 보호막을 이용한 금속유도측면 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5512144B2 (ja) * 2009-02-12 2014-06-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法
JP5604938B2 (ja) * 2010-03-31 2014-10-15 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
TWI475615B (zh) * 2010-07-21 2015-03-01 Univ Nat Chiao Tung 自我對準之頂閘極薄膜電晶體及其製法
JP2012160679A (ja) * 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
GB2489682B (en) * 2011-03-30 2015-11-04 Pragmatic Printing Ltd Electronic device and its method of manufacture
GB2492442B (en) 2011-06-27 2015-11-04 Pragmatic Printing Ltd Transistor and its method of manufacture
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8569121B2 (en) * 2011-11-01 2013-10-29 International Business Machines Corporation Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
CN102522337B (zh) * 2011-12-16 2014-07-02 北京大学 一种顶栅氧化锌薄膜晶体管的制备方法
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103346089B (zh) * 2013-06-13 2016-10-26 北京大学深圳研究生院 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN103730514B (zh) * 2014-01-23 2019-07-19 苏州大学 薄膜晶体管
KR102511325B1 (ko) * 2014-04-18 2023-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 동작 방법
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106024608B (zh) * 2016-05-26 2019-04-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN106128963B (zh) * 2016-09-23 2019-07-23 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板

Also Published As

Publication number Publication date
EP3549157A1 (en) 2019-10-09
US20190081159A1 (en) 2019-03-14
CN108122759A (zh) 2018-06-05
US10431668B2 (en) 2019-10-01
JP7045983B2 (ja) 2022-04-01
WO2018099066A1 (en) 2018-06-07
JP2019536255A (ja) 2019-12-12
KR20180086405A (ko) 2018-07-31
EP3549157A4 (en) 2020-06-24
KR102103428B1 (ko) 2020-04-23

Similar Documents

Publication Publication Date Title
CN102522410B (zh) 一种薄膜晶体管阵列基板及其制作方法
US9437627B2 (en) Thin film transistor and manufacturing method thereof
US9716108B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display device
US11139316B2 (en) LTPS array substrate and method for manufacturing same
WO2017173712A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN109860305B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN107316874B (zh) 阵列基板及其制作方法、显示装置
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN108122759B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
CN105514173A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
CN105789317A (zh) 薄膜晶体管器件及其制备方法
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN108054172B (zh) 阵列基板及其制作方法和显示装置
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
CN105261636B (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
CN100481515C (zh) 不对称的薄膜晶体管结构
US10249763B2 (en) Array substrate, and display device, and fabrication methods
CN110854068A (zh) Tft阵列基板的制备方法及tft阵列基板
CN113611712B (zh) 阵列基板、显示面板及其制作方法
US9040368B1 (en) Thin film transistor and method of making the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant