[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN113016034A - 用于提高刷新存储器库的功率效率的系统和方法 - Google Patents

用于提高刷新存储器库的功率效率的系统和方法 Download PDF

Info

Publication number
CN113016034A
CN113016034A CN201980074576.3A CN201980074576A CN113016034A CN 113016034 A CN113016034 A CN 113016034A CN 201980074576 A CN201980074576 A CN 201980074576A CN 113016034 A CN113016034 A CN 113016034A
Authority
CN
China
Prior art keywords
voltage
word line
refresh
driver circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980074576.3A
Other languages
English (en)
Other versions
CN113016034B (zh
Inventor
J·S·雷赫迈耶
D·M·贝尔
G·B·雷德
B·P·卡拉韦
J·E·阿尔茨海默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113016034A publication Critical patent/CN113016034A/zh
Application granted granted Critical
Publication of CN113016034B publication Critical patent/CN113016034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种存储器装置(10)可以包含相位驱动器电路(36)，所述相位驱动器电路可以输出用于刷新多个存储器单元的第一电压。所述存储器装置(10)还可以包含多个字线驱动器电路(42)，所述多个字线驱动器电路可以通过所述相位驱动器电路(36)来接收所述第一电压，使得所述多个字线驱动器电路(42)中的每个字线驱动器电路(42)可以将所述第一电压提供到与所述多个存储器单元的相应部分相关联的相应字线(WL)。另外，每个字线驱动器电路(42)可以基于提供到所述相应字线驱动器电路(42)的第一开关的相应字线使能信号来刷新所述多个存储器单元的所述相应部分。

Description

用于提高刷新存储器库的功率效率的系统和方法
技术领域
本公开的实施例通常涉及存储器装置领域。更具体地，本公开的实施例涉及存储器装置的刷新操作。
背景技术
如半导体装置、存储器芯片、微处理器芯片、图像芯片等电子装置可以接收用于存储、操作、分析等的数据。数据可以存储在存储器装置或存储器单元(例如，第四代双倍数据速率同步动态随机存取存储器(DDR4))中。这些存储器单元可以将数据存储于可以随时间推移而失去其电荷并且定期刷新以继续存储数据的电容器中。可以在刷新操作期间对对应存储器单元的这些存储器充电。
随着安置在电子装置上的组件密度增加，电子装置操作的速度增加，且电子组件(例如，电容器)的大小减小，在存储器装置中执行刷新操作可能会变得更具挑战。例如，在某些类型的存储器库设计(例如，8G和16G)中，由于存在于存储器库中的要刷新的存储器单元的数量，可用于执行刷新操作的时间量可能受到限制。如此，为了执行此刷新操作，可以使用许多电路组件(例如，局部相位驱动器)来将刷新电流(例如，Idd5b)提供给存储器装置内的每个存储器库中的许多行存储器单元。然而，以这种方法执行刷新操作可能涉及针对每行存储器单元循环接通和断开所述许多电路组件。这种循环接通和断开操作在刷新存储器单元时低效率地使用电力。考虑到这一点，期望提供用于更有效地刷新存储器装置的存储器单元的改进的系统和方法。
附图说明
图1是展示了根据本公开的实施例的包含用于刷新存储器库的存储器单元的相位驱动器的半导体装置的简化框图；
图2是展示了根据本公开的实施例的耦接到用于刷新存储器单元的字线驱动器的可以是图1的半导体装置的一部分的相位驱动器的示意图；
图3是展示了根据本公开的实施例的耦接到可以是图1的半导体装置的一部分的相位驱动器的电压选择器的示意图，所述相位驱动器耦接到用于刷新存储器单元的字线驱动器；
图4是展示了根据本公开的实施例的使用一个相位驱动器刷新存储器库的四条字线的示例刷新操作的时序图；而且
图5是展示了根据本公开的实施例的使用一个相位驱动器刷新存储器库的四条字线的另一个示例刷新操作的另一个时序图。
具体实施方式
下面将描述一或多个具体实施例。为了提供对这些实施例的简洁描述，说明书中未描述实际实施方案的所有特征。应当理解，在任何此类实际实施方案的开发中，如在任何工程或设计项目中，必须作出大量实施方案特定的决策以实现开发者的特定目标，如符合系统相关的和商业相关的约束，所述目标可能因实施方案而变化。此外，应当理解，此类开发工作可能是复杂且耗时的，但对受益于本公开的普通技术人员而言仍是设计、生产和制造上的例行工作。
如上所述，如动态随机存取存储器(DRAM)芯片等存储器装置可以通过芯片上的电容器将每个数据位存储在存储器单元中。随时间推移，电容器中的电荷可能会消散或泄露，使得电容器(例如，存储器单元)的数据(例如，电压)可能不会准确地表示原先存储在存储器单元中的数据。为了保存存储在存储器单元中的数据，外部电路系统定期执行刷新操作，所述刷新操作可以包含读取每个单元和重写存储在其上的数据，由此维持电容器上的期望电压或电荷。
在一些实施例中，电路系统(例如，刷新泵)可以用于刷新存储器单元的字线。通过举例，用于刷新字线的电路系统可以包含刷新泵，所述刷新泵可以对应于能够将电压提供给相应字线的片上电压发生器。随着安置在存储器装置上的存储器库的密度增大，用于执行存储器刷新操作的功率愈加有助于存储器装置的总功率。例如，按照8G和16GDDR4存储器设计，行刷新循环时间(tRFC)可以是350纳秒。如此，在行刷新循环时间(tRFC)期间，可以多次利用(例如，充电和放电)刷新泵(例如，充电和放电)来对不同的存储器单元组(例如，行)执行刷新操作。例如，在一个刷新操作期间，可以使用六个刷新泵来刷新每库六组不同的行。刷新这些组的行可以涉及(对于每个刷新泵)接通和断开相位驱动器以将期望的电压提供到每个刷新泵。
随着在存储器装置上安置更多且更大的存储器库，相位驱动器可以多次接通和断开，以对存储器装置的存储器单元中的每个存储器单元执行一个刷新操作。因此，通过每个刷新泵对多个电容器进行充电和放电。因为刷新泵中的每个刷新泵正使用不同的相位驱动器，所以对于每个刷新操作，由于与安置在相位驱动器上的组件相关联的电容值，刷新操作相当于对相对大的电容器进行充电。事实上，在刷新操作期间通过循环接通和断开相位驱动器而消耗的功率可以达到用于刷新存储器装置的总功率(例如，Idd5B功率)的11％。
考虑到上述情况，在某些实施例中，存储器装置可以针对用于为存储器库的存储器单元中的每个存储器单元执行刷新操作的刷新泵中的每个刷新泵采用相同的相位驱动器。如此，相位驱动器可以每刷新操作充电和放电一次，而不是每刷新泵进行一次。以此方式，可以降低存储器装置执行刷新操作消耗的总功率(例如，150mW-200mW，总省电3-4％)。下文将参考图1-5讨论关于执行根据本文描述的实施例的刷新操作的另外的细节。
现在参考附图，图1是根据本公开的实施例的半导体装置10的框图。半导体装置10可以是任何合适的存储器装置，如集成到例如单个半导体芯片中的LPDDR4 SDRAM。半导体装置10可以安装在外部衬底2上，所述外部衬底是存储器模块衬底、母板等。半导体装置10可以包含多个存储器库，使得每个存储器库具有多个存储器单元阵列11。每个存储器单元阵列11可以包含多条字线WL、多条位线BL和布置在所述多条字线WL和所述多条位线BL的交叉点处的多个存储器单元MC。字线WL的选择由行解码器12执行，并且位线BL的选择由列解码器13执行。读出放大器18耦接到对应位线BL并且连接到局部输入/输出(I/O)线对LIOT/B。局部IO线对LIOT/B通过用作开关的传输门TG 19连接到主IO线对MIOT/B。
转到对包含在半导体装置10中的多个外部端子的解释，所述多个外部端子包含地址端子21、命令端子22、数据选通(DQS)端子23、数据(DQ)端子24和电源端子25和26。数据端子24可以耦接到输出缓冲器，以用于存储器的读取操作。可替代地，数据端子24可以耦接到输入缓冲器，以用于存储器的读取/写入存取。
地址端子21供应有地址信号ADD和库地址信号BADD。供应到地址端子21的地址信号ADD和库地址信号BADD通过地址输入电路31传输到地址解码器32。地址解码器32接收地址信号ADD，并且将经过解码的行地址信号XADD供应到行解码器12并将经过解码的列地址信号YADD供应到列解码器13。地址解码器32还接收组地址信号BADD，并且向行解码器12和列解码器13供应组地址信号BADD。
命令端子22供应有命令信号COM。命令信号COM可以包含一或多个单独的信号。传输到命令端子22的命令信号COM通过命令输入电路33输入到命令解码器34。命令解码器34对命令信号COM进行解码，以生成各种内部命令信号。例如，内部命令可以包含用于选择字线的行命令信号和用于选择位线的列命令信号，如读取命令或写入命令。
尽管图1中展示了地址端子21和命令端子22是单独的端子，但是应当注意，在一些实施例中，地址输入电路31和命令输入电路33可以通过一或多个地址和命令端子来接收地址信号ADD和命令信号COM。也就是说，地址信号ADD和命令信号COM可以通过相同端子提供到半导体装置10。例如，地址和命令端子可以在下降时钟沿处(例如，与时钟下降沿同步)提供地址信号，并且在上升时钟沿处(例如，与时钟上升沿同步)提供命令信号。考虑到这一点，应当理解，本公开中与单独的地址端子21和命令端子22一起提供的描述出于讨论的目的而被包含，并且本文描述的技术不应限于使用单独的地址端子21和命令端子22。
因此，当行地址命令与激活命令一起发出时，所述行可以是激活的，并且然后可以向行地址和列地址指定的存储器单元阵列11中的存储器单元MC发出或从其中发出写入或读取命令。读取数据DQ是通过读取/写入放大器15和输入/输出(IO)电路17从数据端子24外部输出的。类似地，当发出写入命令并且行地址和列地址及时供应有写入命令，并且然后将写入数据DQ供应到数据端子24时，写入数据DQ通过输入/输出电路17和读取/写入放大器15供应到存储器单元阵列11，并写入行地址和列地址指定的存储器单元MC中。
根据一个实施例，输入/输出电路17可以包含输入缓冲器。输入/输出电路17接收外部时钟信号作为定时信号，以确定写入数据DQ的输入定时和读取数据DQ的输出定时。
电源端子25供应有电源电位VDD和VSS。将这些电源电位VDD和VSS供应到电压发生器39。电压发生器39可以基于电源电位VDD和VSS产生各种内部电位VPP、VOD、VARY、VPERI等。内部电位VPP可以主要用在行解码器12中，内部电位VOD和VARY可以主要用在包含在存储器单元阵列11中的读出放大器18中，并且内部电位VPERI可以用在许多其它电路块中。
电源电位VDDQ和VSSQ供应给输入/输出电路17。电源电位VDDQ和VSSQ分别可以是与供应到电源端子25的电源电位VDD和VSS相同的电位。然而，专用电源电位VDDQ和VSSQ可以用于输入/输出电路17，使得输入/输出电路17生成的电源噪声不会传播到其它电路块。
输入/输出电路17还可以耦接到内部数据选通(DQS)发生器电路14。数据选通端子23分别供应有外部数据选通信号DQS和DQSB。这些外部数据选通信号DQS和DQSB是彼此互补的，并且供应到内部数据选通(DQS)发生器电路14。内部数据选通(DQS)发生器电路14可以生成多个内部数据选通信号(例如，Int DQS 0-3)。
返回参考存储器单元阵列11，在某些实施例中，一或多个相位驱动器电路36可以通过一或多个字线驱动器(未示出)将刷新电压(例如，VCCP，大约为3.3V、3.0-3.8V)提供到存储器单元阵列11的字线WL。字线驱动器可以接收来自相位驱动器电路36的刷新电压VCCP，并且使用刷新电压VCCP刷新相应存储器单元。
举例来说，图2展示了耦接到许多字线驱动器42并将刷新电压VCCP提供到许多对应字线WL的示例相位驱动器电路36的示意图40。如图2所示，相位驱动器电路36可以包含两个相位驱动器41和43。相位驱动器41可以包含开关44、46和48，而相位驱动器43可以包含开关45、47和49。开关44、45、46、47、48和49可以对应于基于相应栅极信号打开和闭合的任何合适的电子开关。如此，开关44、45、46、47、48和49可以包含但不限于金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)等。尽管开关44和45表示为P型开关，并且开关46、47、48和49表示为N型开关，但是应当注意，本文描述的实施例可以用任何合适的开关类型布置执行，并且因此不限于本文描述的布置。
通过操作，相位驱动器电路36的相位驱动器41可以接收相位信号(RF0)来启动在连接到与相应相位驱动器电路36相关联的字线驱动器42的存储器单元上的刷新操作。在一些实施例中，可以在刷新操作期间和/或行激活期间使用相位信号(RF0)。也就是说，相位信号(RF0)可以用于启动在刷新命令和行激活命令两者期间发生的相位点火。相位信号RF0可以是低电压值，所述低电压值可以使开关44闭合并且使开关48打开。因此，刷新电压VCCP可以电耦接到相位驱动器输出线50上，所述相位驱动器输出线可以电耦接到每个字线驱动器42。
每个字线驱动器42可以在字线驱动器42的开关52和54的栅极处接收相应字线使能信号(WLF0-WLFN)。当字线使能信号(WLF)对应于低电压(例如，小于相应开关52/54的阈值电压)时，开关52可能闭合，由此将相位驱动器输出线50电耦接到相应字线WL。如图2所示，相位驱动器输出线50可以将刷新电压VCCP提供到许多字线驱动器42。以这种方式，一个相位驱动器电路36可以用于向许多字线驱动器42(例如，刷新泵)提供电力。通过对多个字线驱动器42(例如，刷新泵)使用相同的相位驱动器电路36，与每个字线驱动器42的充电和放电过程相比，半导体装置10可以节省电力。
另外，相位驱动器电路36的相位驱动器43可以接收第二相位信号(RF0F)，所述第二相位信号可以是相位信号(RF0)的相反极性，以从接地或负字线电压(Vnwl)中释放相应字线驱动器42，并使相应字线驱动器42能够通过相位驱动器41拉到VCCP。在一些实施例中，第二相位信号(RF0F)可以用于启动字线驱动器42到接地或负字线电压(Vnwl)的连接。也就是说，第二相位信号RF0F可以是低电压值，所述低电压值可以使开关45闭合并且使开关49打开。因此，刷新电压VCCP可以电耦接到字线开关55，所述字线开关可以电耦接到相应字线驱动器42到接地的输出。
应当注意，可以由可以作为半导体装置10的一部分的控制器或控制系统提供各种控制信号(例如，相位信号RF0、字线使能信号WLF、第二相位信号RF0F)。实际上，控制器或控制系统可以通过传输各种控制信号来协调相位驱动器电路36、字线驱动器42等的各种开关组件的切换来协调存储器单元阵列11的存储器单元的刷新操作。
考虑上述情况，由于字线驱动器42随时间推移而执行刷新操作，刷新电压VCCP可以导致如字线驱动器42的开关54和55等n-MOS晶体管的沟道热载流子(CHC)退化。也就是说，超出某个阈值的刷新电压电平可能会造成字线驱动器42中开关的退化，并且减少相应存储器装置的寿命。为了缓解字线驱动器42中的组件的CHC退化，可以采用电压选择器电路以使用某个电压电平以用于刷新操作。也就是说，当在刷新操作期间将相同数据重新写入存储器单元中时，字线驱动器42可以使用比较高电压VCCP更低的用于在写入操作期间将输入写入相应存储器单元中的电压电平。如此，在一些实施例中，在刷新操作期间，电压选择器电路可以减少提供到相位驱动器电路36的电压量。换言之，通过使用高VCCP电平，同时将相位驱动器36保持接通并且循环通过不同字线驱动器42，字线驱动器42中的组件的CHC退化可能会出现。通过采用本文描述的实施例，如使用较低的电压电平，半导体装置10可以在整个刷新周期内保持相位驱动器电路36接通并且在不会使字线驱动器42的组件暴露于更高电压VCCP的情况下循环通过若干字线驱动器42。
例如，图3展示了可以为相位驱动器电路36提供以下两个电压供应的电压选择器电路62的示意图60：非刷新电压供应VCCP(例如，3.3V)或低刷新电压供应(VCCPLow)(例如，大约2.8V、2.5V-2.9V)。通过操作，电压选择器信号可以(例如，通过半导体装置10的控制器或控制系统)分别在开关64和66处接收刷新信号和可以是刷新信号的反相的刷新F信号。开关64可以将非刷新电压VCCP电耦接到相位驱动器电路36，而开关66可以将低刷新电压VCCPLow电耦接到相位驱动器电路36，如所示。在一些实施例中，当字线驱动器42正在执行刷新操作时，电压选择器电路62可以接收刷新信号的高电压值(例如，大于相应开关的阈值电压)，以及刷新F信号的低电压值。因此，开关64可以打开，并且开关66可以闭合，由此将低刷新电压VCCPLow电耦接到相位驱动器电路36。如上文关于图2所述，相位驱动器电路36可以进而将低刷新电压VCCPLow提供到字线驱动器42。以这种方式，在提供比非刷新电压VCCP较低的电压电平时，可以使用一个相位驱动器电路36来为许多字线驱动器42(例如，刷新泵)供电。
因此，由于低刷新电压VCCPLow提供的电压电平减小，可以更好地保护开关52和54免受CHC退化。此外，使用低刷新电压VCCPLow可以使半导体装置10在刷新操作期间使用单级充电泵，由此将提供到字线驱动器42的总电流(IDD)的使用率提高到90％。
考虑到这一点，图4是根据本文呈现的实施例的展示了与以非刷新电压VCCP或低刷新电压VCCPLow提供相位驱动器输出电压的电压选择器电路62有关的示例操作的时序图70。如图4所示，在时间t0处，刷新信号可以切换到高，刷新F信号可以切换到低，并且相位信号RF0可以切换到低。如此，相位驱动器输出电压可以从低切换到高。然而，应当注意，因为刷新信号高并且刷新F信号低，电压选择器电路62将低刷新电压VCCPLow提供到相位驱动器电路36。
在时间t0之后，相位驱动器输出电压对应于低刷新电压VCCPLow，并且连接的字线驱动器42中的每个字线驱动器通过相位驱动器输出线50接收低刷新电压VCCPLow。在此时间点，相位驱动器电压可以等于低刷新电压VCCPLow，直到相位信号RF0在时间t9时切换回高电压。如此，在此时间段期间，连接到相位驱动器电路36的字线驱动器42可以用于刷新相应存储器单元。
例如，在时间t1与t2之间，第一字线驱动器(WF0)可以接收字线使能信号(WLF0)，这可能涉及从高电压值到低电压值的切换。在此时间段期间(例如，时间t1与t2之间)，字线0可以接收低刷新电压VCCPLow以刷新耦接到的相应存储器单元。以相同的方式，在时间t3与t4之间，第二字线驱动器(WF1)可以接收字线使能信号(WLF1)，由此为字线1提供低刷新电压VCCPLow，以刷新耦接到的相应存储器单元。与为每个字线驱动器42打开并关闭一个相位驱动器电路36相比，对字线驱动器WF2和WF3重复此过程，并且因此可以使相位驱动器电路36将刷新电力提供到四个字线驱动器42。应当注意，出于解释的目的，为图4中描述的示例操作四个字线驱动器42，并且根据本文描述的实施例，可以将任何合适数量的字线驱动器42耦接到相位驱动器电路36。
除了在将相位驱动器刷新信号RF0提供到相位驱动器电路36时循环通过字线使能信号(例如，WLF0，WLF1)之外，在一些实施例中，还可以在字线使能信号(WLFN)被提供到字线驱动器42之间将刷新信号和刷新F信号脉冲到反相电压。因此，相位驱动电压输出可以降低以消除字线驱动器42的开关52和54的可靠性风险。也就是说，相位驱动器电压输出在2.8V与3.3V之间摆动，而不是在相位驱动器电路36打开和关闭之间的0与3.3V之间。与3.3V相比，2.8v的减少的电压电平有助于保护字线驱动器42的电路组件免受在切换时退化。也就是说，将电压从3.3V减少到2.8V通过在刷新泵节省电力之间限制电压摆动从3.3V到0.5V来减少退化风险。
考虑到这一点，图5是通过将刷新信号和刷新F信号提供到电压选择器电路62的循环如何帮助减少相位驱动器电压输出的电压摆动的时序图80。参考图5，在时间t0时，可以将第一字线使能信号WLF0提供到相应字线驱动器42。在时间t1时，可以将相位信号RF0提供到相位驱动器电路36。另外，刷新信号可以从高电压转变为低电压，并且刷新F信号可以转变为高电压。
由于刷新信号是低电压并且刷新F信号是高电压，因此相位驱动器电路36接收刷新电压VCCP(例如，3.3V)，所述刷新电压通过相位驱动器输出线50提供到字线驱动器42。如此，在时间t1与t2之间，当将字线使能信号WLF0提供到字线驱动器42时，相位驱动器电压输出可以对应于电压VCCP。在时间t2时，刷新信号可以转变为高电压，并且刷新F信号可以转变为低电压。在时间t3时，字线使能信号(WLF0)返回到高电压，由此使相应字线驱动器42与相位驱动器输出线50断开连接。
在时间t4时，可以将第二字线使能信号(WLF1)提供到第二字线驱动器42。在时间t3与t4之间，电压选择器电路62可以将低刷新电压VCCPLow输出到相位驱动器电路36。如此，提供到字线驱动器42的电压对应于低刷新电压VCCPLow。当刷新信号和刷新F信号分别返回到低电压和高电压时，在时间t5时，第二字线驱动器42可以通过相位驱动器电路36来接收刷新电压VCCP。因此，字线驱动器42可以通过相位驱动器输出线50接收电压，所述电压在刷新电压VCCP与低刷新电压VCCPLow之间摆动，而不是在零与某个其它电压之间摆动。如上所述，可以针对耦接到相位驱动器电路36的其它字线驱动器42执行类似操作，以控制提供到字线驱动器42的电压摆动。
如参考图5描述的，通过限制暴露于字线驱动器42的组件、电压选择器电路62、相位驱动器电路36和字线驱动器42的操作的电压摆动，当前公开的实施例可以通过避免对每个字线驱动器42打开并关闭相位驱动器电路36来节省电力，同时减少字线驱动器42的电路组件的磨损和退化。
应当注意，如上文关于图5所述，使用提供到不同电路组件的特定控制线号来将刷新电压VCCP下拉到低刷新电压VCCPLow。但是，还应当注意，可以采用其它控制技术(例如，控制信号的定时)来控制提供到字线驱动器42的电压摆动。实际上，当前公开的技术不应受到图5中描述的实施例限制。相反，提供到相位驱动器输出线50的电压摆动可以采用的任何合适的方式对许多字线驱动器42使用一个相位驱动器电路36。
虽然本公开可以易于有各种修改和替代形式，但在附图中已经通过举例示出了具体实施例并且已经在本文中对其进行详细描述。然而，应当理解，本公开并不旨在受限于所公开的特定形式。相反，本公开旨在覆盖落入本公开的如以下所附权利要求限定的精神和范围内的所有修改、等同物和替代方案。
本文提出和要求保护的技术被引用并应用于具有实用性质的物质对象和具体实例，所述物质对象和具体实例明显地改进了本技术领域并且因此不是抽象的、无形的或纯理论的。进一步地，如果附在本说明书末尾的任何权利要求含有一或多个被指定为“用于[执行]……[功能]的装置”或“用于[执行]……[功能]的步骤”的要素，则此类要素旨在应根据35U.S.C.112(f)进行解释。然而，对于包含以任何其它方式指定的要素的任何权利要求，此类要素旨在不应根据35U.S.C.112(f)进行解释。

Claims (20)

1.一种存储器装置，其包括：
相位驱动器电路，所述相位驱动器电路被配置成输出用于刷新多个存储器单元的第一电压；以及
多个字线驱动器电路，所述多个字线驱动器电路被配置成通过所述相位驱动器电路来接收所述第一电压，其中所述多个字线驱动器电路中的每个字线驱动器电路被配置成将所述第一电压提供到与所述多个存储器单元的相应部分相关联的相应字线，并且其中每个字线驱动器电路被配置成基于提供到所述相应字线驱动器电路的第一开关的相应字线使能信号来刷新所述多个存储器单元的所述相应部分。
2.根据权利要求1所述的存储器装置，其包括电压选择器电路，所述电压选择器电路被配置成基于刷新输入信号将第二电压或第三电压输出到所述相位驱动器电路，其中所述第三电压小于所述第二电压，并且其中输出到所述多个字线驱动器电路的所述第一电压对应于所述第二电压或所述第三电压。
3.根据权利要求2所述的存储器装置，其中所述第二电压包括大约3.3V，并且所述第三电压包括大约2.8V。
4.根据权利要求2所述的存储器装置，其中所述刷新输入信号提供到所述电压选择器电路的第二开关，并且其中所述第二开关被配置成基于所述刷新输入信号将所述第二电压耦接到所述相位驱动器电路。
5.根据权利要求2所述的存储器装置，其中所述电压选择器电路包括第三开关，所述第三开关被配置成基于另外的刷新输入信号将所述第三电压耦接到所述相位驱动器电路。
6.根据权利要求5所述的存储器装置，其中所述另外的刷新输入信号是所述刷新输入信号的反相。
7.根据权利要求2所述的存储器装置，其中所述电压选择器电路被配置成在所述多个存储器单元的刷新操作期间将所述第三电压输出到所述相位驱动器电路。
8.根据权利要求2所述的存储器装置，其中当所述电压选择器电路将所述第三电压输出到所述相位驱动器电路时，所述多个字线驱动器电路中的每个字线驱动器电路被配置成接收所述相应字线使能信号。
9.根据权利要求2所述的存储器装置，其中所述多个字线驱动器电路中的每个字线驱动器电路被配置成在多个时间段中的相应时间段期间接收所述相应字线使能信号，其中每个相应时间段不同于所述多个时间段中的其它时间段。
10.一种半导体装置，其包括：
存储器单元阵列，所述存储器单元阵列包括多个存储器单元和多条字线；
电压选择器电路，所述电压选择器电路被配置成基于刷新输入信号输出第一电压或基于所述刷新输入信号的反相输出第二电压，其中所述第二电压小于所述第一电压；
相位驱动器电路，所述相位驱动器电路被配置成从所述电压选择器电路接收所述第一电压或所述第二电压，其中所述第一电压或所述第二电压被配置成通过所述多条字线来刷新所述多个存储器单元；以及
多个字线驱动器电路，所述多个字线驱动器电路被配置成通过所述相位驱动器电路来接收所述第一电压或所述第二电压，其中所述多个字线驱动器电路中的每个字线驱动器电路被配置成将所述第一电压或所述第二电压提供到所述多条字线中与所述多个存储器单元的相应部分相关联的相应字线。
11.根据权利要求10所述的半导体装置，其中所述多个字线驱动器电路中的每个字线驱动器电路被配置成接收相应字线使能信号，其中所述相应字线使能信号被配置成使相应开关闭合并将所述第一电压或所述第二电压提供到所述相应字线。
12.根据权利要求10所述的半导体装置，其中所述多个字线驱动器电路中的每个字线驱动器电路被配置成接收相应字线使能信号，并且其中所述刷新输入信号被配置成在每个相应字线使能信号被提供到相应字线驱动器电路之间的时间段期间在高压与低压之间转变或在所述低压与所述高压之间转变。
13.根据权利要求12所述的半导体装置，其中所述多个字线驱动器电路中的每个字线驱动器电路被配置成在每个相应字线使能输入信号被提供到相应字线驱动器电路之间的时间段期间暴露于所述第一电压与所述第二电压之间的电压摆动。
14.根据权利要求10所述的半导体装置，其中所述第一电压在3.0到3.5V的第一范围内，并且所述第二电压在2.5V到2.9V的第二范围内。
15.根据权利要求14所述的半导体装置，其中所述电压选择器电路包括：
第一开关，所述第一开关被配置成基于所述刷新信号将所述第一电压耦接到所述相位驱动器电路；以及
第二开关，所述第二开关被配置成基于所述刷新信号的反相将所述第二电压耦接到所述相位驱动器电路。
16.根据权利要求10所述的半导体装置，其中所述电压选择器电路被配置成在所述多个字线驱动器电路正在针对所述多个存储器单元执行刷新操作时输出所述第二电压。
17.一种方法，其包括：
通过电路系统来接收第一刷新信号，所述第一刷新信号被配置成使第一开关闭合，其中所述第一开关被配置成将第一电压源耦接到相位驱动器电路；
通过所述电路系统来接收第二刷新信号，所述第二刷新信号被配置成使第二开关闭合，其中所述第二开关被配置成将第二电压源耦接到所述相位驱动器电路，其中所述第一电压源被配置成提供大于所述第二电压源提供的第二电压的第一电压；以及
通过所述电路系统来接收相位信号，所述相位信号被配置成使所述相位驱动器电路选择性地将所述第一电压或所述第二电压输出到被配置成刷新多个存储器单元的多个字线驱动器。
18.根据权利要求17所述的方法，其包括：通过所述电路系统在所述多个字线驱动器处接收多个字线使能信号，其中所述多个字线使能信号中的每个字线使能信号被配置成使所述多个字线驱动器中的相应字线驱动器将所述第一电压或所述第二电压提供到所述多个存储器单元的相应部分。
19.根据权利要求18所述的方法，其中在不同的时间段期间将所述多个字线使能信号中的每个字线使能信号提供到所述多个字线驱动器中的所述相应字线驱动器。
20.根据权利要求19所述的方法，其中所述第二刷新信号是所述第一刷新信号的反相。
CN201980074576.3A 2019-01-14 2019-09-30 用于提高刷新存储器库的功率效率的系统和方法 Active CN113016034B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/247,277 2019-01-14
US16/247,277 US10885967B2 (en) 2019-01-14 2019-01-14 Systems and methods for improving power efficiency in refreshing memory banks
PCT/US2019/053847 WO2020149894A1 (en) 2019-01-14 2019-09-30 Systems and methods for improving power efficiency in refreshing memory banks

Publications (2)

Publication Number Publication Date
CN113016034A true CN113016034A (zh) 2021-06-22
CN113016034B CN113016034B (zh) 2024-06-18

Family

ID=71516131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980074576.3A Active CN113016034B (zh) 2019-01-14 2019-09-30 用于提高刷新存储器库的功率效率的系统和方法

Country Status (5)

Country Link
US (2) US10885967B2 (zh)
EP (1) EP3912163A4 (zh)
KR (1) KR20210091344A (zh)
CN (1) CN113016034B (zh)
WO (1) WO2020149894A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210150914A (ko) * 2020-06-04 2021-12-13 에스케이하이닉스 주식회사 리프레쉬동작에서 공급되는 액티브전압의 레벨을 조절하는 장치
CN114649050A (zh) * 2022-02-24 2022-06-21 长鑫存储技术有限公司 存储器检测方法、检测装置、计算机存储介质及电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5020028A (en) * 1989-08-07 1991-05-28 Standard Microsystems Corporation Four transistor static RAM cell
US20020060943A1 (en) * 2000-11-23 2002-05-23 Seoung-Kue Jo Semiconductor device having early operation high voltage generator and high voltage supplying method therefore
CN1471170A (zh) * 2002-07-25 2004-01-28 ��ʿͨ��ʽ���� 半导体存储器
US20070030749A1 (en) * 2005-08-03 2007-02-08 Mosaid Technologies Incorporated Voltage down converter for high speed memory
CN101866684A (zh) * 2009-04-14 2010-10-20 海力士半导体有限公司 半导体存储器装置及其刷新控制方法
CN102354521A (zh) * 2011-07-05 2012-02-15 上海宏力半导体制造有限公司 字线调整器电路以及单电源存储器
US20120120752A1 (en) * 2010-11-16 2012-05-17 Yuniarto Widjaja Dual-Port Semiconductor Memory and First-In First-Out (FIFO) Memory Having Electrically Floating Body Transistor
US20130051171A1 (en) * 2011-08-24 2013-02-28 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
CN103377695A (zh) * 2012-04-24 2013-10-30 三星电子株式会社 存储系统、存储器件、存储控制器及操作其的方法
JP5343544B2 (ja) * 2008-12-08 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ、半導体装置およびシステム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702124B1 (ko) * 2005-04-01 2007-03-30 주식회사 하이닉스반도체 내부전압 공급회로
KR100655430B1 (ko) * 2005-11-17 2006-12-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 워드 라인 인에이블 방법
JP2008135099A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体記憶装置
US9116823B2 (en) 2006-12-06 2015-08-25 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for adaptive error-correction coding
US7961534B2 (en) 2007-09-10 2011-06-14 Hynix Semiconductor Inc. Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof
CN101377951A (zh) * 2008-09-23 2009-03-04 钰创科技股份有限公司 降低存储器在自我刷新模式中的电流的方法
KR101662276B1 (ko) * 2010-03-09 2016-10-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 및 읽기 방법들
KR101601643B1 (ko) 2013-11-08 2016-03-09 주식회사 피델릭스 효율적으로 리프레쉬 동작을 수행하는 플래시 메모리 장치
KR102189780B1 (ko) 2014-08-11 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102194768B1 (ko) 2014-09-24 2020-12-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 시스템
US9299414B1 (en) 2014-10-02 2016-03-29 Winbond Electronics Corp. Devices for self-refreshing memories, and methods thereof
GB2560413A (en) * 2015-06-16 2018-09-12 Nordic Semiconductor Asa Voltage monitor
US20170148503A1 (en) * 2015-11-23 2017-05-25 Nanya Technology Corporation Dynamic random access memory circuit and voltage controlling method thereof
KR20190075341A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5020028A (en) * 1989-08-07 1991-05-28 Standard Microsystems Corporation Four transistor static RAM cell
US20020060943A1 (en) * 2000-11-23 2002-05-23 Seoung-Kue Jo Semiconductor device having early operation high voltage generator and high voltage supplying method therefore
CN1471170A (zh) * 2002-07-25 2004-01-28 ��ʿͨ��ʽ���� 半导体存储器
US20070030749A1 (en) * 2005-08-03 2007-02-08 Mosaid Technologies Incorporated Voltage down converter for high speed memory
JP5343544B2 (ja) * 2008-12-08 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ、半導体装置およびシステム
CN101866684A (zh) * 2009-04-14 2010-10-20 海力士半导体有限公司 半导体存储器装置及其刷新控制方法
US20120120752A1 (en) * 2010-11-16 2012-05-17 Yuniarto Widjaja Dual-Port Semiconductor Memory and First-In First-Out (FIFO) Memory Having Electrically Floating Body Transistor
US20180047731A1 (en) * 2010-11-16 2018-02-15 Zeno Semiconductor, Inc. Dual-Port Semiconductor Memory and First In First Out (FIFO) Memory Having Electrically Floating Body Transistor
CN102354521A (zh) * 2011-07-05 2012-02-15 上海宏力半导体制造有限公司 字线调整器电路以及单电源存储器
US20130051171A1 (en) * 2011-08-24 2013-02-28 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
CN103377695A (zh) * 2012-04-24 2013-10-30 三星电子株式会社 存储系统、存储器件、存储控制器及操作其的方法

Also Published As

Publication number Publication date
WO2020149894A1 (en) 2020-07-23
US20200227113A1 (en) 2020-07-16
US10885967B2 (en) 2021-01-05
US20210118490A1 (en) 2021-04-22
EP3912163A4 (en) 2022-04-27
EP3912163A1 (en) 2021-11-24
CN113016034B (zh) 2024-06-18
US11488651B2 (en) 2022-11-01
KR20210091344A (ko) 2021-07-21

Similar Documents

Publication Publication Date Title
US10930335B2 (en) Apparatuses and methods for selective row refreshes
US8233347B2 (en) Semiconductor memory, semiconductor device, and system
US8873307B2 (en) Semiconductor device
US20010024384A1 (en) Semiconductor memory device capable of reliably performing burn-in test at wafer level
US6442095B1 (en) Semiconductor memory device with normal mode and power down mode
US6236605B1 (en) Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
KR20020039950A (ko) 조기동작 고전압 발생기를 가지는 반도체 장치 및 그에따른 고전압 공급방법
US11488651B2 (en) Systems and methods for improving power efficiency in refreshing memory banks
US6831866B1 (en) Method and apparatus for read bitline clamping for gain cell DRAM devices
US7215593B2 (en) Semiconductor storage device
US10878876B2 (en) Apparatuses and methods for providing power for memory refresh operations
US9076503B2 (en) Semiconductor device
KR100924331B1 (ko) 반도체 메모리 소자의 센스앰프 전원 공급 회로
US7102425B2 (en) High voltage generation circuit
US8363489B2 (en) Semiconductor device having bit line equalization using low voltage and a method thereof
US11551746B2 (en) Apparatuses including memory regions having different access speeds and methods for using the same
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
US20240331763A1 (en) Apparatuses and methods for reducing standby current in memory array access circuits
KR100443791B1 (ko) 리플래쉬 기능을 갖는 반도체 메모리 소자
US10403330B1 (en) Power noise reduction technique for high density memory with gating
US10998022B2 (en) Apparatuses and methods for reducing access device sub-threshold leakage in semiconductor devices
US9940996B1 (en) Memory circuit having increased write margin and method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant