CN112511167A

CN112511167A - 低噪声模数转换器

Info

Publication number: CN112511167A
Application number: CN202010951169.0A
Authority: CN
Inventors: S·拉加塞卡; J·斯蒂恩斯加德-玛德森; 李宏星; C·P·赫里尔
Original assignee: Analog Devices International ULC
Current assignee: Analog Devices International ULC
Priority date: 2019-09-13
Filing date: 2020-09-11
Publication date: 2021-03-16
Anticipated expiration: 2040-09-11
Also published as: CN112511167B; US10715160B1; TWI779351B; TW202127802A; EP3793092A1

Abstract

本公开涉及低噪声模数转换器。ADC电路中的噪声源可以包括采样电容器的kT/C噪声、数字电路耦合到采样电容器的噪声以及放大器噪声。此外，采样开关失配引起的电荷注入可引起偏移。使用所描述的技术可以大大消除或减少这些各种噪声源。结果，可以大大减小采样电容器的尺寸，同时仍然可以为整个转换器显着改善噪声性能和功率效率。

Description

低噪声模数转换器

技术领域

该文件总体上但非限制性地涉及集成电路，并且更具体地涉及模数转换器电路和系统。

背景技术

在许多电子应用中，模拟输入信号被转换成数字输出信号(例如，用于进一步的数字信号处理)。例如，在精密测量系统中，电子设备具有一个或多个传感器进行测量，并且这些传感器可以生成模拟信号。然后可以将模拟信号作为输入提供给模数转换器(ADC)电路，以生成数字输出信号以进行进一步处理。在另一实例中，在移动设备接收机中，天线可以基于在空中携带信息/信号的电磁波来产生模拟信号。然后，可以将天线生成的模拟信号作为输入提供给ADC，以生成数字输出信号以进行进一步处理。

发明内容

存在各种模数转换器(ADC)拓扑，包括delta-sigma流水线转换器、闪存和逐次逼近寄存器(SAR)转换器。ADC电路中的噪声源可包括电容器DAC电路的kT/C采样噪声，数字电路耦合到采样电容器的噪声以及放大器的热噪声。在传统的ADC架构中，kT/C采样噪声与采样电容的大小成反比。较大的采样电容器可以产生较小的噪声。但是，较大的采样电容器可能难以驱动，并且会在物理上占据较大的芯片面积。

通过使用本公开的各种技术，可以极大地降低这些噪声源的影响，从而允许较低的噪声转换和较小的采样电容器，这可以减小管芯面积并降低ADC的功耗。

紧随其后的是本主题某些方面的非限制性概述。

方面1可包括或使用一种操作模数转换器(ADC)电路以转换模拟输入信号的方法,该ADC电路包括耦合到ADC输入和转换器电路的第一电容器电路,该方法包括:当所述第一电容器电路在随后的采样时刻或附近接收所述输入信号的值的估计时，打开第一开关以使所述第一电容器电路与偏置电压去耦；在打开所述第一开关之后，在所述第一电容器电路接收模拟输入信号的同时，在所述采样时刻打开所述转换器电路中的第二开关,其中所述第二开关的打开采样放大的差分信号的表示在模拟输入信号的值的估计和模拟输入信号的值之间产生；使用所述放大的差分信号的表示产生数字输出；和基于所述数字输出调整所述第一电容器电路。

方面2可以包括或使用、或可以任选地与方面1组合使用或包括：通过以负反馈配置布置的放大器来放大所述差信号。

方面3可以包括或使用、或可以任选地与方面1至2中一些或组合进行组合使用或包括：在所述采样时刻之前对所述模拟输入信号进行采样，以提供所述模拟输入信号的值的估计。

方面4可以包括或使用、或可以任选地与方面1至3中一些或组合进行组合使用或包括：在所述采样时刻或接近预测所述模拟输入信号的值，以提供所述模拟输入信号的值的估计。

方面5可以包括或使用、或可以任选地与方面1至4中一些或组合进行组合使用或包括：其中所述预测使用所述模拟输入信号的导数。

方面6可以包括或使用、或可以任选地与方面1至5中一些或组合进行组合使用或包括：动态降低所述转换器电路的噪声.

方面7可以包括或使用、或可以任选地与方面1至6中一些或组合进行组合使用或包括：其中所述第一电容器电路包括电容器阵列，该电容器阵列形成电容式数模转换器(DAC)电路的一部分，并且其中接收所述模拟输入信号的值的估计包括:将所述第一电容器电路中的至少一个电容器充电到响应于所述模拟输入信号的电压。

方面8可以包括或使用、或可以任选地与方面1至7中一些或组合进行组合使用或包括：其中所述第一电容器电路包括电容器阵列，该电容器阵列形成电容式数模转换器(DAC)电路的一部分，并且其中接收所述模拟输入信号的值的估计包括:将数字代码应用于表示所述模拟输入信号的值的估计的DAC电路。

方面9可以包括或使用、或可以任选地与方面1至8中一些或组合进行组合使用或包括：将数字代码应用于所述电容式数模转换器(DAC)电路.

方面10可以包括或使用、或可以任选地与方面1至9中一些或组合进行组合使用或包括：确定表示所述模拟输入信号的估计值和所述放大的差分信号的采样表示的组合的数字值。

方面11可以包括或使用、或可以任选地与方面1至10中一些或组合进行组合使用或包括：其中所述第一电容器电路包括电容器阵列，该电容器阵列形成电容式数模转换器(DAC)电路的一部分,和使用逐次逼近来确定至少两个数字代码的序列并将其应用于所述电容式数模转换器(DAC)电路。

方面12可包括或使用一种模数转换器(ADC)电路，被配置为转换模拟输入信号的值，ADC电路包括:第一电容器电路，耦合到ADC输入和转换器电路两者，并被配置为在随后的采样时刻存储所述模拟输入信号的值的估计；第二电容器电路，被配置为对在采样时刻在模拟输入信号的值估计与模拟输入信号的值之间生成的差分信号的放大表示进行采样；所述转换器电路包括所述第二电容器电路和被配置为处理所述差分信号的放大器,所述转换器电路被配置为使用所述第二电容器电路存储的样本来产生数字输出；和数模转换器(DAC)逻辑电路，被配置为基于所述数字输出来调节所述第一电容器电路。

方面13可以包括或使用、或可以任选地与方面1至12中一些或组合进行组合使用或包括：其中所述转换器电路被配置为在调节所述第一电容器电路之后产生另一数字输出.

方面14可以包括或使用、或可以任选地与方面1至13中一些或组合进行组合使用或包括：其中所述ADC电路被配置为产生表示所述模拟输入信号的值的数字值，并且其中该数字值至少部分地对应于或由调节第一电容器电路之后产生的一个或多个转换器电路输出确定。

方面15可以包括或使用、或可以任选地与方面1至14中一些或组合进行组合使用或包括：其中所述放大器以负反馈配置来布置.

方面16可以包括或使用、或可以任选地与方面1至15中一些或组合进行组合使用或包括：其中所述转换器电路还包括:动态滤波器电路，被配置为减少所述转换器电路的噪声。

方面17可以包括或使用、或可以任选地与方面1至16中一些或组合进行组合使用或包括：其中所述第一电容器电路包括电容器阵列，该电容器阵列形成电容式数模转换器(DAC)电路的一部分，并且其中所述第一电容器阵列中的至少一个电容器被配置为被充电到响应于所述模拟输入信号的电压。

方面18可以包括或使用、或可以任选地与方面1至17中一些或组合进行组合使用或包括：其中所述DAC电路被配置为接收执行所述模拟输入信号的转换的ADC子电路的输出的表示。

方面19可包括或使用一种模数转换器(ADC)电路，被配置为转换模拟输入信号，ADC电路包括：构件，用于在随后的采样时刻存储所述模拟输入信号值的估计值,所述用于存储的构件耦合到ADC输入和用于转换的构件两者；构件，用于在采样时刻在模拟输入信号的值估计与模拟输入信号的值之间生成的采样差分信号的表示；所述用于转换的构件包括用于采样的构件和配置为处理差分信号的放大器,被配置为使用由所述用于采样的构件存储的样本来生成输出；和数模转换器(DAC)逻辑电路，被配置为基于所述用于转换的构件的输出来调整所述用于存储的构件。

方面20可以包括或使用、或可以任选地与方面1至19中一些或组合进行组合使用或包括：构件，用于在采样时刻或接近采样时刻预测所述模拟输入信号的值，以提供所述模拟输入信号的值的估计。

方面21可以包括或使用、或可以任选地与方面1至20中一些或组合进行组合使用或包括：其中DAC电路的分辨率比数字值的分辨率小两位或更多位。

该概述旨在提供本专利申请的主题的概述。并不旨在提供本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的更多信息。

附图说明

在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。

图1是可以实现本公开的各种技术的ADC电路的示例的简化示意图。

图2是图1的一部分的示意图，其描绘了可以形成ADC电路100的一部分的电容式数模转换器(CDAC)电路。

图3是可以实现本公开的各种技术的ADC电路的另一示例的简化示意图。

图4是可以实现本公开的各种技术的ADC电路的另一示例的简化示意图。

图5是可以实现本公开的各种技术的ADC电路的另一示例的简化示意图。

图6是包括预测电路的示例的图5的ADC电路500的简化示意图。

图7是包括预测电路的另一示例的图5的ADC电路500的简化示意图。

具体实施方式

存在各种模数转换器(ADC)拓扑，包括delta-sigma、流水线转换器、闪存和逐次逼近寄存器(SAR)转换器。ADC电路中的噪声源可能包括采样电容器的kT/C噪声、数字电路耦合到采样电容器的噪声以及放大器噪声。同样，采样开关失配引起的电荷注入也会引起偏移。kT/C采样噪声与采样电容的大小成反比；较大的采样电容器可以产生较小的噪声。但是，较大的采样电容器可能难以驱动，并且会在物理上占据较大的芯片面积。

通过使用本公开的各种技术，这些各种噪声源可以被很大程度上消除或减少。结果，可以大大减小采样电容器的尺寸，同时仍然可以为整个转换器显着改善噪声性能和功率效率。在下面的描述中，包括kT/C噪声，数字噪声和偏移的各种噪声源被集中在一起并且被描述为噪声电压“n”。

图1是可以实现本公开的各种技术的ADC电路的示例的简化示意图。ADC电路100可以包括多个开关S1-S5、ADC输入102、DAC电路104、DAC逻辑电路106、控制电路110、包括例如具有增益G理想地大于1例如大于10的放大器电路112的转换器电路108、以及耦合到转换器电路108的输出的量化器电路114，例如比较器电路。如图1所示，量化器电路114可以通过锁存电路132耦合到转换器电路108的输出，该锁存电路132可以由选通信号(“STRB”)控制。如图4所示，在一些示例配置中，转换器电路可以包括一个以上的输出。此外，控制电路110例如可以控制开关S1-S5的操作。

ADC输入102可以接收模拟输入信号V_IN和模拟输入信号V_{IN_ESTIMATE}的估计值。模拟输入信号V_{IN_ESTIMATE}是估计在采样时刻出现的V_IN值。ADC电路100可以包括耦合到ADC输入端102和包括放大电路112的转换器电路108两者的第一电容器电路C1。耦合到放大电路112的输出的量化电路114还可以包括第二电容器电路C2。可选地，并且如下面更详细地描述的，ADC电路100可以包括或耦合到ADC子电路130，该ADC子电路130耦合到模拟输入信号V_in。ADC子电路130可以执行模拟输入信号V_IN的粗略转换，并且将转换结果预加载到DAC电路104中。

在一些示例配置中，电路100可以包括耦合到ADC输入的缓冲放大器(未示出)，以在对模拟输入信号进行采样之前缓冲模拟输入信号。在一些配置中，量化器电路114可以包括比较器电路，该比较器电路可以被配置为执行自动调零操作以减小或消除输入偏移电压。

可选地，在一些示例实施方式中，一个或多个阻抗元件，例如电阻器和/或电容器，可以以负反馈配置耦合到放大器电路112。例如，使用可选的反馈电容器109，可以将放大器电路112的输出耦合到放大器电路112的反相输入，以在放大器电路112的输入处创建虚拟接地。

转换器电路108的输出可以耦合到DAC逻辑电路106。在一些示例实施方式中，DAC逻辑电路106可以实现逐次逼近二进制搜索或其他搜索算法。DAC逻辑电路106可以耦合到DAC电路104的输入，并且可以生成输出“d1”以在逐次逼近搜索过程期间施加到DAC电路104。以这种方式，ADC电路100包括反馈配置，其中DAC电路104可以响应于转换器电路108的输出。DAC电路104可以基于转换器电路108的输出来调节第一电容器电路。

在ADC电路100的以下示例操作中，DAC逻辑电路106实施逐次逼近搜索。也没有使用可选的ADC 130。下面参照表1示出并描述ADC电路100的操作：

表1

表1(上文)描述了六行(标记为“T1”至“T6”)，代表各操作阶段开始时的时间。从表格的左侧开始，第1-5列(标记为“S1”至“S5”)描述了开关S1-S5的状态。第6列和第7列(标记为“A1[V]”和“A2[V]”)描述了图1中节点A1和A2处的对应电压。第8列描述了图1中节点Vcap处的电压，右侧的第9栏描述了在开始或每个阶段发生的操作。

为了说明的目的，假定本公开中的开关是N型增强模式场效应晶体管(FET)，但是可以使用其他类型的晶体管并且将其视为在本公开的范围内。现在将参照表1描述图1的ADC电路的操作，其中逻辑高信号(“1”)对应于闭合开关，逻辑低信号(“0”)对应于断开开关。

在时间T1(行1)，控制电路110控制开关S2、S4和S5闭合并且开关S1和S3断开。作为获取阶段1的一部分，模拟输入信号的估计值(“V_{IN_ESTIMATE}”)通过开关S2被馈送到第一电容器电路C1的左侧板。C1的右侧板通过开关S4短路到偏置或接地，并且节点A1(放大电路112的输出)和节点A2(量化器电路114的输入)处的电压为0V。

在一些示例实施方式中，信号V_{IN_ESTIMATE}可以从先前的转换结果中导出。在其他示例实施方式中，信号V_{IN_ESTIMATE}可以从诸如图5中的ADC1的ADC子电路，或者从单独的ADC电路，或者如图4中所示的V_IN本身得到。

在时间T2(行2)，控制电路110控制开关S2和S4断开。打开开关S4将第一电容器电路C1与偏置电压(例如，地或其他电压)解耦，并且将模拟输入信号的估计电压V_{IN_ESTIMATE}采样到C1上。打开开关S4导致在C1上采样的噪声电压(表1中的“n”)，该噪声电压被放大或转移到放大器112的输出，例如节点A1。更具体地，节点A1处的电压取值G*n，其中G是放大器电路112的增益。节点A2处的电压为0V，因为闭合的开关S5导致量化器电路114的负输入处于虚拟地。

在时间T3(行3)，控制电路110控制开关S1闭合。作为采集阶段2的一部分，可以通过ADC输入接收模拟输入信号V_IN，并通过开关S1将其传输到节点Vcap(第一电容器电路C1的左侧板)。

采样的噪声分量“n”和模拟输入信号V_IN与模拟输入信号的估计电压V_{IN_ESTIMATE}的采样值之间的差可以被放大器电路112接收和放大，从而在节点A1处得到电压G*(V_IN-Ve+n)，其中Ve等于V_{IN_ESTIMATE}。如上所述，在一些配置中，可以以负反馈配置将至少一个阻抗元件耦合到放大器电路112。如图所示，在电容器109放置在放大器的输入和输出之间的情况下，放大器处于反相配置，因此G可以为负。节点A2处的电压为0V，因为闭合的开关S5导致量化器电路114的负输入仍然处于虚拟地。

如果开关S1保持闭合并且如果模拟输入信号V_IN移动，则在模拟输入信号V_IN和估计值V_{IN_ESTIMATE}之间产生移动差，通过放大器电路112获得移动差，并作为移动差将其转移到第二电容器电路C2。

在时间T4(行4)，控制电路110控制开关S1和S5断开(因此所有开关S1-S5均断开)，以在第一个电容器电路接收模拟输入信号时，在ADC的“采样时刻”处采样节点A1上的电压G*(V_IN-Ve+n)到电容器C2上。模拟输入信号V_IN以及采样时刻上的Vcap上的电压为“采样时刻上的Vin”。打开开关S5，采样噪声电压和在模拟输入信号的估计值和模拟输入信号的估计值之间产生的差分信号的组合的表示。同样，模拟输入信号V_{IN_ESTIMATE}是估计在采样时刻出现的V_IN值。

在时间T5(行5)，控制电路110控制开关S3闭合，而其余的开关S1、S2、S4和S5保持断开。在此操作阶段中，在采样时刻处对模拟输入信号进行逐次逼近(SAR)搜索的多个量化步长上，将节点A2上的电压伺服为0V。DAC逻辑电路106基于转换器电路的输出来控制DAC电路104以调节第一电容器电路C1以执行转换。使用DAC逻辑电路106和DAC电路104，调整Vcap节点的值。对Vcap节点的每次调整都会对放大器112的输出电压进行相应的调整，该放大器的电压由量化器114感测。对Vcap节点进行多次调整，直到第二电容器电路C2右侧的电压为零或接近零为止。

查看在T6的节点A1、A2和Vcap上的电压，它们的电压已恢复到其在T4阶段的值。在阶段T4的最开始，Vcap节点由Vin驱动，电压Vin捕获在Vcap上。在时间T6，Vcap由DAC 104驱动。在时间T4和T6期间，为了使A2处于零伏，A1和最重要的是Vcap也必须处于相同的电压。换句话说，DAC输出电压必须等于Vin(在采样时刻上)，并且转换结果由DAC 104输入处的数字值表示。在实际实现中，由于DAC的分辨率有限，A2在T6处可能不完全为0V。注意，噪声电压“n”和V_{IN_ESTIMATE}的值不会起作用，因此不会影响转换结果的准确性。

还值得注意的是，在整个转换过程中，在开关S5打开的瞬间(在时间T4)，电容器C2两端存储的电压得以保留。转换器108使用在C2两端的采样电压在逐次逼近过程中生成其数字输出。虽然转换器使用C2，但C2上的实际电压不会影响在逐次逼近过程中驱动DAC 104的数字值。该数字值以及相应的DAC输出电压必须在转换结束时的采样时刻等于Vin。

在SAR操作中，可以使用采样电路对模拟输入电压V_IN进行采样和保持，并且可以使用比较器电路将数模转换器(DAC)电路的差分输出电压与采样并保持的电压进行比较。可以基于比较器电路的输出来调整DAC电路的位值。SAR操作是本领域普通技术人员已知的，并且出于简洁的目的，将不在本公开中详细描述。共同转让的美国专利No.7,432,844(Mueck等人，“DIFFERENTIAL INPUT SUCCESSIVE APPROXIMATION ANALOG TO DIGITALCONVERTER WITH COMMON MODE REJECTION”)中描述了一个示例SAR ADC，其全部内容通过引用并入本文。

在转换过程的可选阶段，可以使用例如动态滤波器对噪声进行滤波，以减小由放大器电路112放大的差分信号的噪声带宽(在模拟输入信号的估计值与例如采样时刻的模拟输入信号之间生成)。如图1所示，ADC电路100可以包括可以包括电阻性组件R1的动态滤波器和旁路电阻性组件R1的旁路开关120。附加地或替代地，放大器电路112可以包括被配置为执行带宽减小的动态滤波器电路。

为了减少采样到第二电容器电路C2上的噪声，例如放大器的热噪声，当开关120闭合时，电阻元件R1可以首先被旁路，这可以使电压快速稳定在第二电容器电路C2上。一旦电压稳定下来，控制电路110就可以断开开关120，从而将电阻性组件R1与第二电容器电路C2串联，从而可以限制C2上的噪声。作为非限制性示例，电阻器R1可以为大约1千欧，并且电容器C2可以为大约0.4pF，从而导致大约400兆赫兹的带宽。

应当注意，ADC电路100不需要执行所有的转换。可选地，在一些示例实施方式中，第二ADC电路130可以执行转换的第一部分，而ADC电路100可以执行第二剩余的部分。例如，第二ADC电路130(例如SAR、闪光灯、sigma-delta等)可以对模拟输入信号进行采样，并将结果提供给DAC电路104。在开关S4或开关S5断开的瞬间，例如，单独的ADC电路130也可以采样模拟输入信号。然后，第二ADC电路130可以继续执行转换。在从第二ADC电路130获得总转换结果的该部分之后，可以将该部分加载到DAC电路104上，并且可以通过操作逐次逼近搜索来获得转换结果的其余部分。

使用单独的转换器电路的好处是它可以比主转换器电路快得多，因为单独的转换器电路仅尝试解析几位，而对精度的要求较低。加快总体转换速度的好处是需要在较短的时间内保持电路通电，从而降低了功耗。

在用于缓慢移动的输入的另一示例实现中，可以将先前的转换结果加载到DAC电路104上，考虑到从先前的样本到现在的输入中的任何更改，然后可以重新测试一些最低有效位(LSB)位试验

在一些示例配置中，第一电容器电路C1可以包括具有如图2所示的电容式数模转换器(DAC)电路的电容器阵列。

图2是图1的一部分的示意图，其描绘了可以形成ADC电路100的一部分的电容式数模转换器(CDAC)电路。在图2中，第一电容器电路C1、S1和S2以及图1的DAC 104已经由形成电容式数模转换器(DAC)电路200的一部分的电容器阵列代替。CDAC电路200可以包括电容器C1-CN，多个开关将一个或多个电容器C1-CN耦合到V_IN，多个开关将一个或多个电容器C1-CN耦合到V_{IN_ESTIMATE}，多个开关将一个或多个电容器C1-CN耦合到驱动器，每个驱动程序由数字输入代码D(h)控制。当电容器由数字输入控制时，有效电压V_DAC可以看作是电容器驱动节点上电压的加权总和。

在一些这样的配置中，当接收到模拟输入信号的估计值V_{IN_ESTIMATE}时，电容器阵列中的至少一个电容器可以被充电到响应于模拟输入信号V_IN的电压。例如，充电可包括例如通过使用滤波电路将电容器阵列的至少一个端子偏置到等于或线性相关于模拟输入信号的电压。

在一些示例配置中，例如如图2所示，数字代码D(h)可以应用于CDAC电路200。例如，图1的控制电路110可以将数字抖动代码D(h)应用于CDAC电路200的至少一部分。在开关S4断开之前，在模拟输入信号V_{IN_ESTIMATE}的采样期间，DAC逻辑电路106可以施加抖动代码。在其他示例实施方式中，控制电路110可以在对模拟信号V_{IN_ESTIMATE}进行采样之后，在开关S4已经断开之后，但是在转换之前施加抖动代码。

如以上关于图1所述，在采样时刻采样的模拟输入信号V_IN包括差分信号(其中，差分信号是模拟输入信号V_{IN_ESTIMATE}的估计值与采样时刻V_IN的实际值之差)。DAC逻辑电路106可以控制CDAC电路200以确定代表模拟输入信号的估计值和差分信号的采样值的组合的数字值。举例来说，在一些实施方案中，DAC逻辑电路106可使用逐次逼近来确定并将至少两个数字代码的序列施加到电容式数模转换器(DAC)电路以确定数字值。虽然差分信号的采样值确实包含噪声电压“n”，但用于驱动DAC电路的模拟输入信号的估计值与差信号的采样值的组合的数字表示不包含。转换过程结束时，DAC电路的输出电压在采样时刻必须等于Vin，既不包括噪声电压“n”，也不包括模拟输入信号V_{IN_ESTIMATE}的估计值。

图3是可以实现本公开的各种技术的ADC电路的另一示例的简化示意图。图3的ADC电路300可以包括与图1所示的组件相似的组件，其中相同的元件由相同的附图标记表示。在图3的ADC电路300中，用于最高有效位(MSB)的电容器电路由耦合至DAC电路104并称为“MDAC”的电容器电路C1(例如，电容器阵列)表示。可以改组MDAC中的电容器以改善线性度。

另外，ADC电路300可以包括用于由电容器C3表示的最低有效位(LSB)的电容器电路，例如电容器阵列，其耦合至DAC电路302并且被称为“LDAC”。LDAC电路可以耦合到放大器电路112的输入。LDAC中的电容器可以用于施加抖动，例如，施加到LDAC的抖动d2。在一些示例实现中，可以将抖动添加到MDAC。LDAC和MDAC可以组合操作以改善ADC电路300的线性。

有利地，使用本公开的各种技术，不必针对噪声性能来确定MDAC和LDAC的电容器的尺寸，因为无论采样什么噪声，都可以消除噪声。也就是说，MDAC和LDAC不需要大电容即可获得高SNR。因此，可以大大减小采样电容器的尺寸，这可以减小管芯面积并降低ADC的功耗。以这种方式，使用相同的功率可以实现较低的噪声水平，或者对于相同的噪声水平，可以使用较少的功率。

图4是可以实现本公开的各种技术的ADC电路的另一示例的简化示意图。ADC电路400可以包括多个开关S1、S3-S5、ADC输入102、DAC电路104(“DAC1”)、DAC逻辑电路106、控制电路110、包括例如具有理想地大于1的增益G(例如10)的放大器电路112的转换器电路408和例如模数转换器电路ADC2的转换器电路414。此外，控制电路110例如可以控制开关S1、S3-S5的操作。ADC输入102可以接收模拟输入信号V_IN。ADC电路400可以包括耦合到ADC输入102、转换器电路408和放大器电路112两者的第一电容器电路C1。耦合到放大器电路的输出的量化器电路414还可以包括第二电容器电路C2和采样开关S5。

在一些示例配置中，ADC电路400可以包括耦合到ADC输入的缓冲放大器(未示出)，以在对模拟输入信号进行采样之前缓冲模拟输入信号。可选地，在一些示例实施方式中，一个或多个阻抗元件，例如电阻器和/或电容器，可以以负反馈配置耦合到放大器电路112。例如，使用可选的反馈电容器109，可以将放大器电路112的输出耦合到放大器电路112的反相输入，以在放大器电路112的输入处创建虚拟接地。

转换器电路的输出，例如由量化器电路414的输出提供的输出可以耦合到DAC逻辑电路106。DAC逻辑电路106可以耦合到DAC1电路104的输入，并且可以生成输出“d1”以应用于DAC1电路104。以这种方式，ADC电路400包括反馈配置，其中DAC电路104可以响应于转换器电路408的输出。

在该示例配置中，因为以不同的方式捕获了V_{IN_ESTIMATE}的值，所以图1的比较器114已被量化器电路ADC2 414替换，并且开关S2也已被移除。对图1的两个修改可以单独地或组合地进行。

下面参照表2示出并描述ADC电路400的操作的示例：

表2

表2(上文)描述了八行(标记为“T1”至“T8”)，它们代表每个操作阶段开始时的时间。从表格的左侧开始，第1-4列(标记为“S1”、“S3”、“S4”和“S5”)分别描述了开关S1和S3-S5的状态。列5(标记为“Vamp”)描绘了图4的量化电路414(“ADC2”)的输入处节点Vamp处的电压。列6(标记为“转换器操作”)描绘了ADC电路400中的相应ADC和/或DAC的操作。列7描绘了图4中的节点Vcap处的电压，并且右边列8描绘了在开始或阶段期间发生的操作。

在时间T1(行1)，控制电路110控制开关S1、S4和S5闭合并且开关S3断开。在该采集阶段，模拟输入信号V_IN被馈送到第一电容器电路C1的左侧板。C1的右侧板通过开关S4短路到偏置电压或接地，并且节点Vamp处的电压(放大器电路112的输出)为0V。

在时间T2(行2)，控制电路110控制开关S4断开。打开开关S4使第一电容器电路C1与偏置电压(例如，地或其他电压)解耦，并且将值V_IN采样到C1上。在此示例配置中，当S4打开时Vin的值是样本实例上V_IN值的估计值，称为V_{IN_ESTIMATE}。打开开关S4会在第一电容器电路C1上产生噪声电压(表1中的“n”)，该噪声电压被传输到放大器112的输出，例如节点Vamp。更具体地，节点Vamp处的电压为G*(n)，其中，G是放大器电路112的增益，并且“n”是通过断开开关S4而产生的噪声电压分量。

在阶段T3期间，可以通过放大器电路112接收并放大噪声电压“n”以及模拟输入信号V_IN与模拟输入信号的估计电压V_{IN_ESTIMATE}的采样值之间的差，从而得到电压G*(V_IN-Ve+n)，在节点Vamp处Ve等于V_{IN_ESTIMATE}。如上所述，在一些配置中，可以以负反馈配置将至少一个阻抗元件耦合到放大器电路112。

如果开关S1保持闭合并且如果模拟输入信号V_IN移动，则在模拟输入信号V_IN和估计值V_{IN_ESTIMATE}之间产生移动差，通过放大器电路112获得移动差，并且作为差将其转移到第二电容器电路C2。如果模拟输入信号V_IN不移动，则在采样时刻，估计值V_{IN_ESTIMATE}等于模拟输入信号V_IN，在放大器电路112的输出节点Vamp处没有电压变化，并且仅G*n被存储在第二电容器电路C2上。

在时间T4(行4)，控制电路110控制(图4中的ADC2的)开关S5断开以在第一个电容器电路C1接收模拟输入信号时，在ADC的“采样时刻”上采样节点Vamp上的电压G*(V_IN-Ve+n)到电容器C2上。开关S5的断开采样了噪声电压和在模拟输入信号的估计值和模拟输入信号的估计值之间产生的差分信号的组合的表示。

图4的量化电路ADC2转换采样电压，并且数字结果为D_{ADC2_1}。模拟输入信号V_IN以及采样时刻上的节点Vcap上的电压为“采样时刻的V_IN”。

为了最小化由放大器电路112引起的增益误差，期望节点Vamp上的电压接近零。使用以下技术，ADC2电路414的输出D_ADC2可以修改DAC1电路104，从而依次在节点Vamp上产生较小的电压，直到该电压首先在ADC2电路414的输入范围内，其次接近零(如果需要减小放大器电路112中的增益误差的影响)。以这种方式，DAC逻辑电路106可以基于转换器电路的输出来调节第一电容器电路C1，以在采样时刻执行模拟输入信号的转换。

在时间T5(行5)，控制电路110控制开关S3和S5闭合并且开关S1断开。在此阶段，节点Vamp处的电压为G*(V_{DAC1_1}-Ve+n)。例如，DAC逻辑电路106将DAC1电路104加载到中间刻度值V_{DAC1_1}。DAC1电路104可以产生电压V_{DAC1_1}，该电压是节点Vcap处的电压。在该阶段，S5关闭并且ADC2 414处于获取模式。

在时间T6(第6行)，控制电路110控制开关S5断开，图4的ADC2电路414采样并转换节点Vamp或G*(V_{DAC1_1}-Ve+n)上的电压，结果是D_{ADC2_2}。

在时间T7(行7)，控制电路110控制开关S5闭合。为了减小节点Vamp处的电压的大小，DAC逻辑电路106基于ADC2电路414的输出D_{ADC2_2}来修改DAC1电路104的输入。图4的ADC2电路414获取节点Vamp上的电压或G*(V_{DAC1_2}-Ve+n)。

在时间T8(第8行)，控制电路110控制开关S5断开，图4的ADC2电路414采样并转换节点Vamp或G*(V_{DAC1_2}-Ve+n)上的电压，结果是D_{ADC2_3}。节点Vcap上的电压为V_{DAC1_3}。可以例如使用逐次逼近来重复在时间T6和T7中描述的操作，直到ADC2电路414的输出D_ADC2没有过载并且理想地接近零为止。采样时刻中信号V_IN的转换可以根据ADC2转换结果和最终的DAC1输入值来计算，如下所示并得出，其中N是ADC2的分辨率，Vref是ADC2的参考电压：

其中

注意，在等式(3)中减去了Ve和“n”，因此不会影响转换的精度。在转换过程的可选阶段，可以例如使用动态滤波器来过滤来自开关、放大器112或输入Vin上的噪声，以减小由放大器电路112放大的差分信号的噪声带宽(在模拟输入信号的估计值和例如采样时刻的模拟输入信号之间生成)。如图4所示，ADC2电路414可以包括动态滤波器，其可以包括电阻性组件R1，以及旁路开关120，其绕过电阻性组件R1，如以上关于图1所描述的。

如上所述，在一些示例配置中，转换器电路408可以包括一个以上的输出。例如，转换器电路408可以可选地包括第二量化器电路410，例如比较器电路或ADC电路，其可以提供转换器电路408的第二输出。

如图4所示，第二量化器电路410的输入可以耦合到放大电路112的输入，例如第一电容器电路C1的右侧板上的节点。可选地，在一些示例配置中，第二量化器电路410的输入可以耦合到放大器电路112的输出，例如节点Vamp。

第二量化器电路410的输出可以向转换器电路408的第二输出提供结果，该结果可以比第一量化器可以更快地被提供。这样，转换器电路410可以至少包括第一输出(来自ADC2电路)和第二输出(来自第二量化器电路410)。

转换器电路408的第二输出(来自第二量化器电路410)可用于例如逐次逼近搜索的一部分，例如初始部分，并用于调整DAC1电路104，直到Vamp在ADC2 414的满量程范围内。

ADC2是多位量化器，与图1所示电路中必须将量化器输入驱动至接近0V所需的修改相比，ADC2可以通过对DAC1进行更少的修改来确定最低有效位。结果，可以预期图4所示的电路更快，并且DAC1的分辨率比整个转换结果的分辨率(数字值)小两位或更多位。

图5是可以实现本公开的各种技术的ADC电路的另一示例的简化示意图。ADC电路500可以包括多个开关S1-S5、ADC输入102、DAC电路104(“DAC1”)、DAC逻辑电路106、控制电路110、包括放大电路112(例如，具有理想地大于1(例如10)的增益G)的转换器电路408、量化器电路414(例如模数转换器电路ADC2)，其耦合到转换器电路408的输出。除其他事项外，控制电路110可以控制例如开关S1-S5的操作。

另外，图5的ADC电路500可以包括ADC电路502(“ADC1”)，该ADC电路502接收模拟输入电压V_IN并输出被馈送到DAC逻辑和控制电路106的数字表示D_ADC1。

ADC输入102可以接收模拟输入信号V_IN和模拟输入信号V_{IN_ESTIMATE}的估计值。ADC电路100可以包括耦合到ADC输入端102和放大器电路112的第一电容器电路C1。耦合到放大器电路的输出的量化器电路414还可以包括第二电容器电路C2和采样开关S5。

在一些示例配置中，电路500可以包括耦合到ADC输入的缓冲放大器(未示出)，以在对模拟输入信号进行采样之前缓冲模拟输入信号。可选地，在一些示例实施方式中，一个或多个阻抗元件，例如电阻器和/或电容器，可以以负反馈配置耦合到放大器电路112。例如，使用可选的反馈电容器109，可以将放大器电路112的输出耦合到放大器电路112的反相输入，以在放大器电路112的输入处创建虚拟接地。

转换器电路408的输出可以耦合到DAC逻辑电路106。在一些示例实现中，DAC逻辑电路106可以实现逐次逼近(SAR)搜索。DAC逻辑电路106可以耦合到DAC电路104的输入，并且可以生成输出“d1”以例如在SAR过程期间施加到DAC电路104。以这种方式，ADC电路500包括反馈配置，其中DAC电路104可以响应于转换器电路408的输出。

ADC电路500可包括包含开关S6和S7以及电容器C3和C4的附加转换器电路ADC3。下面参照表3示出并描述ADC电路500的操作的示例。出于该示例的目的，我们将忽略转换器电路ADC3。

表3

表3(前面)描述了八行(标记为“T1”至“T8”)，它们代表每个操作阶段开始时的时间。从表格的左侧开始，第1-5列(标记为“S1”至“S5”)分别描述了开关S1-S5的状态。列6(标记为“Vamp”)描述了图4量化电路414输入处节点Vamp的电压。列7(标记为“转换器操作”)描述了ADC电路200中相应ADC和/或DAC的操作。第8列描述了图5中节点Vcap处的电压，右侧第9列描述了在每个阶段的开始或阶段发生的操作。

在时间T1(行1)，控制电路110控制开关S2、S4和S5闭合并且开关S1和S3断开。在该采集阶段，模拟输入信号的估计值(“V_{IN_ESTIMATE}”)通过开关S2馈入第一电容器电路C1的左侧板。C1的右侧板通过开关S4短路到偏置电压或接地，并且节点Vamp处的电压(放大器电路112的输出)为0V。

在时间T2(行2)，控制电路110控制开关S2和S4断开。打开开关S4将第一电容器电路C1与偏置电压(例如，地或其他电压)解耦，并且将模拟输入信号的估计电压V_{IN_ESTIMATE}采样到C1上。打开开关S4导致在C1上的噪声电压(表1中的“n”)，该噪声电压被传输到放大器112的输出，例如节点Vamp。更具体地，节点Vamp处的电压为G*(n)，其中，G是放大器电路112的增益，并且“n”是通过断开开关S4而产生的噪声电压分量。

在时间T3(行3)，控制电路110控制开关S1闭合。在此采集阶段，可以通过ADC输入接收模拟输入信号V_IN，并通过开关S1将其传输到节点Vcap(第一电容器电路C1的左侧板)。

可以通过放大器电路112接收并放大与噪声电压分量“n”等效的电压以及模拟输入信号V_IN与模拟输入信号的估计电压V_{IN_ESTIMATE}的采样值之间的差，在节点Vamp处产生电压G*(V_IN-Ve+n)，其中Ve等于V_{IN_ESTIMATE}。如上所述，在一些配置中，可以以负反馈配置将至少一个阻抗元件耦合到放大器电路112。

如果开关S1保持闭合并且如果模拟输入信号V_IN移动，则在模拟输入信号V_IN和估计值V_{IN_ESTIMATE}之间产生移动差，通过放大器电路112获得移动差，并且作为差将其转移到第二电容器电路C2。

在时间T4(行4)，控制电路110控制开关S5(图5中的ADC2 414的)开路以在第一个电容器电路接收模拟输入信号V_IN时，打开以对ADC的“采样时刻”上的节点Camp上的电容器C2上的电压G*(V_IN-Ve+n)进行采样。断开开关S5，采样噪声电压和在模拟输入信号的估计值和模拟输入信号的估计值之间产生的差分信号的组合的表示。图5的ADC2电路414转换采样电压，并且数字结果是D_{ADC2_1}。模拟输入信号V_IN以及采样时刻上的节点Vcap上的电压为“采样时刻的V_IN”。

如图5所示，ADC电路500可以包括耦合到DAC逻辑电路106的ADC1电路502。ADC1电路502可以接收模拟输入信号V_IN并输出数字表示D_ADC1，其被加载到DAC1电路104中(通过DAC逻辑电路106)。结果，节点Vcap上的电压改变，并且节点Vamp上的电压改变。

在时间T5(行5)，控制电路110控制开关S3和S5闭合并且开关S1断开。在此阶段，节点Vamp处的电压为G*(V_{DAC1_1}-Ve+n)。DAC逻辑电路106可以使用ADC1电路502的输出D_ADC1来加载DAC电路104，并且DAC1电路104可以生成输出电压V_{DAC1_1}，该输出电压是节点Vcap处的电压。

为了最小化或消除由放大器电路112引起的任何增益误差，期望节点Vamp上的电压接近零。使用以下技术，ADC2电路414的输出D_ADC2可以修改DAC1电路104，其可以依次在节点Vamp上产生较小的电压。

在时间T6(行6)，控制电路110控制开关S5断开，并且图5的ADC2电路414采样并转换节点Vamp或G*(V_{DAC1_1}-Ve+n)上的电压，并通过数字结果是D_{ADC2_2}。

在时间T7(行7)，控制电路110控制开关S5闭合。为了减小节点Vamp处的电压的大小，DAC逻辑电路106基于ADC2的输出D_{ADC2_2}(例如，转换器电路408的输出)来修改DAC1电路104的输入，以在采样时刻执行模拟输入信号的转换。节点Vcap上的电压为V_{DAC1_2}。图5的ADC2电路414获取节点Vamp或G*(V_{DAC1_2}-Ve+n)上的电压。

在时间T8(第8行)，控制电路110控制开关S5断开，图5的ADC2电路414采样并转换节点Vamp或G*(V_{DAC1_2}-Ve+n)上的电压，数字结果是D_{ADC2_3}。最终结果是DAC1电路104的DAC字和ADC电路500的输出的组合。如前所述，V_IN由以下公式给出：

在一些示例性构造中，DAC1的值可以通过例如调整低位来修改，以将节点Vamp的电压降低至接近零的值，以进行最终的ADC2转换。此可选操作可以减少放大器增益G中任何误差的影响。

在另一个示例配置中，可以通过例如调整低位来修改DAC1的值，以使电压Vamp_3接近电压Vamp_1。该可选操作可以通过修改ADC2以转换较小量Vamp_3-Vamp_1来降低ADC2电路414所需的分辨率。

转换器电路408可以可选地包括一个辅助ADC电路ADC3，它可以包括两个采样电容器C3和C4以及两个相应的采样开关S6和S7，以及一个加法器电路504。表4描述了此示例的操作：

表4

T1和T2的操作与表3相同，不同之处在于附加开关S6已闭合。

在时间T3，控制电路110控制开关S1闭合。ADC2和ADC3(使用C3)都获取Vamp节点处的电压。

在时间T4，控制电路110控制开关S5和S6同时断开以将Vamp电压采样到电容器C2和C3上。Vamp的采样电压为Vamp_1。

在时间T5，控制电路110控制开关S3和S7闭合并且开关S1断开。在此阶段，节点Vamp处的电压为Vamp_2，等于G*(V_{DAC1_1}-Ve+n)。DAC逻辑电路106可以使用ADC1电路502的输出D_ADC1来加载DAC电路104，并且DAC1电路104可以生成输出电压V_{DAC1_1}，该输出电压是节点Vcap处的电压。

在时间T6(行6)，控制电路110控制开关S7断开，并且ADC电路ADC3对节点Vamp上的电压进行采样，其中Vamp_2＝G*(V_{DAC1_1}-Ve+n)。然后，将存储在ADC3中C3和C4上的电压差Vamp_2-Vamp_1转换为数字结果D_ADC3。

在时间T7，将基于D_ADC3和D_{DAC1_1}生成新的DAC1代码D_{DAC1_2}。控制电路110可以将新代码D_{DAC1_2}施加到DAC1，并且Vcap电压等于V_{DAC1_2}。Vamp的电压为Vamp_3，可以通过代码D_{DAC1_2}调整为更接近Vamp_1。电容器C2的左侧电压从Vamp_1移位至Vamp_3，并且其右侧电压从0移位至Vamp_3-Vamp_1。因为Vamp_3和Vamp_1都包含噪声“n”，所以减法结果不包含噪声“n”。在时间T8，ADC电路ADC2的右侧电压Vamp_3-Vamp_1通过SAR算法或其他增益级和转换器等转换为数字代码D_ADC2，D_{DAC1_2}与D_ADC2组合以生成最终的ADC结果。

在转换过程的可选阶段，可以例如使用动态滤波器对其他噪声进行滤波，以减少放大器电路112放大的差分信号的噪声带宽(在模拟输入信号的估计值与例如转换过程中节点V_CAP上的等效电压之间生成)。如图5所示，ADC2电路414可以包括一个动态滤波器，其可以包括电阻性组件R1，以及旁路电阻性组件R1的旁路开关120，如上文关于图1至图4所描述。

理想情况下，为了提供最小的差分信号，当开关S5打开(或ADC2进行第一个采样)时，模拟输入信号的V_{IN_ESTIMATE}(或其等效信号)应非常接近V_IN。较小的差分信号允许较高的放大器增益G和/或较宽的带宽或dv/dt输入信号。在一些示例配置中，当开关S4断开时，V_{IN_ESTIMATE}的值可以与V_IN的值相同。但是，开关S4在开关S5(或ADC2采样)之前的某个时间断开，在此期间V_IN可能已移至新值。可能需要考虑这段时间内V_IN的变化。在图6和图7所示的示例配置中，添加了DAC2电路以为V_{IN_ESTIMATE}提供更好的等效值。

可以将DAC2设置为以下值：1)输入信号和/或其导数的额外测量(可能需要额外的ADC)；2)先前的转换结果来自最终转换器结果，或者来自子ADC(例如ADC1或ADC2)的转换结果；或3)知道要转换的信号。对于过采样或移动缓慢的信号，差分信号的值(V_IN-V_{IN_ESTIMATE})可能不会在转换之间发生实质性变化。差分信号的测量值随后可用于为下一次转换提供DAC2的改进值。通过使用先前几次转换的历史记录，可以计算出更高阶的导数，并将其用于确定V_{IN_ESTIMATE}的更好预测。

应当注意，尽管在图6和图7中针对特定ADC描述了预测电路，但是本公开的预测电路技术不限于该ADC电路。相反，预测技术适用于本公开中描述的每个ADC电路。

图6是包括预测电路的示例的图5的ADC电路500的简化示意图。图6的ADC电路600可以包括与图5所示的组件相似的组件，其中相同的元件由相同的附图标记表示。另外，ADC电路600可以包括耦合到DAC电路604(“DAC2”)的V_IN预测计算电路602。图6的预测电路可以在采样时刻或接近采样时刻预测模拟输入信号的值，以提供输入信号V_{IN_ESTIMATE}的改善的估计值。

在图6所示的示例中，DAC2电路可以产生整个V_{IN_ESTIMATE}电压。DAC2的V_{IN_ESTIMATE}值可以通过线性插值从前两个转换结果中得出。例如，V_IN预测计算电路602可以使用两个先前的转换结果来确定线的斜率(dV_IN/dt)。

如上所述，可以确定更高阶的导数并将其用于改善V_{IN_ESTIMATE}电压的预测。例如，在一些示例配置中，V_IN预测计算电路602可以确定斜率的变化率(d²V_IN/dt²)以产生V_{IN_ESTIMATE}电压。在其他示例配置中，V_IN预测计算电路602可以确定d³V_IN/dt³的值，d³V_IN/dt³是斜率的变化率变化的速率。

图7是包括预测电路的另一示例的图5的ADC电路500的简化示意图。图6的ADC电路700可以包括与图5所示的组件相似的组件，其中相同的元件由相同的附图标记表示。

另外，ADC电路700的预测电路可以包括耦合到DAC电路604(“DAC2”)的增量V_IN预测计算电路702。ADC电路700的预测电路可以进一步包括电容器电路C3，该电容器电路C3可以经由开关S6耦合至DAC2电路，或者经由开关S7耦合至偏置电压或接地。图7的预测电路可以在采样时刻或采样时刻附近预测模拟输入信号的值，以提供输入信号V_{IN_ESTIMATE}的改进的估计值。

在开关S4对V_{IN_ESTIMATE}进行采样(例如表2中的时间T2)和ADC2电路对电压Vamp进行采样(例如表2中的时间T4)之间，DAC2电路可用于解决V_IN的变化。可以使用公式8计算VDAC2的电压：

V_DAC2＝(T4-T2)*dVin/dt, 等式(8)

增量V_IN预测计算电路702可以使用两个先前的转换结果来确定线的斜率(dV_IN/dt)。

在一些示例实施方式中，可以在S4断开时与ADC2电路进行其第一转换之间使DAC2电路进行几次更新，以最小化在该时段内由放大器电路112处理的信号的幅度。在此示例中，可以将V_{IN_ESTIMATE}视为在(T2)采样的V_IN与DAC2电路提供的值V_DAC2的组合。

在操作中，在断开开关S4之后并且在断开开关S5之前，控制电路110断开开关S6，以在C3上捕获电荷V_DAC2(基于增量V_IN预测计算器电路702)。在闭合开关S7时，取决于C3和C1之间的电容器比率，节点V_cap3上的V_DAC2的电压变化被传递到放大器112的输入。

为了最小化或消除由放大器电路112引起的任何增益误差，期望的是，当S5打开时，节点Vamp上的电压接近于零。图7的预测电路可以在一段时间内改变放大器电路112的输入节点704处的电压，使得该电压以及因此V_AMP上的电压接近零伏。使用这些技术，当ADC2对差分信号进行采样时，放大器电路112的输入节点704的值接近零伏。

注释

本文描述的每个非限制性方面或示例可以独立存在，或者可以与一个或多个其他示例以各种排列或组合的方式组合。

上面的详细描述包括对附图的引用，这些附图形成了详细描述的一部分。附图通过说明的方式示出了可以实践本发明的特定实施例。这些实施例在本文中也被称为“示例”。除了所示出或描述的元件之外，这样的示例可以包括元件。然而，本发明人还设想了仅提供示出或描述的那些元件的示例。此外，本发明人还设想了使用示出或描述的那些元素(或其一个或多个方面)的任何组合或排列的示例，关于此处显示或描述的特定示例(或其一个或多个方面)，或其他示例(或其一个或多个方面)。

如果本文档与通过引用方式并入的任何文档之间的用法不一致，则以本文档中的用法为准。

在本文件中，术语“一个”或“一种”用于专利文件中，包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他情况或用法。在本文档中，除非另有说明，否则术语“或”用于表示非排他性，例如“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文档中，术语“包括”和“其中”用作相应术语“包含”和“其中”的普通等效词。同样，在以下权利要求中，术语“包括”和“包含”是开放式的，也就是说，系统、设备、物品、组合物、配方或过程中除了在权利要求中此术语后列出的元素以外还包括其他元素，仍被认为属于该权利要求的范围。此外，在所附权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并且不旨在对其对象施加数字要求。

本文描述的方法示例可以是至少部分地机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中所述的方法。这样的方法的实现可以包括代码，诸如微代码、汇编语言代码、高级语言代码等。这样的代码可以包括用于执行各种方法的计算机可读指令。该代码可以构成计算机程序产品的一部分。此外，在示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频光盘)、盒式磁带、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。

上面的描述旨在是说明性的，而不是限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在回顾以上描述之后，可以例如由本领域的普通技术人员使用其他实施例。提供摘要以符合37C.F.R.§1.72(b)，以允许读者快速确定技术公开的性质。提交本文档时应理解为不会将其用于解释或限制权利要求的范围或含义。另外，在以上详细描述中，各种特征可以被分组在一起以简化本公开。这不应该被解释为意在意味未声明的公开特征对于任何声明都是必不可少的。相反，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例被并入到详细描述中，其中每个权利要求作为独立的实施例而独立存在，并且可以预期的是，这样的实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求书以及这些权利要求书所赋予的等效物的全部范围来确定。

Claims

1.一种操作模数转换器(ADC)电路以转换模拟输入信号的方法，该ADC电路包括耦合到ADC输入和转换器电路的第一电容器电路，该方法包括：

当所述第一电容器电路在随后的采样时刻或附近接收所述输入信号的值的估计时，打开第一开关以使所述第一电容器电路与偏置电压去耦；

在打开所述第一开关之后，在所述第一电容器电路接收模拟输入信号的同时，在所述采样时刻打开所述转换器电路中的第二开关，其中所述第二开关的打开采样放大的差分信号的表示，并且其中所述差分信号是所述模拟输入信号的值的估计与所述模拟输入信号之间的差；

使用所述放大的差分信号的表示产生数字输出；和

基于所述数字输出调整所述第一电容器电路。

2.权利要求1所述的方法，还包括：

通过以负反馈配置布置的放大器来放大所述差信号。

3.权利要求1所述的方法，还包括：

在所述采样时刻之前对所述模拟输入信号进行采样，以提供所述模拟输入信号的值的估计。

4.权利要求1所述的方法，还包括：

在所述采样时刻或接近预测所述模拟输入信号的值，以提供所述模拟输入信号的值的估计。

5.权利要求4所述的方法，其中所述预测使用所述模拟输入信号的导数。

6.权利要求1所述的方法，还包括：

动态降低所述转换器电路的噪声。

7.权利要求1所述的方法，其中所述第一电容器电路包括电容器阵列，该电容器阵列形成电容式数模转换器(DAC)电路的一部分，并且其中接收所述模拟输入信号的值的估计包括：

将所述第一电容器电路中的至少一个电容器充电到响应于所述模拟输入信号的电压。

8.权利要求1所述的方法，其中所述第一电容器电路包括电容器阵列，该电容器阵列形成电容式数模转换器(DAC)电路的一部分，并且其中接收所述模拟输入信号的值的估计包括:

将数字代码应用于表示所述模拟输入信号的值的估计的DAC电路。

9.权利要求7所述的方法，还包括：

将数字代码应用于所述电容式数模转换器(DAC)电路。

10.权利要求7所述的方法，还包括：

确定表示所述模拟输入信号的估计值和所述放大的差分信号的采样表示的组合的数字值。

11.权利要求1所述的方法，其中所述第一电容器电路包括电容器阵列，该电容器阵列形成电容式数模转换器(DAC)电路的一部分，该方法还包括：

使用逐次逼近来确定至少两个数字代码的序列并将其应用于所述电容式数模转换器(DAC)电路。

12.一种模数转换器(ADC)电路，被配置为转换模拟输入信号的值，该ADC电路包括：

第一电容器电路，耦合到ADC输入和转换器电路两者，并被配置为在随后的采样时刻存储所述模拟输入信号的值的估计；

第二电容器电路，被配置为对差分信号的放大表示进行采样，其中所述差分信号是在所述采样时刻所述模拟输入信号的值的估计与所述模拟输入信号之间的差；

所述转换器电路包括所述第二电容器电路和被配置为处理所述差分信号的放大器，所述转换器电路被配置为使用所述第二电容器电路存储的样本来产生数字输出；和

数模转换器(DAC)逻辑电路，被配置为基于所述数字输出来调节所述第一电容器电路。

13.权利要求12所述的ADC电路，其中所述转换器电路被配置为在调节所述第一电容器电路之后产生另一数字输出。

14.权利要求12所述的ADC电路，其中所述ADC电路被配置为产生表示所述模拟输入信号的值的数字值，并且其中该数字值至少部分地对应于或由调节第一电容器电路之后产生的一个或多个转换器电路输出确定。

15.权利要求12所述的ADC电路，其中所述放大器以负反馈配置来布置。

16.权利要求12所述的ADC，其中所述转换器电路还包括：

动态滤波器电路，被配置为减少所述转换器电路的噪声。

17.权利要求12所述的ADC电路，其中所述第一电容器电路包括电容器阵列，该电容器阵列形成电容式数模转换器(DAC)电路的一部分，并且其中所述第一电容器阵列中的至少一个电容器被配置为被充电到响应于所述模拟输入信号的电压。

18.权利要求17所述的ADC电路，其中所述DAC电路被配置为接收执行所述模拟输入信号的转换的ADC子电路的输出的表示。

19.一种模数转换器(ADC)电路，被配置为转换模拟输入信号，该ADC电路包括：

构件，用于在随后的采样时刻存储所述模拟输入信号值的估计值，所述用于存储的构件耦合到ADC输入和用于转换的构件两者；

构件，用于采样差分信号的表示，其中所述差分信号是在所述采样时刻所述模拟输入信号的值的估计与所述模拟输入信号之间的差；

所述用于转换的构件包括用于采样的构件和配置为处理差分信号的放大器，被配置为使用由所述用于采样的构件存储的样本来生成输出；和

数模转换器(DAC)逻辑电路，被配置为基于所述用于转换的构件的输出来调整所述用于存储的构件。

20.权利要求19所述的ADC电路，还包括：

构件，用于在采样时刻或接近采样时刻预测所述模拟输入信号的值，以提供所述模拟输入信号的值的估计。

21.权利要求12所述的ADC电路，其中所述ADC电路被配置为产生表示所述模拟输入信号的值的数字值，并且其中DAC逻辑电路的分辨率小于所述数字值的分辨率。

22.权利要求19所述的ADC电路，其中所述ADC电路被配置为产生表示所述模拟输入信号的值的数字值，并且其中DAC逻辑电路的分辨率小于所述数字值的分辨率。