CN103684461A - 取样电路，减少取样电路中失真的方法以及包括这种取样电路的模拟数字转换器 - Google Patents

Abstract

一种取样电路，其包括：输入节点；第一信号路径，其包括第一取样电容器和处于所述输入节点与所述第一取样电容器的第一板之间的信号路径中的第一信号路径开关；第二信号路径，其包括第二取样电容器和处于所述输入节点与所述第二取样电容器的第一板之间的信号路径中的第二信号路径开关；以及信号处理电路，其用于形成取样到所述第一取样电容器上的信号与取样到所述第二取样电容器上的信号之间的差。

Description

取样电路,减少取样电路中失真的方法以及包括这种取样电路的模拟数字转换器

技术领域

本发明涉及一种改进的取样电路，涉及一种减少由取样电路引起的失真的方法，并且涉及一种包括改进的取样电路的模拟数字转换器。

背景技术

在取样保持电路中，通常需要提供一种电气操作开关，所述电气操作开关理论上在高阻抗(断开)状态与低阻抗(接通)状态之间切换。

适于在精密转换器中使用的一种开关技术为“传输门”布置。然而，这类配置用真场效应晶体管制成，所述场效应晶体管的漏源电阻R_DSon随着在传输门的输入端子处的输入电压而变化。因此，在取样电路包括与取样电容器串联的传输门的情形中，传输门的串联电阻随着输入电压而变化，并且这成为失真的来源，从而降低了取样电路以及随后的或相关联的装置，如模拟数字转换器的总谐波失真性能。

组成传输门的FET的“接通”电阻可以通过使得晶体管变得更宽而减小。然而，这增加了与晶体管开关相关联的寄生电容的值，所述值自身是非线性的，从而由于次级失真机制而导致失真增加，所述次级失真机制由驱动取样电路的信号源的非零阻抗(无论取样电路的操作是“取样保持”类型操作还是“跟踪保持”类型操作)与这个增加的非线性电容之间的相互作用引起。

发明内容

根据本发明的第一方面，提供一种取样电路，所述取样电路包括：输入节点；第一信号路径，其包括第一取样电容器和处于所述输入节点与所述第一取样电容器的第一板之间的信号路径中的第一信号路径开关；第二信号路径，其包括第二取样电容器和处于所述输入节点与所述第二取样电容器的第一板之间的信号路径中的第二信号路径开关；以及信号处理电路，其用于形成取样到所述第一取样电容器上的信号与取样到所述第二取样电容器上的信号之间的差。

在本发明的实施方案中，第一电容器和第二电容器具有不同的电容和/或这些开关被制造成具有不同的接通电阻。由于开关的接通电阻，这引起不同大小的误差。在适当地选择部件值的情况下，可以估算误差，或者可以布置第一通道和第二通道中的误差以大致上彼此抵消。

取样电容器可以形成为多个电容器的总和。所述多个电容器可以与对应的开关相关联，以使得它们可以切换成并且切换出各种彼此的组合，而例如作为逐次逼近转换的一部分。

优选地，开关由场效应晶体管形成。第一开关可以由形成NMOS开关的至少一个NMOS晶体管形成，所述至少一个NMOS晶体管与形成PMOS开关的至少一个PMOS晶体管并联。

类似地，第二开关可以由形成NMOS开关的至少一个NMOS晶体管形成，所述至少一个NMOS晶体管与形成PMOS开关的至少一个PMOS晶体管并联。

在实施方案中，第一开关中的NMOS开关包括并联连接的NMOS晶体管，而第二开关中的NMOS开关包括串联连接的NMOS晶体管。所述开关还可以对应地包括并联和串联连接的PMOS晶体管。

根据本发明的另一方面，提供了一种用于校正取样网络中的电压误差的方法，所述方法包括：形成两个取样网络，其中电容和开关电阻中的至少一个在一个网络与另一个网络之间变化，以使得发生不同的取样误差；以及处理所述不同的误差以便从取样结果中估算或去除所述取样误差。

附图说明

现将参看附图，仅作为非限制性实施例来描述本发明的实施方案，在附图中：

图1为现有技术取样保持电路的电路图；

图2为另一现有技术取样保持电路的电路图；

图3为传输门开关的电路图；

图4为示出当开关处于“接通”状态时，图3的传输门开关的阻抗如何随着开关的输入节点处的输入电压而变化的图；

图5为示出与在图2的取样保持电路中的取样电容器相关联的阻抗的电路图；

图6为示出连接至一个共同取样节点的第一取样电容器和第二取样电容器的电流的示意图；

图7为构成本发明的实施方案的取样电路的电流图；

图8示出电荷转移配置中的图7的电路；

图9为穿过理论上指示寄生电容器的存在的场效应晶体管的横截面；

图10为根据本发明的方面的形成传输门的一部分的晶体管的平面视图；

图11为图10中所示的布置的等效电路；

图12为根据本发明的方面的形成另一传输门的一部分的晶体管的平面视图；

图13为图12中所示的布置的等效电路；

图14a和图14b展示用于补偿寄生电容的另外的开关配置；

图15为构成本发明的另一实施方案的取样电路的电路图；

图16a和图16b示出取样电路的等效示例；

图17为针对图7的电路对比图2的电路的模拟的频率对比频率响应的图；

图18为结合根据本发明的取样电路的SAR转换器的电路图；

图19为示出SAR转换器的最大有效8位的相对权重的表；

图20为具有根据本发明的取样电路的流水线ADC的电路图；

图21为示出在流水线的单个级内的四位转换的电容器权重的表；

图22为具有根据本发明的输入电路的Δ-Σ型ADC的电路图；并且

图23为本发明的数字实施方案的电路图。

具体实施方式

本发明针对由于取样保持电路的操作上的细微差别而出现的失真机制。鉴于此，接着是回顾通用的取样电路，以使得可以论述具有这类电路的缺陷。

图1示出供在对信号进行取样并且将其提供至随后的电路，如数字模拟转换器中使用的已知取样级，。

向图1中所示的取样电路的输入节点2供应有待取样的信号V_in。输入节点2通过第一取样开关6连接至取样电容器4的第一板。取样电容器的第二板连接至基准电压，例如信号接地或共模电压V_cm。

在取样阶段期间，第一取样开关6闭合(低阻抗)，以使得在取样电容器4上出现输入电压V_in。

在保持阶段期间，第一取样开关6处于高阻抗状态，以便“冻结”或保持存储在取样电容器4上的电压。

围绕这种类型的取样电路使用的术语可以变化。一些实践者可以使用术语“取样保持”或“跟踪保持”。在这个术语中，第一取样开关6可以仅在短暂时段中作出低阻抗，从而引起在输入节点2处的电压在取样电容器6上的近瞬时取样的概念。这对应于“取样保持”操作。在替代操作模式中，第一取样开关可以在较长时段中被驱动到低阻抗状态，从而引起取样电容器6上的电压跟踪输入节点处的电压，因此形成“跟踪保持”操作的概念。

然而，其他实践者可以使用“采集取样”术语。在此采集部分指的是当第一取样开关处于低阻抗状态时的时段，并且“取样”部分指的是当信号被取样(在前面的术语中为保持)到取样电容器上以使得在其上的电压被“冻结”时的时刻。

由于命名上的潜在的混淆，“采集”将总体上用来描述当第一开关处于低阻抗时的时段，并且“保持”将总体上用来描述在取样电容器上已捕获信号并且第一开关(或类似的串联开关)已处于高阻抗状态的时刻。

存储在取样电容器4上的电荷可以转移至电荷转移放大器12的另一电容器10。在电荷转移放大器12的简单变体中，所述另一电容器10被置放于运算放大器14的反馈回路中，所述运算放大器被配置成使得运算放大器14的输入节点20充当虚接地。短路开关16与所述另一电容器10并联置放以便对电容器10进行放电，从而为从取样电容器4接收电荷作准备。

转移开关18提供于取样电容器4的第一板与电荷转移放大器12的节点20之间。在电荷转移期间，短路开关16断开，并且随后转移开关18闭合。来自取样电容器4的电荷向由运算放大器14产生的虚接地流动，并且这样做时电荷变得存储在所述另一电容器10上。

可以看出，图1中的布置具有倒相作用，以使得输出电压V_out由以下等式给出：

$V_{\mathrm{out}}=V_{\mathrm{in}}\×\frac{-C_1}{C_2}$ (等式1)

其中

C₁为取样电容器4的电容；并且

C₂为另一电容器10的电容。

这个电路的问题在于开关6和开关18每个均展现非线性电容。因此在取样阶段之后，存储在取样电容器上的电荷由存储在与开关6和开关18相关联的非线性寄生电容上的电荷增大。这些非线性电容作为取样到取样电容器4上的电压的函数而变化。

类似地，当电荷转移至另一电容器10时，短路开关16处于高阻抗状态，并且与所述开关相关联的非线性寄生电容与所述另一电容器10并联出现并且作为V_out的函数而变化。因此，电路的增益作为输入电压的非线性函数而变化。增益相对于输入电压的变化导致谐波失真。

有时候倒相增益是不希望的，并且需要在取样电容器周围建立交换电路来克服这一点。这类电路示出于图2中。

图2中所示的电路类似于图1中所示的电路，除提供附加电路来有效地允许取样电容器4在采集阶段与取样阶段之间“转变”之外。为了做到这一点，在取样电容器4的第二板与接地之间引入第二取样开关8。转移开关18不再连接至取样电容器的第一板，而是将等效转移开关18'连接在取样电容器的第二板与放大器14的倒相输入端之间。此外，第二转移开关20提供于取样电容器4的第一板与接地之间。

这个布置是优于图1的电路的重要改进，因为开关20、开关8以及开关18在已知电压下工作(即一个端子连接至接地)。因此，其DC性能比图1的电路的DC性能好。然而，两个电路状态在用AC信号操作时由于开关6的非零阻抗而均展现出错误。事实上，不仅是开关阻抗为非零，而且如将在以下所论述，哪一个引起随着输入电压而变化的有效增益也不是恒定的，本领域技术人员将这一点认为是失真的来源。

开关6、开关8、开关18′、开关20以及开关16实际上由FET实施。例如，在模拟数字转换器中，输入V_in可以被允许具有大致上为“轨至轨”的有效输入范围，也就是说它可以涵盖模拟数字转换器的整个功率供应范围。为了解决输入开关6可以在这种广泛范围上可靠地工作的需要，可以使用传输门或“TG”开关，如在图3中所示。

图3中的“TG”开关(总体上指定为30)包括与NMOS晶体管34并联的PMOS晶体管32。当希望使得开关导电时，PMOS晶体管32的栅极取0V(V_ss)，而NMOS晶体管34的栅极取适合的驱动电压，如正电源电压V_dd。

在使用中，因为取样电容器4连接至TG开关的输出节点36，所以在节点2和节点36处的电压大致上相同。因此，当“高”输入电压(接近于V_dd的V_in)施加至开关时，在NMOS晶体管34上存在极小栅源电压并且所述晶体管大部分被切断。然而，在这种情况下，在PMOS晶体管32上存在良好的栅源电压，并且所述晶体管完全导电。相反地，当施加低(接近于V_ss的V_in)输入电压时，在PMOS装置上存在极小V_GS并且所述装置被切断，但相反地NMOS装置34难于驱动接通。

然而，当输入电压为中间范围时，两个晶体管均可以导电，但不达到其最低阻抗状态。因此，TG开关的阻抗可以处于其最大“接通”值。这个问题在电源电压为低，比如说仅几伏特的情况下存在最普遍。

图4示意性展示针对TG开关的接通电阻“R_on”对比输入电压V_in的变化

返回至图1或图2，取样电路在采集阶段期间可以被重新绘制，如在图5中所示，其中开关在它们的接通状态时被表示为电阻R_on1和R_on2。

在取样电容器4的充电期间，电流可以流动，所述电流在给定时间具有值I。由此我们可以看出，如果R_on2小(比如说仅几欧姆或数十欧姆)并且I小，因为取样电容器相对小(数十pF)以致不能吸引来自输入V_in的大电流，那么在取样电容器4的第二板与第二取样开关8之间的节点40处的电压始终要接近0V或处于0V。因此，第二取样开关可以可靠地切换至最小电阻值，并且因此第二取样开关8的电阻可以假定为V_in的不变量。

在第一开关6与取样电容器4的第一板之间的节点42处的电压大致上为V_in，因此第一取样开关的电阻可以在广泛范围(图4中所示的范围)内变化并且因此跨越取样开关下降的电压IR_onl是V_in的函数并且可以被认为是误差电压El，其中

$\mathrm{El}=l*R_{\mathrm{on}}l\left(V_{\mathrm{in}}\right)$ (等式2)

其中I=到取样电容器的电荷电流

R_on1(V_in)为开关6的电阻R_on1，所述电阻作为V_in的函数而变化。

因此可以存在小但未知的误差电压El。

图1、图2以及图5的取样电路的输出电压V_out可以近似为

$V_o=V_{\mathrm{in}}*\frac{\frac{1}{\mathrm{SC}}+R_{\mathrm{on}}2}{\frac{1}{\mathrm{SC}}+R_{\mathrm{on}}2+R_{\mathrm{on}}1\left(V_{\mathrm{in}}\right)}$     (等式3)

其中S=J.2.π.F

J为虚部算子

F为单位是Hz的频率

C为取样电容器的电容。

V₀等于V_in乘以随着V_in变化的非恒定项，所以V_out失真。在取样电路由输出阻抗为200Ω的源驱动，取样电容器具有27pF的电容，PMOS装置为144μ/0.5μ，NMOS装置为95μ/0.5μ(NMOS装置由于更大的载流子迁移率而更导电)的情况下进行模拟导致-77dB的估算总谐波失真(THD)(其它装置参数不需要指定，并且给定以上参数以便可以论述THD改进的实例)。

从以上论述变得明显的是，存在影响图1和图2的取样保持电路的增益的若干种失真机制。

申请人意识到，未知误差El可以通过制造第二通道来进行估算和/或去除，所述第二通道可以被认为是具有补偿通道取样电容器64的补偿通道，所述补偿通道取样电容器具有电容Csc，如图6中所示。相反地，图1、图2以及图5的主要或初级通道中的电容具有电容Csp。提供补偿通道还可以由于减小寄生非线性电容而使一些误差成为可能。

在本发明的实施方案中，初级通道的取样电容器4的电容Csp是补偿通道的取样电容器64的电容Csc的N倍，其中N>1。

补偿通道具有等效于图2的开关6和开关8的第一取样开关和第二取样开关。

出于展示本发明的目的，仅补偿通道的第一取样开关66的接通电阻在图6中示出并且在此考虑。它具有的值R_on1_c=M*R_on1p，其中R_on1p为开关6的接通电阻，并且R_on1c为开关66的电阻。这可以通过使开关6的晶体管的宽度是开关66的晶体管的宽度的M倍，同时保持通道长度相同来达成。

就对应地具有不同大小的主通道和补偿通道的电容器4和电容器64而言，在通道中流动以为对应的取样电容器充电的电流是不同的。这引起跨越开关的不同的电压降。将电容器充电至彼此电压近乎相同，并且可合理假定电流的比率遵循电容器的比率。因此，可以估算出通道上的误差，如现在将论述。

如果我们考虑由于电流导致的误差电压分量，那么如果主通道电容器4的电容是补偿通道的电容的N倍，那么在主通道中的电流I_p将为NI_c，或者可选地

其中I_c为补偿通道中的电流。

如果电阻R_on1_c为M*R_on1_p，那么我们可以比较误差如下：

${\mathrm{El}}_p=I_p*R_{\mathrm{om}}{1}_p$     (等式4)

${El}_c=I_p*\frac{M}{N}\×R_{\mathrm{on}}{l}_p$     (等式5)

因此误差电压以由电路参数M和N确定的已知比率彼此相关。

它还遵循的是，跨越第一取样电容器4的电压V₁为

$V_1=V_{\mathrm{in}}-(I_p*R_{\mathrm{on}}{1}_p)$     (等式6)

并且跨越补偿通道中的取样电容器64的电压V₂为

$V_2=V_{\mathrm{in}}-(I_p*R_{\mathrm{on}}{1}_p)\frac{M}{N}$     (等式7)

尽管电压V₁和V₂因为误差非常小而几乎相同，但是处理电压以去除误差或实际上估算误差是可能的。

这可以在模拟域抑或数字域中完成。在模拟域中处理可以由修改的取样转移电路执行，如图7中所示。因此，处理可以在无需显著增加部件数量的情况下相对廉价地实施。

图7中所示的电路为差动输入取样电路，所述差动输入取样电路包括总体上指定为80的第一信号采集保持通道和总体上指定为120的第二采集保持信号通道。

第一信号通道80在输入节点82处接收第一输入V_inP。向充当总体上指定为84的初级路径的第一信号路径，并且向充当总体上指定为86的补偿路径的第二信号路径提供第一输入。

初级路径包括与切换网络相关联的第一取样电容器90，所述切换网络包括：第一开关92，其处于取样电容器90的第一板与输入节点82之间；第二开关94，其处于取样电容器90的第一板与局域接地或偏压(其可以包括共模电压)之间；第三开关96，其处于取样电容器90的第二板与局域接地之间；以及第四开关98，其处于取样电容器的第二板与电荷转移放大器110的非倒相输入端之间。第一开关优选地为传输门，如相对于图3所描述，因为这与单FET开关相比具有改进的R_on对比V_in特性。开关94和开关96仅用来将电容器的板中的一个或另一个连接至如0V的可预测的基准电压，并且可以作为单FET开关来实施。类似地，第四开关98也可以作为单晶体管实施，因为其源极借助于由放大器110形成的虚接地来连接至接地。

补偿通道86包括与切换网络结合的取样第二电容器100，所述切换网络包括：第五开关102，其处于输入节点82与取样第二电容器100的第一板之间；第六开关104，其处于第二取样电容器100的第一板与局域接地之间；第七开关106，其处于第二取样电容器100的第二板与局域接地之间；以及第八开关108，其处于第二取样电容器100的第二板与电荷转移放大器的倒相输入端之间。第五开关起到第二信号路径晶体管开关的作用，并且再次可以形成为传输门。

电荷转移放大器110是具有第一输出端112的差动放大器。第一电荷转移电容器114连接在第一输出端112与放大器110的非倒相输入端之间。提供短路开关115与第一电荷转移电容器114并联。

放大器110还具有第二输出端116。第二电荷转移电容器118连接在第二输出端116与放大器110的倒相输入端之间。提供短路开关119与电容器118并联。

在这点上值得注意的是，输出电压取决于从取样电容器90和取样电容器100转移的电荷的量。因此，即使电容器90和电容器100将在取样阶段之后跨越它们具有大致上相同的电压V_inp，前提也是它们具有不同的电容以便确保取样电荷的量不抵消放大器110的输出，所述输出将表示输入电压并且与其成比例(除本文描述的误差来源之外)。相同电压相对于V_inn施加，以便输出电压表示V_inp-V_inn。

第二采集保持通道120是第一采集保持通道80的翻版，并且无需进一步描述。

在采集阶段期间，如图7中所示，第一开关92闭合，第二开关94断开，第三开关96闭合，第四开关98断开，第五开关102闭合，第六开关104断开，第七开关106闭合，第八开关108断开并且短路开关115闭合。

在第二采集保持通道120中相应的开关处于相应的状态。

如果我们现在考虑转移至另外的电容器114和另外的电容器118的电荷量，那么来自第一采集保持通道的初级通道的电荷为

$(V_{\mathrm{in}}p-I_p\·R_{\mathrm{onp}})\·C$     (等式8)

其中R_onp为第一开关92的开关电阻，并且C为取样电容器90的电容。

来自第一通道的补偿通道的电荷为

$-(V_{\mathrm{in}}p-I_p\·R_{\mathrm{onp}}\·\frac{M}{N})\frac{C}{N}$     (等式9)

从第二采集保持通道的初级通道转移的电荷为

$-(V_{\mathrm{in}}n-I_N{R}_{\mathrm{onn}})C$     (等式10)

其中R_onn为第一开关92的开关电阻，所述第一开关92功能上等效于第一采集保持通道的开关92。

从第二取样保持通道的补偿通道转移的电荷为

$+(V_{\mathrm{in}}n-I_n{R}_{\mathrm{onn}}\frac{M}{N})\frac{C}{N}$     (等式11)

如果我们考虑仅电荷由于误差电压而转移：

那么来自第一采集保持通道的误差电荷为

$(-I_p\·R_{\mathrm{on}}+I_p\·R_{\mathrm{onp}}\·\frac{M}{N^2})C$     (等式12)

来自第二取样保持通道的误差电荷为

$(I_n\·R_{\mathrm{on}}-I_n\·R_{\mathrm{onn}}\·\frac{M}{N^2})C$     (等式13)

其中I_p为第一通道的电流并且I_n为第二通道的电流。可以看出的是，在每个通道中，如果M=N²，那么误差电荷抵消。

同时，来自信号的电荷为：

在第一通道中

$V_{p}C-V_p\frac{C}{N}$     (等式14)

并且在第二通道中

$-V_{n}C+V_n\frac{C}{N}$     (等式15)

其为 $(V_p-V_n)(1-\frac{1}{N})\·C$     (等式16)

因此信号剩余(尽管以

衰减)，前提是N≠1。

用于电荷转移的电路配置示出于图8中，其中以先断后合的方式将闭合的所有开关断开，并且随后将断开的所有开关闭合。

因此，对开关电阻的补偿可以通过将补偿通道包括于取样转移电路中而在模拟域中完成，所述取样转移电路已经在取样网络内示例。

可能的是，在本发明的实施方案中，TG开关中的晶体管的电容与这个或这些取样电容器的电容相比可能不可忽略。这一点引起对这些寄生部件进行充电或放电所需的电流，从而引起了小的额外的误差电压E2。

尽管图7中的电路已被示出为全差动电路，但是可以通过将第二取样保持通道输入端连接至接地，或通过完全地省略第二取样保持通道来制造出单端变体。

此外，在实施方案中，可以选择电容器以使得第一取样电容器和第二取样电容器大小相同以便计算由于开关电阻造成的误差电压，并且所述误差电压可以用来产生或施加校正。

图9为穿过场效应晶体管的横截面，所述横截面将用来论述来自寄生部件的促成作用。图9中所示的晶体管包括形成漏极的掺杂区域140、形成源极的掺杂区域142以及在栅极146下方的区域中的漏极与源极之间延伸的通道144。出于简明性起见，将假定，装置的漏极与主体之间的寄生电容与装置的源极与主体之间的电容相同，并且可以表示为C_ds。

通道144与晶体管形成于其上的衬底之间，并且所述通道与邻近通道但与其隔离的栅电极之间的电容可以表示为C_ch。然而，出于简明性起见，通道电容可以在漏极与源极之间被相等地共享。

这些电容可以改变第一信号路径与第二信号路径之间的有效电容比。

克服这一点的一种方法可以是通过建模来估算额外电容并且故意改变取样电容器的比率以便提供抵消。这种方法在不同的装置几何结构之间可能不能缩放，并且因此可能需要针对几何变化来从头计算每个校正。

然而，这个问题可以通过合适的开关设计来减轻或避免。

发明人意识到，使晶体管形成为共享通道装置可以操纵寄生电容，其方式为它们大致上补偿。

主通道晶体管，例如第一信号路径的那些主通道晶体管可以有利地形成为与共用通道并联的晶体管。因此，例如，用来形成开关的TG开关(图3)的PMOS晶体管32可以通过并联两个晶体管而形成，但是共享共用漏极或共用源极，如图10中所示。因此，用来形成装置的漏极扩散对两个晶体管而言是共用的。

用于这种装置的等效电路和仅向寄生电容器流动的寄生电流P示出于图11中。

图10的两个条纹(并联晶体管)开关的寄生电容表示为C_p1和C_p2。电容C_p1直接从输入节点充电并且因此不引起额外误差E2，尽管它们不继续在输入端上呈现额外电容负载。

寄生电容C_p2通过每个晶体管接收其电流，在此每个晶体管均由R_ch表示以指示在每个晶体管的漏极与源极之间的导电通道的电阻。

电容C_p2可以与用于如图9中所示的晶体管的个别寄生电容相关

$C_{p2}=C_{\mathrm{ds}}+(2*\frac{1}{2}{C}_{\mathrm{ch}})$     (等式17)

并且由于对C_p2进行充电所需的电流P所导致的额外误差电压E2为

${E2}_{\left(\mathrm{main}\right)}=\frac{1}{2}\·P\·R_{\mathrm{ch}}$     (等式18)

为了减小并且优选地最小化，补偿通道中的这个误差E2应该以与电容器按其缩放的比率N相同的比率来缩放。

实现这一点的一种方法是使补偿通道中的开关形成为串联连接的装置的组的并联组合。

这种布置示出于图12中。

在此，P型区域150、152、154、156以及158成行布置在衬底的表面上。区域150和区域152具有形成于其间的栅极，并且相配合来形成PMOS FET。然而，区域152和区域154也相配合来形成与第一FET串联的第二PMOS FET。类似地，区域154和区域156相配合来形成FET，区域156和区域158也是如此。因此，四个FET串联形成，但它们共享共用掺杂区域。区域150和区域158彼此连接以形成共同连接的源极端子，并且区域154充当共享的漏极。

示出通道电阻和寄生电容C_p1、C_p2以及C_p3的等效电路示出于图13中。

通过观看装置的结构，结合图9，可以看出C_p2=C_p3，并且这等于 $C_{\mathrm{ds}}+(2*\frac{1}{2}{C}_{\mathrm{ch}}).$     (等式19)

这与在图11中针对C_p2发现的寄生值相同。然而，从电流的检查可以看出，由对寄生电容C_p2和C_p3进行充电的电流产生的误差E2由以下等式给出：

E2(补偿通道) $\begin{array}{c}=\frac{3}{2}P\·R_{\mathrm{ch}}+\frac{1}{2}P\·R_{\mathrm{ch}}\\ =2P{R}_{\mathrm{ch}}\end{array}$     (等式20)

补偿通道中的E2因此为主通道中的E2的四倍，从而得到N的理想值为4。

可以如以上所描述地串联和并联地置放更多装置，即3个、4个或更多个，以便对应地得到N的理想值为9和16。

图14a和图14b对应地针对以下情况示意性示出主通道和补偿通道输入开关：N=9并且如在上文中相对于图10至图13所描述的寄生电容的作用已经通过形成具有共享的植入区域的晶体管而最小化。简单分析表明，就具有宽度和条纹的装置而言(即在图中展示的具有共享通道的装置数目)，补偿通道上的阻抗是主通道上的阻抗的九倍。通常

个这类装置被并联地置放于主通道中，并且

个装置被串联地置放于补偿通道中。

图15示出取样电路的变化形式，其中已添加实施为电容器170的额外电容负载来在取样期间增加开关102上的负载。因此，如果选择电容器170使得补偿通道中的总电容负载现在与主通道中的总电容负载相同，那么现在需要确定开关102的大小，以具有为开关92的接通电阻的N倍的接通电阻。因此，如果电容器100具有的值为1C，并且电容器90具有的值为NC，那么电容器170在这个实例中具有的值为(N-1)C。可以选择具有其它值的额外电容器170并且可以适当地缩放开关102中的晶体管。

经常方便的是，半导体电路制造商依据具有单元大小的部件来工作。因此，例如制造商可能具有以下过程，其中电容器以C或其倍数成块形成。这意味着如所实施的实际电路可以不同于在上文中所论述的电路。这一点将参看图16a和图16b进行论述。

图16a以简化形式示出了针对N=8并且M=64的图7中所示的电路的输入级。如果单元开关具有标称接通值R，并且单元电容器具有标称值C，那么初级通道中的取样开关可以表示为与电阻R串联的理想开关，如由方块182所封闭。初级通道183中的电容器具有的值为8C。补偿通道中的电容器184具有的值为C，并且补偿通道中的取样开关可以由与具有的值为64R的电阻器串联的理想开关187表示，如由方块185所示。

所述电路可以如图16b所示地制造，其中电容器183形成为8个并联的单元电容器190-1至190-8。因为电容器是并联的，所以电容总计达8C。190-1至190-8每个电容器可以具有对应的开关192-1至192-8。这些开关彼此并联，并且其等效电阻必须等于R。因此，接下来每个开关应该具有8R的等效电阻。

图17展示在包括补偿通道和不包括补偿通道两种情况下图7的取样保持电路的性能的模拟傅立叶变换。在图7中，对传输门开关进行如下模拟：144微米乘0.5微米PMOS装置与95微米乘0.5微米的NMOS装置并联，所述NMOS装置被阻抗为200欧姆的来源驱动，并且驱动27pF的取样电容器。未补偿的模拟由线200示出，并且补偿的模拟由线202示出。在模拟中，补偿将总谐波失真从-77分贝改进到-107分贝。这个改进的一个人为现象在于，就目标THD图而言，传输门开关可以由较小晶体管制成。在这个上下文中，较小可以意味着小得多，并且来自申请人的现有技术传输门开关涉及具有大小为3000微米乘0.6微米的PMOS和具有大小为1000微米乘0.6微米的NMOS。

图18示出构成本发明的实施方案的SAR转换器。仅详细示出取样电路的第一通道220，并且所述第一通道包括指定为222的初级或主路径和指定为224的第二或补偿路径。提供等效的第二通道，所述第二通道为第一通道的翻版。

初级路径包括第一至第N电容器和开关块P1至PN。补偿路径包括等效的电容器和开关块S1至SN，所述等效的电容器和开关块具有相似的内部布置，但其中电容器值和开关电阻相对于彼此缩放。

现将描述第一电容器和开关块的结构。块P1包括具有第一板232和第二板234的电容器230。电容器230与五个开关240、242、244、246以及248相关联。这些开关中的第一个240充当第一取样开关以将电容器230的第一板232连接至非倒相输入节点250。第二开关242可操作地将第一板232连接至第一基准电压Vrefp，并且第三开关244可操作地将第一板232连接至第二基准电压Vrefn。

第四开关246可操作地将电容器230的第二板234连接至接地，并且第五开关可操作地将电容器230的第二板连接至输出节点255，比较器256的非倒相输入端连接至所述输出节点255。

缩放每个块中的电容器“权重”或大小。正常情况下，这将为二进制加权，其中块P1的电容器是块P2的电容器的电容的两倍，是块P3中电容器电容的四倍，以此类推。

然而，就在补偿电路中包括电容器块S1至SN而言，这需要修改，因为电容器块S1至SN的第五开关连接至另一输出节点257，所述输出节点连接至比较器256的倒相输入端。

在使用中，在取样期间，来自非倒相输入节点250的信号被取样到初级路径中的块P1至PN的电容器和次级或补偿路径中的块S1至SN的电容器上。然而，如果我们仅考虑块P1和S1，那么一旦开始逐次逼近常规转换过程，由S1取样的电荷就被从由P1取样的电荷中有效地减去(借助于它们至比较器256的对应连接)。

因此，块P1和S1的电容的总和的相对权重需要相对于块P2和S2的电容的总和的相对权重或大小来缩放，以此类推。

在这个实施方案中，我们假定在对所述输入信号进行取样中仅涉及8个电容器，例如因为SAR转换器是使用分段的开关电容器阵列形成，如本领域技术人员所已知，这减小了在最大有效位电容器与最小有效位电容器之间的缩放需求。

图19为示出针对如图18中所示的相对简单的开关电容器阵列的相对电容器值的表。因此，出于简明性起见，假定初级阵列具有八个级，即P1至P8。P8表示在这个实施例中的最低有效位，并且因此可以假定具有电容C。因此级P7应该具有的值为2C，P6应该具有的值为4C，以此类推。然而，还如SAR模拟数字转换器设计领域的技术人员所已知，性能可以通过在转换器内包括额外位或权重而改进，因为这些额外位或权重提供了从不正确位试验决策恢复的能力。因此，P5和P4两者均被给出标称8C的相同的权重，并且随后以二为底的权重序列的幂继续，直到PN=1，所述PN将预期具有64C权重。

然而，补偿通道中的电容器提供电荷，所述电荷从初级通道的等效电容器中有效地减去。

早先表明，当M=N²时，由有限的开关电阻产生的误差可以完全地抵消。

我们可以选择将自己限定在这个的整数解中，并且选取N=16。

因此，第一遍，通道S1至通道S8中的电容器的值应该为相应通道P1至P8的十六分之一。

这将产生：S1=4、S2=2、S3=1、S4=S5=1/2、S6=1/4、S7=1/8、S8=1/16。然而，这些电容器中的一些相对小并且非零开关电阻引入的误差也变得相对小。因此，这些权重可以忽略，或更好的是，可以将小于一的值(总和接近1)加到更有效的值电容器中的一些上(在这种情况下为S4和S5)，以使得它们两者都为1C。

取样到补偿通道电容器上的这些信号被从在相应的主通道电容器上的信号中有效地减去。这会将邻近级之间的缩放从基数=2减小至基数小于二。事实上这是可接受的，因为基数<2的转换器已知为一种用于将误差校正引入SAR转换器中的技术。然而，邻近级之间按以二为底的幂缩放可以通过将补偿通道电容器的值加到主通道中的相应电容器的值上而再引入。因此，级P1变为64+4=68C，这样使得考虑到从补偿通道减去4C，第一级的有效净权重为P1-S1=64C。类似地，级P2具有的值为32+2=34C，这样使得第二级的净权重为P2-S2=32。类似地P3-S3=16、P4-S4=8，并且冗余位P5-S5也等于8。对于级6至级8而言，补偿电容器在这个实施例中未形成，所以级S6至级S8按预期的以二为底的序列的幂缩小成4、2、1。

还可以看出的是，通过扩大块S4和块S5中的电容器的值，即块S4和块S5中的电容器的总和的大小，补偿通道中的9C的电容总和按16倍放大达到主通道中的144C的电容总和。此外，如果用于块S1至块SN中的补偿电容器的开关设置为位试验，并且转换根据对初级通道的相应块P1至块PN的开关选择来进行，那么可以减少在比较器输入端的信号的衰减。

图20示出使用本文所描述的开关电阻补偿技术的流水线转换器的第一级的实施例，并且其中就转换器的每个级而言，已选定了初级通道中的这个或这些电容器与补偿通道中的这个或这些电容器之间的相对值，以使得N=9。因此，在流水线转换器的第一级中，初级通道中的电容器280的值被选择成补偿通道中的电容器282的值的九倍。流水线转换器的单级可以转换多个位。在这个实施例中，所述级可以一次转换4个位，并且因此初级通道电容器280实际上为并联的4个电容器，如由“<4:1>”所表示，其中每个电容器具有对应的输入开关，再次由“<4:1>”记号所表示。V_refp开关和V_refn开关中的每一个均可以响应于ADC286而为电容器280中的每一个独立地驱动。

类似地配置补偿通道。

如前所述，补偿通道中的权重以二为底的序列的幂在级内对应地从最大有效位到最小有效位缩小为8、4、2、1C。初级通道电容器大小与补偿通道电容器大小之间的缩放和流水线中的四个位阀中的每一个之间的正确的净缩放可以通过以下而实现N=9：使初级通道中的电容器的权重对应地为64+8、32+4、16+2、8+1，这样使得初级通道中的每个电容器为补偿通道中的相应电容器的大小的九倍，并且如图21所示，净权重序列在所述级内从最大有效位至最小有效位进行二进制加权而处于64C、32C、16C以及8C。

放大器284用来形成余数，从而表示输入转换器的输入上的模拟值与至目前为止由ADC得到的输入值的数字近似值之间的差，以用于向流水线的下一级呈递。

图22在许多方面类似于图20的流水线实施例，除放大器284变为积分器290并且转换器ADC1被移动到回路滤波器292的输出端以形成Δ-Σ型ADC之外。另外，电容器与开关的电阻之间的相对缩放遵循如以前所论述的序列。

在至目前为止所论述的实施方案中，已由基于运算放大器或比较器的模拟减法器完成从主通道中的信号减去补偿通道中的信号。然而，本发明还可以在数字域中实施。在图23所示的实施例中，形成两个ADC，320和322。ADC320由具有的电阻为R欧姆的取样开关324和电容器326表示。第二ADC322充当补偿通道，如由取样开关328和取样电容器330所表示。

电阻器328和电容器330依照本文教导的内容按M和N缩放。一旦ADC的320和322完成了它们的对应的转换，就将补偿通道中的ADC322的结果除以M/N，并且被从初级通道的ADC320的输出中减去。这个计算可以由处理器执行，所述处理器可以被提供来执行其它计算，或这个计算可以由专用硬件执行，如图23中的除法器340和减法器342。

在替代实施方案中，每个ADC中的电容器值可以是相等的，但电阻可以通过制造不同的取样开关而变化，即按M缩放。在这种情况下，并且在关于输入信号的性质的一些假定下，电容器可以以时间复用的方式与开关一起使用，从而来提供第一信号路径和第二信号路径。

因此，可能减少取样电路内和ADC内的失真。

在此呈现的权利要求书以适于向USPTO提交的单一从属格式撰写。然而，通常要理解的是，每项权利要求可以依赖于相同类型的任一项在先权利要求，除明显地技术不可行的情况之外。

Claims (25)

1.一种取样电路，其包括：

输入节点；

第一信号路径，其包括第一取样电容器和处于所述输入节点与所述第一取样电容器的第一板之间的信号路径中的第一信号路径开关；

第二信号路径，其包括第二取样电容器和处于所述输入节点与所述第二取样电容器的第一板之间的信号路径中的第二信号路径开关；以及信号处理电路，其用于形成取样到所述第一取样电容器上的信号与取样到所述第二取样电容器上的信号之间的差。

2.如权利要求1所述的取样电路，其中所述第一取样电容器的电容与所述第二取样电容器的电容不同。

3.如权利要求1所述的取样电路，其中所述第一取样电容器的所述电容是所述第二取样电容器的所述电容的N倍，所述第二开关的阻抗是所述第一开关的阻抗的M倍，并且其中M大致上等于N²。

4.如权利要求3所述的取样电路，其中所述第一开关和第二开关由晶体管形成，并且当比较所述第一开关和第二开关的所述晶体管的宽度除以长度的纵横比时，所述第一开关的所述晶体管或每个晶体管具有的纵横比是所述第二开关的所述晶体管或每个晶体管的M倍。

5.如权利要求1所述的取样电路，其中所述第一开关和第二开关为传输门开关。

6.如权利要求1所述的取样电路，其中所述第一信号路径进一步包括：第二开关，其用于选择性地将所述第一取样电容器的所述第一板连接至接地或至偏置电压或至基准电压；第三开关，其用于将所述第一取样电容器的第二板连接至接地或至偏置电压；以及第四开关，其用于将所述第一取样电容器的所述第二板连接至所述信号处理电路的加法输入端。

7.如权利要求6所述的取样电路，其中所述第二信号路径进一步包括：第二开关，其用于选择性地将所述第二取样电容器的所述第一板连接至接地或至偏置电压或至基准电压；第三开关，其用于将所述第二取样电容器的第二板连接至接地或至偏置电压；以及第四开关，其用于将所述第二取样电容器的所述第二板连接至所述信号处理电路的减法输入端。

8.如权利要求6所述的取样电路，其中所述第二开关可操作地将所述第一取样电容器的所述第一板连接至用作模拟数字转换的一部分的基准电压，或者其中提供至少一个额外开关来将所述第一取样电容器的所述第一板连接至所述基准电压或至用作模拟数字转换的一部分的另一基准电压。

9.如权利要求1所述的取样电路，其中所述处理电路为运算放大器或比较器。

10.如权利要求1所述的取样电路，其中所述第一取样电容器的所述电容等于所述第二取样电容器的所述电容，并且所述信号处理电路输出对误差电压的估算。

11.如权利要求1所述的取样电路，其中所述第一开关包括并联连接并且共享漏极或源极区域的至少两个NMOS晶体管。

12.如权利要求1所述的取样电路，其中所述第一开关包括并联连接并且共享漏极或源极区域的至少两个PMOS晶体管。

13.如权利要求1所述的取样电路，其中所述第二开关包括串联连接并且共享掺杂区域的至少两个场效应晶体管，所述掺杂区域充当用于所述串联连接的晶体管中的一个的漏极和用于所述串联连接的晶体管中的第二个的源极。

14.如权利要求1所述的取样电路，其中所述第二开关包括两组或更多组串联连接的晶体管，其中所述第一组晶体管中的一个晶体管和所述第二组晶体管中的一个晶体管共享漏极或源极区域。

15.如权利要求1所述的取样电路，其进一步包括额外电容负载，所述额外电容负载连接在接地、偏压或电源电压与所述第二取样电容器的所述第一板之间，以便增加流过所述第二信号路径开关的电流。

16.如权利要求1所述的取样电路，其中所述第一取样电容器为第一电容器阵列中的多个取样电容器中的一个，并且所述第一信号路径开关为与所述电容器中的多个对应电容器相关联的多个开关中的一个。

17.如权利要求16所述的取样电路，其中所述第二取样电容器为第二电容器阵列内的多个电容器中的一个，并且所述第二信号路径开关为与所述第二阵列中的所述电容器中的多个对应电容器相关联的所述多个开关中的一个。

18.如权利要求17所述的取样电路，其中所述第一阵列和第二阵列中的所述多个电容器相对于彼此确定大小，以使得额外电容被加到所述第一阵列中的电容器上，从而补偿所述第二阵列的所述电容，以使得当在模拟数字转换器内使用所述第一阵列和第二阵列时获得位试验值的预定序列。

19.如权利要求3所述的取样电路，其中取样到所述第一取样电容器和第二取样电容器上的所述信号被转换成第一数字值和第二数字值，并且所述第二数字值被缩放并且从所述第一数字值中减去。

20.一种模拟数字转换器，其包括至少一个如权利要求1所述的取样电路。

21.如权利要求20所述的模拟数字转换器，其中所述模拟数字转换器为SAR转换器、流水线转换器、Δ-Σ型转换器或其组合。

22.一种用于校正取样网络中的电压误差的方法，所述方法包括：形成两个取样网络，其中电容和开关电阻中的至少一个在一个网络与另一个网络之间变化，以使得发生不同的取样误差；以及处理所述不同的误差以便从取样结果中估算或去除所述取样误差。

23.如权利要求22所述的方法，其中所述第一网络具有第一取样电容器，所述第一取样电容器具有的电容为C，所述第二网络具有第二取样电容器，所述第二取样电容器具有的电容为

，与所述第一网络的所述电容串联的开关电阻为R，与所述第二网络的所述电容串联的开关的开关电阻大致上为MR，并且M大致上等于N²。

24.如权利要求22所述的方法，其中所述处理包括将来自所述第二取样网络的所述输出从所述第一取样网络的所述输出中减去。

25.如权利要求22所述的方法，其中取样到所述第一取样电容器和第二取样电容器的所述信号被转换成第一数字值和第二数字值，并且所述第二数字值被缩放并且从所述第一数字值中减去。

Images