[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112306399B - 存储器单元、存储器器件及其使用方法 - Google Patents

存储器单元、存储器器件及其使用方法 Download PDF

Info

Publication number
CN112306399B
CN112306399B CN202010751000.0A CN202010751000A CN112306399B CN 112306399 B CN112306399 B CN 112306399B CN 202010751000 A CN202010751000 A CN 202010751000A CN 112306399 B CN112306399 B CN 112306399B
Authority
CN
China
Prior art keywords
memory
memory cell
selector element
selector
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010751000.0A
Other languages
English (en)
Other versions
CN112306399A (zh
Inventor
江宏礼
郑兆钦
陈自强
陈佑昇
黄汉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112306399A publication Critical patent/CN112306399A/zh
Application granted granted Critical
Publication of CN112306399B publication Critical patent/CN112306399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

介绍了包括至少一个存储器单元的存储器器件。至少一个存储器单元中的每个耦合至位线和字线。至少一个存储器单元中的每个包括存储器元件和选择器元件，其中，存储器元件配置为存储至少一个存储器单元的数据。选择器元件串联耦合至存储器元件，并且配置为选择用于读取操作的存储器元件并且在读取操作中放大存储在存储器元件中的数据。本发明的实施例还涉及存储器单元、存储器器件及其使用方法。

Description

存储器单元、存储器器件及其使用方法
技术领域
本发明的实施例涉及存储器单元、存储器器件及其使用方法。
背景技术
存储器器件用于各种应用中以用于存储数据。通过耦合至存储器器件的每个存储器单元的位线和字线来执行存储器器件的操作(诸如读取和写入操作)。然而，在耦合至存储器单元的位线、字线和电路中存在的寄生电阻会导致存储器器件的性能退化。例如，寄生电阻可以减小存储器单元的第一逻辑状态和第二逻辑状态之间的裕度，从而增加错误的风险。
在读取操作中，寄生电阻可以减小在存储器单元处执行的读取操作的读取裕度。如果留给感测放大器的读取裕度不够，则感测放大器可能需要更复杂、尺寸更大的设计。
发明内容
本发明的实施例提供了一种存储器单元，包括：存储器元件，配置为存储所述存储器单元的数据；以及选择器元件，串联耦合至所述存储器元件，配置为选择用于读取操作的所述存储器元件并且在所述读取操作中放大存储在所述存储器元件中的所述数据，其中，所述选择器元件位于所述存储器单元内部。
本发明的另一实施例提供了一种存储器器件，包括：至少一个存储器单元，其中，所述至少一个存储器单元中的每个耦合至位线和字线，所述至少一个存储器单元中的每个包括：存储器元件，配置为存储所述至少一个存储器单元的数据；以及选择器元件，串联耦合至所述存储器元件，配置为选择用于读取操作的所述存储器元件并且在所述读取操作中放大存储在所述存储器元件中的所述数据，其中，所述至少一个存储器单元中的存储器单元的选择的元件位于所述存储器单元内部。
本发明的又一实施例提供了一种使用存储器单元的选择器元件放大存储在所述存储器单元的存储器元件中的数据的方法，所述方法包括：通过所述选择器元件选择用于读取操作的所述存储器元件；以及通过所述选择器元件在所述读取操作中放大存储在所述存储器元件中的所述数据，所述选择器元件位于所述存储器单元内部。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例的存储器器件的示意图。
图2示出了根据一些实施例的存储器单元的结构。
图3示出了根据一些实施例的存储器单元中的正电阻特性、零电阻特性和负电阻特性的电流-电压(IV)特性。
图4示出了根据一些实施例的存储器单元的IV特性。
图5示出了根据一些实施例的读取操作中的存储器单元的IV特性。
图6示出了根据一些实施例的使用存储器单元的选择器元件来放大存储在存储器单元中的数据的方法。
具体实施方式
本发明提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间距关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间距关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间距关系描述符可以同样地作相应地解释。
图1是根据一些实施例的存储器器件100的示意图。存储器器件100可以包括存储器阵列110和耦合至存储器阵列110的感测放大器120。存储器阵列110可以包括多个存储器单元，其中每个存储器单元耦合至多条位线BL(j-2)至BL(j)中的位线和多条字线WL(i-1)至WL(i+1)中的字线。例如，存储器单元112耦合至位线BL(j)和字线WL(i)，其中i和j是正整数。图1示出了三条位线BL(j-2)至BL(j)和三条字线WL(i-1)至WL(i+1)的阵列，但是存储器阵列110中的字线和位线的数量不限于此，并且根据设计需要来确定。
在一些实施例中，在耦合至存储器阵列110的每个存储器单元的字线、位线和外围电路中存在寄生电阻。如图1所示，字线WL(i)可以包括寄生电阻R1(i)，并且位线BL(j)可以包括寄生电阻R2(j)。由于寄生电阻，通过位线和字线施加到存储器单元的电信号(即电压或电流信号)可能受到寄生电阻的影响。字线、位线或外围电路中的寄生电阻可能导致存储在存储器单元中的第一逻辑状态和第二逻辑状态之间的裕度减小。例如，位线和字线的寄生电阻可能降低存储器阵列110的存储器单元上的读取操作的读取裕度。
在一些实施例中，每个存储器单元可以包括存储器元件和选择器元件，其中选择器元件串联耦合至存储器元件。例如，存储器单元112可以包括选择器元件1121和存储器元件1123，其中选择器元件1121串联耦合至存储器元件1123。存储器元件1123配置为存储存储器单元112的数据。存储器元件1123中存储的数据可以是基于设计需要确定的单位数据或多位数据。在一些实施例中，存储器元件1123可以存储单位数据，即二进制数据，该单位数据可以处于第一逻辑状态或第二逻辑状态。在一些实施例中，存储器单元112是电阻性存储器单元，并且存储器元件存储高电阻状态或低电阻状态。在一些可选实施例中，存储器阵列110的存储器单元112可以是电阻式随机存取存储器(RRAM)单元、相变随机存取存储器(PCRAM)单元、铁电随机存取存储器(FRAM)单元、磁阻式随机存取存储器(MRAM)单元、导电桥接随机存取存储器(CBRAM)、非易失性随机存取存储器(NRAM)单元或与纳米级逻辑电路兼容的任何存储器单元。在一些实施例中，具有小于100nm的接触多晶硅节距的存储器单元被认为是与纳米级逻辑电路兼容的存储器单元，但是本发明不限于此。
在一些实施例中，存储器单元112的选择器元件1121具有切换功能1121a和放大功能1121b。选择器元件1121的切换功能1121a配置为通过导通或断开存储器元件1123与位线(即，BL(j))之间的电连接来选择或取消选择存储器元件1123，以用于特定操作。例如，选择器元件1121可以通过导通存储器单元112的存储器元件1123与位线(例如，位线BL(j))之间的电连接来选择存储器单元112用于读取操作或写入操作。在一些实施例中，选择器元件112接收控制信号，并且基于该控制信号执行切换功能1121a以选择存储器元件1123。在一些实施例中，选择器元件112具有电耦合至字线(例如，字线WL(i))的控制端子，以接收控制信号。
在一些实施例中，位于选择器元件1121内部的放大功能1121b配置为在将放大的数据输出到耦合至存储器单元112的位线BL(j)之前放大存储在存储器单元112的存储器元件1123中的数据。放大功能1121b可以被认为是存储器单元112的内置放大功能。在一些实施例中，可以通过使用感测放大器的外部放大功能进一步放大来自位线(即BL(j))的数据，其中感测放大器的外部放大功能不同于存储器单元112的选择器元件1121的内置放大功能。
在一些实施例中，选择器元件1121的放大功能1121b是基于形成选择器元件1121的材料的性质而获得的。例如，选择器元件1121的材料包括具有负电阻特性的负电阻材料。负电阻特性可以包括施加到选择器元件1121的电压和流过选择器元件1121的电流之间的反比例。换句话说，施加到选择器元件1121的电压随着流过选择器元件1121的电流增大而减小。
在一些实施例中，选择器元件1121的工作电压选择为使得选择器元件1121基于存储在存储器单元112中的逻辑状态而导通或断开。例如，当存储器单元是RRAM存储器单元时，选择选择器元件1121的工作电压，使得当存储器单元112处于低电阻状态时选择器元件1121导通，而当存储器单元112处于高电阻状态时选择器元件1121断开。在一些实施例中，选择器元件1121可以是或可以包括具有负电阻特性的双向阈值开关(OTS)。OTS的操作状态(例如，ON状态和OFF状态)取决于OTS的阈值电压和保持电压。在一些实施例中，选择器元件1121的工作电压在从保持电压到OTS的阈值电压的电压范围内选择。当在从保持电压到OTS的阈值电压的电压范围内选择选择器元件1121的工作电压时，当存储器单元112处于低电阻状态时，选择器元件1121导通，而当存储器单元112处于高电阻状态时，选择器元件1121断开。
在一些实施例中，感测放大器120耦合至存储器阵列110，并且配置为读取存储在存储器阵列110的至少一个存储器单元中的数据以输出读取的数据OUT。在一些实施例中，感测放大器120电耦合至位线BL(j-2)至BL(j)，以读取存储在耦合至位线BL(j-2)至BL(j)的至少一个存储器单元中的数据。例如，感测放大器120耦合至位线BL(j)以读取存储在存储器阵列110的存储器单元112中的数据。在一些实施例中，存储器单元112的选择器元件1121配置为执行内置放大功能1121b以在将放大的数据输出到位线BL(j)之前生成放大的数据。这样，感测放大器120通过位线BL(j)接收通过使用选择器元件1121的内置放大功能1121b获得的放大的数据。当由内置放大功能1121b生成的放大的数据足以用于读取操作时，感测放大器120可能不需要执行外部放大功能，从而节省了计算成本。在一些实施例中，感测放大器120可以对从位线BJ(j)接收的放大的数据执行外部放大功能，从而提高放大的效果。
图2示出了根据一些实施例的存储器单元的结构。可以通过堆叠几层来形成存储器阵列110的存储器单元。在一些实施例中，存储器单元的堆叠层包括金属焊盘层L_metal、存储器元件层L_mem和选择器元件层L_sel。金属焊盘层L_metal、存储器元件层L_mem和选择器元件层L_sel的位置可以基于设计需要而变化。在一些实施例中，选择器元件层L_sel堆叠在金属焊盘层L_metal的顶部上，并且金属焊盘层L_metal堆叠在存储器元件层L_mem的顶部上。在一些可选实施例中，存储器元件层L_mem堆叠在金属焊盘层L_metal的顶部上；并且金属焊盘层L_metal堆叠在选择器元件层L_sel的顶部上。
在一些实施例中，存储器单元的结构还可以包括金属字线层L_WL和金属位线层L_BL，其中，存储器阵列的字线设置在金属字线层L_WL上，并且存储器阵列的位线设置在金属位线层L_BL上。在一些实施例中，位线层L_BL位于金属焊盘层L_metal、存储器元件层L_mem和选择器元件层L_sel之上。在一些实施例中，金属字线层L_WL位于金属焊盘层L_metal、存储器元件层L_mem和选择器元件层L_sel之下。在一些实施例中，存储器单元的结构还可以包括中间蚀刻停止层MESL和介电层Pre-ILD。
在一些实施例中，选择器元件层L_sel的材料是包括非晶半导体化合物的负电阻材料，该非晶半导体化合物包括二元化合物、三元化合物、四元化合物和五元化合物中的至少一种。在一些实施例中，二元化合物包括SiTe、GeTe、CTe、BTe、ZnTe、AlTe、GeSe、GeSb、SeSb、SiAs、GeAs、AsTe和BC中的至少一种。可以使用含氮掺杂(N掺杂)、含氧掺杂(O掺杂)或任何其他合适的掺杂技术来掺杂形成选择器元件层L_sel的二元化合物。在一些实施例中，三元化合物包括GeSeAs、GeSeSb、GeSbTe、GeSiAs、GeAsSb、SeSbTe和SiTeSe中的至少一种。可以使用N掺杂、O掺杂、含碳掺杂(C掺杂)或任何其他合适的掺杂技术来掺杂形成选择器元件层L_sel的三元化合物。在一些实施例中，四元化合物包括GeSeAsTe、GeSeTeSi、GeSeTeAs、GeTeSiAs、GeSeAsSb和GeSeSbSi中的至少一种。可以使用N掺杂、O掺杂、C掺杂或任何其他合适的掺杂技术来掺杂形成选择器元件层L_sel的四元化合物。
在一些实施例中，存储器元件层L_mem的材料可以基于存储器阵列(例如，图1中的存储器阵列110)中的存储器单元的类型而变化。在一些实施例中，存储器阵列的存储器单元可以是或可以包括由自由层、隧穿阻挡件、参考层和固定层形成的MRAM存储器单元。在一些实施例中，自由层的材料包括CoFe、CoFeB、CoFeBTa、CoFeTa或它们的任何组合中的至少一种。在一些实施例中，自由层的材料包括CoFe/Ta/CoFe的堆叠件、CoFe/Ta/CoFeB的堆叠件、CoFeB/Ta/CoFe的堆叠件或CoFeB/Ta/CoFeB的堆叠件。在示例中，CoFe/Ta/CoFe的堆叠件包括依次堆叠的CoFe层、Ta层和另一层CoFe。在一些实施例中，自由层材料的化合物中的元素钽(Ta)可以由钨(W)或钌(Ru)代替。在一些实施例中，存储器元件层L_mem的隧穿阻挡件的材料包括MgO和AlOx的至少一种化合物。根据设计需要，可以使用适合于隧穿阻挡件的其他材料来形成隧穿阻挡件。
在一些实施例中，存储器元件层L_mem的参考层的材料包括CoFe、CoFeB、CoFeBTa或CoFeTa。在一些实施例中，存储器元件层L_mem的参考层的材料包括CoFe/Ta/CoFe的堆叠件、CoFe/Ta/CoFeB的堆叠件、CoFeB/Ta/CoFe的堆叠件或CoFeB/Ta/CoFeB的堆叠件。在一些实施例中，参考层材料的化合物中的元素钽(Ta)可以由钨(W)或钌(Ru)代替。在一些实施例中，固定层的材料包括(Co/Pt)x/Ru/(Co/Pt)y、(Co/Pt)x/Ir/(Co/Pt)y的堆叠件，其中x和y分别在1至8的范围内。
在一些实施例中，存储器阵列的存储器单元可以是或者可以包括由顶部电极、介电层和底部电极形成的RRAM存储器单元。在一些实施例中，顶部电极的材料包括Ti、Ta、TiN、TaN、W、Ru、Zr、Pt、Al、Ni或它们的任何组合。在一些实施例中，介电层的材料包括HfOx、TaOx、TiOx、ZrOx、NbOx、NiO、HfZrOx、HfTiOx或它们的任何组合。在一些实施例中，底部电极的材料包括Ti、Ta、TiN、TaN、W、Ru、Zr、Pt、Al、Ni或它们的任何组合。
在一些实施例中，存储器阵列的存储器单元可以是或可以包括由顶部电极和介电层形成的CBRAM存储器单元。CBRAM存储器单元的顶部电极的材料可以包括Ag、Cu、AgTe、CuTe或它们的任何组合。CBRAM存储器单元的介电层的材料可以包括HfOx、TaOx、TiOx、ZrOx、HfZrOx、HfTiOx或它们的任何组合。
在一些实施例中，存储器阵列的存储器单元可以是或可以包括由顶部电极和介电层以及底部电极形成的PCRAM存储器单元。PCRAM存储器单元的顶部电极的材料可以包括Ti、Ta、TiN、TaN、W、C或它们的任何组合。PCRAM存储器单元的介电层的材料可以包括GeSbTe、GeTe、GeSb、SbTe或它们的任何组合。在一些实施例中，PCRAM存储器单元的介电层的材料包括不同的组分比，并且包括各种掺杂剂元素，诸如N、O、C、Si、In、SiO2。PCRAM存储器单元的底部电极的材料可以包括Ti、Ta、TiN、TaN、W、C或它们的任何组合。
图3示出了根据一些实施例的存储器单元中的正电阻特性、零电阻特性和负电阻特性的IV特性。如图3所示的横轴指示施加到存储器单元的电压，并且如图3所示的纵轴指示流过存储器单元的电流。线PR表示具有正电阻特性的存储器单元的IV特性。线ZR表示具有零电阻特性的存储器单元的IV特性。线NR表示具有负电阻特性的存储器单元的IV特性。在一些实施例中，存储器单元的正电阻特性可以包括存储器单元两端的电压Vpp与流过存储器单元的电流Ir之间的正比例。换句话说，如果存储器单元具有正电阻特性，则流过存储器单元的电流Ir随着存储器单元两端的电压Vpp的增大而增大，反之亦然。存储器单元的零电阻特性可以是这样的特性，其中随着流过存储器单元的电流Ir增大或减小，存储器单元两端的电压Vapp保持相对恒定。存储器单元的负电阻特性可以包括存储器单元两端的电压Vapp与流过存储器单元的电流Ir之间的反比例。换句话说，如果存储器单元具有负电阻特性，则随着存储器单元两端的电压Vapp减小，流过存储器单元的电流Ir增大，反之亦然。
图3还示出了根据一些实施例的线HRS_IV和LRS_IV，用于指示存储器单元(即，图1中的存储器单元112)的高电阻状态和低电阻状态的IV特性。对于存储器单元两端的相同电压，从具有高电阻状态的存储器单元测量的电流低于从具有低电阻状态的存储器单元测量的电流。流过具有低电阻状态的存储器单元的电流与流过具有高电阻状态的存储器单元的电流之间的差可以用于确定对存储器单元执行的读取操作的读取裕度。在一些实施例中，读取裕度必须足够大以确保对存储器单元的读取操作的正确性。
图3还示出了根据一些实施例的正电阻特性、零电阻特性和负电阻特性的读取裕度RM1、RM2和RM3。可以根据流过具有高电阻状态的存储器单元的电流和流过具有低电阻状态的存储器单元的电流之间的差来确定读取裕度RM1、RM2和RM3。如图3所示，具有正电阻特性的存储器单元的读取裕度RM1小于具有零电阻特性的存储器单元的读取裕度RM2。具有零电阻特性的存储器单元的读取裕度RM2小于具有负电阻特性的存储器单元的读取裕度RM3。换句话说，与具有正电阻特性和零电阻特性的存储器单元相比，具有负电阻特性的存储器单元可以具有更高的读取裕度。这样，负电阻特性可以改善读取操作中的存储器单元的读取裕度。
参考图1和图3，存储器单元112的选择器元件1121可以由具有负电阻特性的材料形成。这样，存储器单元112的选择器元件1121可以具有由图3所示的线NR表示的IV特性。因此，基于选择器元件1121的负电阻特性，可以改善对存储器单元112执行的读取操作的读取裕度。
图4示出了根据一些实施例的存储器单元(即，图1中的存储器单元112)的IV特性。图4所示的横轴指示存储器单元的选择器元件两端的电压，并且图4所示的纵轴指示流过存储器单元的选择器元件的电流。在图4中，特性曲线OTS_ON和OTS_OFF指示存储器单元的选择器元件的导电状态和非导电状态的IV特性。特性线HRS_IV和LRS_IV指示存储器单元的高电阻状态和低电阻状态的IV特性。在一些实施例中，选择器元件的特性曲线OTS_ON与存储器单元的特性线HRS_IV相交，但是不与存储器单元的特性线LRS_IV相交。
在一些实施例中，当选择器元件两端的电压Vsel小于阈值电压Vth时，选择器元件处于非导电状态，如曲线OTS_OFF的部分10所示。选择器元件保持在非导电状态，直到电压Vsel大于阈值电压Vth或电流Isel大于阈值电流Ith。在非导电状态下，选择器元件的电阻值相对较高，导致少量电流流过选择器元件。
当向选择器元件施加大于Vth的电压Vsel或大于Ith的电流Isel时，选择器元件导通以处于导电状态。当选择器元件处于导电状态时，选择器元件可以下降或回跳至保持电压Vhold，如曲线OTS_ON的部分20所指示的。另外，当选择器元件处于导电状态时，随着选择器元件的电流Isel增加，选择器元件的电压Vsel保持接近保持电压Vhold。选择器元件可以保持在导电状态，直到选择器元件的电流Isel变得小于保持电流(未示出)或者电压Vsel变得小于保持电压Vhold。换句话说，当将小于保持电压Vhold的电压Vsel或小于保持电流(未示出)的电流Isel施加到选择器元件时，选择器元件可以返回到非导电状态。
参考图1和图4，选择器元件1121可以包括具有负电阻特性的OTS。负电阻特性可以包括OTS两端的电压Vsel与流过OTS的电流Isel的反比例。曲线OTS_ON的部分20指示随着流过选择器元件1121的电流增加，选择器元件1121两端的电压减小或回跳。换句话说，曲线OTS_ON的部分20可以指示选择器元件1121的负电阻特性。
在一些实施例中，选择器元件配置为当存储器单元具有低电阻状态时导通，并且当存储器单元具有高电阻状态时断开。当存储器单元具有高电阻状态时，由于选择器元件断开，并且引起更高的电阻，导致对存储器单元执行的读取操作的读取裕度得到改善。在一些实施例中，在从保持电压Vhold和阈值电压Vth的范围内选择选择器元件的工作电压(未示出)。选择器元件的工作电压与可以基于选择器元件的特性曲线OTS_ON确定的工作电流(未示出)对应。如上所述，选择器元件的特性曲线OTS_ON不与特性线HRS_IV相交。在一些实施例中，特征线HRS_IV位于选择器元件的特征曲线OTS_ON下方。这样，当将电压施加到具有高电阻状态的存储器单元时，基于特性线HRS_IV获得的流过存储器单元的电流小于选择器元件的工作电流。结果，具有高电阻状态的存储器单元的选择器元件保持在非导电状态，从而引起更高的电阻值并且进一步增加对存储器单元的读取操作的读取裕度。
另一方面，当将电压施加到具有低电阻状态的存储器单元时，流过该存储器单元的电流大于选择器元件的工作电流。结果，具有低电阻状态的存储器单元的选择器元件被导通以处于导电状态，并且允许存储在存储器单元中的数据被输出到位线。
图5示出了根据一些实施例的存储器单元(即，图1中的存储器单元112)的低电阻状态LRS_IV和高电阻状态HRS的IV特性。图5所示的横轴指示存储器单元两端的电压Vapp，并且图5所示的纵轴指示流过存储器单元的电流Ir。通过向存储器单元施加读取电压Vread并测量流过存储器单元的电流Iread，可以执行读取操作以读取存储器单元的电阻状态。电流Iread的值可以用于确定存储器单元的电阻状态。
参考图3和图5，当适当选择读取电压Vread时，对存储器单元的读取操作的读取裕度RM得到改善。例如，当存储器单元处于高电阻状态时，存储器单元的存储器元件通过选择器元件与位线绝缘。如图5所示，流过具有高电阻状态的存储器单元的电流接近于零伏。另一方面，当存储器单元处于低电阻状态时，选择器元件导通，并且将存储在存储器单元中的数据输出到位线。
图6示出了根据一些实施例的使用存储器单元的选择器元件来放大存储在存储器单元的存储器元件中的数据的方法。在步骤S610中，由选择器元件选择用于读取操作的存储器元件。读取操作配置为读取存储在存储器元件中的数据。
在一些实施例中，选择器元件可以执行切换功能以选择存储器元件。选择器元件可以导通以将存储器单元的存储器元件电连接至位线，从而允许将存储在存储器元件中的数据输出到位线。选择器元件可以断开存储器单元的存储器元件与位线之间的电连接，从而使存储器元件与位线绝缘。
在步骤S620中，在读取操作中，由存储器单元中的选择器元件放大存储在存储器元件中的数据。换句话说，可以通过位于存储器单元内部的存储器选择器的内置放大功能来放大存储在存储器单元的存储器元件中的数据。在一些实施例中，选择器元件的材料包括负电阻特性，负电阻特性允许选择器元件具有放大功能。负电阻特性可以包括施加到选择器元件的电压与流过选择器元件的电流之间的反比例。
根据本发明的实施例，存储器阵列中的存储器单元的选择器元件可以具有切换功能和放大功能，其中，切换功能配置为在读取操作中选择存储器单元的存储器元件，并且放大功能配置为在读取操作中放大存储在存储器元件中的数据。由存储器单元的选择器元件执行的放大功能可以被认为是内置放大功能，内置放大功能配置为在将放大的数据输出到位线之前放大存储在存储器单元中的数据。当存储器单元处于低电阻状态时，选择器元件可以配置为处于导电状态，并且当存储器单元处于高电阻状态时，选择器元件可以配置为处于非导电状态。这样，进一步改善了对存储器单元执行的读取操作的读取裕度。
在一些实施例中，介绍了包括存储器元件和选择器元件的存储器单元。存储器元件配置为存储存储器单元的数据。选择器元件串联耦合至存储器元件，并且配置为选择用于读取操作的存储器元件并且在读取操作中放大存储在存储器元件中的数据。
在上述存储器单元中，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据。
在上述存储器单元中，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关，并且所述选择器元件的工作电压从所述双向阈值开关的所述保持电压到所述阈值电压的范围内选择。
在上述存储器单元中，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关，并且所述选择器元件的工作电压从所述双向阈值开关的所述保持电压到所述阈值电压的范围内选择，所述负电阻特性包括施加到所述选择器元件的电压的变化与流过所述选择器元件的电流的变化之间的反比例。
在上述存储器单元中，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关，并且所述选择器元件的工作电压从所述双向阈值开关的所述保持电压到所述阈值电压的范围内选择，当所述存储器元件处于第一逻辑状态时，所述选择器元件配置为在所述读取操作期间将所述存储器元件电连接至位线，并且当所述存储器元件处于第二逻辑状态时，所述选择器元件配置为在所述读取操作期间将所述存储器元件与所述位线电绝缘。
在上述存储器单元中，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关，并且所述选择器元件的工作电压从所述双向阈值开关的所述保持电压到所述阈值电压的范围内选择，所述负电阻特性包括施加到所述选择器元件的电压的变化与流过所述选择器元件的电流的变化之间的反比例，其中，所述存储器元件是电阻式存储器元件，所述第一逻辑状态是低电阻状态，并且所述第二逻辑状态是高电阻状态。
在上述存储器单元中，其中，所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，所述选择器元件层堆叠在所述金属焊盘层的顶部上，并且所述金属焊盘层堆叠在所述存储器元件层的顶部上。
在上述存储器单元中，其中，所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，所述存储器元件层堆叠在所述金属焊盘层的顶部上，并且所述金属焊盘层堆叠在所述选择器元件层的顶部上。
在上述存储器单元中，其中，所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，并且所述选择器元件层的材料包括具有二元化合物、三元化合物、四元化合物和五元化合物中的至少一种的负电阻材料。
在一些实施例中，介绍了包括至少一个存储器单元的存储器器件。至少一个存储器单元中的每个耦合至位线和字线，并且包括存储器元件和选择器元件。存储器元件配置为存储存储器单元的数据。选择器元件串联耦合至存储器元件，并且配置为选择用于读取操作的存储器元件并且在读取操作中放大存储在存储器元件中的数据。
在上述存储器器件中，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据。
在上述存储器器件中，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关，所述双向阈值开关的工作电压从所述双向阈值开关的所述保持电压到所述阈值电压的范围内选择，并且所述负电阻特性包括施加到所述选择器元件的电压的变化与流过所述选择器元件的电流的变化之间的反比例。
在上述存储器器件中，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关，所述双向阈值开关的工作电压从所述双向阈值开关的所述保持电压到所述阈值电压的范围内选择，并且所述负电阻特性包括施加到所述选择器元件的电压的变化与流过所述选择器元件的电流的变化之间的反比例，当所述存储器元件处于第一逻辑状态时，所述选择器元件配置为在所述读取操作期间将所述存储器元件电连接至所述位线，当所述存储器元件处于第二逻辑状态时，所述选择器元件配置为在所述读取操作期间将所述存储器元件与所述位线电绝缘，并且所述存储器元件是电阻式存储器元件，所述第一逻辑状态是低电阻状态，并且所述第二逻辑状态是高电阻状态。
在上述存储器器件中，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关，所述双向阈值开关的工作电压从所述双向阈值开关的所述保持电压到所述阈值电压的范围内选择，并且所述负电阻特性包括施加到所述选择器元件的电压的变化与流过所述选择器元件的电流的变化之间的反比例，当所述存储器元件处于第一逻辑状态时，所述选择器元件配置为在所述读取操作期间将所述存储器元件电连接至所述位线，当所述存储器元件处于第二逻辑状态时，所述选择器元件配置为在所述读取操作期间将所述存储器元件与所述位线电绝缘，并且所述存储器元件是电阻式存储器元件，所述第一逻辑状态是低电阻状态，并且所述第二逻辑状态是高电阻状态，还包括：感测放大器，耦合至所述至少一个存储器单元，配置为放大由所述至少一个存储器单元的所述选择器元件放大的所述数据，以生成读取数据。
在上述存储器器件中，其中，所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，所述选择器元件层堆叠在所述金属焊盘层的顶部上，并且所述金属焊盘层堆叠在所述存储器元件层的顶部上。
在上述存储器器件中，其中，所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，并且所述存储器元件层堆叠在所述金属焊盘层的顶部上，并且所述金属焊盘层堆叠在所述选择器元件层的顶部上。
在上述存储器器件中，其中，所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，所述选择器元件层的材料包括具有二元化合物、三元化合物、四元化合物和五元化合物中的至少一种的负电阻材料，并且所述二元化合物、所述三元化合物、所述四元化合物和所述五元化合物中的至少一种是氮(N)掺杂的、碳(C)掺杂的或氧(O)掺杂的。
在一些实施例中，介绍了一种使用存储器单元的选择器元件来放大存储在存储器单元的存储器元件中的数据的方法。该方法可以包括以下步骤：通过选择器元件来选择用于读取操作的存储器元件；以及通过选择器元件在读取操作中放大存储在存储器元件中的数据。
在上述方法中，其中，选择用于所述读取操作的所述存储器元件并且在所述读取操作中放大存储在所述存储器元件中的所述数据包括：当所述存储器元件处于第一逻辑状态时，在所述读取操作期间将所述存储器元件电连接至位线，以及当所述存储器元件处于第二逻辑状态时，在所述读取操作期间将所述存储器元件与所述位线电绝缘。
在上述方法中，其中，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关，并且所述选择器元件的工作电压从所述双向阈值开关的所述保持电压到所述阈值电压的范围内选择，所述选择器元件层的材料包括具有二元化合物、三元化合物、四元化合物和五元化合物中的至少一种的负电阻材料，并且所述二元化合物、所述三元化合物、所述四元化合物和所述五元化合物中的至少一种是氮(N)掺杂的、碳(C)掺杂的或氧(O)掺杂的。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种存储器单元，包括：
存储器元件，配置为存储所述存储器单元的数据；以及
选择器元件，串联耦合至所述存储器元件，配置为选择用于读取操作的所述存储器元件并且在所述读取操作中放大存储在所述存储器元件中的所述数据，其中，所述选择器元件位于所述存储器单元内部，
其中，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关，
当在所述保持电压到所述阈值电压范围内的电压被施加到处于第一逻辑状态的所述存储器单元时，流经所述存储器单元的电流大于所述选择器元件的工作电流，并且所述选择器元件处于导电状态，以及
当在所述保持电压到所述阈值电压范围内的所述电压被施加到处于第二逻辑状态的所述存储器单元时，流经所述存储器单元的电流小于所述选择器元件的工作电流，并且所述选择器元件处于非导电状态。
2.根据权利要求1所述的存储器单元，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据。
3.根据权利要求1所述的存储器单元，其中，
所述存储器元件存储单位数据。
4.根据权利要求2所述的存储器单元，其中，
所述负电阻特性包括施加到所述选择器元件的电压的变化与流过所述选择器元件的电流的变化之间的反比例。
5.根据权利要求1所述的存储器单元，其中，
当所述存储器元件处于所述第一逻辑状态时，所述选择器元件配置为在所述读取操作期间将所述存储器元件电连接至位线，并且
当所述存储器元件处于所述第二逻辑状态时，所述选择器元件配置为在所述读取操作期间将所述存储器元件与所述位线电绝缘。
6.根据权利要求4所述的存储器单元，其中，所述存储器元件是电阻式存储器元件，所述第一逻辑状态是低电阻状态，并且所述第二逻辑状态是高电阻状态。
7.根据权利要求1所述的存储器单元，其中，
所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，
所述选择器元件层堆叠在所述金属焊盘层的顶部上，并且
所述金属焊盘层堆叠在所述存储器元件层的顶部上。
8.根据权利要求1所述的存储器单元，其中，
所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，
所述存储器元件层堆叠在所述金属焊盘层的顶部上，并且
所述金属焊盘层堆叠在所述选择器元件层的顶部上。
9.根据权利要求1所述的存储器单元，其中，
所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，并且所述选择器元件层的材料包括具有二元化合物、三元化合物、四元化合物和五元化合物中的至少一种的负电阻材料。
10.一种存储器器件，包括；
至少一个存储器单元，其中，所述至少一个存储器单元中的每个耦合至位线和字线，所述至少一个存储器单元中的每个包括：
存储器元件，配置为存储所述至少一个存储器单元的数据；以及
选择器元件，串联耦合至所述存储器元件，配置为选择用于读取操作的所述存储器元件并且在所述读取操作中放大存储在所述存储器元件中的所述数据，其中，所述至少一个存储器单元中的存储器单元的选择的元件位于所述存储器单元内部，其中，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关，
当在所述保持电压到所述阈值电压范围内的电压被施加到处于第一逻辑状态的所述存储器单元时，流经所述存储器单元的电流大于所述选择器元件的工作电流，并且所述选择器元件处于导电状态，以及
当在所述保持电压到所述阈值电压范围内的所述电压被施加到处于第二逻辑状态的所述存储器单元时，流经所述存储器单元的电流小于所述选择器元件的工作电流，并且所述选择器元件处于非导电状态。
11.根据权利要求10所述的存储器器件，其中，所述选择器元件的材料包括具有负电阻特性的负电阻材料，并且所述选择器元件配置为基于所述负电阻特性来放大存储在所述存储器元件中的所述数据。
12.根据权利要求11所述的存储器器件，其中，
所述负电阻特性包括施加到所述选择器元件的电压的变化与流过所述选择器元件的电流的变化之间的反比例。
13.根据权利要求12所述的存储器器件，其中，
当所述存储器元件处于第一逻辑状态时，所述选择器元件配置为在所述读取操作期间将所述存储器元件电连接至所述位线，
当所述存储器元件处于第二逻辑状态时，所述选择器元件配置为在所述读取操作期间将所述存储器元件与所述位线电绝缘，并且
所述存储器元件是电阻式存储器元件，所述第一逻辑状态是低电阻状态，并且所述第二逻辑状态是高电阻状态。
14.根据权利要求13所述的存储器器件，还包括：
感测放大器，耦合至所述至少一个存储器单元，配置为放大由所述至少一个存储器单元的所述选择器元件放大的所述数据，以生成读取数据。
15.根据权利要求10所述的存储器器件，其中，
所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，
所述选择器元件层堆叠在所述金属焊盘层的顶部上，并且所述金属焊盘层堆叠在所述存储器元件层的顶部上。
16.根据权利要求10所述的存储器器件，其中，
所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，并且
所述存储器元件层堆叠在所述金属焊盘层的顶部上，并且所述金属焊盘层堆叠在所述选择器元件层的顶部上。
17.根据权利要求10所述的存储器器件，其中，
所述存储器单元包括金属焊盘层、存储器元件层和选择器元件层的堆叠件，所述选择器元件层的材料包括具有二元化合物、三元化合物、四元化合物和五元化合物中的至少一种的负电阻材料，并且
所述二元化合物、所述三元化合物、所述四元化合物和所述五元化合物中的至少一种是氮(N)掺杂的、碳(C)掺杂的或氧(O)掺杂的。
18.一种使用存储器单元的选择器元件放大存储在所述存储器单元的存储器元件中的数据的方法，所述方法包括：
通过所述选择器元件选择用于读取操作的所述存储器元件，其中，所述选择器元件包括具有阈值电压和保持电压的双向阈值开关；以及
通过所述选择器元件在所述读取操作中放大存储在所述存储器元件中的所述数据，所述选择器元件位于所述存储器单元内部，
其中，当在所述保持电压到所述阈值电压范围内的电压被施加到处于第一逻辑状态的所述存储器单元时，流经所述存储器单元的电流大于所述选择器元件的工作电流，并且所述选择器元件处于导电状态，以及
当在所述保持电压到所述阈值电压范围内的所述电压被施加到处于第二逻辑状态的所述存储器单元时，流经所述存储器单元的电流小于所述选择器元件的工作电流，并且所述选择器元件处于非导电状态。
19.根据权利要求18所述的方法，其中，选择用于所述读取操作的所述存储器元件并且在所述读取操作中放大存储在所述存储器元件中的所述数据包括：
当所述存储器元件处于第一逻辑状态时，在所述读取操作期间将所述存储器元件电连接至位线，以及
当所述存储器元件处于第二逻辑状态时，在所述读取操作期间将所述存储器元件与所述位线电绝缘。
20.根据权利要求18所述的方法，其中，
所述选择器元件层的材料包括具有二元化合物、三元化合物、四元化合物和五元化合物中的至少一种的负电阻材料，并且
所述二元化合物、所述三元化合物、所述四元化合物和所述五元化合物中的至少一种是氮(N)掺杂的、碳(C)掺杂的或氧(O)掺杂的。
CN202010751000.0A 2019-07-31 2020-07-30 存储器单元、存储器器件及其使用方法 Active CN112306399B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962880656P 2019-07-31 2019-07-31
US62/880,656 2019-07-31
US16/805,872 2020-03-02
US16/805,872 US11183236B2 (en) 2019-07-31 2020-03-02 Memory cell with built-in amplifying function, memory device and method using the same

Publications (2)

Publication Number Publication Date
CN112306399A CN112306399A (zh) 2021-02-02
CN112306399B true CN112306399B (zh) 2024-05-28

Family

ID=74174970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010751000.0A Active CN112306399B (zh) 2019-07-31 2020-07-30 存储器单元、存储器器件及其使用方法

Country Status (5)

Country Link
US (2) US11183236B2 (zh)
KR (1) KR102333512B1 (zh)
CN (1) CN112306399B (zh)
DE (1) DE102020106721A1 (zh)
TW (1) TWI733520B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11719771B1 (en) * 2022-06-02 2023-08-08 Allegro Microsystems, Llc Magnetoresistive sensor having seed layer hysteresis suppression

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310798B1 (en) * 1999-08-25 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory and method for manufacture thereof
CN109493904A (zh) * 2017-09-12 2019-03-19 旺宏电子股份有限公司 集成电路及存储器阵列中的被选存储单元的写入方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7136296B2 (en) * 2005-02-28 2006-11-14 International Business Machines Corporation Static random access memory utilizing gated diode technology
US20070211523A1 (en) * 2006-03-07 2007-09-13 Juhan Kim Magnetic random access memory
US20100165716A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Nonvolatile memory with ovonic threshold switches
JP5462027B2 (ja) 2010-02-22 2014-04-02 株式会社東芝 不揮発性半導体記憶装置
CN102859603A (zh) 2010-04-27 2013-01-02 莫塞德技术公司 具有交替选择的相变存储阵列块
JP5664105B2 (ja) * 2010-10-12 2015-02-04 富士通株式会社 半導体メモリおよびシステム
US8642985B2 (en) * 2011-06-30 2014-02-04 Industrial Technology Research Institute Memory Cell
US20140269046A1 (en) 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9123411B2 (en) * 2013-10-11 2015-09-01 Kabushiki Kaisha Toshiba Memory device, method of controlling memory device, and memory system
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
WO2016129306A1 (ja) * 2015-02-10 2016-08-18 ソニー株式会社 選択素子およびメモリセルならびに記憶装置
KR20160131180A (ko) 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 전자 장치 및 그 동작방법
KR20170035103A (ko) * 2015-09-22 2017-03-30 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR101854023B1 (ko) 2016-02-23 2018-05-02 연세대학교 산학협력단 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US10140044B2 (en) * 2016-03-31 2018-11-27 Qualcomm Incorporated Efficient memory bank design
US11322546B2 (en) * 2018-09-27 2022-05-03 Intel Corporation Current delivery and spike mitigation in a memory cell array
US11056534B2 (en) * 2019-06-27 2021-07-06 Sandisk Technologies Llc One selector one resistor MRAM crosspoint memory array fabrication methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310798B1 (en) * 1999-08-25 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory and method for manufacture thereof
CN109493904A (zh) * 2017-09-12 2019-03-19 旺宏电子股份有限公司 集成电路及存储器阵列中的被选存储单元的写入方法

Also Published As

Publication number Publication date
US20210035633A1 (en) 2021-02-04
KR20210016266A (ko) 2021-02-15
TWI733520B (zh) 2021-07-11
KR102333512B1 (ko) 2021-12-01
TW202107460A (zh) 2021-02-16
US20220076741A1 (en) 2022-03-10
CN112306399A (zh) 2021-02-02
US11967375B2 (en) 2024-04-23
DE102020106721A1 (de) 2021-02-04
US11183236B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
KR102488896B1 (ko) 스위치 소자 및 기억 장치
US20170098684A1 (en) Switch device and storage unit
JP6750507B2 (ja) 選択素子およびメモリセルならびに記憶装置
TWI515935B (zh) 開關裝置結構及方法
CN103238185B (zh) 非易失性半导体存储装置及其写入方法
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
US20060113614A1 (en) Nonvolatile memory device and method including resistor and transistor
WO2017217119A1 (ja) 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
US20120002461A1 (en) Non-volatile memory with ovonic threshold switch and resistive memory element
US20220246189A1 (en) Memory device, operation method of memory device and operation method of memory circuit
CN112306399B (zh) 存储器单元、存储器器件及其使用方法
US10892300B2 (en) Storage device
US9147657B2 (en) Memory cell repair
US11848039B2 (en) Cross-point MRAM including self-compliance selector
US11145347B1 (en) Memory device and memory circuit
CN111667864B (zh) 半导体存储装置以及方法
KR20240066594A (ko) 비휘발성 특성을 가지는 ots 및 상변화층의 적층구조
CN118782111A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant