CN111987003B - 实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片 - Google Patents
实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片 Download PDFInfo
- Publication number
- CN111987003B CN111987003B CN202010872395.XA CN202010872395A CN111987003B CN 111987003 B CN111987003 B CN 111987003B CN 202010872395 A CN202010872395 A CN 202010872395A CN 111987003 B CN111987003 B CN 111987003B
- Authority
- CN
- China
- Prior art keywords
- pressure point
- wafer
- gaas substrate
- signal connection
- sealing ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims abstract description 46
- 235000012431 wafers Nutrition 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 230000008569 process Effects 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 57
- 238000002955 isolation Methods 0.000 claims description 14
- 238000004080 punching Methods 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 11
- 238000005538 encapsulation Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims 23
- 238000007747 plating Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明适用于半导体技术领域，提供了一种实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片，该方法包括：将seal ring结构的两圆片进行键合，即将两圆片的信号连接压点、接地孔压点和seal ring压点分别对应键合，形成封装结构的金属围墙形式；将所述两圆片中的任一圆片的所述信号连接压点和所述seal ring压点通过对应的GaAs衬底引出，将另一圆片的所述接地孔压点和所述seal ring压点通过对应的GaAs衬底引出，形成封装结构的屏蔽金属盖，最终在圆片上实现芯片级电磁屏蔽封装结构，抗干扰能力强。根据本实施例提供的实现GaAs芯片电磁屏蔽功能的封装的方法，可实现大批量生产制作，工艺成本低，结构重复性好，可靠性高。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片。
背景技术
随着器件尺寸减小、芯片集成度提高，三维集成技术是未来微系统领域发展的方向。三维集成技术是在第三维上进行芯片堆叠和互连布线，优化电路连接的技术和工艺，从而展示出在实现芯片多功能化、减小信号延迟、减低功耗、提高芯片性能等诸多方面的优势。但是芯片在堆叠之后，芯片之间存在相互电磁干扰问题，尤其是射频电路对周围电磁干扰更敏感，严重时导致电路不能正常工作。
发明内容
有鉴于此，本发明实施例提供了一种实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片，旨在解决现有技术中芯片在堆叠之后芯片之间存在相互电磁干扰的问题。
为实现上述目的，本发明实施例的第一方面提供了一种实现GaAs芯片电磁屏蔽功能的封装的方法，包括：
将两圆片分别设置为seal ring结构，其中，所述两圆片分别包括GaAs衬底、在所述GaAs衬底上设置的信号连接压点、接地孔压点以及包围所述信号连接压点和所述接地孔压点的seal ring压点；
将两圆片的信号连接压点、接地孔压点和seal ring压点分别对应键合；
将所述两圆片中的任一圆片的所述信号连接压点和所述seal ring压点通过对应的GaAs衬底引出，将另一圆片的所述接地孔压点和所述seal ring压点通过对应的GaAs衬底引出。
作为本申请另一实施例，所述将两圆片的信号连接压点、接地孔压点和seal ring压点分别对应键合，包括：
将两圆片的信号连接压点、接地孔压点和seal ring压点分别对应进行金金键合。
作为本申请另一实施例，所述将所述两圆片中的任一圆片的所述信号连接压点和所述seal ring压点通过对应的GaAs衬底引出，包括：
将所述两圆片中的任一第一圆片的第一GaAs衬底减薄；
在减薄的第一GaAs衬底的背面打孔，露出所述第一圆片的信号连接压点和所述第一圆片的seal ring压点；
在打孔后的第一GaAs衬底上电镀第一金属层，引出所述第一圆片的信号连接压点和所述第一圆片的seal ring压点；
采用湿法腐蚀工艺在所述第一金属层上腐蚀所述第一金属层，实现金属间隔离；
在隔离后的第一金属层的表面上制备保护层。
作为本申请另一实施例，所述在打孔后的第一GaAs衬底上电镀金属层，引出所述第一圆片的信号连接压点和所述第一圆片的seal ring压点，包括：
在打孔后的第一GaAs衬底上采用深孔溅射和深孔电镀互连工艺制备第一金属层，将所述第一圆片的信号连接压点和所述第一圆片的seal ring压点引到所述第一GaAs衬底背面的表面。
作为本申请另一实施例，所述第一金属层采用的材料为金。
作为本申请另一实施例，所述保护层的材料为氮化硅。
作为本申请另一实施例，所述将另一圆片的所述接地孔压点和所述seal ring压点通过对应的GaAs衬底引出，包括：
将另一第二圆片的第二GaAs衬底减薄；
在减薄的第二GaAs衬底的背面打孔，露出所述第二圆片的接地孔压点和所述第二圆片的seal ring压点；
在打孔后的第二GaAs衬底上电镀第二金属层，引出所述第二圆片的接地孔压点和所述第二圆片的seal ring压点。
作为本申请另一实施例，所述第二金属层采用的材料为金。
本发明实施例的第二方面提供了一种GaAs芯片，包括：
对应键合设置的第一信号连接压点和第二信号连接压点、第一接地孔压点和第二接地孔压点以及第一seal ring压点和第二seal ring压点，所述第一seal ring压点包围所述第一信号连接压点和所述第一接地孔压点设置，所述第二seal ring压点包围所述第二信号连接压点和所述第二接地孔压点设置；
所述第一信号连接压点、所述第一接地孔压点和所述第一seal ring压点上设置的第一GaAs衬底，其中所述第一GaAs衬底上第一信号连接压点和所述第一seal ring压点对应位置分别设置第一通孔，并在所述第一GaAs衬底上设置金属间隔离区域；在所述第一通孔内、所述金属间隔离区域内和所述第一GaAs衬底上设置第一金属层，在所述第一金属层上设置保护层；
所述第二信号连接压点、所述第二接地孔压点和所述第二seal ring压点上设置的第二GaAs衬底，其中所述第二GaAs衬底上第二接地孔压点和所述第二seal ring压点对应位置分别设置第二通孔，在所述第二通孔内和所述第二GaAs衬底上设置第二金属层。
作为本申请另一实施例，所述第一通孔和所述第二通孔为上宽下窄的V型孔；
所述第一金属层和所述第二金属层采用的材料均为金；
所述保护层的材料为氮化硅。
本发明实施例与现有技术相比存在的有益效果是：与现有技术相比，本发明通过将seal ring结构的两圆片进行键合，即将两圆片的信号连接压点、接地孔压点和sealring压点分别对应键合，形成封装结构的金属围墙形式；将所述两圆片中的任一圆片的所述信号连接压点和所述seal ring压点通过对应的GaAs衬底引出，将另一圆片的所述接地孔压点和所述seal ring压点通过对应的GaAs衬底引出，形成封装结构的屏蔽金属盖，最终在圆片上实现芯片级电磁屏蔽封装结构，抗干扰能力强。根据本实施例提供的实现GaAs芯片电磁屏蔽功能的封装的方法，可实现大批量生产制作，工艺成本低，结构重复性好，可靠性高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的实现GaAs芯片电磁屏蔽功能的封装的方法的实现流程示意图；
图2(1)是本发明实施例提供的圆片示意图；
图2(2)是本发明另一实施例提供的另一圆片示意图；
图3是本发明实施例提供的两圆片键合的示意图；
图4是本发明实施例提供的将信号连接压点和seal ring压点通过对应的GaAs衬底引出的示意图；
图5是本发明实施例提供的GaAs芯片的示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
图1为本发明实施例提供的实现GaAs芯片电磁屏蔽功能的封装的方法的实现流程示意图，详述如下。
步骤101，将两圆片分别设置为seal ring结构，其中，所述两圆片分别包括GaAs衬底、在所述GaAs衬底上设置的信号连接压点、接地孔压点以及包围所述信号连接压点和所述接地孔压点的seal ring压点。
可选的，在芯片制备的前道工艺中制备圆片的seal ring结构，即seal ring压点设置为包围信号连接压点和接地孔压点。如图2(1)和图2(2)所示，图2(1)和图2(2)分别为两圆片，其中，11和21分别表示圆片的GaAs衬底，12和22分别表示圆片的seal ring压点，13和23分别表示圆片的信号连接压点，14和24分别表示圆片的接地孔压点。
步骤102，将两圆片的信号连接压点、接地孔压点和seal ring压点分别对应键合。
如图3所示两圆片键合示意图，两圆片的信号连接压点、接地孔压点和seal ring压点分别对应键合，使第一圆片和第二圆片堆叠在一起。
可选的，在本步骤中可以将两圆片的信号连接压点、接地孔压点和seal ring压点分别对应进行金金键合，即采用金丝或金带键合。
步骤103，将所述两圆片中的任一圆片的所述信号连接压点和所述seal ring压点通过对应的GaAs衬底引出，将另一圆片的所述接地孔压点和所述seal ring压点通过对应的GaAs衬底引出。
可选的，本步骤中将所述两圆片中的任一圆片的所述信号连接压点和所述sealring压点通过对应的GaAs衬底引出，可以包括：
将所述两圆片中的任一第一圆片的第一GaAs衬底减薄；
在减薄的第一GaAs衬底的背面打孔，露出所述第一圆片的信号连接压点和所述第一圆片的seal ring压点；
在打孔后的第一GaAs衬底上电镀第一金属层，引出所述第一圆片的信号连接压点和所述第一圆片的seal ring压点；
采用湿法腐蚀工艺在所述第一金属层上腐蚀所述第一金属层，实现金属间隔离；
在隔离后的第一金属层的表面上制备保护层。
如图4为将信号连接压点和seal ring压点通过对应的GaAs衬底引出的示意图，图4中，将第一金属层根据功能不同分为两部分，5表示第一金属层中的屏蔽金属，6表示第一金属层中信号连接压点引出端，7表示第一金属层上的保护层。
可选的，在减薄第一GaAs衬底时，可以通过粘片工艺、减薄粗磨、减薄细磨及抛光工艺，实现第一圆片的减薄。
可选的，所述在打孔后的第一GaAs衬底上电镀金属层，引出所述第一圆片的信号连接压点和所述第一圆片的seal ring压点，可以包括：
在打孔后的第一GaAs衬底上采用深孔溅射和深孔电镀互连工艺制备第一金属层，将所述第一圆片的信号连接压点和所述第一圆片的seal ring压点引到所述第一GaAs衬底背面的表面。
可选的，所述第一金属层采用的材料为金。
可选的，采用湿法腐蚀工艺在所述第一金属层上腐蚀所述第一金属层，实现金属间隔离时，可以在所述第一金属层上涂覆光刻胶，然后进行曝光显影，显影区域即为需进行金属间隔离区域，再在显影区域进行湿法腐蚀，将信号连接压点与金属隔离区域定义出来。再利用光刻胶掩蔽将隔离区域金属腐蚀干净，从而达到金属间隔离的目的。然后再去掉掩蔽光刻胶，最终完成第一圆片的封装结构屏蔽金属盖及信号连接压点的制作。
可选的，所述保护层的材料为氮化硅。
本步骤中将另一圆片的所述接地孔压点和所述seal ring压点通过对应的GaAs衬底引出，可以包括：
将另一第二圆片的第二GaAs衬底减薄；在减薄的第二GaAs衬底的背面打孔，露出所述第二圆片的接地孔压点和所述第二圆片的seal ring压点；在打孔后的第二GaAs衬底上电镀第二金属层，引出所述第二圆片的接地孔压点和所述第二圆片的seal ring压点。
可选的，所述第二金属层采用的材料为金。
第二圆片的第二GaAs衬底减薄的工艺流程与第一圆片的第一GaAs衬底减薄的工艺流程相同，在此不再一一赘述。
在打孔后的第二GaAs衬底上采用深孔溅射和深孔电镀互连工艺制备第二金属层，将所述第二圆片的接地孔压点和所述第二圆片的seal ring压点引到所述第二GaAs衬底背面的表面。
如图5为制备完成的具有电磁屏蔽功能的GaAs芯片，图5中8表示第二金属层，此第二金属层为下屏蔽金属层，可用于接地。
上述实现GaAs芯片电磁屏蔽功能的封装的方法，通过将seal ring结构的两圆片进行键合，即将两圆片的信号连接压点、接地孔压点和seal ring压点分别对应键合，形成封装结构的金属围墙形式；将所述两圆片中的任一圆片的所述信号连接压点和所述sealring压点通过对应的GaAs衬底引出，将另一圆片的所述接地孔压点和所述seal ring压点通过对应的GaAs衬底引出，形成封装结构的屏蔽金属盖，最终在圆片上实现芯片级电磁屏蔽封装结构，抗干扰能力强。根据本实施例提供的实现GaAs芯片电磁屏蔽功能的封装的方法，可实现大批量生产制作，工艺成本低，结构重复性好，可靠性高。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
对应于上文实施例所述的实现GaAs芯片电磁屏蔽功能的封装的方法，本发明实施例提供的一种GaAs芯片。如图5所示，该装置可以包括：
对应键合设置的第一信号连接压点和第二信号连接压点、第一接地孔压点和第二接地孔压点以及第一seal ring压点和第二seal ring压点，所述第一seal ring压点包围所述第一信号连接压点和所述第一接地孔压点设置，所述第二seal ring压点包围所述第二信号连接压点和所述第二接地孔压点设置；
所述第一信号连接压点、所述第一接地孔压点和所述第一seal ring压点上设置的第一GaAs衬底，其中所述第一GaAs衬底上第一信号连接压点和所述第一seal ring压点对应位置分别设置第一通孔，并在所述第一GaAs衬底上设置金属间隔离区域；在所述第一通孔内、所述金属间隔离区域内和所述第一GaAs衬底上设置第一金属层，在所述第一金属层上设置保护层；
所述第二信号连接压点、所述第二接地孔压点和所述第二seal ring压点上设置的第二GaAs衬底，其中所述第二GaAs衬底上第二接地孔压点和所述第二seal ring压点对应位置分别设置第二通孔，在所述第二通孔内和所述第二GaAs衬底上设置第二金属层。
需要说明的是，图5中第一信号连接压点为13，第二信号连接压点为23，第一接地孔压点为14，第二接地孔压点为24，第一seal ring压点为12，第二seal ring压点为22。第一GaAs衬底为11，第二GaAs衬底为21。5和6表示第一金属层，8表示第二金属层，7表示保护层。
可选的，如图5所示，所述第一通孔和所述第二通孔为上宽下窄的V型孔；
所述第一金属层和所述第二金属层采用的材料均为金；
所述保护层的材料为氮化硅。
上述GaAs芯片，对应键合设置的第一信号连接压点和第二信号连接压点、第一接地孔压点和第二接地孔压点以及第一seal ring压点和第二seal ring压点，形成封装结构的金属围墙形式；第一信号连接压点和第一seal ring压点通过对应的第一GaAs衬底引出，将第二接地孔压点和第二seal ring压点通过对应的第二GaAs衬底引出，形成封装结构的屏蔽金属盖，最终在圆片上实现芯片级电磁屏蔽封装结构，抗干扰能力强。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种实现GaAs芯片电磁屏蔽功能的封装的方法，其特征在于，包括：
将两圆片分别设置为密封环 结构，其中，所述两圆片分别包括GaAs衬底、在所述GaAs衬底上设置的信号连接压点、接地孔压点以及包围所述信号连接压点和所述接地孔压点的密封环 压点；
将两圆片的信号连接压点、接地孔压点和密封环 压点分别对应键合；
将所述两圆片中的任一圆片的所述信号连接压点和所述密封环 压点通过对应的GaAs衬底引出，将另一圆片的所述接地孔压点和所述密封环 压点通过对应的GaAs衬底引出；所述将另一圆片的所述接地孔压点和所述密封环 压点通过对应的GaAs衬底引出，包括：在第二GaAs衬底的背面打孔，露出另一第二圆片的接地孔压点和所述第二圆片的密封环 压点；在打孔后的第二GaAs衬底上电镀第二金属层，引出所述第二圆片的接地孔压点和所述第二圆片的密封环 压点。
2.如权利要求1所述的实现GaAs芯片电磁屏蔽功能的封装的方法，其特征在于，所述将两圆片的信号连接压点、接地孔压点和密封环 压点分别对应键合，包括：
将两圆片的信号连接压点、接地孔压点和密封环 压点分别对应进行金金键合。
3.如权利要求1或2所述的实现GaAs芯片电磁屏蔽功能的封装的方法，其特征在于，所述将所述两圆片中的任一圆片的所述信号连接压点和所述密封环 压点通过对应的GaAs衬底引出，包括：
将所述两圆片中的任一第一圆片的第一GaAs衬底减薄；
在减薄的第一GaAs衬底的背面打孔，露出所述第一圆片的信号连接压点和所述第一圆片的密封环 压点；
在打孔后的第一GaAs衬底上电镀第一金属层，引出所述第一圆片的信号连接压点和所述第一圆片的密封环 压点；
采用湿法腐蚀工艺在所述第一金属层上腐蚀所述第一金属层，实现金属间隔离；
在隔离后的第一金属层的表面上制备保护层。
4.如权利要求3所述的实现GaAs芯片电磁屏蔽功能的封装的方法，其特征在于，所述在打孔后的第一GaAs衬底上电镀金属层，引出所述第一圆片的信号连接压点和所述第一圆片的密封环 压点，包括：
在打孔后的第一GaAs衬底上采用深孔溅射和深孔电镀互连工艺制备第一金属层，将所述第一圆片的信号连接压点和所述第一圆片的密封环 压点引到所述第一GaAs衬底背面的表面。
5.如权利要求3所述的实现GaAs芯片电磁屏蔽功能的封装的方法，其特征在于，所述第一金属层采用的材料为金。
6.如权利要求3所述的实现GaAs芯片电磁屏蔽功能的封装的方法，其特征在于，所述保护层的材料为氮化硅。
7.如权利要求1或2所述的实现GaAs芯片电磁屏蔽功能的封装的方法，其特征在于，所述在第二GaAs衬底的背面打孔，露出第二圆片的接地孔压点和所述第二圆片的密封环 压点之前，还包括：
将另一第二圆片的第二GaAs衬底减薄；
所述在第二GaAs衬底的背面打孔，露出第二圆片的接地孔压点和所述第二圆片的密封环 压点，包括：
在减薄的第二GaAs衬底的背面打孔，露出第二圆片的接地孔压点和所述第二圆片的密封环 压点。
8.如权利要求7所述的实现GaAs芯片电磁屏蔽功能的封装的方法，其特征在于，所述第二金属层采用的材料为金。
9.一种GaAs芯片，其特征在于，包括：
对应键合设置的第一信号连接压点和第二信号连接压点、第一接地孔压点和第二接地孔压点以及第一密封环 压点和第二密封环 压点，所述第一密封环 压点包围所述第一信号连接压点和所述第一接地孔压点设置，所述第二密封环 压点包围所述第二信号连接压点和所述第二接地孔压点设置；
所述第一信号连接压点、所述第一接地孔压点和所述第一密封环 压点上设置的第一GaAs衬底，其中所述第一GaAs衬底上第一信号连接压点和所述第一密封环 压点对应位置分别设置第一通孔，并在所述第一GaAs衬底上设置金属间隔离区域；在所述第一通孔内、所述金属间隔离区域内和所述第一GaAs衬底上设置第一金属层，在所述第一金属层上设置保护层；
所述第二信号连接压点、所述第二接地孔压点和所述第二密封环 压点上设置的第二GaAs衬底的正面，其中所述第二GaAs衬底的背面上第二接地孔压点和所述第二密封环 压点对应位置分别设置第二通孔，露出所述第二接地孔压点和所述第二密封环 压点，在所述第二通孔内和所述第二GaAs衬底上设置第二金属层，引出所述第二接地孔压点和所述第二密封环 压点。
10.如权利要求9所述的GaAs芯片，其特征在于，
所述第一通孔和所述第二通孔为上宽下窄的V型孔；
所述第一金属层和所述第二金属层采用的材料均为金；
所述保护层的材料为氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872395.XA CN111987003B (zh) | 2020-08-26 | 2020-08-26 | 实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872395.XA CN111987003B (zh) | 2020-08-26 | 2020-08-26 | 实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111987003A CN111987003A (zh) | 2020-11-24 |
| CN111987003B true CN111987003B (zh) | 2022-04-01 |
Family
ID=73440963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010872395.XA Active CN111987003B (zh) | 2020-08-26 | 2020-08-26 | 实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111987003B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110902B2 (en) * | 2009-02-19 | 2012-02-07 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
| TWI434803B (zh) * | 2010-06-30 | 2014-04-21 | Ind Tech Res Inst | 微機電元件與電路晶片之整合裝置及其製造方法 |
| US9040854B2 (en) * | 2011-09-13 | 2015-05-26 | Texas Instruments Incorporated | MEMS electrostatic actuator |
| CN110723712B (zh) * | 2019-10-18 | 2024-02-13 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种mems器件结构及制造方法 |
-
2020
- 2020-08-26 CN CN202010872395.XA patent/CN111987003B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111987003A (zh) | 2020-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6284573B1 (en) | Wafer level fabrication and assembly of chip scale packages | |
| KR100743648B1 (ko) | 웨이퍼 레벨 시스템 인 패키지의 제조방법 | |
| US10269668B2 (en) | System and method for bonding package lid | |
| US8097955B2 (en) | Interconnect structures and methods | |
| US9000589B2 (en) | Semiconductor device with redistributed contacts | |
| WO2009020467A1 (en) | Near chip scale package integration process | |
| US11764161B2 (en) | Ground connection for semiconductor device assembly | |
| US11158520B2 (en) | Method to protect die during metal-embedded chip assembly (MECA) process | |
| US20060038245A1 (en) | Semiconductor device and method of producing the same | |
| TWI720839B (zh) | 晶片封裝結構及其製造方法 | |
| CN107359156B (zh) | 异质集成的硅基射频微系统结构及其制作方法 | |
| CN111987003B (zh) | 实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片 | |
| US9786521B2 (en) | Chip package method for reducing chip leakage current | |
| CN104659019A (zh) | 扇出式封装结构及其形成方法 | |
| TW202226514A (zh) | 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 | |
| KR101761588B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
| CN111627857A (zh) | 封装方法及封装结构 | |
| US11488931B2 (en) | Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same | |
| US20020076852A1 (en) | Method for manufacturing a component which is encapsulated in plastic, and a component which is encapsulated in plastic | |
| TW202331861A (zh) | 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法 | |
| CN115020256A (zh) | 一种在芯片背面植球的晶圆制程工艺 | |
| CN113594115A (zh) | 半导体结构及其制造方法 | |
| CN205944065U (zh) | 半导体装置 | |
| TW202329247A (zh) | 半導體裝置和使用遮罩用於選擇性電磁干擾屏蔽的方法 | |
| CN113380718A (zh) | 一种芯片布线结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |