[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI434803B - 微機電元件與電路晶片之整合裝置及其製造方法 - Google Patents

微機電元件與電路晶片之整合裝置及其製造方法 Download PDF

Info

Publication number
TWI434803B
TWI434803B TW099121392A TW99121392A TWI434803B TW I434803 B TWI434803 B TW I434803B TW 099121392 A TW099121392 A TW 099121392A TW 99121392 A TW99121392 A TW 99121392A TW I434803 B TWI434803 B TW I434803B
Authority
TW
Taiwan
Prior art keywords
layer
circuit chip
insulating layer
insulating
circuit
Prior art date
Application number
TW099121392A
Other languages
English (en)
Other versions
TW201200461A (en
Inventor
Chao Ta Huang
Shih Ting Lin
Yu Wen Hsu
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW099121392A priority Critical patent/TWI434803B/zh
Priority to US13/173,119 priority patent/US8809972B2/en
Publication of TW201200461A publication Critical patent/TW201200461A/zh
Application granted granted Critical
Publication of TWI434803B publication Critical patent/TWI434803B/zh
Priority to US14/274,118 priority patent/US9227841B2/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2041—Beam type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/304—Beam type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Description

微機電元件與電路晶片之整合裝置及其製造方法
本發明係關於微機電(Microelectromechanical Systems；MEMS)感測裝置，且特別是一種將微機電感測元件與積體電路晶片垂直堆疊的整合裝置及其製作方法。
近年來，由於微機電感測裝置(MEMS Sensor)大量應用於消費性電子產品(例如MEMS麥克風應用於手機或MEMS加速度計應用於互動輸入式遊戲產品)，使得微機電感測裝置需具備優勢的競爭力(例如小的產品體積或低的製造成本)，才能順利進入消費性電子產品的市場。此外，一些微機電慣性感測元件(例如加速度計、角速度計、振盪器等)需要一氣密空間，才能維持感測的靈敏度。因此，微機電感測裝置的尺寸大小及是否具備良好的氣密性，已成為產品競爭力的重要指標。
在傳統上，微機電感測裝置需分別製作微機電元件與積體電路晶片，然後以銲線(wire bond)的方式將兩者整合成的感測系統，設置在一個封裝體內而形成SIP(System-in Package)。但這樣的整合方式的成本較高且整體封裝體的使用面積也較大，為了降低製作成本與整體封裝體的使用面積，業界開始尋求將微機電元件與積體電路整合於同一晶片的方法。
將微機電元件與積體電路整合的方法，可分成平面整合及垂直整合二大類。舉例而言，平面整合的方式，可將微機 電元件與積體電路整合在同一矽基板上。例如利用半導體CMOS的製程技術在同一晶片的矽基板上同時製作出微機電元件與積體電路。另一方面，為減少整體感測裝置的面積，可利用垂直整合的方式，將微機電元件垂直堆疊在積體電路上，並形成一氣密空間，以確保MEMS慣性感測元件(例如加速度計、角速度計、振盪器等)在操作時，能維持感測的靈敏度。
請參照圖1，顯示了US 7,104,129號之美國專利案中所揭示之一種垂直整合微機電裝置10。如第1圖所示，該垂直整合微機電裝置10主要包含由上蓋12、外框架13以及積體電路晶片11所構成的氣密空間14。微機電感測元件16設置於該氣密空間14內且連接到外該外框架13。其微機電感測元件16所感測到的電性信號，係透過位於外圍的外框架13下的電性接觸墊17，再傳達至積體電路晶片11。
雖然此種垂直整合微機電裝置10係利用垂直堆疊的方式，故減少整體裝置的面積，但因其微機電感測元件16只能連接到位於外圍的外框架13上，而無法連接到其它位置，從而限制了該垂直整合微機電裝置10的應用範圍。另一方面，此種垂直整合微機電裝置10在其外框架13及其上蓋12之間，設置一層絕緣層15。因此，該垂直整合微機電裝置10並無電磁防護的功能，造成該垂直整合微機電裝置10內的感測訊號易受到外界電磁波的干擾。此外，此種垂直整合微機電裝置10雖然揭露了從微機電感測元件16到積體電路晶片11的電性連結方式(first level interconnection)，但並無揭露從積 體電路晶片11到外部的電性連結(second level interconnection)方式，因此該裝置只能減少有限的面積。
於製程中(詳請參見US 7,104,129之說明書)，要形成上蓋12之晶圓與要形成微機電感測元件16之晶圓結合及/或貼附時，若上述該兩晶圓結合時未能精確的對準，則將會於造成形成上蓋12之晶圓、形成微機電感測元件16之晶圓與積體電路晶片11之晶圓內的構件之間產生累積之對準誤差。因此可能造成微機電感測元件16之晶圓與積體電路晶片11之晶圓上之構件的受力不平均問題，並降低最終垂直整合微機電裝置10的製造良率。
綜上，需要有更佳的垂直整合微機電裝置結構及製程以徹底解決上述應用範圍小、易受電磁波的干擾、整體裝置面積過大及良率不佳等問題。
本發明一實施例揭示一種微機電元件與電路晶片之整合裝置，其包含一電路晶片、一微機電感測元件、一密封環及一蓋體。該電路晶片包含一基材及複數個金屬接合區，該基材具有一設有電路區域之主動面，又該複數個金屬接合區係設於該主動面上並電性連接至該電路區域。該微機電感測元件包含複數個底座及至少一感測單元，該複數個底座與至少一該金屬接合區相連接，該至少一感測單元與該複數個底座彈性相連。該密封環圍繞於該複數個底座之外圍，並與至少一該金屬接合區相連接。該蓋體和該電路晶片之主動面相對，並與該密封環相連接而形成一氣密空間，以密閉該至少 一感測單元及該電路區域。
本發明一實施例揭示一種微機電元件與電路晶片之整合裝置之製造方法，包含步驟如下：提供一絕緣層覆矽晶圓，其中該絕緣層覆矽晶圓包含依序堆疊之一元件層、一絕緣層及一處理層；蝕刻該元件層至該絕緣層以形成一圍繞於四周之外環部、至少一感測單元、複數個底座及複數個支撐座；於該外環部形成穿過該絕緣層之至少一個孔洞，並填入導電材料，以形成導電通柱；將上述具有蝕刻圖案之元件層與一電路晶片結合，其中該外環部、複數個底座及複數個支撐座與該電路晶片之複數個金屬接合區相連接；將位於該外環部內側之該絕緣層及該處理層去除；以及固定一導電蓋體至該外環部上方之處理層的端面，以形成密閉該至少一感測單元及該電路晶片之主動面之一空間。
本發明另一實施例揭示一種微機電元件與電路晶片之整合裝置之製造方法，包含步驟如下：提供一絕緣層覆矽晶圓，其中該絕緣層覆矽晶圓包含依序堆疊之一元件層、一絕緣層及一處理層；自該元件層蝕刻且穿過該絕緣層以形成複數個環狀溝槽及位於該複數個環狀溝槽中間之複數個柱體；於各該柱體中間及該複數個柱體之外圍的該元件層形成穿過絕緣層之複數個第一孔洞，並填入導電材料；蝕刻該元件層至該絕緣層以形成一圍繞於四周之外環 部、至少一感測單元、複數個底座及複數個支撐座，其中該複數個柱體之部分係分別位於該複數個支撐座內；將上述具有蝕刻圖案之元件層與一電路晶片結合，其中該外環部及複數個支撐座與該電路晶片之複數個金屬接合區相連接；於該處理層形成複數個第二孔洞，並藉由該複數個第二孔洞將該複數個支撐座中間之該絕緣層去除；覆蓋一隔絕層於該處理層之表面以形成密閉該至少一感測單元及該電路晶片之主動面之一氣密空間。
上文已經概略地敍述本揭露之技術特徵，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵將描述於下文。本揭露所屬技術領域中具有通常知識者應可瞭解，下文揭示之概念與特定實施例可作為基礎而相當輕易地予以修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應可瞭解，這類等效的建構並無法脫離後附之申請專利範圍所提出之本揭露的精神和範圍。
本發明眾實施例揭示一種微機電元件與電路晶片之整合裝置，其係利用絕緣層覆矽晶片(silicon on insulator；SOI)及晶圓至晶圓(wafer to wafer)製程，如此可以簡化之製程垂直結合微機電元件與電路晶片，而形成多接點整合裝置。亦即，微機電元件與電路晶片間電性連接之接點因結構改良不僅較多，且可以彈性佈置，同時也解決習知技術中接點對準 要求過高而造成良率不佳之問題。此外，實施例中整合裝置之上蓋可以阻絕電磁波的干擾，故能避免微機電元件與電路晶片之訊號被影響而產生失真，亦即增加整合裝置之訊號穩定度。
圖2例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖。一種微機電元件與電路晶片之整合裝置20包含一電路晶片21、一微機電感測元件27、一密封環22及一蓋體23。該電路晶片21包含一基材210及複數個金屬接合區212，該基材210具有一設有電路區域211之主動面218，又該複數個金屬接合區212係設於該主動面218上並電性連接至該電路區域211。該複數個金屬接合區212藉由複數個第一垂直金屬柱213，分別與至少一連接線路215電性相連。又部分該連接線路215分別藉由一第二垂直金屬柱214，與至少一銲墊216電性相連。又該銲墊216表面係設置一錫球26，該錫球26係作為該整合裝置20外部接點，亦即與另一電路板(圖未示)或外部系統電路進行訊號傳輸。此外，各該垂直金屬柱214和該基材210間係以一絕緣材料217隔離。
該微機電感測元件27包含複數個底座273及至少一個感測單元271，又該複數個底座273分別與至少一該金屬接合區212相連接。該至少一個感測單元271分別與該複數個底座273彈性相連，本實施例係以複數個彈簧272彈性相連一該至少一感測單元271與該複數個底座273，然本發明之彈性連接方式並不受實施例中彈簧之限制，亦可以藉由其他彈性元件而形成彈性連接。
該密封環22圍繞於該複數個底座273之外圍，並與至少一該金屬接合區212相連接。該複數個底座273可依設計需求設置於電路晶片21之主動面218的中央或四週，並與至少一該金屬接合區212相連接。該蓋體23和該電路晶片21之主動面218相對，並與該密封環22相連接而形成一氣密空間28，以密閉該至少一感測單元271及該電路區域211，從而密封保護該等精細之電路區域或感測結構。
該密封環22係由一絕緣層覆矽晶片(SOI)蝕刻形成，其包括一絕緣層222、夾設該絕緣層222之兩矽材料層(224、225)及複數個貫穿該絕緣層222之導電通柱221。又在已填入該導電通柱221之盲孔內，可以再填入一絕緣材料223至開口處，然亦可以將在已填入該導電通柱221之盲孔完全填滿。藉由該導電通柱221，該兩矽材料層(224、225)就電性相連，亦即金屬或導電材料之該蓋體23藉由該密封環22、該導電通柱221及該導電接合材料24電性連接至一該金屬接合區212，又該金屬接合區212可以和該電路區域211中接地線路相連接(圖未示)。由於該蓋體23係導電材料，因此與該接地線路連接後，會形成良好之抗電磁干擾之遮蔽。故能避免該微機電元件27與該電路晶片21之訊號被影響而產生失真，亦即增加該整合裝置20之訊號穩定度。
圖3例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖。與圖2相較，圖3中整合裝置30之該電路晶片31之主動面218外圍另設置複數個銲墊316。該電路區域可透過該連接線路215、該複數個垂直金屬柱213與該複數個銲 墊316電性連接。藉由複數個金屬導線35，該複數個銲墊316可以電性連接至另一電路板(圖未示)或外部系統電路以進行訊號傳輸。此外，該等銲墊316亦可藉由該複數個垂直金屬柱213及該連接線路215，和該蓋體23電性相連，且可經由該金屬導線35共同連接至外部之接地。
圖4A例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖。一種微機電元件與電路晶片之整合裝置40包含一電路晶片41、一微機電感測元件47、一密封環42及一蓋體43。
該微機電感測元件47包含複數個底座473、複數個支撐座474及一感測單元471，又該複數個底座473及該複數個支撐座474分別與至少一該金屬接合區212相連接。該感測單元471分別與該複數個底座473或該複數個支撐座474彈性相連，本實施例係以複數個彈簧272彈性相連一該感測單元471與該複數個底座473。該複數個支撐座474其包含一第一矽材料層4741，各該支撐座474中有填充絕緣材料4742之孔隙。
該蓋體43包含一絕緣層435、一第二矽材料層433、一隔絕層431及複數個貫穿該絕緣層435之導電通柱434。該導電通柱434電性連接該一第一矽材料層4741及該一第二矽材料層433，又該第一矽材料層4741及該第二矽材料層433夾設該絕緣層435。該隔絕層431係設於該第二矽材料層433之上表面，從而形成一絕緣保護層，並可封閉該第二矽材料層433中之孔隙436及間隙439之開口。該隔絕層431中有設有複數個銲墊432，又作為與外部之接點之複數個錫球26係固定於 該複數個銲墊432。此外，該導電通柱434亦可貫穿該絕緣層435、該第一矽材料層4741及該第二矽材料層433且與該複數個銲墊432及該複數個金屬接合區212連接。
當該導電通柱434貫穿該絕緣層435、該第一矽材料層4741及該第二矽材料層433後，可以將複數個彈簧272彈性相連一該感測單元471與該複數個支撐座474，以形成更佳的電性連結。
該密封環42圍繞於該電路晶片41之邊緣，並與至少一該金屬接合區212相連接。該蓋體43和該電路晶片21之主動面218相對，並與該密封環42相連接而形成一氣密空間48，以密閉該感測單元471及該電路區域211，從而密封保護該等精細之電路或感測結構。該密封環42包括一第一矽材料層425及填充於該第一矽材料層425中孔隙之絕緣材料4742。又該蓋體43之導電通柱434貫穿該絕緣層435且電性連接該第二矽材料層433及該密封環42之第一矽材料層425，因此該蓋體43之該第二矽材料層433就能和該密封環42下方之該金屬接合區212電性相連。當該金屬接合區212與接地線路相連接，則該蓋體43之該第二矽材料層433就能形成防電磁干擾之遮蔽。
圖4B例示圖4A中沿A-A剖面線之剖視圖。該蓋體43之該第二矽材料層433包含一基部4331及複數個島狀部4332，且該複數個島狀部4332與該基部4331間有間隙439而電性絕緣。該基部4331中間有複數個孔隙436，其係用於蝕刻製程中提供蝕刻液流動之管道。再參見圖4A，可清楚得知圖左邊之 錫球26可藉由該島狀部4332、該導電通柱434及該支撐座474(詳細電導通路徑見圖中標號)，和該電路晶片41內之一該電路區域211相連接。又圖右邊之錫球26可藉由該島狀部4332、該導電通柱434及該支撐座474(詳細電導通路徑見圖中標號)，和該電路晶片41內之線路連接至該蓋體43之該第二矽材料層433。
圖4C例示圖4A中沿B-B剖面線之剖視圖。該第一矽材料層425係圍繞於該電路晶片41之邊緣，四角隅中有孔隙填充該絕緣材料423。又中央為該微機電感測元件47(圖簡化為一方塊)，可以是加速度計、角速度計、振盪器等。該微機電感測元件47設有複數個該支撐座474，各該支撐座474中央亦有絕緣材料4742填充孔隙。
圖5例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖。一種微機電元件與電路晶片之整合裝置50包含一電路晶片51、一微機電感測元件57、一密封環42及一蓋體53。
該微機電感測元件57包含複數個底座473、複數個支撐座574及一感測單元471，又該複數個底座473及該複數個支撐座574分別與至少一該金屬接合區212相連接。在本實施例中，該複數個支撐座574包含一第一矽材料層。相較於圖4A，該複數個支撐座574和上方該蓋體53之該島狀部4332之間，因該絕緣層435而無法電性導通，且亦未藉由下方之該金屬接合區212，而能和該電路晶片51內之電路區域211相互電性連接。
該蓋體53包含一絕緣層435、一第二矽材料層433、一隔絕層531及複數個貫穿該絕緣層435之導電通柱434。該導電通柱434電性連接該一第一矽材料層425及該一第二矽材料層433，又該第一矽材料層425及該第二矽材料層433夾設該絕緣層435。該隔絕層531係設於該第二矽材料層433之上表面，從而形成一絕緣保護層，並可封閉該第二矽材料層433中之孔隙436及間隙439之開口，以形成一氣密結構層。與圖2類似，該電路晶片51內之電路區域211或與該蓋體53電性相連之接地線路，均係藉由該複數個錫球26和外部之電路板或系統電路相互電性連接。
圖6例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖。一種微機電元件與電路晶片之整合裝置60包含一電路晶片61、一微機電感測元件57、一密封環42及一蓋體53。與圖5相較，圖6中整合裝置60之該電路晶片61之主動面218外圍另設置複數個銲墊316。藉由複數個金屬導線35，該複數個銲墊316可以電性連接至另一電路板或外部系統電路以進行訊號傳輸。該等銲墊316藉由該複數個垂直金屬柱213及該連接線路215，和該蓋體53電性相連，且可經由該金屬導線35共同連接至外部之接地。
圖7A例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖。一種微機電元件與電路晶片之整合裝置70包含一電路晶片41、一微機電感測元件77、一密封環42及一蓋體73。
該微機電感測元件77包含複數個底座473、複數個支撐 座774及一感測單元471，又該複數個底座473及該複數個支撐座774分別與至少一該金屬接合區212相連接。該感測單元471分別與該複數個底座473彈性相連，本實施例係以複數個彈簧272彈性相連一該感測單元271與該複數個底座473。該複數個支撐座774包含一第一矽材料層7741，各該支撐座774中有填充絕緣材料4742之孔隙。又各該支撐座774之第一矽材料層7741內有一環狀之第一環狀絕緣牆7743，該環狀絕緣牆7743係圍繞中央之該絕緣材料4742或該導電通柱434。
該蓋體73包含一絕緣層435、一第二矽材料層433、一隔絕層431、複數個環狀之第二環狀絕緣牆738及複數個貫穿該絕緣層435之導電通柱434。該導電通柱434電性連接該一第一矽材料層7741及該一第二矽材料層433，又該第一矽材料層7741及該第二矽材料層433夾設該絕緣層435。該隔絕層431係設於該第二矽材料層433之上表面，從而形成一絕緣保護層，並可封閉該第二矽材料層433中之孔隙436之開口，以形成一氣密結構層。該環狀之第二環狀絕緣牆738與下方環狀之第一環狀絕緣牆7743相對應，但中間以該絕緣層435間隔。該隔絕層431中有設有複數個銲墊432，又作為與外部之接點之複數個錫球26係固定於該複數個銲墊432。此外，該導電通柱434亦可貫穿該絕緣層435、該第一矽材料層7741及該第二矽材料層433且與該複數個銲墊432及該複數個金屬接合區212連接，以達成更佳的電性連結。
當該導電通柱434貫穿該絕緣層435、該第一矽材料層7741及該第二矽材料層433後，可以將複數個彈簧272彈性相 連該感測單元471與該複數個支撐座774，以形成更佳的電性連結。
該密封環42圍繞於該電路晶片41之邊緣，並與至少一該金屬接合區212相連接。該蓋體43和該電路晶片21之主動面218相對，並與該密封環42相連接而形成一氣密空間48，以密閉該感測單元471及該電路區域211，從而密封保護該等精細之電路或該感測結構。該密封環42包括一第一矽材料層425及填充於該第一矽材料層425中孔隙之絕緣材料4742。又該蓋體43之導電通柱434貫穿該絕緣層435且電性連接該第二矽材料層433及該密封環42之第一矽材料層425，因此該蓋體43之該第二矽材料層433就能和該密封環42下方之該金屬接合區212電性相連。當該金屬接合區212與接地線路相連接(圖未示)，則該蓋體43之該第二矽材料層433就能形成防電磁干擾之遮蔽。
圖7B例示圖7A中沿C-C剖面線之剖視圖。該蓋體43之該第二矽材料層433包含一基部4331及複數個島狀部4332，且該複數個島狀部4332與該基部4331間有環狀之第二環狀絕緣牆738而電性絕緣。該基部4331中間有複數個孔隙436，其係用於蝕刻製程中提供蝕刻液流動之管道。再參見圖7A，可清楚得知圖左邊之錫球26可藉由該島狀部4332、該導電通柱434及該支撐座474(詳細電導通路徑見圖中標號)，和該電路晶片41內之一該電路區域211相連接。又圖右邊之錫球26可藉由該島狀部4332、該導電通柱434及該支撐座474(詳細電導通路徑見圖中標號)，和該電路晶片41內之線路連接至該蓋體 43之該第二矽材料層433。相較於圖4B中空隙439，圖7B中實施例係以該第二環狀絕緣牆738將該該島狀部4332與該基部4331隔絕。
圖8例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖。一種微機電元件與電路晶片之整合裝置80包含一電路晶片81、一微機電感測元件87、一密封環42及一蓋體73。
該微機電感測元件87包含複數個底座473、複數個支撐座874及一感測單元471，又該複數個底座473及該複數個支撐座874分別與至少一該金屬接合區212相連接。該複數個支撐座874包含一第一矽材料層8741，各該支撐座874中有填充絕緣材料8742之孔隙。又各該支撐座874之第一矽材料層8741有一環狀之第一環狀絕緣牆8743，該環狀絕緣牆8743係圍繞中央之該絕緣材料8742或該導電通柱434。該第一環狀絕緣牆8743和該密封環42之該第一矽材料層425相連接。相較於圖7A之該密封環42和該支撐座774間係以一空間隔開。
該蓋體73包含一絕緣層435、一第二矽材料層433、一隔絕層431、複數個環狀之第二環狀絕緣牆738及複數個貫穿該絕緣層435之導電通柱434。該導電通柱434電性連接該一第一矽材料層8741及該一第二矽材料層433，又該第一矽材料層8741及該第二矽材料層433夾設該絕緣層435。該隔絕層431係設於該第二矽材料層433之上表面，從而形成一絕緣保護層，並可封閉該第二矽材料層433中之孔隙436之開口，以形成一氣密結構層。該環狀之第二環狀絕緣牆738與下方環 狀之第一環狀絕緣牆8743相對應，但中間以該絕緣層435間隔。該隔絕層431中有設有複數個銲墊432，又作為與外部之接點之複數個錫球26係固定於該複數個銲墊432。此外，該導電通柱434亦可貫穿該絕緣層435、該第一矽材料層8741及該第二矽材料層433且與該複數個銲墊432及該複數個金屬接合區212連接，以達成更佳的電性連結。
圖9至圖24係本發明一實施例之整合裝置之製造步驟之示意圖。如圖9所示，提供一絕緣層覆矽晶圓(SOI Wafer)101，其中該絕緣層覆矽晶圓101包含依序堆疊之一元件層1013、一絕緣層1012及一處理層1011。於該元件層1013之表面形成或蝕刻複數個呈環狀之溝槽1014，於各該溝槽1014中有一柱體1015，如圖10所示。
如圖11所示，於該複數個呈環狀之溝槽1014內填入絕緣材料1016，例如：二氧化矽粉末。然後於該複數個柱體1015中及預定形成密封環之位置處形成或蝕刻複數個孔洞1017，如圖12所示。如圖13所示，於各該孔洞1017中形成一導電通柱434，該導電通柱434之材料可以是多晶矽(poly-silicon)，其高度超過該絕緣層1012。如圖14所示，在於各該孔洞1017內填入絕緣材料423，並與洞口齊平，例如：二氧化矽粉末。
如圖15所示，於各該柱體1015之頂部之外側形成溝槽101a，該溝槽101a中間之凸出部分係預定作為支撐座之底部。又該元件層1013之中央有一凹部101b，係預定繼續形成微機電感測元件，此步驟可以蝕刻步驟完成。
如圖16所示，該凹部101b及該溝槽101a繼續蝕刻就形成一微機電感測元件77，其包含複數個底座473、複數個支撐座774及一感測單元471。該溝槽101a繼續蝕刻同時亦形成密封環42。
如圖17所示，將圖16中已形成該微機電感測元件77及該密封環42之絕緣層覆矽晶圓固定於一電路晶片41之主動面218上，本實施例係利用導電接合材料24將該電路晶片41上之金屬接合區212和該底座473或該支撐座774結合。本實施例係採晶圓至晶圓(wafer-to-wafer)之製程，因此相當適合量產。再將處理層1011之厚度薄化以利後續製程，如圖18所示。
如圖19所示，蝕刻或圖案化該薄化之處理層1011'，如此可得到圖7中第二矽材料層433。該第二矽材料層433包含一基部4331及複數個島狀部4332，且該複數個島狀部4332與該基部4331間有環狀之第二環狀絕緣牆738而電性絕緣。該第二環狀絕緣牆738即為前述該絕緣材料1016存在於該第二矽材料層433中之部分，又該第一環狀絕緣牆7743為前述該絕緣材料1016存在於該第一矽材料層7741中之部分。
參見圖20，該基部4331中間有複數個孔隙436，該孔隙436可用於蝕刻製程中提供蝕刻液流動之管道。亦即蝕刻液可由上方之開口進入該複數個孔隙436內內，並將孔隙436底部之絕緣層1012(參見圖19)去除，以及該複數個底座473及該感測單元471上方之絕緣層1012也一併去除。
如圖21所示，於該第二矽材料層433之上表面形成一電 性絕緣之隔絕層431，以封閉該第二矽材料層433中之孔隙436之外側開口，如此該密封環42內就能形成一氣密空間48。
如圖22及圖23所示，形成複數個開口101c於隔絕層431，並於該複數個開口101c內分別形成或沈積金屬之一銲墊432，如此就已完成圖7A中整合裝置70之結構(除錫球26外)。
圖24至圖26係本發明一實施例之整合裝置之製造步驟之示意圖，該等圖式係對應類似圖2中整合裝置20之相關製造步驟。相較圖17及圖18，圖24亦是採用採晶圓至晶圓之製程，但不同的是結構中無預先形成之第一環狀絕緣牆7743第二環狀絕緣牆738。該本圖中已形成該微機電感測元件97及部份該密封環之絕緣層覆矽晶圓固定於一電路晶片91之主動面218上，本實施例係利用導電接合材料24將該底座273及矽材料層225之底部與該電路晶片41上金屬接合區212接合。
如圖24所示，蝕刻該薄化之處理層1011'以形成如圖25所示中央之凹部101d，該絕緣層1012外露於該凹部101d之底面。再蝕刻或去除大部分之該絕緣層1012，但該密封環92內該絕緣層1012之部分仍保留，參見圖26。
如圖27所示，將一蓋體23固定於該密封環92上之矽材料層224上，該蓋體23亦係採類似晶圓至晶圓之製程與該矽材料層224結合。
圖28係本發明一實施例之整合裝置之製造步驟之流程圖。為能瞭解該流程圖中所載之元件或結構，故以標號對應 前述實施例中相關元件或結構，但並不以標號限制本發明之內容，故僅係利於對照前述說明而能參考瞭解。此外，此流程圖係歸納及整合前述各步驟而繪製，但並不限制本發明之各種製程步驟之變化。
如步驟100所示，決定整合裝置中是否要有環狀絕緣牆(738、7743)。若決定不要有環狀絕緣牆(738、7743)則跳至步驟111，執行蝕刻SOI晶圓形成孔洞(1017)並填入導電通柱(434)之步驟內容。並在孔洞(1017)內再填入絕緣材料(423)，如步驟112所示。
若決定要有環狀絕緣牆(738、7743)則跳至步驟121，執行蝕刻SOI晶圓形成環狀溝槽(1014)之步驟內容。並在環狀溝槽(1014)內再填入絕緣材料(1016)，如步驟122所示。又步驟123和124和前述步驟111及112相同，茲不在此贅述。
完成步驟112或124後，再執行步驟131，接著蝕刻SOI晶圓之元件層表面以形成支撐座(774)或底座(473)的底部。再蝕刻SOI晶圓之元件層形成感測元件(471)、支撐座(774)或底座(473)，如步驟132所示。採晶圓至晶圓之製程，將上述具有蝕刻圖案之SOI晶圓和一電路晶片(41)結合。執行薄化SOI晶圓之處理層，如步驟134。以蝕刻去除SOI晶圓之薄化後之部分處理層，如步驟135所示。然後以蝕刻移除SOI晶圓之部分絕緣層，如步驟135所示。
至此要決定是否結合一金屬蓋體(23)，如步驟140所示。若選擇要結合一金屬蓋體(23)，則跳至步驟151。若選擇不要結合一金屬蓋體(23)，則跳至步驟141，執行沈積隔絕層(431) 於SOI晶圓之處理層表面。然後於隔絕層(431)上形成開口(101c)，並沈積複數個金屬銲墊(432)於開口(101c)內。
本揭露之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本揭露之教示及揭示而作種種不背離本揭露精神之替換及修飾。因此，本揭露之保護範圍應不限於實施例所揭示者，而應包括各種不背離本揭露之替換及修飾，並為以下之申請專利範圍所涵蓋。
10‧‧‧垂直整合微機電裝置
11‧‧‧積體電路晶片
12‧‧‧上蓋
13‧‧‧外框架
14‧‧‧氣密空間
15‧‧‧絕緣層
16‧‧‧微機電感測元件
17‧‧‧電性接觸墊
20、30、40、50、60、70、80‧‧‧整合裝置
21、31、41、51、61、81、91‧‧‧電路晶片
22、42‧‧‧密封環
23、43、53、73‧‧‧蓋體
24‧‧‧導電接合材料
26‧‧‧錫球
27、47、57、77、87、97‧‧‧微機電感測元件
28、48‧‧‧氣密空間
35‧‧‧金屬導線
101‧‧‧絕緣層覆矽晶圓
210‧‧‧基材
211‧‧‧電路區域
212‧‧‧金屬接合區
213‧‧‧第一垂直金屬柱
214‧‧‧第二垂直金屬柱
215‧‧‧連接線路
216‧‧‧銲墊
217‧‧‧絕緣材料
218‧‧‧主動面
221、434‧‧‧導電通柱
222、435‧‧‧絕緣層
223、423‧‧‧絕緣材料
224、225‧‧‧矽材料層
271、471‧‧‧感測單元
272‧‧‧彈簧
273、473‧‧‧底座
316‧‧‧銲墊
425‧‧‧第一矽材料層
431、531‧‧‧隔絕層
432‧‧‧銲墊
433‧‧‧第二矽材料層
434‧‧‧導電通柱
436‧‧‧孔隙
439‧‧‧間隙
474、574、774、874‧‧‧支撐座
738‧‧‧第二環狀絕緣牆
1011、1011'‧‧‧處理層
1012‧‧‧絕緣層
1013‧‧‧元件層
1014‧‧‧溝槽
1015‧‧‧柱體
1016‧‧‧絕緣材料
1017‧‧‧孔洞
101a‧‧‧溝槽
101b、101d‧‧‧凹部
101c‧‧‧開口
4331‧‧‧基部
4332‧‧‧島狀部
4741、5741、7741、8741‧‧‧第一矽材料層
4742、8742‧‧‧絕緣材料
7743、8743‧‧‧第一環狀絕緣牆
圖1係美國專利案US 7,104,129號之剖面示意圖；圖2例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖；圖3例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖；圖4A例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖；圖4B例示圖4A中沿A-A剖面線之剖視圖；圖4C例示圖4A中沿B-B剖面線之剖視圖；圖5例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖；圖6例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖；圖7A例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖；圖7B例示圖7A中沿C-C剖面線之剖視圖； 圖8例示本發明一實施例之微機電元件與電路晶片之整合裝置之剖視圖；圖9至圖23係本發明一實施例之整合裝置之製造步驟之示意圖；圖24至圖27係本發明一實施例之整合裝置之製造步驟之示意圖；以及圖28係本發明一實施例之整合裝置之製造步驟之流程圖。
24‧‧‧導電接合材料
26‧‧‧錫球
41‧‧‧電路晶片
42‧‧‧密封環
48‧‧‧氣密空間
70‧‧‧整合裝置
73‧‧‧蓋體
77‧‧‧微機電感測元件
210‧‧‧基材
211‧‧‧電路區域
213‧‧‧垂直金屬柱
215‧‧‧連接線路
218‧‧‧主動面
272‧‧‧彈簧
423‧‧‧絕緣材料
425‧‧‧第一矽材料層
431‧‧‧隔絕層
432‧‧‧銲墊
433‧‧‧第二矽材料層
434‧‧‧導電通柱
435‧‧‧絕緣層
436‧‧‧孔隙
471‧‧‧感測單元
473‧‧‧底座
738‧‧‧第二環狀絕緣牆
774‧‧‧支撐座
4331‧‧‧基部
4332‧‧‧島狀部
4742‧‧‧絕緣材料
7741‧‧‧第一矽材料層
7743‧‧‧第一環狀絕緣牆

Claims (32)

  1. 一種微機電元件與電路晶片之整合裝置，包含：一電路晶片，包含；一基材，具有一設有電路區域之主動面；及複數個金屬接合區，係設於該主動面上，並電性連接至該電路區域；一微機電感測元件，包含：複數個底座，與至少一該金屬接合區相連接；及至少一感測單元，與該複數個底座彈性相連；一密封環，包括一絕緣層，該密封環圍繞於該複數個底座之外圍，並與至少一該金屬接合區相連接；以及一蓋體，和該電路晶片之主動面相對，並與該密封環相連接而形成一氣密空間，以密閉該至少一感測單元及該電路區域，其中，該絕緣層夾設於兩矽材料層之間。
  2. 根據請求項1所述之微機電元件與電路晶片之整合裝置，其中該微機電感測元件另包含複數個支撐座，且該複數個支撐座與至少一該金屬接合區相連接。
  3. 根據請求項2所述之微機電元件與電路晶片之整合裝置，其中該複數個支撐座、該複數個底座或該密封環係藉由一導電接合材料與該複數個金屬接合區相連接。
  4. 根據請求項1所述之微機電元件與電路晶片之整合裝置，其中該密封環包括複數個貫穿該絕緣層之導電通柱。
  5. 根據請求項4所述之微機電元件與電路晶片之整合裝置， 其中該蓋體之材料係一導電材料，又該蓋體藉由該密封環、該導電通柱及一導電接合材料電性連接至該電路區域之接地線路。
  6. 根據請求項1所述之微機電元件與電路晶片之整合裝置，其中該電路晶片另包含複數個連接線路及複數個銲墊，又該複數個連接線路分別連接一該金屬接合區及一該銲墊。
  7. 根據請求項6所述之微機電元件與電路晶片之整合裝置，其中該複數個銲墊位於該主動面上及該密封環之外側。
  8. 根據請求項6所述之微機電元件與電路晶片之整合裝置，其中該複數個銲墊位於該基材上相對於該主動面之一被動面上。
  9. 一種微機電元件與電路晶片之整合裝置，包含：一電路晶片，包含；一基材，具有一設有電路區域之主動面；及複數個金屬接合區，係設於該主動面上，並電性連接至該電路區域；一微機電感測元件，包含：複數個底座，與至少一該金屬接合區相連接；及至少一感測單元，與該複數個底座彈性相連；一密封環，圍繞於該複數個底座之外圍，並與至少一該金屬接合區相連接；以及一蓋體，和該電路晶片之主動面相對，並與該密封環相連接而形成一氣密空間，以密閉該至少一感測單元及該電路區域，其中，該密封環包括一第一矽材料層，該蓋體包含一絕 緣層、一第二矽材料層、一隔絕層及複數個貫穿該絕緣層且電性連接該第一矽材料層及該第二矽材料層之導電通柱，又該第一矽材料層及該第二矽材料層夾設該絕緣層，且該隔絕層覆蓋於該第二矽材料層上相對於該絕緣層之表面。
  10. 根據請求項9所述之微機電元件與電路晶片之整合裝置，其中該第二矽材料層包含一基部及複數個島狀部，該複數個島狀部與該基部係電性絕緣，且該複數個島狀部藉由該絕緣層分別與複數個支撐座相連接。
  11. 根據請求項10所述之微機電元件與電路晶片之整合裝置，其另包含該複數個島狀部與該基部之間的複數個環狀間隙或複數個第一環狀絕緣牆。
  12. 根據請求項10所述之微機電元件與電路晶片之整合裝置，其中該第二矽材料層另包含複數個通孔及氣密隔絕層，又該氣密隔絕層係遮住各該通孔之一端開口。
  13. 根據請求項12所述之微機電元件與電路晶片之整合裝置，其另包含分別設於該氣密隔絕層開口內及該島狀部之上的複數個銲墊，該複數個銲墊分別藉由一該島狀部、一該導電通柱及一該支撐座連接至該電路區域。
  14. 根據請求項13所述之微機電元件與電路晶片之整合裝置，其中該複數個支撐座及該密封環間係以間隙或絕緣材料隔開。
  15. 根據請求項14所述之微機電元件與電路晶片之整合裝置，其中該絕緣材料係環繞各該支撐座形成一第二環狀絕緣牆，又各該第二環狀絕緣牆係貫穿該第一矽材料層。
  16. 根據請求項14所述之微機電元件與電路晶片之整合裝置，其中該複數個支撐座及該密封環間係以間隙隔開，且各該支撐座內埋設有一第二環狀絕緣牆，又各該第二環狀絕緣牆係貫穿該第一矽材料層。
  17. 根據請求項15或16所述之微機電元件與電路晶片之整合裝置，其中各該支撐座與一該島狀部對準，且該第一環狀絕緣牆及該第二環狀絕緣牆亦對準。
  18. 根據請求項10所述之微機電元件與電路晶片之整合裝置，其中該導電通柱貫穿該絕緣層、該第一矽材料層及該第二矽材料層且與複數個銲墊及該複數個金屬接合區電性連接。
  19. 根據請求項18所述之微機電元件與電路晶片之整合裝置，其中該至少一感測單元與該複數個支撐座彈性相連。
  20. 一種微機電元件與電路晶片之整合裝置之製造方法，包含：提供一絕緣層覆矽晶圓，其中該絕緣層覆矽晶圓包含依序堆疊之一元件層、一絕緣層及一處理層；蝕刻該元件層至該絕緣層以形成一圍繞於四周之外環部、至少一感測單元、複數個底座及複數個支撐座；於該外環部形成穿過該絕緣層之至少一個孔洞，並填入導電材料，以形成導電通柱；將上述具有蝕刻圖案之元件層與一電路晶片結合，其中該外環部、複數個底座及複數個支撐座與該電路晶片之複數個金屬接合區相連接；將位於該外環部內側之該絕緣層及該處理層去除；以及固定一導電蓋體至該外環部上方之處理層的端面，以形 成密閉該至少一感測單元及該電路晶片之主動面之一空間。
  21. 根據請求項20所述之製造方法，其中該複數個支撐座或該外環部係藉由一導電接合材料與該複數個金屬接合區相結合。
  22. 根據請求項20所述之製造方法，其另包含於該外環部之該孔洞內填入導電材料後，再填入絕緣材料之步驟。
  23. 根據請求項21所述之製造方法，其中該蓋體藉由該外環部上方之處理層、該導電通柱、該外環部及該導電接合材料電性連接至一電路區域中接地路線。
  24. 根據請求項21所述之製造方法，其另包含於該外環部內側之該絕緣層及該處理層去除前，薄化該處理層厚度之步驟。
  25. 根據請求項21所述之製造方法，其另包含蝕刻該元件層表面以形成支撐座或底座的底部之步驟。
  26. 一種微機電元件與電路晶片之整合裝置之製造方法，包含：提供一絕緣層覆矽晶圓，其中該絕緣層覆矽晶圓包含依序堆疊之一元件層、一絕緣層及一處理層；自該元件層蝕刻且穿過該絕緣層以形成複數個環狀溝槽及位於該複數個環狀溝槽中間之複數個柱體；於各該柱體中間及該複數個柱體之外圍的該元件層形成穿過絕緣層之複數個第一孔洞，並填入導電材料；蝕刻該元件層至該絕緣層以形成一圍繞於四周之外環部、至少一感測單元、複數個底座及複數個支撐座，其中該複數個柱體之部分係分別位於該複數個支撐座內； 將上述具有蝕刻圖案之元件層與一電路晶片結合，其中該外環部、該複數個底座及複數個支撐座與該電路晶片之複數個金屬接合區相連接；於該處理層形成複數個第二孔洞，並藉由該複數個第二孔洞將支撐座、複數個底座及該至少一感測單元上方之該絕緣層去除；覆蓋一隔絕層於該處理層之表面以形成密閉該至少一感測單元及該電路晶片之主動面之一氣密空間。
  27. 根據請求項26所述之製造方法，其另包含於該隔絕層對準該複數個支撐座之處形成複數個通孔，並於該複數個通孔內形成複數個銲墊之步驟。
  28. 根據請求項26所述之製造方法，其另包含於該複數個環狀溝槽填入絕緣材料之步驟。
  29. 根據請求項28所述之製造方法，其中各該支撐座內部包含填入該絕緣材料之一該環狀溝槽。
  30. 根據請求項26所述之製造方法，其另包含於該處理層形成該複數個第二孔洞前，薄化該處理層厚度之步驟。
  31. 根據請求項26所述之製造方法，其另包含蝕刻該元件層表面以形成支撐座的底部或底座的底部之步驟。
  32. 根據請求項26所述之製造方法，其另包含於該第一孔洞內填入導電材料後，再填入絕緣材料之步驟。
TW099121392A 2010-06-30 2010-06-30 微機電元件與電路晶片之整合裝置及其製造方法 TWI434803B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099121392A TWI434803B (zh) 2010-06-30 2010-06-30 微機電元件與電路晶片之整合裝置及其製造方法
US13/173,119 US8809972B2 (en) 2010-06-30 2011-06-30 Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same
US14/274,118 US9227841B2 (en) 2010-06-30 2014-05-09 Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099121392A TWI434803B (zh) 2010-06-30 2010-06-30 微機電元件與電路晶片之整合裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201200461A TW201200461A (en) 2012-01-01
TWI434803B true TWI434803B (zh) 2014-04-21

Family

ID=45399068

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121392A TWI434803B (zh) 2010-06-30 2010-06-30 微機電元件與電路晶片之整合裝置及其製造方法

Country Status (2)

Country Link
US (2) US8809972B2 (zh)
TW (1) TWI434803B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI434802B (zh) * 2010-12-23 2014-04-21 Ind Tech Res Inst 具電性絕緣結構之微機電裝置及其製造方法
TWI426572B (zh) * 2011-10-20 2014-02-11 Ind Tech Res Inst 微機電感測裝置及其製造方法
DE102012206875B4 (de) * 2012-04-25 2021-01-28 Robert Bosch Gmbh Verfahren zum Herstellen eines hybrid integrierten Bauteils und entsprechendes hybrid integriertes Bauteil
DE102012206854B4 (de) * 2012-04-25 2020-11-12 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102012210049A1 (de) * 2012-06-14 2013-12-19 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
JP2014053529A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 電子装置
US8564076B1 (en) 2013-01-30 2013-10-22 Invensense, Inc. Internal electrical contact for enclosed MEMS devices
US10283582B2 (en) * 2013-02-25 2019-05-07 Analog Devices Global Microelectronic circuits and integrated circuits including a non-silicon substrate
US9227842B2 (en) * 2013-02-27 2016-01-05 Invensense, Inc. Method for MEMS structure with dual-level structural layer and acoustic port
CN104003348B (zh) * 2013-02-27 2018-02-02 应美盛股份有限公司 用于具有双层面结构层和声学端口的mems结构的方法
CN103435000B (zh) * 2013-09-11 2016-04-20 上海丽恒光微电子科技有限公司 集成mems器件的传感器的晶圆级封装方法
CN103552980A (zh) * 2013-11-15 2014-02-05 安徽北方芯动联科微系统技术有限公司 Mems芯片圆片级封装方法及其单片超小型mems芯片
US9776856B2 (en) 2013-12-20 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum sealed MEMS and CMOS package
US9522822B2 (en) * 2014-05-13 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor integration with an outgassing barrier and a stable electrical signal path
US9422156B2 (en) * 2014-07-07 2016-08-23 Invensense, Inc. Integrated CMOS and MEMS sensor fabrication method and structure
US9906158B2 (en) * 2014-07-29 2018-02-27 Hitachi Automotive Systems, Ltd. Power conversion device
US9567204B2 (en) 2014-08-29 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectrochemical systems (MEMS) device having a seal layer arranged over or lining a hole in fluid communication with a cavity of the MEMS device
US10131540B2 (en) 2015-03-12 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to mitigate soldering offset for wafer-level chip scale package (WLCSP) applications
US10364140B2 (en) * 2015-09-22 2019-07-30 Nxp Usa, Inc. Integrating diverse sensors in a single semiconductor device
US10155656B2 (en) * 2015-10-19 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-poly connection for parasitic capacitor and die size improvement
DE102016100269B4 (de) * 2015-10-19 2020-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS-Package mit Polysilicium-Zwischenlagenverbindung und zugehöriges Herstellungsverfahren
KR102569761B1 (ko) * 2016-10-05 2023-08-22 삼성전자주식회사 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
US10453766B2 (en) 2016-11-14 2019-10-22 Obsidian Sensors, Inc. Integrated packaging devices and methods with backside interconnections
DE102016223203A1 (de) * 2016-11-23 2018-05-24 Robert Bosch Gmbh MEMS-Bauelement mit niederohmiger Verdrahtung und Verfahren zur Herstellung desselben
CN109151690B (zh) * 2017-06-27 2021-04-09 中芯国际集成电路制造(上海)有限公司 麦克风的制造方法
CN109244620A (zh) * 2018-11-15 2019-01-18 西南应用磁学研究所 一种新型宽带硅基siw环行器
KR20210019308A (ko) 2019-08-12 2021-02-22 삼성전자주식회사 반도체 패키지
CN113697758A (zh) * 2020-05-20 2021-11-26 华景科技无锡有限公司 一种微机电系统麦克风晶圆级封装结构及方法
CN111987003B (zh) * 2020-08-26 2022-04-01 中国电子科技集团公司第十三研究所 实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片
CN111924797B (zh) * 2020-09-29 2021-01-08 深圳市海谱纳米光学科技有限公司 一种具有可动镜面的法珀腔器件及其制作工艺
US12068260B2 (en) * 2021-08-31 2024-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die package with ring structure and method for forming the same
IT202200016536A1 (it) * 2022-08-03 2024-02-03 St Microelectronics Srl Dispositivo mems con cappuccio perfezionato e relativo processo di fabbricazione

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070816A1 (en) 2000-08-24 2002-06-13 Wan-Thai Hsu Method for making micromechanical structures having at least one lateral, small gap therebetween and micromechanical device produced thereby
US6519075B2 (en) 2000-11-03 2003-02-11 Agere Systems Inc. Packaged MEMS device and method for making the same
US6946314B2 (en) 2001-01-02 2005-09-20 The Charles Stark Draper Laboratory, Inc. Method for microfabricating structures using silicon-on-insulator material
US6512300B2 (en) 2001-01-10 2003-01-28 Raytheon Company Water level interconnection
US6559530B2 (en) 2001-09-19 2003-05-06 Raytheon Company Method of integrating MEMS device with low-resistivity silicon substrates
US6808955B2 (en) 2001-11-02 2004-10-26 Intel Corporation Method of fabricating an integrated circuit that seals a MEMS device within a cavity
US6939473B2 (en) 2003-10-20 2005-09-06 Invensense Inc. Method of making an X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging
US6892575B2 (en) 2003-10-20 2005-05-17 Invensense Inc. X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging
US7104129B2 (en) 2004-02-02 2006-09-12 Invensense Inc. Vertically integrated MEMS structure with electronics in a hermetically sealed cavity
CN101236944A (zh) 2007-02-01 2008-08-06 日月光半导体制造股份有限公司 光电芯片的增层封装构造及方法
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
US7514760B1 (en) 2007-03-09 2009-04-07 Silicon Clocks, Inc. IC-compatible MEMS structure
CN101286521A (zh) 2007-04-10 2008-10-15 鸿富锦精密工业（深圳）有限公司 影像感测器封装结构
TWI323242B (en) 2007-05-15 2010-04-11 Ind Tech Res Inst Package and packageing assembly of microelectromechanical system microphone
TWI341014B (en) 2007-05-30 2011-04-21 Ind Tech Res Inst A device structure with preformed ring and method therefor
CN101369592A (zh) 2007-08-14 2009-02-18 鸿富锦精密工业（深圳）有限公司 影像感测器
US7843022B2 (en) * 2007-10-18 2010-11-30 The Board Of Trustees Of The Leland Stanford Junior University High-temperature electrostatic transducers and fabrication method
JP4636187B2 (ja) * 2008-04-22 2011-02-23 株式会社デンソー 力学量センサの製造方法および力学量センサ
US8089144B2 (en) * 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
SE533992C2 (sv) * 2008-12-23 2011-03-22 Silex Microsystems Ab Elektrisk anslutning i en struktur med isolerande och ledande lager
TWI434802B (zh) * 2010-12-23 2014-04-21 Ind Tech Res Inst 具電性絕緣結構之微機電裝置及其製造方法
US8368152B2 (en) * 2011-04-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device etch stop
US9085455B2 (en) * 2013-03-14 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same

Also Published As

Publication number Publication date
US9227841B2 (en) 2016-01-05
US8809972B2 (en) 2014-08-19
TW201200461A (en) 2012-01-01
US20140248731A1 (en) 2014-09-04
US20120001276A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
TWI434803B (zh) 微機電元件與電路晶片之整合裝置及其製造方法
TWI619669B (zh) 製造混合整合構件的方法，包含至少兩 mems 元件的混合整合構件
JP5834098B2 (ja) 微小電気機械部品の製造方法、および微小電気機械部品とその用途
JP4238724B2 (ja) 半導体装置
TWI591013B (zh) 混合整合構件及其製造方法
JP4793496B2 (ja) 半導体装置およびその製造方法
JP4766143B2 (ja) 半導体装置およびその製造方法
TWI598965B (zh) 混合整合構件及其製造方法
TWI552945B (zh) 具多重電極的微機電裝置及其製作方法
US20170295434A1 (en) Packaging for mems transducers
US11287486B2 (en) 3D MEMS magnetometer and associated methods
TWI654738B (zh) 用於整合式微機電系統互補金氧半導體裝置之方法及結構
JP2012225920A (ja) マイクロ−電子機械システム（ｍｅｍｓ）デバイス
TW201400401A (zh) 混合整合構件及其製造方法
JP5382029B2 (ja) マイクロフォンの製造方法
US11691870B2 (en) Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
JP5605347B2 (ja) 半導体装置の製造方法
US9334159B2 (en) Integrated chip with micro-electro-mechanical system and integrated circuit mounted therein and method for manufacturing the same
TWI569427B (zh) 半導體封裝件及其製法
TWI633290B (zh) 微型回饋腔感測器及其製造方法
CN102336389B (zh) 微机电元件与电路芯片的整合装置及其制造方法
KR20130142530A (ko) 멤스 패키지 및 그 제조 방법