[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111785618A - 沟槽栅结构的制作方法 - Google Patents

沟槽栅结构的制作方法 Download PDF

Info

Publication number
CN111785618A
CN111785618A CN202010600400.1A CN202010600400A CN111785618A CN 111785618 A CN111785618 A CN 111785618A CN 202010600400 A CN202010600400 A CN 202010600400A CN 111785618 A CN111785618 A CN 111785618A
Authority
CN
China
Prior art keywords
groove
substrate
trench
gate structure
trench gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010600400.1A
Other languages
English (en)
Inventor
潘嘉
杨继业
黄璇
张同博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010600400.1A priority Critical patent/CN111785618A/zh
Publication of CN111785618A publication Critical patent/CN111785618A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种沟槽栅结构的制作方法，涉及半导体制造领域。该方法包括在衬底上形成沟槽，所述沟槽的侧壁与所述衬底表面的夹角小于89°；在所述沟槽内形成氧化层；在所述沟槽内填充多晶硅，形成沟槽栅结构；解决了沟槽栅的顶部容易出现缺陷的问题；达到了改善沟槽栅顶部形貌，优化沟槽栅型IGBT器件的阈值电压性能的效果。

Description

沟槽栅结构的制作方法
技术领域
本申请涉及半导体制造领域，具体涉及一种沟槽栅结构的制作方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)是电力电子产品中的核心器件，近年来得到广泛推广，被用于电动汽车、新能源设备、智能电网、轨道交通、航空航天等领域。
IGBT包括平面栅结构和沟槽栅结构，沟槽型IGBT相较于平面型IGBT，将处于硅片表面的水平栅极以沟槽的形式垂直挖在硅片内部，可以降低IGBT的导通电阻，减小每个晶胞单元的面积，增大电流密度。
对于沟槽型IGBT器件而言，衬底内的沟槽刻蚀和多晶硅填充关系到整个器件的性能。在填充多晶硅的工艺中，多晶硅填充后，沟槽顶部形貌可能会出现诸如缝隙、裂纹等不合理现象，极易在后续氧化工艺中对沟道产生影响，造成阈值电压的不稳定。另外，在IGBT器件密度的提升中，会通过进一步降低饱和电压来减少器件的损耗，由于饱和电压与沟道长度成正比，因此，短沟道长度是降低饱和电压的一种重要方法，但是这样多晶硅填充后，可能会加重对沟槽沟道的挤压。
发明内容
为了解决相关技术中的问题，本申请提供了一种沟槽栅结构的制作方法。该技术方案如下：
一方面，本申请实施例提供了一种沟槽栅结构的制作方法，该方法包括：
在衬底上形成沟槽，所述沟槽的侧壁与所述衬底表面的夹角小于89°；
在所述沟槽内形成氧化层；
在所述沟槽内填充多晶硅，形成沟槽栅结构。
可选的，所述在衬底上形成沟槽，包括：
通过光刻工艺在所述衬底表面定义沟槽开口图案；
根据所述沟槽开口图案，通过刻蚀工艺刻蚀所述衬底，形成所述沟槽。
可选的，所述通过刻蚀工艺刻蚀所述衬底，形成所述沟槽，包括：
通过干法刻蚀工艺刻蚀所述衬底，形成所述沟槽。
可选的，衬底为P型，所述衬底上形成有N型外延层，所述沟槽的底部位于所述N型外延层内。
可选的，所述在所述沟槽栅内填充多晶硅，形成沟槽栅结构，包括：
淀积多晶硅；
去除所述衬底表面的多晶硅，保留所述沟槽内的多晶硅，形成沟槽栅结构。
可选的，所述去除所述衬底表面的多晶硅，保留所述沟槽内的多晶硅，形成沟槽栅结构，包括：
通过干法刻蚀工艺或化学机械平坦化工艺去除所述衬底表面的多晶硅，保留所述沟槽内的多晶硅，形成沟槽栅结构。
可选的，所述沟槽的侧壁与所述衬底表面的夹角的取值范围为(85°，89°)。
可选的，所述在所述沟槽内形成氧化层，包括：
通过热氧化工艺在所述沟槽内形成氧化层，所述氧化层覆盖所述沟槽的侧壁和底部。
本申请技术方案，至少包括如下优点：
通过在衬底上形成沟槽，沟槽的侧壁与衬底表面的夹角小于89°，在沟槽内形成氧化层，在沟槽内填充多晶硅，形成沟槽栅结构，改善了填充后的沟槽的顶部形貌。
当沟槽栅型IGBT器件采用本申请实施例提供的方法制作沟槽栅时，可以解决沟槽顶部挤压沟道的问题，提高IGBT器件的阈值电压的稳定性，实现短沟道IGBT器件的量产，进一步提升IGBT的性能。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种现有的沟槽填充后的SEM剖视图；
图2是一种现有的沟槽填充后的SEM剖视图；
图3是本申请实施例提供的一种沟槽栅的制作方法的流程图；
图4是本申请实施例提供的沟槽栅的制作方法的实施示意图；
图5是本申请实施例提供的沟槽栅的制作方法的实施示意图；
图6是沟槽栅型IGBT器件的阈值电压性能曲线图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在沟槽栅型IGBT器件的制造过程中，在沟槽内填充多晶硅后，沟槽栅的上部可能会出现缝隙、裂纹等问题，如图1所示，沟槽栅的上部出现空洞11，如图2所示，沟槽栅的上部出现裂纹12。在后续的氧化工艺中，空洞和裂纹中会产生氧化物，导致沟槽内的多晶硅挤压沟槽的侧壁，进而影响IGBT器件的性能。
如图3所示，本申请实施例提供了一种沟槽栅结构的制作方法，可以应用于IGBT器件的制造工艺或其他包括沟槽栅结构的器件中，沟槽可以是普通沟槽，也可以是深沟槽。如图3所示，该方法至少包括如下步骤：
在步骤101中，在衬底上形成沟槽，沟槽的侧壁与衬底表面的夹角小于89度。
提供一衬底，通过光刻和刻蚀工艺在衬底内形成沟槽。
刻蚀得到的沟槽的侧壁与衬底表面的夹角小于89度。
如图4所示，衬底11内形成有沟槽22，沟槽22的侧壁与衬底11表面的夹角小于89°，即沟槽22侧壁的倾斜角度小于89°。
在步骤102中，在沟槽内形成氧化层。
在步骤103中，在沟槽内填充多晶硅，形成沟槽栅结构。
如图5所示，沟槽22内形成有氧化层23，多晶硅24填充沟槽22形成沟槽栅结构。
通过调整沟槽侧壁与衬底表面的夹角，令沟槽侧壁更加倾斜，改善多晶硅的填充能力，避免沟槽内填充的多晶硅上部出现缝隙、空洞等缺陷。
当在衬底上制作IGBT器件时，先在衬底上形成IGBT器件的漂移区，然后制作沟槽栅结构，沟槽栅结构的底部位于漂移区内，在沟槽栅结构制作完成后，通过离子注入工艺在沟槽栅的两侧形成IGBT器件的基极区，再通过离子注入工艺在基极区内形成IGBT器件的源区。
考虑到IGBT器件的沟槽深度要求，沟槽的倾斜角度通常需要大于85°，即沟槽的倾斜角度范围为(85°，89°)。
本申请另一实施例提供了一种沟槽栅结构的制作方法，该方法至少包括如下步骤：
在步骤201中，提供一衬底，通过光刻工艺在衬底表面定义沟槽开口图案。
可选的，衬底为P型，衬底上形成有N型外延层。
在步骤202中，根据沟槽开口图案，通过刻蚀工艺刻蚀衬底，形成沟槽。
根据沟槽开口图案，通过干法刻蚀工艺刻蚀衬底，形成沟槽。
沟槽的侧壁与衬底表面的夹角的取值范围为(85°，89°)。
可选的，形成的沟槽的底部位于N型外延层内。
在步骤203中，通过热氧化工艺在沟槽内形成氧化层，氧化层覆盖沟槽的侧壁和底部。
在步骤204中，淀积多晶硅。
沟槽内淀积上多晶硅，衬底表面也淀积上多晶硅；由于沟槽的倾斜角度为85°至89°，淀积在沟槽内的多晶硅顶部不会出现缝隙、裂缝、空洞等问题。
在步骤205中，去除所述表面的多晶硅，保留沟槽内的多晶硅，形成沟槽栅结构。
可选的，通过干法刻蚀工艺或化学机械平坦化(CMP)工艺，去除衬底表面的多晶硅，保留沟槽内的多晶硅，形成沟槽栅结构。
在一个例子中，采用本申请实施例提供的沟槽栅结构的制作方法制作IGBT器件中的栅极，如图6所示，曲线62和曲线63对应图6示出了采用现有技术制作的IGBT器件的阈值电压性能，曲线61对应采用本申请实施例提供的方法制作的IGBT器件的阈值电压性能，从图6可以看出，采用本申请实施例提供的沟槽栅结构的制作方法制作IGBT器件中的栅极，得到的IGBT器件的阈值电压更加稳定，有助于改善生产短沟道IGBT器件的能力。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种沟槽栅结构的制作方法，其特征在于，所述方法包括：
在衬底上形成沟槽，所述沟槽的侧壁与所述衬底表面的夹角小于89°；
在所述沟槽内形成氧化层；
在所述沟槽内填充多晶硅，形成沟槽栅结构。
2.根据权利要求1所述的方法，其特征在于，所述在衬底上形成沟槽，包括：
通过光刻工艺在所述衬底表面定义沟槽开口图案；
根据所述沟槽开口图案，通过刻蚀工艺刻蚀所述衬底，形成所述沟槽。
3.根据权利要求2所述的方法，其特征在于，所述通过刻蚀工艺刻蚀所述衬底，形成所述沟槽，包括：
通过干法刻蚀工艺刻蚀所述衬底，形成所述沟槽。
4.根据权利要求1或2所述的方法，其特征在于，所述衬底为P型，所述衬底上形成有N型外延层，所述沟槽的底部位于所述N型外延层内。
5.根据权利要求1所述的方法，其特征在于，所述在所述沟槽栅内填充多晶硅，形成沟槽栅结构，包括：
淀积多晶硅；
去除所述衬底表面的多晶硅，保留所述沟槽内的多晶硅，形成沟槽栅结构。
6.根据权利要求5所述的方法，其特征在于，所述去除所述衬底表面的多晶硅，保留所述沟槽内的多晶硅，形成沟槽栅结构，包括：
通过干法刻蚀工艺或化学机械平坦化工艺去除所述衬底表面的多晶硅，保留所述沟槽内的多晶硅，形成沟槽栅结构。
7.根据权利要求1至6任一所述的方法，其特征在于，所述沟槽的侧壁与所述衬底表面的夹角的取值范围为(85°，89°)。
8.根据权利要求1所述的方法，其特征在于，所述在所述沟槽内形成氧化层，包括：
通过热氧化工艺在所述沟槽内形成氧化层，所述氧化层覆盖所述沟槽的侧壁和底部。
CN202010600400.1A 2020-06-28 2020-06-28 沟槽栅结构的制作方法 Pending CN111785618A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010600400.1A CN111785618A (zh) 2020-06-28 2020-06-28 沟槽栅结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010600400.1A CN111785618A (zh) 2020-06-28 2020-06-28 沟槽栅结构的制作方法

Publications (1)

Publication Number Publication Date
CN111785618A true CN111785618A (zh) 2020-10-16

Family

ID=72761600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010600400.1A Pending CN111785618A (zh) 2020-06-28 2020-06-28 沟槽栅结构的制作方法

Country Status (1)

Country Link
CN (1) CN111785618A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117459A1 (en) * 2012-10-26 2014-05-01 Samsung Electronics Co., Ltd. Memory device
CN105702736A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
US20170047415A1 (en) * 2014-05-20 2017-02-16 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
CN109904223A (zh) * 2019-01-23 2019-06-18 上海华虹宏力半导体制造有限公司 栅极沟槽顶部倒角的工艺方法
CN110459466A (zh) * 2018-05-07 2019-11-15 株洲中车时代电气股份有限公司 一种沟槽栅功率器件栅极制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140117459A1 (en) * 2012-10-26 2014-05-01 Samsung Electronics Co., Ltd. Memory device
US20170047415A1 (en) * 2014-05-20 2017-02-16 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
CN105702736A (zh) * 2016-01-29 2016-06-22 上海华虹宏力半导体制造有限公司 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN110459466A (zh) * 2018-05-07 2019-11-15 株洲中车时代电气股份有限公司 一种沟槽栅功率器件栅极制作方法
CN109904223A (zh) * 2019-01-23 2019-06-18 上海华虹宏力半导体制造有限公司 栅极沟槽顶部倒角的工艺方法

Similar Documents

Publication Publication Date Title
US6630389B2 (en) Method for manufacturing semiconductor device
CN103545216B (zh) 沟槽式栅极金氧半场效晶体管的制造方法
JP2008098593A (ja) 半導体装置及びその製造方法
US20070063272A1 (en) Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof
CN104064470A (zh) 半导体装置及其制造方法
US8980702B2 (en) Method of making a transistor
CN110854022A (zh) 沟槽栅半导体器件及其制备方法
US8624302B2 (en) Structure and method for post oxidation silicon trench bottom shaping
US7977192B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
CN111180339B (zh) Ldmos器件的制作方法、ldmos器件
TWI644428B (zh) Vdmos及其製造方法
CN111883515A (zh) 沟槽栅器件及其制作方法
CN111785618A (zh) 沟槽栅结构的制作方法
CN109887840B (zh) 沟槽式栅极金氧半场效晶体管的制造方法
CN117410347A (zh) 低终端面积的超结功率器件及制备方法
CN111785627B (zh) 具有沟槽栅的igbt器件的制造方法
KR20210097640A (ko) 트랜지스터 소자 및 트랜지스터 소자의 세장형 활성 트렌치에서 필드 플레이트를 형성하는 방법
CN114267730A (zh) Trench MOS器件的制造方法及结构
CN113517350A (zh) 一种低压屏蔽栅mosfet器件及其制作方法
CN113471278A (zh) 屏蔽栅沟槽型半导体器件及其制造方法
CN111785628A (zh) Igbt器件的制造方法
JP5483693B2 (ja) 半導体装置及びその製造方法
CN117637480B (zh) 一种屏蔽栅沟槽mosfet器件及其制作工艺
TW201924049A (zh) 功率電晶體及其製造方法
CN111785629A (zh) 沟槽栅igbt器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201016

RJ01 Rejection of invention patent application after publication