TW201924049A - 功率電晶體及其製造方法 - Google Patents

Abstract

提供一種功率電晶體，其包括基底、磊晶層、第一至第三導體層以及第一至第三絕緣層。基底具有第一區以及第二區。磊晶層配置於基底上，且磊晶層中具有分別位於第一區以及第二區的第一溝槽以及第二溝槽。第一導體層配置於所述第一溝槽中。第二導體層配置於所述第二溝槽中。第三導體層配置於第一溝槽中且位於第一導體層上。第一絕緣層配置於第一導體層與磊晶層之間。第二絕緣層配置於第二導體層與磊晶層之間。第三絕緣層配置於第一導體層與第三導體層之間。此外，第一導體層的頂面低於第二導體層的頂面。

Description

功率電晶體及其製造方法

本發明是有關於一種電晶體及其製造方法，且特別是有關於一種功率電晶體及其製造方法。

功率開關電晶體在電源管理領域已廣泛使用，理想的功率開關必須具有低寄生電容（parasitic capacitance）的特性，以確保功率開關電晶體的反應速度以提供良好的功率轉換效率。

在習知的功率開關電晶體結構中，溝槽電極結構包含在上部的閘電極（gate）與在下部的源電極（source)。在閘電極底面的兩側具有齒狀凸出，會縮短閘極與汲極（drain）之間的距離，導致閘極與汲極間的寄生電容（Qgd）增加，進而影響功率開關電晶體的切換速度。習知製程可藉由控制源電極的蝕刻高度以消除閘電極底面兩側的齒狀凸出結構，但源電極的蝕刻很難精確控制，導致製程成本增加且品質不穩定。

因此，如何不增加製程成本，且能穩定製造低閘極-汲極間寄生電容的功率開關電晶體，為業界亟欲改善的問題。

本發明提供一種功率電晶體及其製造方法，可利用現有的製程提供品質穩定的低寄生電容的功率電晶體。

本發明提供一種功率電晶體，其包括基底、磊晶層、第一至第三導體層以及第一至第三絕緣層。基底具有第一區以及第二區。磊晶層配置於基底上，且磊晶層中具有分別位於第一區以及第二區的第一溝槽以及第二溝槽。第一導體層配置於第一溝槽中。第二導體層配置於第二溝槽中。第三導體層配置於第一溝槽中且位於第一導體層上。第一絕緣層配置於第一導體層與磊晶層之間。第二絕緣層配置於第二導體層與磊晶層之間。第三絕緣層配置於第一導體層與第三導體層之間。此外，第一導體層的頂面低於第二導體層的頂面。

在本發明的一實施例中，上述第三絕緣層的寬度同於第一導體層的寬度。

在本發明的一實施例中，上述第三絕緣層與第一絕緣層接觸。

在本發明的一實施例中，上述功率電晶體更包括絕緣部，其配置於第三絕緣層與第三導體層之間。

在本發明的一實施例中，上述絕緣部的緻密度小於第三絕緣層的緻密度。

在本發明的一實施例中，上述功率電晶體更包括介電層，其配置於第三導體層與磊晶層之間。

在本發明的一實施例中，上述第三導體層的寬度大於第一導體層的寬度。

在本發明的一實施例中，上述第一區為主動區，且第二區為終端區。

在本發明的一實施例中，上述功率電晶體更包括主體層、摻雜區、第一接觸栓以及第二接觸栓。主體層配置於第一區以及第二區的磊晶層中。摻雜區配置於第一區以及第二區的主體層中。第一接觸栓與摻雜區電性連接。第二接觸栓與第二導體層電性連接。

在本發明的一實施例中，上述主體層的底面低於第三絕緣層的頂面。

本發明提供一種功率電晶體，其包括基底、磊晶層、第一電極、第二電極、第一絕緣層以及閘間絕緣層。磊晶層配置於基底上，磊晶層中具有第一溝槽。第一電極配置於第一溝槽中。第二電極配置於第一溝槽中且位於第一電極上。第一絕緣層配置於第一電極與磊晶層之間。閘間絕緣層配置於第一電極與第二電極之間且與第一絕緣層接觸。此外，第一絕緣層的緻密度實質上相同於閘間絕緣層的緻密度。

在本發明的一實施例中，上述第一溝槽具有實質上垂直的側壁。

在本發明的一實施例中，上述第一絕緣層的頂面實質上齊平於閘間絕緣層的頂面。

本發明又提供一種功率電晶體的製造方法，其包括以下操作。提供基底，所述基底具有第一區以及第二區。於第一區以及第二區的基底上形成磊晶層。分別於第一區以及第二區的磊晶層中形成第一溝槽以及第二溝槽。於第一溝槽的表面上形成第一絕緣層以及於第二溝槽的表面上形成第二絕緣層。於第一溝槽中的第一絕緣層上形成第一導體層以及於第二溝槽中的第二絕緣層上形成第二導體層，第一導體層的頂面低於第二導體層的頂面。於第一導體層上形成第三絕緣層以及於第二導體層上形成第四絕緣層。於第三絕緣層上形成絕緣部。移除至少部分所述絕緣部以及部分所述第一絕緣層，以於第一區的磊晶層中形成開口。於開口中形成第三導體層。

在本發明的一實施例中，形成上述第一導體層以及第二導體層的方法包括：於磊晶層上形成導體材料層，所述導體材料層填滿第一溝槽以及第二溝槽；對導體材料層進行回蝕刻製程；於第二區的磊晶層上形成光阻層；以光阻層為罩幕，部分移除第一區的導體材料層；以及移除光阻層。

在本發明的一實施例中，移除至少部分所述絕緣部以及部分所述第一絕緣層的方法包括完全移除所述絕緣部。

在本發明的一實施例中，移除至少部分所述絕緣部以及部分所述第一絕緣層的方法包括留下部分所述絕緣部。

在本發明的一實施例中，於形成上述第三導體層之前，更包括形成介電層，所述介電層位於第三導體層與磊晶層之間。

在本發明的一實施例中，上述第一區為主動區，且第二區為終端區。

在本發明的一實施例中，上述功率電晶體的製造方法更包括：於第一區以及第二區的磊晶層中形成主體層；於主體層中形成摻雜區；形成第一接觸栓，所述第一接觸栓與摻雜區電性連接；以及形成第二接觸栓，所述第二接觸栓與第二導體層電性連接。

基於上述，本發明的製造方法簡單、製程裕度寬，且可利用現有的製程輕易地製作出低閘極-汲極間寄生電容的功率電晶體。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至1I為依據本發明一實施例所繪示的一種功率電晶體的製造方法的剖面示意圖。

請參照圖1A，提供基底100。在一實施例中，基底102為具有第一導電型的半導體基底，例如是N型重摻雜的矽基底。此外，基底100具有第一區10以及第二區20。在一實施例中，第一區10為主動區，且第二區20為終端區。

接著，於第一區10以及第二區20的基底100上形成磊晶層102。在一實施例中，磊晶層102為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層，且其形成方法包括進行選擇性磊晶生長（selective epitaxy growth，SEG）製程。

然後，分別於第一區10以及第二區20的磊晶層102中形成第一溝槽104以及第二溝槽106。在一實施例中，形成第一溝槽104以及第二溝槽106的方法包括於基底100上形成罩幕層；以罩幕層為罩幕，進行蝕刻製程；以及移除罩幕層。

請參照圖1B，於第一溝槽104的表面上順應性地形成第一絕緣層108a以及於第二溝槽106的表面上順應性形成第二絕緣層108b。在一實施例中，第一絕緣層108a以及第二絕緣層108b的材料包括氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。

接著，請同時參照圖1B至圖1D，於第一溝槽104中的第一絕緣層108a上形成第一導體層110a’以及於第二溝槽106中的第二絕緣層108b上形成第二導體層110b，第一導體層110a’的頂面低於第二導體層110b的頂面。

在一實施例中，形成第一導體層110’以及第二導體層110b的方法包括以下操作。首先，如圖1B所示，於磊晶層102上形成導體材料層110，所述導體材料層110填滿第一溝槽104以及第二溝槽106。導體材料層110的材料包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。

然後，如圖1C所示，對導體材料層110進行回蝕刻製程，以於第一溝槽104中形成第一導體層110a以及於第二溝槽106中形成第二導體層110b。在一實施例中，第一導體層110a的頂面與第二導體層110b的頂面大致上齊平。在一實施例中，第一導體層110a、第二導體層110b的頂面低於第一絕緣層108a、第二絕緣層108b的頂面。

之後，如圖1D所示，於第二區20的磊晶層102上形成光阻層115。在一實施例中，光阻層115覆蓋整個第二區20。接下來，以光阻層115為罩幕，移除第一區10的部分第一導體層110a，使得剩餘的第一導體層110a形成第一導體層110a’，且第一導體層110a’的頂面低於第二導體層110b的頂面。繼之，移除光阻層115。

請參照圖1E，於第一導體層110a’上形成第三絕緣層116a以及於第二導體層110b上形成第四絕緣層116b。在一實施例中，第三絕緣層116a以及第四絕緣層116b的材料包括氧化矽，且其形成方法包括進行熱氧化法。在一實施例中，第三絕緣層116a的頂面低於第四絕緣層116b的頂面。更具體地說，第三絕緣層116a未填滿第一溝槽104，而第四絕緣層116b填滿第二溝槽106。

接著，請同時參照圖1E以及圖1F，於第三絕緣層116a上形成絕緣部118a。在一實施例中，形成絕緣部118a的方法包括以下操作。首先，如圖1E所示，進行化學氣相沉積製程，以於第一區10以及第二區20的基底100上形成絕緣層118。

然後，如圖1F所示，對絕緣層118進行回蝕刻製程。在一實施例中，所述回蝕刻製程移除掉第二區20的全部絕緣層118以及第一區10的部分絕緣層118，使得第一區10中剩餘的絕緣層118形成絕緣部118a。在一實施例中，絕緣部118a填滿第一溝槽104。在一實施例中，所述回蝕刻製程也會同時移除掉第一區10的部分第一絕緣層108a以及第二區10的部分第二絕緣層108b，使得剩餘的第一絕緣層108a形成第一絕緣層108a’，且剩餘的第二絕緣層108b形成第二絕緣層108b’。 在一實施例中，第一絕緣層108a’的位於第一溝槽104外的水平部分的厚度小於第一絕緣層108a’的位於第一溝槽104內的碗狀部分的厚度。類似地，第二絕緣層108b’的位於第二溝槽106外的水平部分的厚度小於第二絕緣層108b’的位於第二溝槽106內的碗狀部分的厚度。

請參照圖1G，移除至少部分絕緣部118a以及部分第一絕緣層108a’，以於第一區10的磊晶層102中形成開口119。

在一實施例中，如圖1G所示，於第二區20的磊晶層102上形成光阻層117。在一實施例中，光阻層117覆蓋整個第二區20。之後，以光阻層117為罩幕，進行回蝕刻製程，以移除第一區10的全部絕緣部118a以及部分第一絕緣層108a’，進而於第一區10的磊晶層102中形成開口119，且剩餘的第一絕緣層108a’形成第一絕緣層108c。更具體地說，所述回蝕刻製程進行至完全移除絕緣部118為止。在一實施例中，開口119的底部裸露出第三絕緣層116a、第一絕緣層108c的頂面，開口119的側壁裸露出磊晶層102。繼之，移除光阻層117。

請參照圖1H，於開口119中形成介電層120以及第三導體層122。在一實施例中，介電層120形成於第三導體層122與磊晶層102之間。在一實施例中，介電層120的材料包括氧化矽，且其形成方法包括進行熱氧化法。

接著，於磊晶層102上形成導體材料層，所述導體材料層填滿開口119。導體材料層的材料包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。然後，對導體材料層進行回蝕刻製程或化學機械研磨製程，以於開口119中形成第三導體層122。

之後，於第一區10以及第二區20的磊晶層102中形成主體層124。在一實施例中，主體層124為具有第二導電型的主體層，例如是P型主體層，且其形成方法包括進行離子植入製程。

繼之，於主體層124中形成摻雜區126。在一實施例中，摻雜區126為具有第一導電型的摻雜區122，例如是N型重摻雜區，且其形成方法包括進行離子植入製程。

然後，於第一區10以及第二區20的磊晶層102上形成介電層128。在一實施例中，介電層128的材料包括氧化矽、硼磷矽玻璃（BPSG）、磷矽玻璃（PSG）、氟矽玻璃（FSG）或未摻雜矽玻璃（USG），且其形成方法包括進行化學氣相沉積製程。

接著，形成第一接觸栓130以及第二接觸栓132，第一接觸栓130與摻雜區126電性連接，且第二接觸栓132與第二導體層110b電性連接。在一實施例中，於第一區10中形成貫穿介電層128及摻雜區126的一開口，且於第二區20中形成貫穿介電層128及第四絕緣層116b的另一開口。形成上述開口的方法包括進行微影蝕刻製程。後，於上述開口中填入導體層以構成第一接觸栓130以及第二接觸栓132。導體層的材料包括金屬，例如鋁，且其形成方法包括進行化學氣相沉積製程。至此，完成本發明的功率電晶體1的製作。

在上述實施例中，圖1G的回蝕刻製程進行至完全移除第一區10的絕緣部118a為止，但僅僅作為說明用，並不用以限定本發明。在另一實施例中，圖1G的回蝕刻製程並未完全移除掉第一區10的絕緣部118a，而是留下部分絕緣部118a。更具體地說，剩餘的絕緣部118a 形成絕緣部118b，且絕緣部118b的頂表面與第一絕緣層108c頂表面大致上齊平，如圖2所示。之後，進行如圖1H與圖1I的操作，完成本發明的功率電晶體2的製作。

在以上的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明，但本發明並不以此為限。本領域具有通常知識者應了解，第一導電型也可以為P型，而第二導電型為N型。

以下，將參照圖1I與圖2來說明本發明的功率電晶體的結構。請參照圖1I以及圖2，功率電晶體1/2包括基底100、磊晶層102、第一導體層110a’、第二導體層110b、第三導體層122、第一絕緣層108c、第二絕緣層108b’以及第三絕緣層116a。

基底100具有第一區10以及第二區20。在一實施例中，第一區10為主動區，且第二區20為終端區。磊晶層102配置於基底100上，且磊晶層102中具有分別位於第一區10以及第二區20的第一溝槽104以及第二溝槽106。第一導體層110a’配置於第一溝槽104中。第二導體層110b配置於第二溝槽106中。第三導體層122配置於第一溝槽104中且位於第一導體層110a’上。第一絕緣層108c配置於第一導體層110a’與磊晶層102之間。第二絕緣層108b’配置於第二導體層110b與磊晶層102之間。第三絕緣層116a配置於第一導體層110a’與第三導體層122之間。此外，第一導體層110a’的頂面低於第二導體層110b的頂面。在一實施例中，第三導體層122的寬度大於第一導體層110a’的寬度。

在一實施例中，第三絕緣層116a的寬度同於第一導體層110a’的寬度。在一實施例中，第三絕緣層116a與第一絕緣層108c接觸。在一實施例中，第三絕緣層116a的頂面與第一絕緣層108c的頂面大致上齊平，如圖1I所示。在另一實施例中，第三絕緣層116a的頂面低於第一絕緣層108c的頂面，如圖2所示。

在一實施例中，第三導體層122與第三絕緣層116接觸，如圖1I所示。在另一實施例中，第三導體層122未與第三絕緣層116接觸，如圖2所示。更具體地說，功率電晶體2更包括絕緣部118b，其配置於第三絕緣層116a與第三導體層122之間。在一實施例中，絕緣部118b的緻密度小於第三絕緣層116a的緻密度。更具體地說，絕緣部118b是由化學氣相沉積法所形成，結構較鬆散，空氣含量較高；而第三絕緣層116a是由熱氧化法所形成，結構較緊密，空氣含量較低。

在一實施例中，功率電晶體1/2更包括介電層120、主體層124以及摻雜區126。介電層120配置於第三導體層122與磊晶層102之間。主體層124配置於第一區10以及第二區20的磊晶層102中，且環繞第一溝槽104以及第二溝槽106。在一實施例中，主體層124的底面低於第三絕緣層116a的頂面。摻雜區126配置於第一區10以及第二區20的主體層124中，且環繞第一溝槽104以及第二溝槽106的上部。

在一實施例中，功率電晶體1/2更包括介電層128、第一接觸栓130以及第二接觸栓132。介電層128配置於第一區10以及第二區20的磊晶層102上。第一接觸栓130穿過介電層128並與摻雜區126電性連接。第二接觸栓132穿過介電層128並與第二導體層110b電性連接。

在本發明的功率電晶體1/2中，第三導體層122作為閘極，介電層120作為閘介電層，第一導體層110a’作為遮蔽電極，基底100作為汲極，且摻雜區126作為源極。

在一實施例中，第三絕緣層116a以及部分第一絕緣層108c共同作為閘極（例如，第三導體層122）與遮蔽閘極（例如，第一導體層110a’）之間的閘間絕緣層，如圖1I所示。

在另一實施例中，絕緣部118b、第三絕緣層116a以及部分第一絕緣層108c共同作為閘極（例如，第三導體層122）與遮蔽閘極（例如，第一導體層110a’）之間的閘間絕緣層，如圖2所示。

本發明另提供一種功率電晶體1，其包括基底100、磊晶層102、第一電極（例如，第一導體層110a’）、第二電極（例如，第三導體層122）、第一絕緣層108c以及閘間絕緣層（例如，第三絕緣層116a）。

磊晶層102配置於基底100上，所述磊晶層102中具有第一溝槽104。第一電極（例如，第一導體層110a’）配置於第一溝槽104中。第二電極（例如，第三導體層122）配置於第一溝槽104中且位於第一電極上。第一絕緣層108c配置於第一電極與磊晶層102之間。閘間絕緣層（例如，第三絕緣層116a）配置於第一電極與第二電極之間且與第一絕緣層108c接觸。此外，第一絕緣層108c的緻密度實質上相同於閘間絕緣層的緻密度。在一實施例中，第一絕緣層108c與閘間絕緣層（例如，第三絕緣層116a）均是由熱氧化法所形成，故具有大致相同的緻密度與空氣含量。

在一實施例中，第一溝槽104具有實質上垂直的側壁。在另一實施例中，第一溝槽104具有傾斜的側壁。本發明的第一溝槽104的側壁大致上平整，不會有習知溝槽側壁的凹凸不平現象。在一實施例中，第一絕緣層108c的頂面實質上齊平於閘間絕緣層（例如，第三絕緣層116a）的頂面。

特別要說明的是，習知閘極的底面邊角常會向下凹陷而導致該處的閘間絕緣層的厚度變薄，進而增加閘極-汲極間寄生電容（Qgd）而造成元件效能下降。然而，本發明的結構不會有此問題。更具體地說，依照本發明的方法所形成的閘間絕緣層具有大致平坦的頂面，故後續形成於其上的閘極（例如，第三導體層122）也具有大致平坦的底面，而無習知閘極的底面邊角向下凹陷的現象。因此，本發明的閘間絕緣層可有效拉開閘極與汲極的距離，減少閘極-汲極間寄生電容（Qgd），進而大幅提升元件的效能。

基於上述，本發明的製造方法簡單、製程裕度寬，且可利用現有的製程輕易地製作出低閘極-汲極間寄生電容的功率電晶體，有效提升產品競爭力。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

1、2‧‧‧功率電晶體

10‧‧‧第一區

20‧‧‧第二區

100‧‧‧基底

102‧‧‧磊晶層

104‧‧‧第一溝槽

106‧‧‧第二溝槽

108a、108a'、108c‧‧‧第一絕緣層

108b、108b’‧‧‧第二絕緣層

110a、110a’‧‧‧第一導體層

110b‧‧‧第二導體層

115、117‧‧‧光阻層

116a‧‧‧第三絕緣層

116b‧‧‧第四絕緣層

118a、118b‧‧‧絕緣部

120‧‧‧介電層

122‧‧‧第三導體層

124‧‧‧主體層

126‧‧‧摻雜區

128‧‧‧介電層

130‧‧‧第一接觸栓

132‧‧‧第二接觸栓

圖1A至1I為依據本發明一實施例所繪示的一種功率電晶體的製造方法的剖面示意圖。 圖2為依據本發明另一實施例所繪示的一種功率電晶體的剖面示意圖。

Claims (20)

1. 一種功率電晶體，包括： 基底，具有第一區以及第二區； 磊晶層，配置於所述基底上，所述磊晶層中具有分別位於所述第一區以及所述第二區的第一溝槽以及第二溝槽； 第一導體層，配置於所述第一溝槽中； 第二導體層，配置於所述第二溝槽中； 第三導體層，配置於所述第一溝槽中且位於所述第一導體層上； 第一絕緣層，配置於所述第一導體層與所述磊晶層之間； 第二絕緣層，配置於所述第二導體層與所述磊晶層之間；以及 第三絕緣層，配置於所述第一導體層與所述第三導體層之間， 其中所述第一導體層的頂面低於所述第二導體層的頂面。
2. 如申請專利範圍第1項所述的功率電晶體，其中所述第三絕緣層的寬度同於所述第一導體層的寬度。
3. 如申請專利範圍第1項所述的功率電晶體，其中所述第三絕緣層與所述第一絕緣層接觸。
4. 如申請專利範圍第1項所述的功率電晶體，更包括絕緣部，其配置於所述第三絕緣層與所述第三導體層之間。
5. 如申請專利範圍第4項所述的功率電晶體，其中所述絕緣部的緻密度小於所述第三絕緣層的緻密度。
6. 如申請專利範圍第1項所述的功率電晶體，更包括介電層，其配置於所述第三導體層與所述磊晶層之間。
7. 如申請專利範圍第1項所述的功率電晶體，其中所述第三導體層的寬度大於所述第一導體層的寬度。
8. 如申請專利範圍第1項所述的功率電晶體，其中所述第一區為主動區，且所述第二區為終端區。
9. 如申請專利範圍第1項所述的功率電晶體，更包括： 主體層，配置於所述第一區以及所述第二區的所述磊晶層中； 摻雜區，配置於所述第一區以及所述第二區的所述主體層中； 第一接觸栓，與所述摻雜區電性連接；以及 第二接觸栓，與所述第二導體層電性連接。
10. 如申請專利範圍第9項所述的功率電晶體，其中所述主體層的底面低於所述第三絕緣層的頂面。
11. 一種功率電晶體，包括： 基底； 磊晶層，配置於所述基底上，所述磊晶層中具有第一溝槽； 第一電極，配置於所述第一溝槽中； 第二電極，配置於所述第一溝槽中且位於所述第一電極上； 第一絕緣層，配置於所述第一電極與所述磊晶層之間；以及 閘間絕緣層，配置於所述第一電極與所述第二電極之間且與所述第一絕緣層接觸， 其中所述第一絕緣層的緻密度實質上相同於所述閘間絕緣層的緻密度。
12. 如申請專利範圍第11項所述的功率電晶體，其中所述第一溝槽具有實質上垂直的側壁。
13. 如申請專利範圍第11項所述的功率電晶體，其中所述第一絕緣層的頂面實質上齊平於所述閘間絕緣層的頂面。
14. 一種功率電晶體的製造方法，包括： 提供基底，所述基底具有第一區以及第二區； 於所述第一區以及所述第二區的所述基底上形成磊晶層； 分別於所述第一區以及所述第二區的所述磊晶層中形成第一溝槽以及第二溝槽； 於所述第一溝槽的表面上形成第一絕緣層以及於所述第二溝槽的表面上形成第二絕緣層； 於所述第一溝槽中的所述第一絕緣層上形成第一導體層以及於所述第二溝槽中的所述第二絕緣層上形成第二導體層，其中所述第一導體層的頂面低於所述第二導體層的頂面； 於所述第一導體層上形成第三絕緣層以及於所述第二導體層上形成第四絕緣層； 於所述第三絕緣層上形成絕緣部； 移除至少部分所述絕緣部以及部分所述第一絕緣層，以於所述第一區的所述磊晶層中形成開口；以及 於所述開口中形成第三導體層。
15. 如申請專利範圍第14項所述的功率電晶體的製造方法，其中形成所述第一導體層以及所述第二導體層的方法包括： 於所述磊晶層上形成導體材料層，所述導體材料層填滿所述第一溝槽以及所述第二溝槽； 對所述導體材料層進行回蝕刻製程； 於所述第二區的所述磊晶層上形成光阻層； 以所述光阻層為罩幕，部分移除所述第一區的所述導體材料層；以及 移除所述光阻層。
16. 如申請專利範圍第14項所述的功率電晶體的製造方法，其中移除至少部分所述絕緣部以及部分所述第一絕緣層的方法包括完全移除所述絕緣部。
17. 如申請專利範圍第14項所述的功率電晶體的製造方法，其中移除至少部分所述絕緣部以及部分所述第一絕緣層的方法包括留下部分所述絕緣部。
18. 如申請專利範圍第14項所述的功率電晶體的製造方法，於形成所述第三導體層之前，更包括形成介電層，所述介電層位於所述第三導體層與所述磊晶層之間。
19. 如申請專利範圍第14項所述的功率電晶體的製造方法，其中所述第一區為主動區，且所述第二區為終端區。
20. 如申請專利範圍第14項所述的功率電晶體的製造方法，更包括： 於所述第一區以及所述第二區的所述磊晶層中形成主體層； 於所述主體層中形成摻雜區； 形成第一接觸栓，所述第一接觸栓與所述摻雜區電性連接；以及 形成第二接觸栓，所述第二接觸栓與所述第二導體層電性連接。