[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111509048A - N型鳍式晶体管及其制造方法 - Google Patents

N型鳍式晶体管及其制造方法 Download PDF

Info

Publication number
CN111509048A
CN111509048A CN202010350224.0A CN202010350224A CN111509048A CN 111509048 A CN111509048 A CN 111509048A CN 202010350224 A CN202010350224 A CN 202010350224A CN 111509048 A CN111509048 A CN 111509048A
Authority
CN
China
Prior art keywords
epitaxial layer
fin
layer
type
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010350224.0A
Other languages
English (en)
Inventor
陈勇跃
洪佳琪
黄秋铭
颜强
谭俊
周海锋
方精训
廖端泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010350224.0A priority Critical patent/CN111509048A/zh
Publication of CN111509048A publication Critical patent/CN111509048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种N型鳍式晶体管，包括：形成于半导体衬底上的鳍体，鳍体包括内部嵌入外延层和包覆在内部嵌入外延层顶部表面和侧面的外部硅外延层，内部嵌入外延层使所有区域的外部硅外延层产生有利于提升电子迁移率的完全应变；栅极结构覆盖在鳍体的选定区域的顶部表面或侧面，源区和漏区形成在栅极结构两侧的鳍体中；源漏区之间的鳍体作为沟道区，沟道区的外部硅外延层为完全应变的结构使沟道区为全应变沟道区。本发明还公开了一种N型鳍式晶体管的制造方法。本发明能使沟道电子迁移率得到最大限度的提升，从而能大大提升器件的性能，有利于器件的尺寸不断缩小。

Description

N型鳍式晶体管及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种N型鳍式晶体管(FinFET)。本发明还涉及一种N型鳍式晶体管的制造方法。
背景技术
应力沟道晶体管，在集成电路工业中被广泛的研究，利用镶嵌的源漏提供应力的技术，可以显著的提高沟道的载流子迁移率，从而提高器件的性能，进而不断地微缩晶体管的尺寸，实现更大规模的集成度。随着晶体管技术节点的越做越小，尺寸效应影响急剧增大导致平面器件失效，FINFET三维架构解决了问题，成为业界的主流。
如图1A所示，是现有N型鳍式晶体管的X侧面的鳍体的剖面图，鳍体通常为条形结构，X侧面为沿鳍体的宽度方向的侧面；可以看出，鳍体102是由对半导体衬底如硅衬底101进行刻蚀形成的，在鳍体102两侧形成有浅沟槽场氧103。现有工艺中，通常采用侧墙硬质掩膜层(SpacerHM)工艺来定义出所述鳍体102的形成区域，之后，以侧墙硬质掩膜层为掩膜进行半导体衬底101的刻蚀形成所述鳍体102，所述鳍体102两侧会形成由去除半导体衬底101之后形成的沟槽，刻蚀的深度会大于所需要的所述鳍体102的高度；之后，在所述鳍体102两侧的沟槽中填充所述浅沟槽场氧103。
沿所述鳍体的长度方向通常可以设置一个以上的栅极结构，在栅极结构两侧的所述鳍体中形成N型鳍式晶体管的源区和漏区，为了实现应力沟道晶体管结构，现有方法中需要在源区和漏区的形成区域中嵌入式沟道区产生张应力的嵌入式外延层；如图1B所示，是现有N型鳍式晶体管的Y侧面的鳍体结构的剖面图，Y侧面即为沿所述鳍体的长度方向的侧面，由图1B所示可知，在所述源区和所述漏区的形成区域中嵌入有SiP外延层104，由于SiP外延层104的晶格常数和硅衬底101的晶格常数不同，SiP外延层104和硅衬底101组成的所述鳍体102接触后二者的晶格会相互左右从而会使对应的所述鳍体102产生应变，应变后的所述鳍体102会产生有利于提高电子迁移率的张应力。
对于图1B所示结构，所述源区和所述漏区之间的所述鳍体组成沟道区，在所述源区和所述漏区中形成所述SiP外延层104之后，会对所述源区和所述漏区之间的由所述鳍体102组成的所述沟道区产生应变并使所述沟道区具有有利于提升电子迁移率的张应力，最后提升N型鳍式晶体管的电学性能。
但是随着关键尺寸的继续缩小，需要更进一步的提升沟道迁移率。
发明内容
本发明所要解决的技术问题是提供一种N型鳍式晶体管，能提升沟道电子迁移率，从而提升器件的性能。为此，本发明还提供一种N型鳍式晶体管的制造方法。
为解决上述技术问题，本发明提供的N型鳍式晶体管包括：
形成于半导体衬底上的鳍体，所述鳍体包括内部嵌入外延层和包覆在所述内部嵌入外延层顶部表面和侧面的外部硅外延层，所述内部嵌入外延层使所有区域的所述外部硅外延层产生有利于提升电子迁移率的完全应变。
栅极结构覆盖在所述鳍体的选定区域的顶部表面或侧面，源区和漏区形成在所述栅极结构两侧的所述鳍体中。
所述源区和所述漏区之间的所述鳍体作为沟道区，所述沟道区的所述外部硅外延层为完全应变的结构使所述沟道区为全应变沟道区。
进一步的改进是，所述半导体衬底为硅衬底。
在所述鳍体两侧的所述半导体衬底中形成有浅沟槽场氧。
进一步的改进是，所述内部嵌入外延层的材料为碳化硅。
进一步的改进是，所述内部嵌入外延层的分子式为Si1-xCx，x在0.20～0.45之间。
进一步的改进是，所述内部嵌入外延层的厚度为
Figure BDA0002471677130000021
进一步的改进是，所述栅极结构包括栅介质层和栅极导电材料层。
所述栅介质层包括栅氧化层或高介电常数层；所述栅极导电材料层为多晶硅栅或金属栅。
进一步的改进是，N型鳍式晶体管的技术节点为14nm或7nm以下。
为解决以上技术问题，本发明提供的N型鳍式晶体管的制造方法包括如下步骤：
步骤一、在半导体衬底上依次形成第一外延层、第二硅外延层和第三氮化硅盖帽层。
步骤二、形成突出在所述半导体衬底表面上的初始鳍体，所述初始鳍体包括所述第一外延层、所述第二硅外延层和所述第三氮化硅盖帽层的叠加结构。
所述初始鳍体之间的所述半导体衬底中形成有浅沟槽场氧。
步骤三、进行选择性硅外延生长在所述初始鳍体的所述第一外延层的侧面形成第四硅外延层。
步骤四、去除所述第三氮化硅盖帽层并形成所述鳍体，所述鳍体包括由所述第一外延层组成的内部嵌入外延层和由所述第二硅外延层和所述第四硅外延层组成的外部硅外延层，所述外部硅外延层包覆在所述内部嵌入外延层顶部表面和侧面，所述内部嵌入外延层使所有区域的所述外部硅外延层产生有利于提升电子迁移率的完全应变。
步骤五、形成栅极结构，所述栅极结构覆盖在所述鳍体的选定区域的顶部表面或侧面。
步骤六、进行源漏注入在所述栅极结构两侧的所述鳍体中自对准形成源区和漏区；所述源区和所述漏区之间的所述鳍体作为沟道区，所述沟道区的所述外部硅外延层为完全应变的结构使所述沟道区为全应变沟道区。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述内部嵌入外延层的材料为碳化硅。
进一步的改进是，所述内部嵌入外延层的分子式为Si1-xCx，x在0.20～0.45之间。
进一步的改进是，所述内部嵌入外延层的厚度为
Figure BDA0002471677130000031
进一步的改进是，所述栅极结构包括栅介质层和栅极导电材料层。
所述栅介质层包括栅氧化层或高介电常数层；所述栅极导电材料层为多晶硅栅或金属栅。
进一步的改进是，N型鳍式晶体管的技术节点为14nm或7nm以下。
进一步的改进是，所述第三氮化硅盖帽层的厚度为
Figure BDA0002471677130000032
和现有技术中通过在沟道区两侧的源漏区中嵌入外延层从而在沟道区的两侧实现对沟道区产生应变不同，本发明直接将鳍体设置为外部硅外延层包覆内部嵌入外延层的结构，这是一种三维包覆结构，这样各区域的外部硅外延层都会被内部嵌入外延层作用而产生完全应变，最后能使沟道区中的外部硅外延层全部应变从而形成全应变沟道区，器件导通时，反型层形成的导通沟道会形成于沟道区的外部硅外延层的表面，外部硅外延层全部应变之后，能使沟道电子迁移率得到最大限度的提升，从而能大大提升器件的性能，能很好的适用于器件尺寸不断缩小的要求。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有N型鳍式晶体管的X侧面的鳍体的剖面图；
图1B是现有N型鳍式晶体管的Y侧面的鳍体的剖面图；
图2是本发明实施例N型鳍式晶体管的鳍体的剖面图；
图3A-图3E是本发明实施例N型鳍式晶体管的制造方法各步骤中的器件结构剖面图。
具体实施方式
如图2所示，是本发明实施例N型鳍式晶体管的鳍体的剖面图，图2中显示了沿所述鳍体的宽度方向的剖面图；本发明实施例N型鳍式晶体管包括：
形成于半导体衬底1上的鳍体4。
本发明实施例中，所述半导体衬底1为硅衬底。在所述鳍体4两侧的所述半导体衬底1中形成有浅沟槽场氧。
所述鳍体4包括内部嵌入外延层2和包覆在所述内部嵌入外延层2顶部表面和侧面的外部硅外延层3，所述内部嵌入外延层2使所有区域的所述外部硅外延层3产生有利于提升电子迁移率的完全应变。
本发明实施例中，所述内部嵌入外延层2的材料为碳化硅。
较佳为，所述内部嵌入外延层2的分子式为Si1-xCx，x在0.20～0.45之间。所述内部嵌入外延层2的厚度为
Figure BDA0002471677130000041
栅极结构(未显示)覆盖在所述鳍体4的选定区域的顶部表面或侧面，源区和漏区形成在所述栅极结构两侧的所述鳍体4中。
通常，在沿所述鳍体的长度方向上，能包括一个以上的所述栅极结构。
所述栅极结构包括栅介质层和栅极导电材料层。
本发明实施例中，所述栅介质层为栅氧化层，所述栅极导电材料层为多晶硅栅；在其他实施例中也能为：所述栅介质层为高介电常数层；所述栅极导电材料层为金属栅。
所述源区(未显示)和所述漏区(未显示)之间的所述鳍体4作为沟道区，所述沟道区的所述外部硅外延层3为完全应变的结构使所述沟道区为全应变沟道区。本发明实施例中，由于所述沟道区为全应变沟道区，故不在需要在所述源区或所述漏区中嵌入外延层。
全应变沟道区结构能适用于器件关键尺寸不断缩小的要求。
N型鳍式晶体管的技术节点为14nm或7nm以下。
本发明实施例中，所述内部嵌入外延层2并不会直接和所述栅介质层接触，所述内部嵌入外延层2和所述栅介质层之间具有所述外部硅外延层3作为缓冲层，和内部嵌入外延层的材料直接和栅介质层接触的结构相比，采用所述外部硅外延层3作为缓冲层后能降低整个沟道区和栅介质层之间的界面态密度，从而提升器件的性能。
和现有技术中通过在沟道区两侧的源漏区中嵌入外延层从而在沟道区的两侧实现对沟道区产生应变不同，本发明实施例直接将鳍体4设置为外部硅外延层3包覆内部嵌入外延层2的结构，这是一种三维包覆结构，这样各区域的外部硅外延层3都会被内部嵌入外延层2作用而产生完全应变，最后能使沟道区中的外部硅外延层3全部应变从而形成全应变沟道区，器件导通时，反型层形成的导通沟道会形成于沟道区的外部硅外延层3的表面，外部硅外延层3全部应变之后，能使沟道电子迁移率得到最大限度的提升，从而能大大提升器件的性能。
如图3A至图3E所示，是本发明实施例N型鳍式晶体管的制造方法各步骤中的器件结构剖面图；本发明实施例N型鳍式晶体管的制造方法包括如下步骤：
步骤一、如图3A所示，提高半导体衬底1。
本发明实施例方法中，所述半导体衬底1为硅衬底。
如图3B所示，在半导体衬底1上依次形成第一外延层2、第二硅外延层3a和第三氮化硅盖帽层201。
本发明实施例方法中，所述第一外延层2也即后续的内部嵌入外延层2的材料为碳化硅。
较佳为，所述内部嵌入外延层2的分子式为Si1-xCx，x在0.20～0.45之间。
所述内部嵌入外延层2的厚度为
Figure BDA0002471677130000051
所述第三氮化硅盖帽层201的厚度为
Figure BDA0002471677130000052
步骤二、如图3C所示，形成突出在所述半导体衬底1表面上的初始鳍体，所述初始鳍体包括所述第一外延层2、所述第二硅外延层3a和所述第三氮化硅盖帽层201的叠加结构。
所述初始鳍体之间的所述半导体衬底1中形成有浅沟槽场氧。
步骤三、如图3D所示，进行选择性硅外延生长在所述初始鳍体的所述第一外延层2的侧面形成第四硅外延层3b。
步骤四、如图3E所示，去除所述第三氮化硅盖帽层201并形成所述鳍体4，所述鳍体4包括由所述第一外延层2组成的内部嵌入外延层2和由所述第二硅外延层3a和所述第四硅外延层3b组成的外部硅外延层3，所述外部硅外延层3包覆在所述内部嵌入外延层2顶部表面和侧面，所述内部嵌入外延层2使所有区域的所述外部硅外延层3产生有利于提升电子迁移率的完全应变。
步骤五、形成栅极结构，所述栅极结构覆盖在所述鳍体4的选定区域的顶部表面或侧面。
本发明实施例方法中，所述栅介质层为栅氧化层，所述栅极导电材料层为多晶硅栅；在其他实施例中也能为：所述栅介质层为高介电常数层；所述栅极导电材料层为金属栅。
步骤六、进行源漏注入在所述栅极结构两侧的所述鳍体4中自对准形成源区和漏区；所述源区和所述漏区之间的所述鳍体4作为沟道区，所述沟道区的所述外部硅外延层3为完全应变的结构使所述沟道区为全应变沟道区。
本发明实施例方法适用于技术节点为14nm或7nm以下的工艺。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种N型鳍式晶体管，其特征在于，包括：
形成于半导体衬底上的鳍体，所述鳍体包括内部嵌入外延层和包覆在所述内部嵌入外延层顶部表面和侧面的外部硅外延层，所述内部嵌入外延层使所有区域的所述外部硅外延层产生有利于提升电子迁移率的完全应变；
栅极结构覆盖在所述鳍体的选定区域的顶部表面或侧面，源区和漏区形成在所述栅极结构两侧的所述鳍体中；
所述源区和所述漏区之间的所述鳍体作为沟道区，所述沟道区的所述外部硅外延层为完全应变的结构使所述沟道区为全应变沟道区。
2.如权利要求1所述的N型鳍式晶体管，其特征在于：所述半导体衬底为硅衬底；
在所述鳍体两侧的所述半导体衬底中形成有浅沟槽场氧。
3.如权利要求1所述的N型鳍式晶体管，其特征在于：所述内部嵌入外延层的材料为碳化硅。
4.如权利要求3所述的N型鳍式晶体管，其特征在于：所述内部嵌入外延层的分子式为Si1-xCx，x在0.20～0.45之间。
5.如权利要求4所述的N型鳍式晶体管，其特征在于：所述内部嵌入外延层的厚度为
Figure FDA0002471677120000011
6.如权利要求1所述的N型鳍式晶体管，其特征在于：所述栅极结构包括栅介质层和栅极导电材料层；
所述栅介质层包括栅氧化层或高介电常数层；所述栅极导电材料层为多晶硅栅或金属栅。
7.如权利要求1所述的N型鳍式晶体管，其特征在于：N型鳍式晶体管的技术节点为14nm或7nm以下。
8.一种N型鳍式晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上依次形成第一外延层、第二硅外延层和第三氮化硅盖帽层；
步骤二、形成突出在所述半导体衬底表面上的初始鳍体，所述初始鳍体包括所述第一外延层、所述第二硅外延层和所述第三氮化硅盖帽层的叠加结构；
所述初始鳍体之间的所述半导体衬底中形成有浅沟槽场氧；
步骤三、进行选择性硅外延生长在所述初始鳍体的所述第一外延层的侧面形成第四硅外延层；
步骤四、去除所述第三氮化硅盖帽层并形成所述鳍体，所述鳍体包括由所述第一外延层组成的内部嵌入外延层和由所述第二硅外延层和所述第四硅外延层组成的外部硅外延层，所述外部硅外延层包覆在所述内部嵌入外延层顶部表面和侧面，所述内部嵌入外延层使所有区域的所述外部硅外延层产生有利于提升电子迁移率的完全应变；
步骤五、形成栅极结构，所述栅极结构覆盖在所述鳍体的选定区域的顶部表面或侧面；
步骤六、进行源漏注入在所述栅极结构两侧的所述鳍体中自对准形成源区和漏区；所述源区和所述漏区之间的所述鳍体作为沟道区，所述沟道区的所述外部硅外延层为完全应变的结构使所述沟道区为全应变沟道区。
9.如权利要求8所述的N型鳍式晶体管的制造方法，其特征在于：所述半导体衬底为硅衬底。
10.如权利要求8所述的N型鳍式晶体管的制造方法，其特征在于：所述内部嵌入外延层的材料为碳化硅。
11.如权利要求10所述的N型鳍式晶体管的制造方法，其特征在于：所述内部嵌入外延层的分子式为Si1-xCx，x在0.20～0.45之间。
12.如权利要求11所述的N型鳍式晶体管的制造方法，其特征在于：所述内部嵌入外延层的厚度为
Figure FDA0002471677120000021
13.如权利要求8所述的N型鳍式晶体管的制造方法，其特征在于：所述栅极结构包括栅介质层和栅极导电材料层；
所述栅介质层包括栅氧化层或高介电常数层；所述栅极导电材料层为多晶硅栅或金属栅。
14.如权利要求8所述的N型鳍式晶体管的制造方法，其特征在于：N型鳍式晶体管的技术节点为14nm或7nm以下。
15.如权利要求8所述的N型鳍式晶体管的制造方法，其特征在于：所述第三氮化硅盖帽层的厚度为
Figure FDA0002471677120000022
CN202010350224.0A 2020-04-28 2020-04-28 N型鳍式晶体管及其制造方法 Pending CN111509048A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010350224.0A CN111509048A (zh) 2020-04-28 2020-04-28 N型鳍式晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010350224.0A CN111509048A (zh) 2020-04-28 2020-04-28 N型鳍式晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN111509048A true CN111509048A (zh) 2020-08-07

Family

ID=71876503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010350224.0A Pending CN111509048A (zh) 2020-04-28 2020-04-28 N型鳍式晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN111509048A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113284954A (zh) * 2021-07-22 2021-08-20 成都蓉矽半导体有限公司 一种高沟道密度的碳化硅mosfet及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040256647A1 (en) * 2003-06-23 2004-12-23 Sharp Laboratories Of America Inc. Strained silicon finFET device
EP1503424A2 (en) * 2003-07-25 2005-02-02 Interuniversitair Micro-Elektronica Centrum (IMEC) Multiple gate semiconductor device and method for forming same
JP2005051241A (ja) * 2003-07-25 2005-02-24 Interuniv Micro Electronica Centrum Vzw 多層ゲート半導体デバイス及びその製造方法
CN1685523A (zh) * 2002-09-30 2005-10-19 先进微装置公司 具有改良的载流子迁移率的垂直双栅极场效应晶体管及其形成方法
CN101142688A (zh) * 2005-01-18 2008-03-12 英特尔公司 具有应变沟道区的非平面mos结构
CN101189730A (zh) * 2004-03-31 2008-05-28 英特尔公司 具有增强迁移率的应变沟道的非平面体晶体管及制造方法
CN102832236A (zh) * 2011-06-16 2012-12-19 台湾积体电路制造股份有限公司 应变沟道的场效应晶体管
US20130234204A1 (en) * 2012-03-06 2013-09-12 Samsung Electronics Co., Ltd. Fin field effect transistors including multiple lattice constants and methods of fabricating the same
CN104037083A (zh) * 2013-03-04 2014-09-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105047698A (zh) * 2014-03-26 2015-11-11 三星电子株式会社 半导体器件
CN105448726A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN105826188A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 N型鳍式场效应晶体管及其形成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1685523A (zh) * 2002-09-30 2005-10-19 先进微装置公司 具有改良的载流子迁移率的垂直双栅极场效应晶体管及其形成方法
US20040256647A1 (en) * 2003-06-23 2004-12-23 Sharp Laboratories Of America Inc. Strained silicon finFET device
EP1503424A2 (en) * 2003-07-25 2005-02-02 Interuniversitair Micro-Elektronica Centrum (IMEC) Multiple gate semiconductor device and method for forming same
JP2005051241A (ja) * 2003-07-25 2005-02-24 Interuniv Micro Electronica Centrum Vzw 多層ゲート半導体デバイス及びその製造方法
CN101189730A (zh) * 2004-03-31 2008-05-28 英特尔公司 具有增强迁移率的应变沟道的非平面体晶体管及制造方法
CN101142688A (zh) * 2005-01-18 2008-03-12 英特尔公司 具有应变沟道区的非平面mos结构
CN102832236A (zh) * 2011-06-16 2012-12-19 台湾积体电路制造股份有限公司 应变沟道的场效应晶体管
US20130234204A1 (en) * 2012-03-06 2013-09-12 Samsung Electronics Co., Ltd. Fin field effect transistors including multiple lattice constants and methods of fabricating the same
CN104037083A (zh) * 2013-03-04 2014-09-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105047698A (zh) * 2014-03-26 2015-11-11 三星电子株式会社 半导体器件
CN105448726A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN105826188A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 N型鳍式场效应晶体管及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113284954A (zh) * 2021-07-22 2021-08-20 成都蓉矽半导体有限公司 一种高沟道密度的碳化硅mosfet及其制备方法

Similar Documents

Publication Publication Date Title
KR101290998B1 (ko) 반도체 장치 및 그 제조 방법
JP4922373B2 (ja) 半導体装置およびその製造方法
US8410547B2 (en) Semiconductor device and method for fabricating the same
KR100610496B1 (ko) 채널용 핀 구조를 가지는 전계효과 트랜지스터 소자 및 그제조방법
KR20180123422A (ko) 게이트-올-어라운드 나노시트 전계 효과 트랜지스터 및 그 제조 방법
TWI803350B (zh) 半導體結構及其製作方法
US20240297215A1 (en) Semiconductor device including barrier layer between active region and semiconductor layer and method of forming the same
US7858489B2 (en) Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor
CN111509048A (zh) N型鳍式晶体管及其制造方法
US11038063B2 (en) Semiconductor structure and fabrication method thereof
TWI626694B (zh) 藉由在可熱膨脹材料上執行加熱製程之在ｆｉｎｆｅｔ裝置上形成應變通道區之方法
US8232149B2 (en) SOI device having an increasing charge storage capacity of transistor bodies and method for manufacturing the same
KR100866141B1 (ko) 반도체 소자 및 그의 제조 방법
US20230061535A1 (en) Semiconductor device and manufacturing method thereof, nand memory device
CN111477548A (zh) 鳍式场效应晶体管的形成方法
CN111403284B (zh) 鳍式场效晶体管应力工程优化及其的制作方法
US11316035B2 (en) Source and drain epitaxy forming method capable of improving performance of FinFET device
US20230118088A1 (en) Semiconductor structure and method for manufacturing the same
CN111403285B (zh) 鳍式场效晶体管应力工程优化及其的制作方法
US20230178420A1 (en) Nanosheet transistor devices and related fabrication methods
KR100743627B1 (ko) 반도체 소자의 제조방법
KR100891525B1 (ko) 반도체 소자 및 그의 제조방법
CN110459477B (zh) 半导体器件的制造方法
CN116110853A (zh) 一种改善源漏外延层与栅极桥接的方法
CN115810545A (zh) 超级结器件结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200807