[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111474876B - 半导体装置和半导体系统 - Google Patents

半导体装置和半导体系统 Download PDF

Info

Publication number
CN111474876B
CN111474876B CN202010056994.4A CN202010056994A CN111474876B CN 111474876 B CN111474876 B CN 111474876B CN 202010056994 A CN202010056994 A CN 202010056994A CN 111474876 B CN111474876 B CN 111474876B
Authority
CN
China
Prior art keywords
power supply
power
control circuit
supply device
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010056994.4A
Other languages
English (en)
Other versions
CN111474876A (zh
Inventor
源马和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN111474876A publication Critical patent/CN111474876A/zh
Application granted granted Critical
Publication of CN111474876B publication Critical patent/CN111474876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24215—Scada supervisory control and data acquisition
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开的实施例涉及半导体装置和半导体系统。半导体装置，基于确定电路的确定结果，来选择正常启动和低功耗启动中的一个启动顺序。根据该结构，可以从抑制瞬时电流的操作和基于所提供电源的高速操作中选择从电源输入到处理器操作启动的启动顺序中的操作。

Description

半导体装置和半导体系统
相关申请的交叉引用
2019年1月23日提交的日本专利申请No.2019-009173的公开内容，包括说明书、附图和摘要，其全部内容通过引用合并于此。
技术领域
本公开涉及一种半导体装置，并且更具体地，本公开适用于能够根据电源的类型切换启动顺序的诸如微控制器之类的半导体集成电路器件。
背景技术
当关闭所有电源以启动半导体装置时，在重置被释放情况下，半导体装置通过启动顺序而被转换为正常操作模式。下面列出了公开的技术。
根据日本未审查专利申请公开号2007-259463，在从正常操作模式向功率消耗减少的操作状态转移的情况下，通过由处理器(CPU)等执行的指令，进行了从正常操作模式向低功耗模式的转变。
通常为每个微控制器确定从电源关闭到正常操作的启动顺序。
根据应用，具有被抑制的瞬时电流的微控制器和具有强调性能的微控制器被选择。
另一方面，在某些情况下，诸如太阳能电池、振动发电机等不具有足够电流供应能力的电源与具有足够电流供应能力的电源组合。
发明内容
结合了没有足够电流供应能力的电源的半导体系统(例如太阳能电池单元和振动发电机)要求安装的微控制器的瞬时电流被抑制。控制微控制器的瞬时电流是与缩短微控制器的启动时间进行的折衷。换句话说，在具有瞬时电流被抑制的微控制器的半导体系统中，存在这样的问题，即，即使将不具有足够电流供应能力的电源改变为具有足够电流供应能力的电源，瞬时电流被抑制的微控制器也不能执行高速启动。
如果以性能为导向的微控制器安装在电流供应能力不足的电源被组合在其中的半导体系统上，则微控制器的电流消耗可能会大于从电源启动供电到处理器启动等的启动顺序中电源的电流消耗，以及大于从正常操作模式转换至低功耗模式的过程中电源的电流消耗。
如果微控制器消耗的电流超过电源所提供的电流，微控制器的稳定启动以及微控制器的继续操作将变得不可能。
在结合了不具有足够电流供应能力的电源的半导体系统中，可以选择并安装抑制瞬时电流的微控制器来代替强调性能的微控制器。然而，抑制瞬时功率提供了微控制器的稳定启动操作，但是通常增加了微控制器的启动时间，从而降低了微控制器的性能。
在包括其中瞬时电流被抑制的微控制器的半导体系统中，微控制器消耗的电流被抑制，直到半导体系统转移到从电源启动供电到通过由结合在微控制器中的处理器等执行的指令来强调性能的操作状态为止。
当其上安装了具有抑制瞬时电流的微控制器的半导体系统的电源被替换或从不具有足够电流供应能力的电源切换到具有足够电流供应能力的电源时，该半导体系统可以具有在高速操作而不是抑制瞬时电流的电流供应能力。然而，在从电源被提供的时间到操作状态被转变的时间到通过启动顺序性能被强调的时间之间的时间段内，在瞬时电流被抑制的同时，操作被执行。这意味着启动顺序时间被延长。
本公开的目的是提供一种半导体装置，该半导体装置能够基于所提供的电源来将启动顺序从电源输入切换到处理器启动的操作。
从本说明书的描述和附图，其他目的和新颖特征将变得显而易见。
以下将简要描述本公开的代表性实施例的概述。
即，半导体装置包括外部端子、连接至该外部端子以用于确定外部端子的电压的确定电路、电源控制电路、时钟控制电路、中央处理单元(CPU)和非易失性存储器。半导体装置基于确定电路的确定结果来选择正常启动和低功耗启动的一个启动顺序。
根据上述半导体装置，可以从瞬时电流被抑制的操作和基于所提供电源的高速操作中选择从电源输入到处理器操作启动的启动顺序中的操作。
附图说明
图1是示出根据实施例1的半导体装置的结构的图。
图2是图示根据实施例1的半导体装置的操作流程的图。
图3是图示正常启动和低功耗启动的功耗和处理时间的示意图。
图4是示出根据实施例2的半导体装置的结构的图。
图5是示出晶体管的结构示例的截面图。
图6是图示根据实施例2的半导体装置的操作流程的图。
图7是示出根据实施例3的半导体装置的结构的图。
图8是示出根据实施例4的正常启动的启动顺序的图。
图9是示出根据实施例4的低功耗启动的启动顺序的图。
图10是示出根据变型示例的低功耗启动的启动顺序的图。
图11是图示根据应用例1的半导体系统的结构示例的图。
图12是图示根据应用例2的半导体系统的结构示例的图。
图13是图示根据应用例3的半导体系统的结构示例的图。
具体实施方式
下面将参考附图描述那些实施例。然而，在下面的描述中，相同的部件由相同的附图标记表示，并且可以省略对它们的重复描述。应当注意，为了清楚说明起见，与实际实施例相比，可以示意性地示出附图。但附图仅是示例，并且不限制本发明的解释。
(实施例1)
图1是示出根据实施例1的半导体装置结构的图。半导体装置1在一种情况下是微控制器MCU。微控制器MCU包括：非易失性存储器ROM，用于存储包括多个指令的操作程序；以及中央处理装置CPU，其是用于执行指令的处理器。微控制器MCU还包括电源控制电路2和时钟控制电路3，以便操作微控制器MCU中包括的内置电路。
电源控制电路2具有产生用于驱动中央处理装置CPU、非易失性存储器ROM等的内部电源电位的功能，并且具有根据负载改变调节提供给内部电路的电流的驱动能力的功能。
时钟控制电路3包括振荡器，并且控制振荡器的振荡操作和振荡停止，选择由振荡器生成的时钟目的地，并且控制要提供的时钟频率。
微控制器MCU具有低功耗操作模式，其中通过电源控制电路2的电源控制和时钟控制电路3的时钟控制来抑制最大电流消耗。
此外，微控制器MCU具有连接到外部端子P1至Pn和PIN的输入/输出电路I/O。输入/输出电路I/O控制外部端子P1至Pn的输入和输出。外部端子P1至Pn用于从微控制器MCU的外部电路输入控制信号或通信信号，或者输出用于控制微控制器MCU的外部电路的控制信号。电源PS经由电源端子提供给微控制器MCU。
输入/输出电路I/O还包括连接到外部端子PIN的确定电路4。当电源PS接通时，确定电路4确定输入到外部端子PIN的电压信号Vp的电压电平，并且将确定信号41输出到电源控制电路2和时钟控制电路3，以便选择正常启动和低功耗启动。
即，微控制器MCU具有根据输入到微控制器MCU的外部端子PIN的电压信号Vp的电压电平来选择正常启动和低功耗启动作为启动顺序的功能。从电源接通时起，外部端子P1到Pn的一部分或全部例如可以由确定电路等控制。
例如，当电源PS是具有足够电流供应能力的电源时，高电平(H)的电压信号Vp被输入到外部端子PIN，而当电源PS是不具有足够电流供应能力的电源时，低电平(L)的电压信号Vp被输入到外部端子PIN。
当高电平电压信号Vp被输入到外部端子PIN时，确定信号41被生成，使得电源控制电路2的驱动能力变大或者电源控制电路2的自消耗功率变大，并且使得从时钟控制电路3生成的时钟频率成为高频状态，或者使得时钟的分频比变小。
另一方面，当低电平电压信号Vp被输入到外部端子PIN时，确定电路4生成确定信号41，用于将电源控制电路2的驱动能力设置为低状态，或将电源控制电路2的自消耗功率设置为低状态，并且将从时钟控制电路3生成的时钟频率设置为低频状态，或将时钟的分频比设置为高电平。
图2是图示根据实施例1的半导体装置操作流程的图。图1的微控制器MCU具有当电源接通或重置被释放时，根据从外部端子PIN输入到确定电路4的电压信号Vp的电压电平来选择正常启动和低功耗启动操作的功能。顺便提及，可以通过使用多个外部端子来选择三个或更多个启动模式。
当通过输入到外部端子PIN的电压信号Vp的电压电平(Vp＝H)选择正常启动操作并且接通电源或重置被释放时(步骤S1)，微控制器MCU由确定电路4执行模式确定(步骤S2)，然后微控制器MCU启动正常启动的启动顺序操作。
在正常启动的启动顺序中，作为微控制器MCU的内置电路的初始化处理，执行电源控制(步骤S3)、时钟控制(步骤S4)、重置控制(步骤S5)等，并且使微控制器MCU进入可以迅速启动CPU操作(步骤S6)的状态。这称为正常启动。除了控制的处理时间外，启动顺序时间还包括内置电路(如电源和振荡器)的稳态等待时间。当启动顺序的处理完成时，中央处理装置CPU读取存储在非易失性存储器ROM中的程序，并启动执行指令。如果该命令包括电源控制或时钟控制，则微控制器MCU根据程序将微控制器MCU的操作状态(例如CPU操作)切换为低功耗状态。
另一方面，当通过输入到外部端子PIN的电压信号Vp的电压电平(Vp＝L)选择了低功耗启动操作，并且电源被接通或重置被释放时(步骤S1)，微控制器MCU通过确定电路4执行模式确定(步骤S2)，然后微控制器MCU启动低功耗启动的启动顺序操作。在步骤S31和S41中，微控制器MCU在低功耗启动的启动顺序期间将电源控制和时钟控制切换到低功率操作。此后，重置控制(步骤S51)被执行，并且中央处理装置CPU在低功耗操作状态下执行存储在非易失性存储器ROM中的程序(步骤S61)。
在S31的电源控制中，根据低功耗启动操作所需的消耗电流，将内置于微控制器MCU中的电源电路设定为驱动能力，并抑制电源电路的消耗电流。在S41的时钟控制中，微控制器MCU的工作频率被降低以抑制在低功耗启动的启动顺序期间整个微控制器MCU的工作电流。通常，当以低功耗控制微控制器MCU时(S31至S61)，处理时间变得比正常操作(S3至S6)的处理时间长，从而延迟了CPU操作的启动(步骤S61)。
图3是示图示正常启动和低功耗启动的功耗和处理时间的示意图。图3示出了电源PS的电压V、输入到外部端子PIN的电压信号Vp的高电平(H)或低电平(L)、持续时间T和由微控制器消耗的电流I的变化。在由微控制器MCU消耗的电流I中，I1表示低功耗启动时的允许电流量，I2表示正常启动时的允许电流量。低功耗启动时的允许电流量I1被设定为小于正常启动时的允许电流量I2(I1 2)。
首先，通过将输入到外部端子PIN的电压信号Vp设定为电压信号高电平H(Vp＝H)，来选择正常启动的操作，并且电源被接通或重置被释放。
从时间t1到时间t2，电源被接通或重置被释放。由微控制器MCU消耗的电流I根据电源PS的电压V的变化而改变为预定的电流值，但是由微控制器MCU消耗的电流I从时间t1到时间t2的以电流I不超过允许的电流量I1的程度流动。
从时间t2到时间t3，正常操作的启动顺序被执行。微控制器MCU的消耗电流I以超过允许的电流量I1但不超过允许的电流量I2的程度流动。
从时间t3到时间t5，正常操作的CPU操作被执行。微控制器MCU的消耗电流I以不超过允许的电流量I2的程度流动。在该示例中，在时间t5之后，低功耗操作的CPU操作通过指令执行来被执行，并且将微控制器MCU的消耗电流I被抑制到不超过允许的电流量I1的程度。
另一方面，当输入到外部端子PIN的电压信号Vp被设定为低电平L(Vp＝L)时，低功耗启动操作被选择，并且电源被接通或者重置被释放。
从时间t1到时间t2，电源被接通或重置被释放。由微控制器MCU消耗的电流I根据电源PS的电压V的变化而改变为预定的电流值，但是由微控制器MCU消耗的电流I从时间t1到时间t2以电流I不超过允许的电流量I1的程度流动。
从时间t2到时间t4，低功率操作的启动顺序被执行。尽管微控制器MCU的消耗电流I大于从时间t1到时间t2的消耗电流I，但是其以不超过允许的电流量I1的程度流动。
从时间t4到时间t5，低功耗操作的CPU操作被执行。尽管微控制器MCU的消耗电流I大于从时间t2到时间t4的消耗电流I，但是其以不超过允许的电流量I1的程度流动。
如果微控制器MCU被安装在具有电源PS的半导体系统中，该电源PS没有足够电流供应能力，并且该微控制器MCU使用具有低电源电流的电源PS，以正常的操作启动顺序进行操作，则当微控制器MCU的最大工作电流超过电源PS的电源电流时，微控制器MCU可能无法稳定工作。在CPU操作被启动之后，可以通过执行指令将操作模式转换为低功耗操作模式，但是如果在CPU操作之前启动顺序操作的电流消耗超过了电源PS的供电能力，则可能会发生半导体系统的故障或失效。
然而，如图3所示，当输入到外部端子PIN的电压信号Vp被设置为低电平L(Vp＝L)并且低功耗启动操作被选择，电源被接通或重置被释放时，输入到外部端子PIN的电压信号Vp可以从时间t2之后执行的启动顺序处理切换到低功耗操作的操作模式。结果，尽管在低功耗启动时由微控制器MCU消耗的最大电流被抑制为等于或小于允许的电流I1，但是微控制器MCU可以稳定地操作。但是，由于处理时间变长，所以从电源输入到启动CPU操作的时间变得更长。
也就是说，当输入到外部端子PIN的电压信号Vp被设为低电平L(Vp＝L)时，启动顺序时间(从时间t2到时间t4)变得更长，但是由于微控制器MCU在电源接通后进入低功耗操作模式的操作模式中，微控制器MCU的电流消耗变小，即使在电源供应能力较低的环境中，也可以稳定CPU启动电压信号Vp(即，微控制器MCU没有足够高电流供应能力的环境)(电源PS)。
另一方面，当具有足够电流供应能力的电源PS被使用时，输入到外部端子PIN的电压信号Vp被设置为高电平H(Vp＝H)，并且正常启动的操作被选择，CPU被接通电源或重置被释放，从而缩短了从电源接通之后到CPU操作启动的时间(从时间t2到时间t3)。
实施例1示出了示例性结构，其中在电源被接通或重置被释放之后确定输入到外部端子PIN的电压信号Vp的电压电平。外部端子PIN可以更改外部端子PIN的功能，以便在电源被接通或重置被释放后可以将外部端子PIN用作输入外部端子、输出外部端子或输入/输出外部端子。
根据实施例1，可获得以下的一种或多种效果。
1)通过判断输入到外部端子PIN的电压信号Vp的电压电平，微控制器MCU可以在从电源输入到微控制器MCU的CPU操作启动之间的时间段期间(以下称为“启动顺序”)，在瞬时电流被抑制的操作(低功耗启动)和高速操作(正常启动)之间进行选择。
2)当微控制器MCU被安装在与电流供应能力不足的电源相结合的半导体系统上时，输入到外部端子PIN的电压信号Vp被设置为低电平L(Vp＝L)。结果，微控制器MCU的启动顺序可以被设置为抑制微控制器MCU的瞬时电流的操作。因此，微控制器MCU可以执行稳定的启动。
3)当将微控制器MCU被安装在与具有足够电流供应能力的电源组合的半导体系统上时，输入到外部端子PIN的电压信号Vp被设置为高电平H(Vp＝H)。结果，微控制器MCU的启动顺序可以高速操作。因此，微控制器MCU可以高性能地操作。
4)根据电源的电流供应能力，启动顺序操作的切换功能既可以实现瞬时电流被抑制的操作，又可以实现高速操作。因此，可以在使用相同的微控制器MCU的同时实现正常操作和低功耗操作。
(实施例2)
在实施例1的结构中，通过抑制在启动顺序中消耗的电流实现了稳定的启动。然而，如果在低功耗启动模式下进行操作，则启动顺序的处理时间变长，并且处理期间的累积漏电流变大。当由中央处理装置CPU执行相同的处理时，通过以比低功耗启动CPU更高速度以正常启动操作CPU并以更高的速度完成处理，可以减少漏电流分量。实施例2提供了一种低功耗操作单元，其中减小了累积漏电流。
图4是示出根据实施例2的半导体装置结构的图。作为微控制器MCU的半导体装置1a由具有SOTB技术(使用SOI(绝缘体上的硅)的薄层埋氧结构上的硅)的晶体管TRS构成。在实施例2中，使用一种控制方法，其中向晶体管TRS的阱层53施加电压(以下称为衬底偏置电压，电压VBB)以减小阱层53的漏电流。
首先，将参照图5简要描述晶体管TRS的结构。图5是示出具有SOTB结构的晶体管TRS的示例性结构的截面图。
图5示例性地示出了N沟道晶体管TRS的截面结构。晶体管TRS包括诸如单晶硅的P型衬底(P-SUB)51、设置在P型衬底51上的N型阱层(DEEP-N-WELL)52以及设置在N型阱层52上的P型阱层(P-WELL)53。N沟道晶体管TRS具有三个元件隔离绝缘膜55、56和57。在绝缘膜55和56之间，在P型阱P-WELL 53上形成具有小厚度的掩埋绝缘膜60。在绝缘膜60上，用作晶体管TRS的漏极区域的N+型区域(n+)61、用作晶体管TRS源极区域的N+型区域(n+)62和沟道区域63设置在N+型区域61和N+型区域62之间。沟道区域63例如可以是其中不引入杂质的区域。
漏电极D选择性地形成在N+型区域61上。源电极S选择性地形成在N+型区域62上。栅电极G形成在沟道区域63上，并且栅绝缘膜64介于栅电极G和沟道区域63之间。另一方面，在绝缘膜56和57之间的P型阱层53上形成用于向P型阱层53施加衬底电位VBB的掩埋电极65。
在图5所示的N沟道晶体管TRS中，由于杂质没有混入沟道区域63中，所以能够在低电压下稳定地工作，并且能够以高功率效率表现出计算性能。另一方面，当半导体装置1a处于待机状态时，通过掩埋电极(BE)65控制掩埋绝缘膜60下方的P型阱层53的衬底电位(衬底偏置电压VBB控制)，从而可以减小晶体管TRS的漏电流，并且可以抑制半导体装置1a的待机功率。注意，尽管图5示出了N沟道晶体管TRS的结构示例，本领域技术人员可以容易地理解，可以基于相同的思想来配置P沟道晶体管，因此，省略了对P沟道晶体管的结构示例的描述。半导体装置1a可以由多个CMOS电路构成，每个CMOS电路由N沟道晶体管TRS和P沟道晶体管TRS构成。
如图4所示，微控制器MCU被分成四个电源域(P0至P3)，并且每个电源域0至3(P0至P3)被分配了微控制器MCU的功能。电源域0(P0)包括电源控制电路2、确定电路4、VBB控制电路41和负责微控制器MCU的整个电源控制的内部电源电路42，并在从微控制器MCU外部提供的电源PS上操作。电源域0(P0)具有开/关向各电源域1至3(P1至P3)供电的功能。当将电源提供给域1至3(P1至P3)的电源时，即使不使用域中包括的功能，也会产生漏电流。
微控制器MCU的内置功能被分配给电源域1(P1)到电源域3(P3)。电源域1(P1)包括例如中央处理装置CPU、易失性存储器RAM和时钟控制电路3。电源域2(P2)包括例如通信电路43和计时器电路44。电源域3(P3)包括例如非易失性存储器ROM。
电源域0(P0)包括衬底偏置控制电路41，该衬底偏置控制电路41具有生成衬底偏置电压VBB的功能和切换衬底偏置电压VBB的功能。通过切换衬底偏置电压VBB，微控制器MCU的漏电流被减小。在用于生成衬底偏置电压VBB的衬底偏置电压控制中，需要生成衬底偏置电压VBB以及稳定衬底偏置电压VBB的电势，以便继续微控制器MCU的内置电路的正常操作。因此，应当注意，在VBB控制电路41启动衬底偏置电压控制之后，不能立即切换衬底偏置电压VBB。
图6是图示根据实施例2的半导体装置操作流程的图。类似于图1，图4的微控制器MCU具有：在电源被接通或重置被释放时，根据从外部端子PIN输入到确定电路4的电压信号Vp的电压电平来选择正常启动和低功耗启动操作的功能。
当通过输入到外部端子PIN的电压信号Vp的电压电平(Vp＝H)选择正常启动操作并且电源被接通或重置被释放时(步骤S1)，微控制器MCU由确定电路4执行模式确定(步骤S2)，然后微控制器MCU启动正常启动的启动顺序操作。在步骤S1和步骤S2的时间段中，电源PS被提供给电源域P0(ON)，而内部电源没有被提供给电源域P1至P3(OFF)。
在正常启动的启动顺序中，电源控制(步骤S3)和时钟控制(步骤S4)作为微控制器MCU内置电路的初始化过程被执行，并使微控制器MCU进入其中CPU操作可以被迅速启动的状态(步骤S6)。在图6中，图2中所示的重置控制S5被省略。在S3中，电源PS被提供给电源域P0(ON)，而内部电源没有被提供给电源域P1至P3(OFF)。另一方面，在S4中，电源PS被提供给电源域P0(ON)，内部电源被提供给电源域P1至P3(ON)。
在步骤S6之后，当期望切换衬底偏置电压VBB以减小漏电流时(步骤S9)，在步骤S9之前执行衬底偏置电压控制(VBB控制：步骤S8)。在S8中，执行衬底偏置电压VBB的生成以及衬底偏置电压VBB的电位的稳定化。在完成步骤S8之后，在步骤S9中，将衬底偏置电压VBB被切换为其中降低了漏电流的低功耗模式。在VBB控制期间(状态S8)，由于在将内部电源提供给电源域P1至P3的同时VBB控制需要等待(步骤S8)，所以布置在电源域P1至P3中的内部电路中继续出现漏电流。
另一方面，当通过输入到外部端子PIN的电压信号Vp的电压电平(Vp＝L)选择了低功耗启动操作，并且电源被接通或重置被释放时(步骤S1)，微控制器MCU通过确定电路4执行模式确定(步骤S2)，然后微控制器MCU启动低功耗启动的启动顺序操作。在步骤S1和步骤S2的时间段中，电源PS被提供给电源域P0(ON)，而内部电源没有被提供给电源域P1至P3(OFF)。
在低功耗启动的启动顺序中，依次执行电源控制(步骤S31)、衬底偏置电压控制(VBB控制：步骤S81)和时钟控制(步骤S41)。电源控制(步骤S31)和时钟控制(步骤S41)通过以与图2相同的方式切换到低功耗操作来执行。
在此，在其中将电源PS提供给电源域P0的状态(ON)下，和其中内部电源没有提供给电源域P1至P3的状态(OFF)下，执行电源控制(步骤S31)和衬底偏置电压控制(VBB控制：步骤S81)。另一方面，时钟控制(S41)在其中电源PS被提供给电源域P0的状态(ON)下以及其中内部电源被提供给电源域P1到P3的状态(ON)下执行。
即，在实施例2中，在将内部电源提供给电源域P1到P3之前，耗时的衬底偏置电压控制(VBB控制：步骤S81)被执行。由于在操作S81期间没有将内部电源提供给电源域P1至P3，因此在与电源域P1至P3相对应的内部电路中不会生成漏电流。
在时钟控制之后(步骤S41)，中央处理装置CPU以低功耗操作执行存储在非易失性存储器ROM中的程序(CPU操作：步骤S61)。在步骤S61之后，在步骤S91中，衬底偏置电压VBB被切换，并且模式转换为其中漏电流被降低的低功耗模式。
根据实施例2，类似于实施例1，启动顺序时间长于低功耗启动时的正常启动时间。然而，由于在启动CPU操作(步骤S61)时完成了衬底偏置电压控制(步骤S81)，因此CPU可以立即切换衬底偏置电压VBB(步骤S91)。
根据实施例2，可以获得以下效果。
1)在低功耗启动时，只要CPU启动操作，就可以切换衬底偏置电压。通过切换衬底偏置电压，内置电路的漏电流被减少。还可以应对正常启动，在正常启动中，优先考虑从电源被接通或重置被释放的时间到CPU启动操作的时间的时间减少。
2)当低功耗启动被选择时，在电源被接通或重置被释放后，在衬底偏置电压控制期间不会生成漏电流。因此，当电源供应器是蓄电池时，蓄电池的寿命可以被延长。
图7是示出根据实施例3的半导体装置结构的图。在实施例3中，不存在实施例1和实施例2中存在的外部端子PIN。取而代之的是，作为微控制器MCU的半导体装置1b具有用于切换模式的熔断电路7。根据熔断电路7的状态，预先选择是在正常启动还是在低功耗启动下操作。电源控制电路2和时钟控制电路3具有根据熔断电路7的状态信号71切换启动顺序操作的功能。熔断电路7可以是非易失性存储器ROM。其他结构与实施例1相同，因此省略其说明。
根据实施例3，由于不需要控制实施例1或实施例2中存在的外部端子PIN，因此可以减少外部端子PIN。因此，可以减少微控制器MCU中提供的外部端子的数量。
在实施例1的结构中，通过降低从时钟控制电路3提供的时钟频率来抑制最大电流消耗。另一方面，还可以通过切换启动顺序处理方法来实现低功耗启动。
图8是示出根据实施例4的正常启动的启动顺序的图。图9是示出根据实施例4的低功耗启动的启动顺序的图。图10是示出根据修改示例的低功耗启动的启动顺序的图。
除了电源控制A和时钟控制B之外，MCU的启动顺序还需要微控制器MCU的重置控制C以及MCU的内置电路。
如图8所示，在正常启动中，为了缩短启动顺序处理时间，电源控制A、时钟控制B和重置控制C并行操作。
如图9所示，在低功耗启动中，为了抑制瞬时电流，依次处理这些处理(电源控制A、时钟控制B和重置控制C)。通过该处理，可以以与实施例1相同的方式抑制消耗的最大电流。
在图9中，在电源控制A完成之后启动下一个时钟控制B，并且在时钟控制B完成之后启动下一个重置控制C，但是本发明不限于此。由于目的是通过同时执行多个处理(电源控制A、时钟控制B和重置控制C)来抑制较高的瞬时电流，因此每个处理的一部分(电源控制A、时钟控制B和重置控制C)可以与其他处理同时执行)，如图10中所示的。即，功率控制A和时钟控制B可以部分重叠，并且时钟控制B和重置控制C可以部分重叠。
接下来，将描述当将实施例1的半导体装置1应用于半导体系统时的一些应用示例。在应用示例中，示出了结构示例，其中输入到外部端子PIN的电压信号Vp与从电源PS选择的电压信号Vp互锁。
图11是示出根据应用示例1的半导体系统结构示例的图。在其上安装了微控制器MCU的半导体系统10a中，开关电路SW选择具有足够电流供应能力的电源装置(这里例如作为示例，蓄电池)PS1和不具有足够电流供应能力的电源装置(这里，例如，振动发电机)PS2。开关电路SW包括第一开关SW1和第二开关SW2。
第一开关SW1具有被提供电源装置PS1的端子A，被提供电源装置PS2的端子B，以及被提供微控制器MCU的电源PS的端子C，并选择性地连接端子A和端子C或者端子B和端子C。另一方面，第二开关SW2具有连接到端子C的端子a、连接到地电势GND的端子b、以及连接到微控制器MCU的外部端子PIN的端子c，并选择性地将端子a连接至微控制器MCU的端子c或将端子b与微控制器MCU的端子c连接。
当第一开关SW1将端子A和端子C连接时，第二开关SW2将端子a和端子c与端子A和端子C结合在一起。在这种情况下，高电平电压信号Vp被提供给微控制器MCU的外部端子PIN。另一方面，当第一开关SW1将端子B和端子C连接时，第二开关SW2将端子b和端子c与端子B和端子C结合在一起。低电平电压信号Vp被提供给微控制器MCU的外部端子PIN。
当微控制器MCU由具有足够电流供应能力的电源设备PS1驱动时，微控制器MCU可以在高速启动的正常启动中操作。然而，当提供了没有足够电流供应能力的电源装置PS2时，瞬时电流成为问题，并且当由启动顺序消耗的电流超过供应电流时，不能执行CPU操作的启动。这里，通过结合电源(PS1，PS2)的选择来改变启动顺序，可以在使用相同微控制器(MCU)的同时，构造与正常启动和低功耗启动两者相对应的半导体系统10a。
图12是示出根据应用示例2的半导体系统的结构示例的图。在包括微控制器MCU的半导体系统10b中，半导体系统10b具有两个系统，即具有高电流供应能力的电源装置(在此，作为示例，直流(DC)电源)PS11和具有低电流供应能力的电源装置(这里，作为示例，是备用电池)PS21。当从电源装置PS11提供电源供应时，开关控制电路12将高电平电压信号Vp输出到微控制器MCU的外部端子PIN。开关控制电路12连接开关SW11的端子A和端子C，从而将电源装置PS11作为微控制器MCU的电源PS提供。因此，来自备用电池PS21的电源被切断。另一方面，当未提供来自电源装置PS11的电源供应时，开关控制电路12将低电平电压信号Vp输出至微控制器MCU的外部端子PIN。开关控制电路12连接开关SW11的端子B和端子C，由此将来自电源装置PS21的电源供应作为微控制器MCU的电源PS提供给微控制器MCU。如上所述，开关控制电路12确定是否提供电源装置PS11，并且结合开关SW11存在或不存在电源供应源PS11，PS21开关功能的控制，来选择正常启动和低功耗启动。因此，通过结合电源供应器(PS11，PS21)的选择来改变启动顺序，可以在使用同一微控制器(MCU)的同时，构造与正常启动和低功耗启动两者相对应的半导体系统10b。
图13是示出根据应用示例3的半导体系统的结构示例图。半导体系统10c包括两个被提供有不同电压的电源PS12和PS22。具有高电流供应能力的电源装置PS12(在此，作为示例，为5V的直流电源)具有比具有低电流供应能力的电源装置PS22(在此为例如能够产生0V到3V电压的磁场发电装置)更高的电压。根据用于检测电压的电流量检测/电压检测电路13的确定结果来切换启动顺序。
当电源装置PS12生成5V的电源供应时，电流感测/电压感测电路13向微控制器MCU的电源PS提供5V的电源供应，并且将高电平电压信号Vp输出至微控制器MCU的外部端子PIN。另一方面，当不存在从电源装置PS12提供的电源供应并且电源装置PS22生成电源供应时，电流量检测/电压检测电路13将由电源装置PS22生成的电源供应提供给微控制器MCU的电源PS，并将低电平电压信号Vp输出至微控制器MCU的外部端子PIN。
以上，基于实施例对本发明人的发明进行了详细说明，但本发明并不限定于上述实施例和实施方式，无需多言，可以对本发明进行各种变更。

Claims (10)

1.一种半导体装置，包括：
外部端子；
确定电路，被配置为确定所述外部端子的电压；
电源控制电路；
时钟控制电路；
CPU；以及
非易失性存储器，
其中所述半导体装置基于所述确定电路的确定结果选择正常启动和低功耗启动中的一者的启动序列，
其中所述低功耗启动比所述正常启动需要更长的时间来完成，
其中所述启动序列包括电源控制、时钟控制和重置控制，
其中在所述启动序列之后，所述CPU执行存储在所述非易失性存储器中的指令，
其中所述半导体装置还包括衬底偏置控制电路，所述衬底偏置控制电路被配置为生成衬底偏置电压并改变所述衬底偏置电压，
其中，当所述低功耗启动被选择时，所述衬底偏置控制电路在所述电源控制和所述时钟控制之间生成所述衬底偏置电压，并在所述CPU执行存储在所述非易失性存储器中的指令之后改变所述衬底偏置电压，并且
其中，当所述低功耗启动被选择时，到所述CPU和所述时钟控制电路的内部电源被停止。
2.根据权利要求1所述的半导体装置，
其中，当所述正常启动被选择时，所述电源控制电路增加驱动能力或增加自耗功率，
其中，当所述正常启动被选择时，所述时钟控制电路增加时钟频率或减少时钟分频比，
其中，当所述低功耗启动被选择时，所述电源控制电路减少所述驱动能力或减少所述自耗功率，以及
其中，当所述低功耗启动被选择时，所述时钟控制电路减少所述时钟频率或增加所述时钟分频比。
3.根据权利要求1所述的半导体装置，
其中，当所述正常启动被选择时，所述衬底偏置控制电路在所述CPU执行存储在所述非易失性存储器中的指令之后生成所述衬底偏置电压，并在所述衬底偏置电压被生成之后改变所述衬底偏置电压。
4.根据权利要求3所述的半导体装置，
其中，当所述正常启动被选择时，所述内部电源被提供给所述CPU和所述时钟控制电路。
5.根据权利要求1所述的半导体装置，
其中，当所述正常启动被选择时，所述电源控制、所述时钟控制和所述重置控制被并行地操作，并且
其中，当所述低功耗启动被选择时，所述电源控制、所述时钟控制和所述重置控制被序列地操作。
6.根据权利要求5所述的半导体装置，
其中，当所述低功耗启动被选择时，所述电源控制和所述时钟控制被以部分重叠的方式执行，并且所述时钟控制和所述重置控制被以部分重叠的方式执行。
7.一种半导体系统，包括：
半导体装置，包括：
外部端子；
确定电路，用于确定所述外部端子的电压；
电源控制电路；
时钟控制电路；
CPU；以及
非易失性存储器；
第一电源装置；
第二电源装置，所述第二电源装置的电流供给能力小于所述第一电源装置的电流供给能力；以及
供电电路，被配置为选择所述第一电源装置和所述第二电源装置中的一个作为所述半导体装置的电源，并且结合对所述第一电源装置和所述第二电源装置中的一个的选择，将高电平电压信号或低电平电压信号提供给所述外部端子，
其中所述半导体装置基于所述确定电路的确定结果选择正常启动和低功耗启动的中的一者的启动序列，
其中所述半导体系统包括第一开关和第二开关，并且
其中响应于所述第一开关选择所述第一电源装置，所述第二开关将所述高电平电压信号提供到所述外部端子，并且响应于所述第一开关选择所述第二电源装置，所述第二开关将所述低电平电压信号提供到所述外部端子。
8.一种半导体系统，包括：
半导体装置，包括：
外部端子；
确定电路，被配置为确定所述外部端子的电压；
电源控制电路；
时钟控制电路；
CPU；以及
非易失性存储器，
第一电源装置；
第二电源装置，所述第二电源装置的电流供给能力小于所述第一电源装置的电流供给能力；以及
供电电路，被配置为选择所述第一电源装置和所述第二电源装置中的一个作为所述半导体装置的电源，并且结合对所述第一电源装置和所述第二电源装置中的一个的选择，将高电平电压信号或低电平电压信号提供给所述外部端子，
其中所述半导体装置基于所述确定电路的确定结果选择正常启动和低功耗启动中的一者的启动序列，
其中所述半导体系统包括开关控制电路和开关，以及
其中响应于所述开关控制电路选择所述第一电源装置，所述开关控制电路将所述高电平电压信号提供到所述外部端子，并且所述开关控制电路控制所述开关将所述第一电源装置连接到所述半导体装置的电源，以及
其中响应于所述开关控制电路选择所述第二电源装置，所述开关控制电路将所述低电平电压信号提供到所述外部端子，并且所述开关控制电路控制所述开关将所述第二电源装置连接到所述半导体装置的电源。
9.一种半导体系统，包括：
半导体装置，包括：
外部端子；
确定电路，被配置为确定所述外部端子的电压；
电源控制电路；
时钟控制电路；
CPU；以及
非易失性存储器，
第一电源装置；
第二电源装置，所述第二电源装置的电流供给能力小于所述第一电源装置的电流供给能力；以及
供电电路，被配置为选择所述第一电源装置和所述第二电源装置中的一个作为所述半导体装置的电源，并且结合对所述第一电源装置和所述第二电源装置中的一个的选择，将高电平电压信号或低电平电压信号提供给所述外部端子，
其中所述半导体装置基于所述确定电路的确定结果选择正常启动和低功耗启动中的一者的启动序列，
其中所述半导体系统包括检测电路，所述检测电路用于检测由所述第一电源装置生成的电源的电压，以及
其中，当所述第一电源装置生成电源时，所述检测电路将由所述第一电源装置生成的电源提供给所述半导体装置，并将所述高电平电压信号提供给所述外部端子，以及
其中，当所述第一电源装置不产生电源时，所述检测电路将由第二电源装置产生的电源提供给所述半导体装置，并将所述低电平电压信号提供给所述外部端子。
10.一种半导体装置，包括：
熔断电路；
电源控制电路；
时钟控制电路；
CPU；以及
非易失性存储器，
其中所述熔断电路基于所述熔断电路的状态信号选择正常启动和低功耗启动中的一个，
其中，所述正常启动和所述低功耗启动各自包括启动序列，该启动序列包括：电源控制、时钟控制和重置控制，
其中，当所述正常启动被选择时，所述电源控制、所述时钟控制和所述重置控制被并行地操作，并且
其中，当所述低功耗启动被选择时，所述电源控制、所述时钟控制和所述重置控制被顺序地操作，使得所述低功耗启动比所述正常启动需要更长的时间来完成。
CN202010056994.4A 2019-01-23 2020-01-16 半导体装置和半导体系统 Active CN111474876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-009173 2019-01-23
JP2019009173A JP7228389B2 (ja) 2019-01-23 2019-01-23 半導体装置および半導体システム

Publications (2)

Publication Number Publication Date
CN111474876A CN111474876A (zh) 2020-07-31
CN111474876B true CN111474876B (zh) 2024-06-25

Family

ID=71608941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010056994.4A Active CN111474876B (zh) 2019-01-23 2020-01-16 半导体装置和半导体系统

Country Status (3)

Country Link
US (1) US11385703B2 (zh)
JP (1) JP7228389B2 (zh)
CN (1) CN111474876B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113595053B (zh) * 2021-08-23 2024-07-02 莱弗利科技(苏州)有限公司 一种无时钟待机的低功耗感测芯片
TWI789190B (zh) * 2021-12-29 2023-01-01 新唐科技股份有限公司 控制裝置及其操作方法
JP7174183B1 (ja) 2022-04-21 2022-11-17 株式会社あかつき 情報処理システム、情報処理プログラム及び情報処理方法
JP7261930B1 (ja) 2022-11-04 2023-04-20 株式会社あかつき 情報処理システム、情報処理プログラム及び情報処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011013721A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 電子機器、起動方法および起動プログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4521619B2 (ja) 1996-11-21 2010-08-11 ルネサスエレクトロニクス株式会社 低電力プロセッサ
JP4109340B2 (ja) 1997-12-26 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置
JP3762856B2 (ja) 2000-05-30 2006-04-05 株式会社ルネサステクノロジ 半導体集積回路装置
JP3842609B2 (ja) * 2001-10-22 2006-11-08 株式会社東芝 Ｉｃカード用ｌｓｉ，ｉｃカード及びｉｃカードの動作方法
JP2005129187A (ja) * 2003-10-27 2005-05-19 Mitsubishi Electric Corp 半導体装置
JP4435553B2 (ja) * 2003-12-12 2010-03-17 パナソニック株式会社 半導体装置
JP2006217540A (ja) * 2005-02-07 2006-08-17 Fujitsu Ltd 半導体集積回路および半導体集積回路の制御方法
JP4812085B2 (ja) * 2005-12-28 2011-11-09 ルネサスエレクトロニクス株式会社 半導体集積回路
US7653822B2 (en) 2006-03-17 2010-01-26 Freescale Semiconductor, Inc. Entry into a low power mode upon application of power at a processing device
US7996698B2 (en) 2007-04-05 2011-08-09 Aruba Networks, Inc. System and method for enabling functionality based on measured power
JP2009105699A (ja) * 2007-10-24 2009-05-14 Sony Corp 半導体集積回路、および、その起動方法
JP6169376B2 (ja) * 2012-03-28 2017-07-26 株式会社半導体エネルギー研究所 電池管理ユニット、保護回路、蓄電装置
CN103777726B (zh) 2012-10-22 2017-03-15 英业达科技有限公司 电子装置及其启动方法
US8975954B2 (en) 2013-01-08 2015-03-10 Qualcomm Incorporated Method for performing adaptive voltage scaling (AVS) and integrated circuit configured to perform AVS
JP2017153318A (ja) * 2016-02-26 2017-08-31 サンケン電気株式会社 スイッチング電源用半導体装置
US10410202B1 (en) * 2016-12-31 2019-09-10 Square, Inc. Expedited booting with brownout monitoring

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011013721A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 電子機器、起動方法および起動プログラム

Also Published As

Publication number Publication date
JP2020119187A (ja) 2020-08-06
US20200233478A1 (en) 2020-07-23
JP7228389B2 (ja) 2023-02-24
US11385703B2 (en) 2022-07-12
CN111474876A (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
CN111474876B (zh) 半导体装置和半导体系统
US7541787B2 (en) Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor
US20190372456A1 (en) Voltage control device applied in a memory system
KR20200096847A (ko) 초저전력 소비 전력 공급 구조
US7626447B2 (en) Generation of analog voltage using self-biased capacitive feedback stage
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
JP2006133935A (ja) 電源装置、及び携帯機器
JP2007267162A (ja) 半導体集積回路
US10268250B2 (en) Semiconductor device having active mode and standby mode
US7847441B2 (en) Semiconductor integrated circuit
KR20060125565A (ko) 정전압 전원 회로 및 정전압 전원 회로의 제어 방법
CN110574273A (zh) 控制电路以及理想二极管电路
JP5512139B2 (ja) 半導体集積回路装置及び電源供給回路
US6838927B2 (en) Semiconductor integrated circuit with stabilizing capacity
CN109660246B (zh) 包括功率门控电路的半导体装置
JP2007159288A (ja) ソフトスタート回路および電源装置
US20190369688A1 (en) Semiconductor device
JP6466761B2 (ja) 半導体装置、及び電源供給方法
JP2016059222A (ja) 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法
US7847623B2 (en) Device and method for power switch monitoring
US11604484B2 (en) Electronic system device and method of starting the same
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same
JP7350942B2 (ja) 半導体装置
KR102731421B1 (ko) 전자 시스템 장치, 및 전자 시스템 장치의 기동 방법
KR20180076192A (ko) 차지 펌프 회로 및 그를 포함하는 전압 발생 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant