[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN110828419A - 包括含硼绝缘图案的集成电路器件 - Google Patents

包括含硼绝缘图案的集成电路器件 Download PDF

Info

Publication number
CN110828419A
CN110828419A CN201910387172.1A CN201910387172A CN110828419A CN 110828419 A CN110828419 A CN 110828419A CN 201910387172 A CN201910387172 A CN 201910387172A CN 110828419 A CN110828419 A CN 110828419A
Authority
CN
China
Prior art keywords
insulating
boron
integrated circuit
circuit device
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910387172.1A
Other languages
English (en)
Inventor
李东阁
孙渊豪
李梦燮
李昱烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110828419A publication Critical patent/CN110828419A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了集成电路(IC)器件。IC器件包括衬底，衬底包括有源区。IC器件包括衬底上的位线。IC器件包括连接在有源区与位线之间的直接接触部。IC器件包括衬底上的接触插塞。此外，IC器件包括在接触插塞和直接接触部之间的含硼绝缘图案。

Description

包括含硼绝缘图案的集成电路器件
相关申请的交叉引用
本申请要求于2018年8月13日在韩国知识产权局提交的第10-2018-0094613号韩国专利申请的优先权，该申请的公开内容通过引用全部并入本文中。
技术领域
本公开涉及一种集成电路(IC)器件，更具体地，涉及包括彼此相邻的多个导电图案的IC器件。
背景技术
近年来，随着TC器件的尺寸快速缩小，互连线之间的距离变得更窄，因此互连线与介于互连线之间的接触插塞之间的距离逐渐减小。因此，接触插塞和互连线之间的寄生电容增加，并且接触插塞和与之相邻的导电区之间电短路的可能性也增加。
发明内容
本发明构思提供了一种集成电路(IC)器件，其随着IC器件的尺寸缩小可以具有减小的(例如，小型化的)单位单元尺寸，并且可以减小在有限面积中形成的接触插塞和与接触插塞相邻的导电线之间的寄生电容，并减少相邻导电区之间电短路的可能性，以提高可靠性。
根据本发明构思的一些实施例，提供了一种IC器件。IC器件可以包括衬底，衬底包括彼此间隔开的第一有源区和第二有源区。IC器件可以包括在衬底上沿一水平方向延伸的位线。IC器件可以包括连接在第一有源区与位线之间的直接接触部。IC器件可以包括在衬底上沿竖直方向延伸的接触插塞。接触插塞可以包括与位线相邻的上部以及与衬底中的第二有源区接触的下部。此外，IC器件可以包括在接触插塞的下部与直接接触部之间的含硼绝缘图案。
根据本发明构思的一些实施例的IC器件可以包括衬底，衬底包括彼此间隔开的多个有源区。IC器件可以包括在衬底上沿一水平方向延伸的位线。IC器件可以包括在衬底上沿与位线平行的水平线彼此间隔开的多个接触插塞。IC器件可以包括在该水平方向上与所述多个接触插塞交替的多个绝缘围栏。IC器件可以包括连接在所述多个有源区中的第一有源区与位线之间的直接接触部。此外，IC器件可以包括在所述多个接触插塞中的第一接触插塞与直接接触部之间的含硼绝缘图案。
根据本发明构思的一些实施例的IC器件可以包括衬底，衬底包括多个有源区。IC器件可以包括在衬底上沿一水平方向延伸的位线。IC器件可以包括连接在所述多个有源区中的第一有源区与位线之间的直接接触部。IC器件可以包括彼此面对的第一接触插塞和第二接触插塞，其中位线在第一接触插塞与第二接触插塞之间。第一接触插塞和第二接触插塞可以分别连接到所述多个有源区中的第二有源区和第三有源区。TC器件可以包括彼此面对的第一绝缘围栏和第二绝缘围栏，其中位线在第一绝缘围栏与第二绝缘围栏之间。此外，IC器件可以包括多个含硼绝缘图案。所述多个含硼绝缘图案可以包括在直接接触部与第一接触插塞之间的第一含硼绝缘图案以及在直接接触部与第二接触插塞之间的第二含硼绝缘图案。所述多个含硼绝缘图案中的每一个包括硅氮化硼(SiBN)膜。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
图1示出了根据实施例的集成电路(IC)器件的存储单元阵列区的主要部件的布局；
图2A示出了根据实施例的IC器件的截面图；
图2B是图2A的局部区域的放大平面图；
图3A示出了根据实施例的IC器件的截面图；
图3B是图3A的局部区域的放大平面图；
图4A示出了根据实施例的IC器件的截面图；
图4B是图4A的局部区域的放大平面图；
图5A示出了根据实施例的IC器件的截面图；
图5B是图5A的局部区域的放大平面图；
图6是根据实施例的IC器件的截面图；
图7A示出了根据实施例的IC器件的截面图；
图7B是图7A的局部区域的放大平面图；
图8A示出了根据实施例的IC器件的截面图；
图8B是图8A的局部区域的放大平面图；
图9A示出了根据实施例的IC器件的截面图；
图9B是图9A的局部区域的放大平面图；
图10A示出了根据实施例的IC器件的截面图；
图10B是图10A的局部区域的放大平面图；
图11是根据实施例的IC器件的截面图；
图12A至图12N是根据实施例的制造IC器件的方法的工艺序列图；
图13A至图13D示出了根据实施例的制造IC器件的方法的工艺序列的截面图；
图14A至图14E是根据实施例的制造IC器件的方法的工艺序列图；以及
图15A至图15E是根据实施例的制造IC器件的方法的工艺序列图。
具体实施方式
图1示出了根据实施例的集成电路(IC)器件10的存储单元阵列区的主要部件的布局。
参考图1，IC器件10可以包括多个有源区ACT，该多个有源区ACT可以彼此间隔开。该多个有源区ACT可以布置成与平面上的X方向和Y方向中的每一个方向成一定角度，并且在水平方向上延伸。多条字线WL可以与该多个有源区ACT交叉，并且在X方向上彼此平行地延伸。多条位线BL可以位于该多条字线WL上，并且在与X方向交叉的Y方向上彼此平行地延伸。该多条位线BL可以通过一个或多个直接接触部DC连接到该多个有源区ACT。
可以在该多条位线BL中的两条相邻位线BL之间形成多个掩埋接触部BC。可以在该多个掩埋接触部BC上形成多个导电着落(1anding)焊盘LP。该多个掩埋接触部BC和该多个导电着落焊盘LP可以用于将该多条位线BL上形成的电容器的下电极与有源区ACT连接。该多个导电着落焊盘LP中的每一个的至少一部分可以与掩埋接触部BC在竖直方向上重叠。
接下来，将参考图2A至图11描述根据示例实施例的IC器件的配置。图2A至图11所示的每个IC器件可以具有图1所示的IC器件10的布局。在图2A、图3A、图4A、图5A、图7A、图8A、图9A和图10A中，(a)是与沿图1的线A-A’截取的截面对应的部分的一些部件的截面图，(b)是与沿图1的线B-B’截取的截面对应的部分的一些部件的截面图，并且(c)是与(a)中由“X1”指示的虚线区域对应的部分的放大截面图。
图2A示出了根据实施例的IC器件100的截面图，并且图2B是图2A中的局部区域的放大平面图。
参考图2A和图2B，IC器件100可以包括衬底110，在衬底110中，由器件隔离膜112限定多个有源区ACT。器件隔离膜112可以形成在衬底110中形成的器件隔离沟槽T1中。
衬底110可以包括硅，例如单晶硅、多晶硅或非晶硅。在一些实施例中，衬底110可以包括从锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP)中选择的至少一种。在一些实施例中，衬底110可以包括导电区，例如掺杂阱或掺杂结构。
多个字线沟槽T2可以形成在衬底110中并且沿第一水平方向(X方向)延伸，并且多个栅介电膜116、多条字线118和掩埋绝缘膜120可以形成在该多个字线沟槽T2内。该多条字线118可以对应于图1中所示的多条字线WL。
可以在衬底110上顺序地形成第一绝缘膜122和第二绝缘膜124。第一绝缘膜122和第二绝缘膜124可以包括氧化硅、氮化硅或其组合。在一些实施例中，第一绝缘膜122可以包括氧化硅，并且第二绝缘膜124可以包括氮化硅。多条位线BL可以形成在第二绝缘膜124上，并且在第二水平方向(Y方向)上彼此平行地延伸。
可以在该多个有源区ACT中的每一个的局部区域上形成直接接触部DC。该多条位线BL中的每一个可以通过直接接触部DC连接到有源区ACT。在一些实施例中，直接接触部DC可以包括硅(Si)、锗(Ge)、钨(W)、氮化钨(WN)、钴(Co)、镍(Ni)、铝(Al)、钼(Mo)、钌(Ru)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铜(Cu)或其组合。因此，直接接触部DC可以包括金属和/或半导体材料。在一些实施例中，直接接触部DC可以包括外延硅层。
该多条位线BL可以包括顺序地形成在衬底110上的下导电层130、中间导电层132和上导电层134。该多条位线BL中的每一条可以被绝缘封盖图案136覆盖。下导电层130的顶表面可以与直接接触部DC的顶表面共面。尽管图2A示出了该多条位线BL中的每一条具有包括下导电层130、中间导电层132和上导电层134在内的三层结构的示例，但是本发明构思不限于此。例如，该多条位线BL中的每一条可以形成为单层、双层或包括至少四层在内的多层堆叠结构。
在一些实施例中，下导电层130可以包括导电多晶硅。中间导电层132和上导电层134中的每一个可以包括氮化钛(TiN)、氮化钛硅(TiSiN)、钨(W)、硅化钨或其组合。例如，中间导电层132可以包括TiN和/或TiSiN，并且上导电层134可以包括W。绝缘封盖图案136可以包括氮化硅膜。
可以在各条位线BL之间的空间中形成多个接触插塞150。该多个接触插塞150中的每一个可以具有从衬底110向上在竖直方向(Z方向)上延伸的柱状。该多个接触插塞150中的每一个的底部(即，下部)150B可以与有源区ACT接触。该多个接触插塞150中的每一个的底部150B可以位于比衬底110的顶表面低的高度处，并且掩埋在衬底110中。例如，接触插塞150的底部150B可以低于接触插塞150的与位线BL相邻的上部(例如，在两条位线BL之间的上部)。该多个接触插塞150可以包括掺杂的半导体材料、金属、导电金属氮化物或其组合，但是不限于此。
在IC器件100中，一个直接接触部DC以及彼此面对且该直接接触部DC居于之间的一对接触插塞150可以连接到该多个有源区AC中的不同的相应有源区AC。
多个绝缘围栏(fence)148和该多个接触插塞150可以在一对位线BL之间沿与位线BL延伸的方向(Y方向)平行的直线逐个交替布置。该多个接触插塞150可以通过多个绝缘围栏148彼此绝缘。该多个绝缘围栏148中的每一个可以具有从衬底110沿竖直方向(Z方向)延伸的柱状。在一些实施例中，该多个绝缘围栏148可以包括氮化硅膜，但不限于此。
IC器件100可以包括介于接触插塞150和直接接触部DC之间的含硼(B)绝缘填充图案140P。含硼绝缘填充图案140P可以与接触插塞150的底部150B以及直接接触部DC接触。含硼绝缘填充图案140P的至少一部分可以掩埋在衬底110中。含硼绝缘填充图案140P的底部高度可以低于衬底110的顶部高度，并且含硼绝缘填充图案140P的顶部高度可以等于或高于衬底110的顶部高度。然而，图案140P不一定完全填充特定区域，因此在本文中可以称为“含硼绝缘图案”。
含硼绝缘填充图案140P可以具有约2至6的介电常数。例如，含硼绝缘填充图案140P可以具有约3至5的介电常数。在一些实施例中，含硼绝缘填充图案140P可以包括氮化硅硼(SiBN)膜。含硼绝缘填充图案140P中包括的SiBN膜的硼含量可以为约10原子百分比(at％)至约50at％。例如，含硼绝缘填充图案140P可以包括SixByNz(0.1≤x≤0.5，0.1≤y≤0.5，并且0.1≤z≤0.8)。
在IC器件100中，具有相对低介电常数的含硼绝缘填充图案140P可以介于彼此相邻的直接接触部DC和接触插塞150的底部150B(即，在直接接触部DC和接触插塞150之间没有其他直接接触部DC或接触插塞150)之间。因此，可以减小直接接触部DC和接触插塞150之间的不期望的寄生电容。
IC器件100可以包括顺序地覆盖该多条位线BL的两个(即，相对的)侧壁的第一绝缘间隔物142S和第二绝缘间隔物144。第一绝缘间隔物142S和第二绝缘间隔物144可以在含硼绝缘填充图案140P上介于接触插塞150和位线BL之间。第一绝缘间隔物142S和第二绝缘间隔物144可以包括不同的相应材料。第一绝缘间隔物142S和第二绝缘间隔物144可以不包括硼(即，可以不含硼)。在一些实施例中，第一绝缘间隔物142S可以包括氧化硅膜，并且第二绝缘间隔物144可以包括氮化硅膜。
第一绝缘间隔物142S可以在位线BL和在Y方向上线性布置的多个接触插塞150之间与位线BL平行地延伸，并且第二绝缘间隔物144可以在位线BL和在Y方向上线性布置的多个绝缘围栏148之间与位线BL平行地延伸。在Y方向上线性布置的多个接触插塞150中的每一个可以与位线BL间隔开，其中第一绝缘间隔物142S和第二绝缘间隔物144处于它们之间。此外，在Y方向上线性布置的每个绝缘围栏148可以与位线BL间隔开，其中第一绝缘间隔物142S和第二绝缘间隔物144处于它们之间。第二绝缘间隔物144可以包括具有U形截面形状的部分，以覆盖该多个绝缘围栏148中的每一个的两个(即，相对的)侧壁和底表面。
金属硅化物膜172和多个导电着落焊盘LP可以顺序地形成在该多个接触插塞150中的每一个上。该多个导电着落焊盘LP可以通过金属硅化物膜172分别连接到该多个接触插塞150。该多个导电着落焊盘LP可以从多个绝缘封盖图案136之间的空间延伸到该多个绝缘封盖图案136的顶部，并且分别与该多条位线BL的一部分在竖直方向上重叠。该多个导电着落焊盘LP中的每一个可以包括导电阻挡膜174和导电层176。
在一些实施例中，金属硅化物膜172可以包括硅化钴、硅化镍或硅化锰，但不限于此。在一些实施例中，可以省略金属硅化物膜172。导电阻挡膜174可以具有Ti/TiN堆叠结构。导电层176可以包括掺杂的多晶硅、金属、金属硅化物、导电金属氮化物或其组合。例如，导电层176可以包括钨(W)。当从上方观察时，该多个导电着落焊盘LP可以具有多个岛型图案形状。该多个导电着落焊盘LP可以通过填充该多个导电着落焊盘LP周围的空间的绝缘膜180而彼此电绝缘。
图3A示出了根据实施例的IC器件100A的截面图，并且图3B是图3A中的局部区域的放大平面图。在图3A和图3B中，与图2A和图2B中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图3A和图3B，IC器件100A可以具有与图2A和图2B中所示的IC器件100基本相同的配置。然而，IC器件100A可以包括空气间隔物AS1而不是第一绝缘间隔物142S。本文使用的术语“空气”可以指可存在于气氛中或制造过程中的其他气体。空气间隔物AS1可以包括底部由含硼绝缘填充图案140P限定的部分以及底部由第二绝缘膜124限定的部分。
图4A示出了根据实施例的IC器件200的截面图，并且图4B是图4A中的局部区域的放大平面图。在图4A和图4B中，与图2A和图2B中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图4A和图4B，IC器件200可以具有与图2A和图2B中所示的IC器件100基本相同的配置。然而，IC器件200可以包括围绕含硼绝缘填充图案140P的一部分的内绝缘膜242。
内绝缘膜242可以共形地覆盖直接接触部DC、多条位线BL和多个绝缘封盖图案136中每一个的侧壁以及含硼绝缘填充图案140P的底表面和侧壁。内绝缘膜242可以介于位线BL和第一绝缘间隔物142S之间。可以顺序地位于位线BL的侧壁上的内绝缘膜242、第一绝缘间隔物142S和第二绝缘间隔物144可以介于位线BL和接触插塞150之间以及介于位线BL和绝缘围栏148之间。
含硼绝缘填充图案140P可以与直接接触部DC和接触插塞150间隔开，其中内绝缘膜242处于它们之间。内绝缘膜242的围绕含硼绝缘填充图案140P的部分可以构成间隙绝缘膜/区。作为内绝缘膜242一部分的间隙绝缘膜/区可以介于该多个接触插塞150的底部150B和含硼绝缘填充图案140P之间以及介于直接接触部DC和含硼绝缘填充图案140P之间。间隙绝缘膜/区的介电常数可以低于含硼绝缘填充图案140P的介电常数。
内绝缘膜242和含硼绝缘填充图案140P可以包括相对于彼此具有蚀刻选择性的材料。在一些实施例中，内绝缘膜242可以包括氧化硅膜。
在IC器件200中，具有相对低介电常数的含硼绝缘填充图案140P和内绝缘膜242可以介于彼此相邻的直接接触部DC和接触插塞150的底部150B之间。因此，可以减小直接接触部DC和接触插塞150之间的不期望的寄生电容。
图5A示出了根据实施例的IC器件200A的截面图，并且图5B是图5A中的局部区域的放大平面图。在图5A和图5B中，与图4A和图4B中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图5A和图5B，IC器件200A可以具有与图4A和图4B中所示的IC器件200基本相同的配置。然而，IC器件200A可以包括可设置在位线BL和第二绝缘间隔物144之间的空气间隔物AS21以及可在比空气间隔物AS21低的高度处围绕含硼绝缘填充图案140P的一部分的内绝缘膜242G1。
内绝缘膜242G1和含硼绝缘填充图案140P可以包括相对于彼此具有蚀刻选择性的材料。在一些实施例中，内绝缘膜242G1可以包括氧化硅膜。
空气间隔物AS21可以包括底部由含硼绝缘填充图案140P和内绝缘膜242G1限定的部分以及底部由第二绝缘膜124限定的部分。空气间隔物AS21可以包括可在直接接触部DC和含硼绝缘填充图案140P之间朝向衬底110延伸的间隙空气(即，气隙)部分G21。
在IC器件200A中，内绝缘膜242G1和间隙空气部分G21可以构成间隙绝缘膜/区。在IC器件200A中，具有相对低介电常数的含硼绝缘填充图案140P、空气间隔物AS21的间隙空气部分G21和内绝缘膜242G1可以介于彼此相邻的直接接触部DC和接触插塞150的底部150B之间。可以减小直接接触部DC和接触插塞150之间的不期望的寄生电容。
图6是根据实施例的IC器件200B的截面图。图6是与图5A的(a)中由“X1”指示的虚线区域对应的部分的其他部件的放大截面图。在图6中，与图5A和图5B中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图6，IC器件200B可以具有与图4A和图4B中所示的IC器件200基本相同的配置。然而，IC器件200B可以包括设置在位线BL和第二绝缘间隔物144之间的空气间隔物AS22以及介于含硼绝缘填充图案140P和接触插塞150的底部150B之间的内绝缘膜242G2。
内绝缘膜242G2和含硼绝缘填充图案140P可以包括相对于彼此具有蚀刻选择性的材料。在一些实施例中，内绝缘膜242G2可以包括氧化硅膜。
空气间隔物AS22可以从位线BL和第二绝缘间隔物144之间的空间延伸到衬底110中。空气间隔物AS22可以包括间隙空气部分G22，间隙空气部分G22可以在直接接触部DC和含硼绝缘填充图案140P之间以及在含硼绝缘填充图案140P和接触插塞150的底部150B之间延伸，并且围绕含硼绝缘填充图案140P。空气间隔物AS22的间隙空气部分G22可以围绕含硼绝缘填充图案140P的侧壁和底表面。空气间隔物AS22可以包括底部由第二绝缘膜124限定的部分。在IC器件200B中，内绝缘膜242G2和间隙空气部分G22可以构成间隙绝缘膜/区。
在IC器件200B中，具有相对低介电常数的含硼绝缘填充图案140P、空气间隔物AS22的间隙空气部分G22和内绝缘膜242G2可以介于彼此相邻的直接接触部DC和接触插塞150的底部150B之间。因此，可以减小直接接触部DC和接触插塞150之间的不期望的寄生电容。
图7A示出了根据实施例的IC器件300的截面图，并且图7B是图7A中的局部区域的放大平面图。在图7A和图7B中，与图2A和图2B中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图7A和图7B，IC器件300可以具有与图2A和图2B中所示的IC器件100基本相同的配置。然而，IC器件300可以包括可以覆盖多条位线BL的两个(即，相对的)侧壁的多个第一绝缘间隔物342S和多个第二绝缘间隔物344。
如图7B所示，各自均可以具有环形(例如，圆形或矩形)形状的该多个第一绝缘间隔物342S和该多个第二绝缘间隔物344可以分别围绕接触插塞150的周边。该多个第一绝缘间隔物342S和该多个第二绝缘间隔物344中的每一个可以包括在含硼绝缘填充图案140P上介于接触插塞150的侧壁和位线BL之间的部分以及被配置为在接触插塞150和绝缘围栏348之间延伸的部分。第一绝缘间隔物342S和第二绝缘间隔物344可以不插入在位线BL和绝缘围栏348之间。
在位线BL和接触插塞150之间，第一绝缘间隔物342S可以具有L形截面形状，并且第二绝缘间隔物344可以与第二绝缘膜124间隔开，其中第一绝缘间隔物342S处于它们之间。
在直接接触部DC和接触插塞150之间，第二绝缘间隔物344可以与含硼绝缘填充图案140P间隔开，其中第一绝缘间隔物342S处于它们之间。
另外，IC器件300还可以包括可以介于位线BL和沿Y方向线性排列的多个绝缘围栏348之间的多个含硼绝缘围栏140F。该多个含硼绝缘围栏140F可以包括与含硼绝缘填充图案140P相同的材料。该多个含硼绝缘围栏140F中的每一个可以具有U形截面形状，处于(例如，覆盖)绝缘围栏348的两个(即，相对的)侧壁和底表面上。
在一些实施例中，含硼绝缘围栏140F中的硼含量和氮含量中的每一个含量可以在含硼绝缘围栏140F的厚度方向上可变。例如，含硼绝缘围栏140F中的硼含量可以朝向位线BL增大，并且可以朝向绝缘围栏348减小。此外，含硼绝缘围栏140F中的氮含量可以朝向位线BL减小，并且可以朝向绝缘围栏348增大。
第一绝缘间隔物342S、第二绝缘间隔物344和绝缘围栏348的详细配置可以与参考图2A和图2B描述的第一绝缘间隔物142S、第二绝缘间隔物144和绝缘围栏148基本相同。
图8A示出了根据实施例的IC器件300A的截面图，并且图8B是图8A中的局部区域的放大平面图。在图8A和图8B中，与图7A和图7B中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图8A和图8B，IC器件300A可以具有与图7A和图7B中所示的IC器件300基本相同的配置。然而，IC器件300A可以包括空气间隔物AS3而不是第一绝缘间隔物342S。空气间隔物AS3可以具有环形形状，并且围绕接触插塞150。
空气间隔物AS3可以包括底部由含硼绝缘填充图案140P限定的部分以及底部由第二绝缘膜124限定的部分。在位线BL和接触插塞150之间，第二绝缘间隔物344可以与第二绝缘膜124间隔开，其中空气间隔物AS3处于它们之间。在直接接触部DC和接触插塞150之间，第二绝缘间隔物344可以与含硼绝缘填充图案140P间隔开，其中空气间隔物AS3处于它们之间。
图9A示出了根据实施例的IC器件400的截面图，并且图9B是图9A中的局部区域的放大平面图。在图9A和图9B中，与图2A至图7B中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图9A和图9B，IC器件400可以具有与图7A和图7B中所示的IC器件300基本相同的配置。然而，IC器件400可以包括被配置为围绕含硼绝缘填充图案140P的一部分的内绝缘膜242。内绝缘膜242的详细配置可以与参考图4A和图4B描述的配置基本相同。然而，内绝缘膜242可以与位线BL和绝缘围栏348之间的含硼绝缘围栏140F接触。内绝缘膜242可以与绝缘围栏348间隔开，其中含硼绝缘围栏140F处于它们之间。含硼绝缘围栏140F可以具有U形截面形状以覆盖绝缘围栏148的两个(即，相对的)侧壁和底表面。
内绝缘膜242可以介于位线BL和第一绝缘间隔物342S之间。因此，可以顺序地设置在位线BL的侧壁上的内绝缘膜242、第一绝缘间隔物342S和第二绝缘间隔物344可以介于位线BL和接触插塞150之间。可以顺序地设置在位线BL的侧壁上的内绝缘膜242和含硼绝缘围栏140F可以介于位线BL和绝缘围栏148之间。
图10A示出了根据实施例的IC器件400A的截面图，并且图10B是图10A中的局部区域的放大平面图。在图10A和图10B中，与图9A和图9B中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图10A和图10B，IC器件400A可以具有与图9A和图9B中所示的IC器件400基本相同的配置。然而，IC器件400A可以包括设置在位线BL和第二绝缘间隔物344之间的空气间隔物AS41以及可在比空气间隔物AS41低的高度处围绕含硼绝缘填充图案140P的一部分的内绝缘膜242G4。
内绝缘膜242G4的详细配置可以与参考图5A和图5B描述的内绝缘膜242G1的详细配置基本相同。空气间隔物AS41可以包括底部由含硼绝缘填充图案140P和内绝缘膜242G4限定的部分以及底部由第二绝缘膜124限定的部分。如图10B所示，空气间隔物AS41可以包括被配置为围绕多个接触插塞150的多个环形部分以及可与该多个环形部分连通(即，连接)并介于位线BL和含硼绝缘围栏140F之间的多个线形部分。
空气间隔物AS41可以包括可在直接接触部DC和含硼绝缘填充图案140P之间朝向衬底110延伸的间隙空气部分G41。在IC器件400A中，内绝缘膜242G4和间隙空气部分G41可以构成间隙绝缘膜/区。
在IC器件400A中，具有相对低介电常数的含硼绝缘填充图案140P、空气间隔物AS41的间隙空气部分G41和内绝缘膜242G4可以介于彼此相邻的直接接触部DC和接触插塞150的底部150B之间。因此，可以减小直接接触部DC和接触插塞150之间的不期望的寄生电容。
图11是根据实施例的IC器件400B的截面图。图11是与图10A的(a)中由“X1”指示的虚线区域对应的部分的其他部件的放大截面图。在图11中，与图10A和图10B中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图11，IC器件400B可以具有与图9A和图9B中所示的IC器件400基本相同的配置。然而，IC器件400B可以包括设置在位线BL和第二绝缘间隔物344之间的空气间隔物AS42以及介于含硼绝缘填充图案140P和接触插塞150的底部150B之间的内绝缘膜242G5。在一些实施例中，内绝缘膜242G5可以包括氧化硅膜。
空气间隔物AS42可以从位线BL和第二绝缘间隔物344之间的空间延伸到衬底110中。空气间隔物AS42可以包括间隙空气部分G42，间隙空气部分G42可以在直接接触部DC和含硼绝缘填充图案140P之间以及在含硼绝缘填充图案140P和接触插塞150的底部150B之间延伸，并且可以围绕含硼绝缘填充图案140P。空气间隔物AS42的间隙空气部分G42可以围绕含硼绝缘填充图案140P的侧壁和底表面。空气间隔物AS42可以包括底部由第二绝缘膜124限定的部分。在IC器件400B中，内绝缘膜242G5和间隙空气部分G42可以构成间隙绝缘膜/区。
在IC器件400B中，具有相对低介电常数的含硼绝缘填充图案140P、空气间隔物AS42的间隙空气部分G42和内绝缘膜242G5可以介于彼此相邻的直接接触部DC和接触插塞150的底部150B之间，从而减小了直接接触部DC和接触插塞150之间的不期望的寄生电容。
图12A至图12N是根据实施例的制造IC器件的方法的工艺序列图。在图12A至图12N中，(a)是根据工艺序列的与沿图1的线A-A’截取的截面对应的部分的一些部件的截面图，并且(b)是根据工艺序列的与沿图1的线B-B’截取的截面对应的部分的一些部件的截面图。在图12G至图12K中，(c)是与相应图的(a)中由“X2”指示的虚线区域对应的部分的放大截面图。在图12L和图12M中，(c)是相应图中的局部区域的放大平面图。现在将参考图12A至图12N描述根据一些示例实施例的制造图2A和图2B中所示的IC器件100的方法。
参考图12A，可以在衬底110中形成器件隔离沟槽T1，并且可以在器件隔离沟槽T1内形成器件隔离膜112。
在衬底110中可以由器件隔离膜112限定多个有源区ACT。器件隔离膜112可以包括氧化物膜、氮化物膜或其组合。
可以在衬底110中形成多个字线沟槽T2。该多个字线沟槽T2可以在X方向上彼此平行地延伸，并且具有跨越有源区ACT的线形形状。为了形成具有阶梯状底表面的该多个字线沟槽T2，器件隔离膜112和衬底110各自可以使用单独的蚀刻工艺来蚀刻，使得器件隔离膜112的蚀刻深度可以与衬底110的蚀刻深度不同。可以清洁包括该多个字线沟槽T2在内的所得结构，并且可以在该多个字线沟槽T2中的每一个内顺序地形成栅介电膜116、字线118和掩埋绝缘膜120。在形成该多条字线118之前或之后，可以执行离子注入工艺以在该多个有源区ACT的上部中形成多个源区和漏区。
栅介电膜116可以包括从氧化硅膜、氮化硅膜、氮氧化硅膜、氧化物/氮化物/氧化物(ONO)或介电常数比氧化硅膜高的高k介电膜中选择的至少一种。高k介电膜可以包括氧化铪(HfO2)、氧化铝(Al2O3)、氧化铪铝(HfAlO3)、氧化钽(Ta2O3)、氧化钛(TiO2)或其组合。该多条字线118可以包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)、氮化硅钛(TiSiN)、氮化硅钨(WSiN)或其组合。多个掩埋绝缘膜120可以包括氧化硅膜、氮化硅膜、氮氧化硅膜或其组合。
可以在衬底110上顺序地形成第一绝缘膜122和第二绝缘膜124。第一绝缘膜122和第二绝缘膜124可以形成为覆盖该多个有源区ACT的顶表面、器件隔离膜112的顶表面和该多个掩埋绝缘膜120的顶表面。在一些实施例中，第一绝缘膜122可以包括氧化硅膜，并且第二绝缘膜124可以包括氮化硅膜，但是它们不限于此。
参考图12B，可以在第二绝缘膜124上形成下导电层130。下导电层130可以包括掺杂的多晶硅。
参考图12C，可以在下导电层130上形成掩模图案MP1，然后可以蚀刻通过掩模图案MP1的开口MH露出的下导电层130以暴露衬底110的一部分和器件隔离膜112的一部分。可以蚀刻衬底110的暴露部分和器件隔离膜112的暴露部分，以形成露出衬底110的有源区ACT的直接接触孔DCH。掩模图案MP1可以包括氧化物膜、氮化物膜或它们的组合。
参考图12D，可以从图12C的所得结构中去除掩模图案MP1，并且可以在直接接触孔DCH内形成直接接触部DC。
为了形成直接接触部DC，可以在直接接触孔DCH内和下导电层130上形成厚度足以填充直接接触孔DCH的导电层，并且可以去除导电层的多余/不需要部分，使得导电层可以仅保留在直接接触孔DCH内。
参考图12E，可以在下导电层130和直接接触部DC上顺序地形成中间导电层132、上导电层134和多个绝缘封盖图案136。该多个绝缘封盖图案136中的每一个可以包括沿Y方向延伸的线形图案。
参考图12F，可以使用绝缘封盖图案136作为蚀刻掩模来蚀刻上导电层134、中间导电层132、下导电层130和直接接触部DC各自的一部分，从而在衬底110上形成多条位线BL。该多条位线BL可以包括下导电层130、中间导电层132和上导电层134各自的剩余部分。在形成该多条位线BL之后，直接接触孔DCH的一部分可以在直接接触部DC的附近露出，并且线形空间LS可以限定在多个位线结构之间并可以在Y方向上伸长，其中每个位线结构包括位线BL和绝缘封盖图案136。
参考图12G，可以形成含硼绝缘膜140以填充直接接触孔DCH的剩余空间并覆盖该多条位线BL、该多个绝缘封盖图案136和多个直接接触部DC中的每一个的侧壁。直接接触孔DCH的剩余空间可以在直接接触部DC附近被含硼绝缘膜140完全填充。
含硼绝缘膜140可以具有约2至6的介电常数。例如，含硼绝缘膜140可以具有3至5的介电常数。在一些实施例中，含硼绝缘膜140可以包括SiBN膜。含硼绝缘膜140中包括的SiBN膜的硼含量可以为约10原子百分比(at％)至约50at％。例如，含硼绝缘膜140可以包括SixByNz(0.1≤x≤0.5，0.1≤y≤0.5，并且0.1≤z≤0.8)。
可以使用化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成含硼绝缘膜140。例如，可以使用等离子体增强CVD(PECVD)工艺、等离子体脉冲CVD(PICVD)工艺或等离子体增强ALD(PEALD)工艺来形成含硼绝缘膜140。可以使用等离子体沉积工艺来形成包括SiBN膜的含硼绝缘膜140，使得在SiBN膜中硼(B)原子可以保持与氮(N)原子牢固地结合。
在一些实施例中，为了形成包括SiBN膜的含硼绝缘膜140，可以在硼前体的气氛中引起硅源和氮源之间的反应。乙硼烷(B2H6)、环硼氮烷(B3N3H6)或被烷基取代的环硼氮烷衍生物可用作硼前体。可以使用硅烷(SiH4)或SiCl4气体作为硅源，并且可以使用氨(NH3)气体作为氮源。然而，这些前体和气体源仅是示例，并且本发明构思不限于此。
在一些实施例中，含硼绝缘膜140中的硼含量可以在含硼绝缘膜140的厚度方向上恒定。在一些实施例中，含硼绝缘膜140中的硼含量可以在含硼绝缘膜140的厚度方向上变化。
在形成含硼绝缘膜140期间，可以通过调节硼前体的流速来控制含硼绝缘膜140的硼含量或硼浓度。在一些实施例中，含硼绝缘膜140中的硼含量可以在含硼绝缘膜140的厚度方向上变化。例如，含硼绝缘膜140中的硼含量可以朝向含硼绝缘膜140的底表面(即，朝向直接接触孔DCH的内壁和直接接触部DC的侧壁)增加，并且朝向含硼绝缘膜140的顶表面减小。含硼绝缘膜140中的硼含量在与直接接触孔DCH的内壁接触的部分以及与直接接触部DC接触的部分中可以最高，并且在线形空间LS中露出的表面中可以最低。此外，在含硼绝缘膜140的覆盖位线BL侧壁的部分中，含硼绝缘膜140中的硼含量可以朝向位线BL增加，并且朝向在线形空间LS中露出的表面减小。此外，在含硼绝缘膜140的覆盖位线BL侧壁的部分中，含硼绝缘膜140中的氮含量可以朝向位线BL减小，并且可以朝向线形空间LS中露出的表面减小。
在一些实施例中，为了形成包括SiBN膜的含硼绝缘膜140，可以在沉积含硼绝缘膜140的工艺的初始阶段中将硼前体的流速控制为相对较高。随着沉积含硼绝缘膜140的工艺的进行，硼前体的流速可以逐渐降低，并且氮源的流速可以逐渐增加。因此，由于含硼绝缘膜140的硼含量朝向含硼绝缘膜140的底表面增加，所以含硼绝缘膜140的介电常数可以朝向底表面减小。相反，由于含硼绝缘膜140的硼含量朝向含硼绝缘膜140的顶表面减小，所以含硼绝缘膜140的介电常数可以朝向顶表面增加。然而，由于含硼绝缘膜140的氮含量朝向含硼绝缘膜140的顶表面增加，因此抗干法蚀刻性可以朝向含硼绝缘膜140的顶表面增加。因此，当如以下参考图12L所述执行去除通过多个接触空间CS露出的结构的一部分的干法蚀刻工艺以形成多个凹陷空间R1时，即使使用含硼绝缘膜140形成的含硼绝缘填充图案140P被暴露于干法蚀刻气氛中，也可以抑制/防止含硼绝缘填充图案140P由于干法蚀刻气氛而被不期望地消耗。
参考图12H，可以从图12G的所得结构各向同性地蚀刻含硼绝缘膜140，从而形成含硼绝缘填充图案140P，含硼绝缘填充图案140P包括含硼绝缘膜140的(蚀刻后)剩余部分。
在一些实施例中，各向同性蚀刻工艺可以使用磷酸、硫酸、磷酸和硫酸的组合、磷酸和去离子水(DIW)的混合物、硫酸和DIW的混合物、磷酸和氟酸的混合物或硫酸和氟酸的混合物来执行。含硼绝缘填充图案140P可以包括含硼绝缘膜140填充在直接接触孔DCH之内的部分以及在直接接触孔DCH的入口外覆盖直接接触孔DCH的入口的部分。
参考图121，可以形成第一绝缘间隔物层142以共形地覆盖该多条位线BL、该多个绝缘封盖图案136和含硼绝缘填充图案140P各自的暴露表面。第一绝缘间隔物层142可以包括相对于含硼绝缘填充图案140P具有蚀刻选择性的材料。例如，第一绝缘间隔物层142可以包括氧化硅膜。可以使用CVD工艺或ALD工艺形成第一绝缘间隔物层142。
参考图12J，可以从图12I的所得结构各向异性地蚀刻第一绝缘间隔物层142，以形成多个第一绝缘间隔物142S。该多个第一绝缘间隔物142S中的每一个可以在含硼绝缘填充图案140P和第二绝缘膜124上覆盖位线BL的侧壁和绝缘封盖图案136的侧壁。在形成该多个第一绝缘间隔物142S之后，可以再次露出含硼绝缘填充图案140P的一部分。
参考图12K，可以形成第二绝缘间隔物144以共形地覆盖图12J的所得结构。第二绝缘间隔物144可以包括相对于第一绝缘间隔物层142和含硼绝缘填充图案140P中的每一个具有蚀刻选择性的材料。例如，第二绝缘间隔物144可以包括氮化硅膜。可以使用CVD工艺或ALD工艺形成第二绝缘间隔物144。
参考图12L，多个绝缘围栏148可以形成在各条位线BL之间并且彼此间隔开，使得由第二绝缘间隔物144限定的线形空间LS可以分成多个接触空间CS。
该多个绝缘围栏148中的每一个可以形成为在字线118上与字线118在竖直方向上重叠。该多个绝缘围栏148可以包括氮化硅膜。在一些实施例中，在形成该多个绝缘围栏148期间，可能消耗了该多个绝缘封盖图案136的一部分，从而减小了该多个绝缘封盖图案136的高度。
此后，可以去除通过该多个接触空间CS露出的结构的一部分，从而在各条位线BL之间形成露出衬底110的有源区ACT的多个凹陷空间R1。
可以使用各向异性蚀刻工艺或各向异性蚀刻工艺和各向同性蚀刻工艺的组合来形成该多个凹陷空间R1。例如，在各条位线BL之间通过该多个接触空间CS露出的结构中，第二绝缘间隔物144、第二绝缘膜124和第一绝缘膜122可以顺序地被各向异性蚀刻。结果，可以暴露衬底110的有源区ACT的一部分，并且可以蚀刻有源区ACT的暴露部分以形成该多个凹陷空间R1。该多个凹陷空间R1可以分别与接触空间CS连通(即，连接)。衬底110的有源区ACT和含硼绝缘填充图案140P可以通过该多个凹陷空间R1露出。
参考图12M，可以在各条位线BL之间形成多个接触插塞150，以填充各条位线BL之间的该多个凹陷空间R1和该多个接触空间CS的一部分。
从衬底110的顶表面到该多个接触插塞150中的每一个的顶表面的竖直距离可以大于从衬底110的顶表面到该多条位线BL中的每一个的顶表面的竖直距离。
参考图12N，可以在通过该多个接触空间CS(参见图12M)露出的该多个接触插塞150上顺序地形成金属硅化物膜172和多个导电着落焊盘LP。
接触插塞150和金属硅化物膜172可以构成图1中所示的掩埋接触部BC的至少一部分。该多个导电着落焊盘LP可以延伸到绝缘封盖图案136的上部，以在金属硅化物膜172上填充该多个接触空间CS，并且与该多条位线BL的一部分在竖直方向上重叠。该多个导电着落焊盘LP可以包括导电阻挡膜174和导电层176。
为了形成该多个导电着落焊盘LP，导电阻挡膜174和导电层176可以形成在包括金属硅化物膜172在内的所得结构的整个表面上。此后，可以在导电层176上形成掩模图案以露出导电层176的一部分。可以使用掩模图案作为蚀刻掩模来蚀刻导电层176、导电阻挡膜174及其附近的绝缘膜，从而形成上部凹陷空间R2。掩模图案可以包括氮化硅膜，但不限于此。
该多个导电着落焊盘LP可以形成为多个岛状图案。该多个导电着落焊盘LP的在接触空间CS之外沿水平方向延伸的部分可以构成图1中所示的多个导电着落焊盘LP。
上部凹陷空间R2可以在该多个导电着落焊盘LP附近填充有绝缘膜180，使得该多个导电着落焊盘LP可以彼此电绝缘。此后，多个电容器下电极可以形成在绝缘膜180上并且可电连接到多个导电着落焊盘LP。
为了制造图3A和图3B所示的IC器件100A，可以使用参考图12N描述的工艺来形成多个导电着落焊盘LP。此后，在以绝缘膜180填充上部凹陷空间R2之前，可以使用湿法蚀刻工艺通过上部凹陷空间R2去除该多个第一绝缘间隔物142S。因此，空气间隔物AS1可以形成在位线BL和第二绝缘间隔物144之间。
图13A至图13D示出了根据实施例的制造IC器件的方法的工艺序列的截面图。在图13A至图13D中，(a)是根据工艺序列的与沿图1的线A-A’截取的截面对应的部分的一些部件的截面图，(b)是根据工艺序列的与图1的线B-B’截取的截面对应的部分的一些部件的截面图，并且(c)是与相应图的(a)中由“X2”指示的虚线区域对应的部分的放大截面图。将参考图13A至图13D描述根据一些示例实施例的制造图4A和图4B中所示的IC器件的方法。在图13A至图13D中，与图4A、图4B和图12A至图12N中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图13A，可以执行参考图12A至图12F描述的工艺以在衬底110上形成多条位线BL。此后，可以形成内绝缘膜242以共形地覆盖该多条位线BL、多个绝缘封盖图案136、各个直接接触部DC的暴露表面、直接接触孔DCH的内壁和第二绝缘膜124的顶表面。
随后，可以使用与参考图12G描述的方法类似的方法在内绝缘膜242上形成含硼绝缘膜140。直接接触孔DCH的剩余空间可以在直接接触部DC附近被含硼绝缘膜140完全填充。内绝缘膜242的厚度可以小于含硼绝缘膜140的厚度。
参考图13B，可以使用与参考图12H描述的方法类似的方法，从图13A的所得结构各向同性地蚀刻含硼绝缘膜140，从而形成含硼绝缘填充图案140P，含硼绝缘填充图案140P包括含硼绝缘膜140的(蚀刻后)剩余部分。含硼绝缘填充图案140P可以与直接接触部DC分开，其中内绝缘膜242处于它们之间。
参考图13C，可以使用与参考图12I和图12J描述的方法类似的方法，在含硼绝缘填充图案140P和内绝缘膜242上形成多个第一绝缘间隔物142S，以覆盖位线BL的侧壁和绝缘封盖图案136的侧壁。该多个第一绝缘间隔物142S可以与位线BL和绝缘封盖图案136分开，其中内绝缘膜242处于它们之间。
如参考图12J所述，可以通过各向异性地蚀刻第一绝缘间隔物层142来形成该多个第一绝缘间隔物142S。此后，可以连续蚀刻内绝缘膜242的覆盖绝缘封盖图案136的顶表面以及暴露在多个线形空间LS的底部上的部分，以露出绝缘封盖图案136的顶表面、第二绝缘膜124的顶表面和含硼绝缘填充图案140P的顶表面。
参考图13D，可以对图13C的所得结构执行参：考图12K至图12N描述的工艺。因此，第二绝缘间隔物144可以形成为覆盖该多个第一绝缘间隔物142S，可以形成多个绝缘围栏148、多个接触插塞150、多个金属硅化物膜172和多个导电着落焊盘LP，并且可以形成绝缘膜180以填充上部凹陷空间R2。因此，可以制造图4A和图4B中所示的IC器件200。
为了制造图5A和图5B中所示的IC器件200A和图6所示的IC器件200B，在使用参考图13D描述的工艺形成多个导电着落焊盘LP之后且在用绝缘膜180填充上部凹陷空间R2之前，可以使用湿法蚀刻工艺通过上部凹陷空间R2去除该多个第一绝缘间隔物142S和内绝缘膜242，使得可以在位线BL和第二绝缘间隔物144之间形成空气间隔物AS21。在形成空气间隔物AS21的湿法蚀刻工艺期间，可以去除内绝缘膜242介于直接接触部DC和含硼绝缘填充图案140P之间的部分，使得可以形成图5A所示的间隙空气部分G21，并且内绝缘膜242G1可以保留在含硼绝缘填充图案140P的附近。另外，在湿法蚀刻工艺期间可以调节介于直接接触部DC和含硼绝缘填充图案140P之间的内绝缘膜242的去除量，使得可以如图6所示的IC器件200B中那样保留包括间隙空气部分G22的空气间隔物AS22和内绝缘膜242G2。
图14A至图14E是根据实施例的制造IC器件的方法的工艺序列图。在图14A至图14E中，(a)是根据工艺序列的与沿图1的线A-A’截取的截面对应的部分的一些部件的截面图，并且(b)是根据工艺序列的与沿图1的线B-B’截取的截面对应的部分的一些部件的截面图。在图14B、图14D和图14E中，(c)是相应图中的局部区域的放大平面图。将参考图14A至图14E描述根据一些示例实施例的制造图7A和图7B中所示的IC器件300的方法。在图14A至图14E中，与图7A、图7B和图12A至图12N中相同的附图标记用于表示相同的元件，并且不再赘述。
参考图14A，可以执行参考图12A至图12G描述的工艺以在衬底110上形成含硼绝缘膜140。此后，可以形成层间绝缘膜340以填充多个位线结构之间的线形空间LS，其中每个位线结构包括位线BL和绝缘封盖图案136。
在一些实施例中，层间绝缘膜340可以包括氧化硅膜。在根据实施例的形成层间绝缘膜340的工艺中，可以使用CVD工艺或旋涂玻璃(SOG)涂布工艺形成聚硅氮烷基绝缘膜以填充线形空间LS(参见图12G)。此后，聚硅氮烷基绝缘膜可以在约300℃至约600℃的温度下退火，并且由于硅-氧-硅(Si-O-Si)网络的交联反应而致密化，从而形成氧化硅膜。在聚硅氮烷基绝缘膜的退火期间，含硼绝缘膜140可以用于抑制/防止多条位线BL的氧化。
参考图14B，可以对图14A的所得结构的顶表面执行平坦化工艺，使得可以去除层间绝缘膜340和含硼绝缘膜140各自的一部分，并且可以露出每个绝缘封盖图案136的顶表面。接下来，可以去除层间绝缘膜340的一部分以清空各条位线BL之间的线形空间LS的局部区域。此后，可以形成多个绝缘围栏348以填充线形空间LS的被清空的局部区域。
参考图14C，可以从图14B的所得结构中去除留在该多条位线BL之间的层间绝缘膜340，使得可以在各个绝缘围栏348之间制备接触空间CS。含硼绝缘膜140可以通过各条位线BL之间由该多个绝缘围栏348限定的多个接触空间CS而露出。此后，可以各向同性地蚀刻通过该多个接触空间CS露出的含硼绝缘膜140，以形成含硼绝缘填充图案140P，含硼绝缘填充图案140P在该多个接触空间CS中露出该多条位线BL和该多个绝缘封盖图案136各自的侧壁，并且覆盖直接接触部DC的两个(即，相对的)侧壁。
在形成含硼绝缘填充图案140P之后，含硼绝缘膜140的介于包括位线BL和绝缘封盖图案136在内的位线结构与该多个绝缘围栏348之间的部分可以保留作为含硼绝缘围栏140F。每个含硼绝缘围栏140F可以具有基本上U形的截面形状，以覆盖绝缘围栏348的底表面和两个(即，相对的)侧壁。
参考图14D，可以依次形成氧化硅膜和氮化硅膜，以共形地覆盖图14C的所得结构。此后，可以各向异性地蚀刻氧化硅膜和氮化硅膜，以在该多个接触空间CS内分别形成第一绝缘间隔物342S和第二绝缘间隔物344。第一绝缘间隔物342S可以包括氧化硅膜的剩余部分，并且第二绝缘间隔物344可以包括氮化硅膜的剩余部分。第一绝缘间隔物342S和第二绝缘间隔物344中的每一个可以具有环形形状，并且共形地覆盖接触空间CS的内壁。
此后，可以使用与参考图12L描述的方法类似的方法来去除通过该多个接触空间CS露出的结构的一部分，从而形成使衬底110的有源区ACT露出的多个凹陷空间R1。该多个凹陷空间R1可以分别与接触空间CS连通(即，连接)。衬底110的有源区CT和含硼绝缘填充图案140P可以通过该多个凹陷空间R1露出。
参考图14E，通过使用参考图12M至图12N描述的方法，可以形成多个接触插塞150、多个金属硅化物膜172、多个导电着落焊盘LP和填充上部凹陷空间R2的绝缘膜180。因此，可以制造图7A和图7B中所示的IC器件300。
为了形成图8A和图8B所示的IC器件300A，在使用参考图14E描述的工艺形成多个导电着落焊盘LP之后且在用绝缘膜180填充上部凹陷空间R2之前，可以使用湿法蚀刻工艺通过上部凹陷空间R2去除多个第一绝缘间隔物342S，使得可以在位线BL和第二绝缘间隔物344之间以及在绝缘围栏348和第二绝缘间隔物344之间形成空气间隔物AS3。
图15A至图15E是根据实施例的制造IC器件的方法的工艺序列图。在图15A至图15E中，(a)是根据工艺序列的与沿图1的线A-A’截取的截面对应的部分的一些部件的截面图，并且(b)是根据工艺序列的与沿图1的线B-B’截取的截面对应的部分的一些部件的截面图。在图15A中，(c)是与(a)中由“X2”指示的虚线区域对应的部分的放大截面图。在图15B、图15D和图15E中，(c)是相应图中的局部区域的放大平面图。将参考图15A至图15E描述根据一些示例实施例的制造图9A和图9B中所示的IC器件400的方法。
参考图15A，可以执行参考图12A至图12F描述的工艺以在衬底110上形成多条位线BL。接下来，可以使用与参考图13A描述的方法类似的方法形成内绝缘膜242和含硼绝缘膜140。此后，可以通过使用与参考图14A描述的方法类似的方法，形成层间绝缘膜340以覆盖含硼绝缘膜140。
参考图15B，可以使用与参考图14B描述的方法类似的方法来去除层间绝缘膜340的一部分，然后可以在含硼绝缘膜140上形成多个绝缘围栏348以填充线形空间LS的局部区域。
参考图15C，可以使用与参考图14C描述的方法类似的方法，从图15B的所得结构中去除留在该多条位线BL之间的层间绝缘膜340。此后，可以各向同性地蚀刻通过多个接触空间CS露出的含硼绝缘膜140，以形成含硼绝缘填充图案140P，含硼绝缘填充图案140P可以在该多个接触空间CS中露出内绝缘膜242，并覆盖直接接触部DC的两个(即，相对的)侧壁。含硼绝缘膜140的一部分可以(在蚀刻之后)保留作为覆盖绝缘围栏348的底表面和两个(即，相对的)侧壁的含硼绝缘围栏140F。
参考图15D，可以使用与参考图14D描述的方法类似的方法，在该多个接触空间CS中的每一个中形成第一绝缘间隔物342S和第二绝缘间隔物344。此后，可以去除通过该多个接触空间CS露出的结构的一部分，以形成露出衬底110的有源区ACT的多个凹陷空间R1。
参考图15E，可以通过使用与参考图12M和图12N描述的方法类似的方法，形成多个接触插塞150、多个金属硅化物膜172、多个导电着落焊盘LP和填充上部凹陷空间R2的绝缘膜180。因此，可以制造图9A和图9B所示的IC器件400。
为了制造图10A和图10B所示的IC器件400A和图11所示的IC器件400B，在使用参考图15E描述的工艺形成多个导电着落焊盘LP之后且在用绝缘膜180填充上部凹陷空间R2之前，可以使用湿法蚀刻工艺通过上部凹陷空间R2去除多个内绝缘膜242和多个第一绝缘间隔物342S。因此，可以在位线BL和第二绝缘间隔物344之间以及在绝缘围栏348和第二绝缘间隔物344之间形成空气间隔物AS41。在形成空气间隔物AS41的湿法蚀刻工艺期间，可以去除内绝缘膜242介于直接接触部DC和含硼绝缘填充图案140P之间的部分，使得可以形成图10A中所示的间隙空气部分G41，并且内绝缘膜242G4可以留在含硼绝缘填充图案140P的附近。另外，在湿法蚀刻工艺期间可以调节介于直接接触部DC和含硼绝缘填充图案140P之间的内绝缘膜242的去除量，使得可以如图11所示的IC器件400B中那样保留包括间隙空气部分G42的空气间隔物AS42和内绝缘膜242G5。
虽然已经参考图12A至图15E示出并描述了根据本发明构思的示例实施例的制造IC器件的方法，但是应当理解，在本发明构思的范围内可以在形式和细节上进行各种改变，并且可以如参考图12A至图15E所述制造各种修改和改变的IC器件。
尽管参考本发明构思的示例实施例具体示出并描述了本发明构思，但是应理解，在不脱离权利要求书范围的前提下，可以在其中进行形式和细节上的各种改变。

Claims (25)

1.一种集成电路器件，包括：
衬底，包括彼此间隔开的第一有源区和第二有源区；
位线，在所述衬底上沿一水平方向延伸；
直接接触部，连接在所述第一有源区与所述位线之间；
接触插塞，在所述衬底上沿竖直方向延伸，所述接触插塞包括与所述位线相邻的上部以及与所述衬底中的所述第二有源区接触的下部；以及
含硼绝缘图案，在所述接触插塞的下部与所述直接接触部之间。
2.根据权利要求1所述的集成电路器件，其中，所述含硼绝缘图案包括介电常数为2至6的氮化硅硼SiBN膜。
3.根据权利要求1所述的集成电路器件，
其中，所述含硼绝缘图案包括SixByNz，
其中，0.1≤x≤0.5，0.1≤y≤0.5，并且0.1≤z≤0.8。
4.根据权利要求1所述的集成电路器件，其中，所述接触插塞的下部和所述直接接触部都与所述含硼绝缘图案接触。
5.根据权利要求1所述的集成电路器件，还包括：绝缘区，在所述接触插塞的下部与所述含硼绝缘图案之间以及在所述直接接触部与所述含硼绝缘图案之间，
其中，所述绝缘区的介电常数低于所述含硼绝缘图案的介电常数。
6.根据权利要求5所述的集成电路器件，其中，所述绝缘区包括氧化硅膜、空气间隔物或其组合。
7.根据权利要求1所述的集成电路器件，其中，所述含硼绝缘图案掩埋在所述衬底中。
8.根据权利要求1所述的集成电路器件，还包括：所述位线的侧壁上的含硼绝缘围栏，
其中，所述含硼绝缘围栏中的硼含量朝向所述位线增大。
9.根据权利要求1所述的集成电路器件，还包括：在所述含硼绝缘图案上在所述接触插塞与所述位线之间的第一绝缘间隔物和第二绝缘间隔物，所述第一绝缘间隔物和所述第二绝缘间隔物包括不同的相应材料，
其中，所述第一绝缘间隔物和所述第二绝缘间隔物中的每一个不含硼。
10.根据权利要求9所述的集成电路器件，其中，所述第一绝缘间隔物和所述第二绝缘间隔物中的每一个与所述位线平行地延伸。
11.根据权利要求9所述的集成电路器件，还包括：在所述衬底上沿竖直方向延伸的绝缘围栏，所述绝缘围栏在所述水平方向上与所述接触插塞对齐，
其中，所述第一绝缘间隔物和所述第二绝缘间隔物在所述位线与所述绝缘围栏之间延伸。
12.根据权利要求9所述的集成电路器件，其中，所述第一绝缘间隔物和所述第二绝缘间隔物中的每一个围绕所述接触插塞的周边。
13.根据权利要求9所述的集成电路器件，还包括：在所述衬底上沿竖直方向延伸的绝缘围栏，所述绝缘围栏在所述水平方向上与所述接触插塞对齐，
其中，所述第一绝缘间隔物和所述第二绝缘间隔物在所述接触插塞与所述绝缘围栏之间延伸。
14.根据权利要求13所述的集成电路器件，还包括：所述位线与所述绝缘围栏之间的含硼绝缘围栏。
15.一种集成电路器件，包括：
衬底，包括彼此间隔开的多个有源区；
位线，在所述衬底上沿一水平方向延伸；
多个接触插塞，在所述衬底上沿与所述位线平行的水平线彼此间隔开；
多个绝缘围栏，在所述水平方向上与所述多个接触插塞交替；
直接接触部，连接在所述多个有源区中的第一有源区与所述位线之间；以及
含硼绝缘图案，在所述多个接触插塞中的第一接触插塞与所述直接接触部之间。
16.根据权利要求15所述的集成电路器件，
其中，所述第一接触插塞与所述衬底中的所述多个有源区中的第二有源区接触，并且
其中，所述第一接触插塞和所述直接接触部都与所述含硼绝缘图案接触。
17.根据权利要求15所述的集成电路器件，还包括：在所述直接接触部与所述含硼绝缘图案之间以及在所述第一接触插塞和所述含硼绝缘图案之间的绝缘膜，
其中，所述绝缘膜的介电常数低于所述含硼绝缘图案的介电常数。
18.根据权利要求15所述的集成电路器件，还包括：在所述位线与所述多个绝缘围栏之间的多个含硼绝缘围栏。
19.根据权利要求15所述的集成电路器件，还包括：第一绝缘间隔物和第二绝缘间隔物，在所述位线与所述多个接触插塞之间沿所述水平方向延伸，并且在所述位线与所述多个绝缘围栏之间延伸，所述第一绝缘间隔物和所述第二绝缘间隔物包括不同的相应材料。
20.根据权利要求15所述的集成电路器件，还包括：在所述位线与所述多个接触插塞之间以及在所述多个接触插塞与所述多个绝缘围栏之间的多个第一绝缘间隔物和多个第二绝缘间隔物，所述多个第一绝缘间隔物和所述多个第二绝缘间隔物围绕所述多个接触插塞各自的周边。
21.一种集成电路器件，包括：
衬底，包括多个有源区；
位线，在所述衬底上沿一水平方向延伸；
直接接触部，连接在所述多个有源区中的第一有源区与所述位线之间；
彼此面对的第一接触插塞和第二接触插塞，其中所述位线在所述第一接触插塞与所述第二接触插塞之间，其中，所述第一接触插塞和所述第二接触插塞分别连接到所述多个有源区中的第二有源区和第三有源区；
彼此面对的第一绝缘围栏和第二绝缘围栏，其中所述位线在所述第一绝缘围栏与所述第二绝缘围栏之间；以及
多个含硼绝缘图案，包括在所述直接接触部与所述第一接触插塞之间的第一含硼绝缘图案以及在所述直接接触部与所述第二接触插塞之间的第二含硼绝缘图案，
其中，所述多个含硼绝缘图案中的每一个包括氮化硅硼SiBN膜。
22.根据权利要求21所述的集成电路器件，
其中，所述多个含硼绝缘图案中的每一个的介电常数为2至6，并且
其中，所述多个含硼绝缘图案中的硼含量朝向所述直接接触部增大。
23.根据权利要求21所述的集成电路器件，
其中，所述第一接触插塞与所述第二有源区和所述第一含硼绝缘图案接触，并且
其中，所述第二接触插塞与所述第三有源区和所述第二含硼绝缘图案接触。
24.根据权利要求21所述的集成电路器件，还包括：在所述直接接触部与所述第一含硼绝缘图案之间以及在所述直接接触部和所述第二含硼绝缘图案之间的绝缘膜，
其中，所述绝缘膜的介电常数低于所述第一含硼绝缘图案或所述第二含硼绝缘图案中的至少一个的介电常数。
25.根据权利要求21所述的集成电路器件，还包括：多个含硼绝缘围栏，包括在所述位线与所述第一绝缘围栏之间的第一含硼绝缘围栏以及在所述位线与所述第二绝缘围栏之间的第二含硼绝缘围栏。
CN201910387172.1A 2018-08-13 2019-05-09 包括含硼绝缘图案的集成电路器件 Pending CN110828419A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0094613 2018-08-13
KR1020180094613A KR102661930B1 (ko) 2018-08-13 2018-08-13 집적회로 소자

Publications (1)

Publication Number Publication Date
CN110828419A true CN110828419A (zh) 2020-02-21

Family

ID=69406408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910387172.1A Pending CN110828419A (zh) 2018-08-13 2019-05-09 包括含硼绝缘图案的集成电路器件

Country Status (3)

Country Link
US (1) US10957647B2 (zh)
KR (1) KR102661930B1 (zh)
CN (1) CN110828419A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022188314A1 (zh) * 2021-03-12 2022-09-15 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102661930B1 (ko) * 2018-08-13 2024-04-29 삼성전자주식회사 집적회로 소자
CN110707083B (zh) * 2018-08-23 2022-02-01 联华电子股份有限公司 半导体存储装置及其形成方法
US11462477B2 (en) 2019-10-29 2022-10-04 Samsung Electronics Co., Ltd. Interconnect structure and electronic apparatus including the same
US11424186B2 (en) 2019-10-29 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device and apparatus including the same
US11624127B2 (en) 2019-10-29 2023-04-11 Samsung Electronics Co., Ltd. Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
KR20220144265A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 집적회로 소자
KR20220145574A (ko) * 2021-04-22 2022-10-31 삼성전자주식회사 에어 갭을 갖는 반도체 소자
KR20230042963A (ko) 2021-09-23 2023-03-30 삼성전자주식회사 카본 함유의 콘택-펜스를 포함한 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518112A (zh) * 2003-01-17 2004-08-04 ���ǵ�����ʽ���� 半导体器件及其制造方法
US20130240959A1 (en) * 2012-03-15 2013-09-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US20140227886A1 (en) * 2013-02-13 2014-08-14 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20150228573A1 (en) * 2014-02-10 2015-08-13 Samsung Electronics Co., Ltd. Semiconductor device
US20170125283A1 (en) * 2015-11-03 2017-05-04 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN108231727A (zh) * 2016-12-22 2018-06-29 三星电子株式会社 半导体器件以及接触插塞

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468859B1 (en) * 1999-09-20 2002-10-22 Micron Technology, Inc. Method of reducing electrical shorts from the bit line to the cell plate
FR2819635B1 (fr) 2001-01-18 2004-01-23 St Microelectronics Sa Procede de fabrication de reseaux d'interconnexions
KR100707800B1 (ko) 2004-11-01 2007-04-17 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR20060065185A (ko) 2004-12-10 2006-06-14 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US7514336B2 (en) 2005-12-29 2009-04-07 Agere Systems Inc. Robust shallow trench isolation structures and a method for forming shallow trench isolation structures
US20090098741A1 (en) * 2007-10-15 2009-04-16 Asm Japan K.K. Method for forming ultra-thin boron-containing nitride films and related apparatus
US8030707B2 (en) 2009-02-23 2011-10-04 International Business Machines Corporation Semiconductor structure
KR101870999B1 (ko) 2012-06-29 2018-06-25 에스케이하이닉스 주식회사 반도체 소자의 안티퓨즈 및 그 제조 방법
KR20140081549A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 반도체 소자 및 그의 형성방법
KR102238951B1 (ko) * 2014-07-25 2021-04-12 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
JP6448424B2 (ja) * 2015-03-17 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10535558B2 (en) 2016-02-09 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches
KR102406663B1 (ko) * 2016-07-06 2022-06-08 삼성전자주식회사 집적회로 소자의 제조 방법
KR20180018239A (ko) * 2016-08-08 2018-02-21 삼성전자주식회사 반도체 메모리 장치
KR102489949B1 (ko) * 2016-12-13 2023-01-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102661930B1 (ko) * 2018-08-13 2024-04-29 삼성전자주식회사 집적회로 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518112A (zh) * 2003-01-17 2004-08-04 ���ǵ�����ʽ���� 半导体器件及其制造方法
US20130240959A1 (en) * 2012-03-15 2013-09-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US20140227886A1 (en) * 2013-02-13 2014-08-14 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20150228573A1 (en) * 2014-02-10 2015-08-13 Samsung Electronics Co., Ltd. Semiconductor device
US20170125283A1 (en) * 2015-11-03 2017-05-04 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN108231727A (zh) * 2016-12-22 2018-06-29 三星电子株式会社 半导体器件以及接触插塞

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022188314A1 (zh) * 2021-03-12 2022-09-15 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
KR20200019035A (ko) 2020-02-21
US20200051921A1 (en) 2020-02-13
KR102661930B1 (ko) 2024-04-29
US10957647B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
CN110718502B (zh) 具有气隙的半导体器件以及用于制造其的方法
US10957647B2 (en) Integrated circuit devices including a boron-containing insulating pattern
CN110364529B (zh) 包括超低k间隔件的半导体器件及其制造方法
US9543308B2 (en) Semiconductor device
US10943812B2 (en) Semiconductor devices
CN110061001B (zh) 半导体元件及其制作方法
US20150294971A1 (en) Capacitor and method of manufacturing the same
US20170025416A1 (en) Capacitor structures and methods of forming the same, and semiconductor devices including the same
US20110169061A1 (en) Semiconductor device and method for manufacturing the same
US11903209B2 (en) Vertical semiconductor device and method for fabricating the same
US12114475B2 (en) Integrated circuit device
CN114078951A (zh) 具有低k间隔件的半导体器件
CN111834529A (zh) 一种电容结构、半导体器件以及电容结构制备方法
KR20190010235A (ko) 집적회로 소자
KR20220151819A (ko) 반도체 장치 및 그 제조 방법
US10438802B2 (en) Method of fabricating a semiconductor device
US20230030176A1 (en) Semiconductor device
US11177215B2 (en) Integrated circuit device
CN112447723B (zh) 半导体装置及其制造方法
US20230232616A1 (en) Integrated circuit device
CN116779530A (zh) 半导体结构及其制作方法
CN112563245A (zh) 半导体装置及其制造方法
US11825644B2 (en) Semiconductor memory device
EP4412440A1 (en) Capacitor structure and semiconductor device including the capacitor structure
CN112310103B (zh) 垂直半导体装置及用于制造垂直半导体装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination