[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN110168936B - 晶体管单元 - Google Patents

晶体管单元 Download PDF

Info

Publication number
CN110168936B
CN110168936B CN201780082687.XA CN201780082687A CN110168936B CN 110168936 B CN110168936 B CN 110168936B CN 201780082687 A CN201780082687 A CN 201780082687A CN 110168936 B CN110168936 B CN 110168936B
Authority
CN
China
Prior art keywords
layer
metal
gate
drain
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780082687.XA
Other languages
English (en)
Other versions
CN110168936A (zh
Inventor
格雷戈里·布宁
伊万·费多罗夫
尤利娅·罗伊特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VISIC TECHNOLOGIES Ltd
Original Assignee
VISIC TECHNOLOGIES Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VISIC TECHNOLOGIES Ltd filed Critical VISIC TECHNOLOGIES Ltd
Publication of CN110168936A publication Critical patent/CN110168936A/zh
Application granted granted Critical
Publication of CN110168936B publication Critical patent/CN110168936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种GaN场效应晶体管(FET)，包括多个晶体管单元。晶体管单元的栅极金属层包括栅极‑漏极突出部(宽度0.2um至2.5um)和栅极‑源极突出部(宽度0.3um至1um)，以及在晶体管单元的每个窄边缘处的加宽部分，其中，栅极金属层(150)的加宽部分的宽度为2至5um。晶体管单元的金属(1)层延伸超过金属(0)层。最后金属层包括漏极板和源极板，各自具有梯形形式。多于两个通孔位于加宽部分处用以将所述栅极金属层连接至栅极总线。沿着晶体管单元的纵向尺寸分步的多于六个通孔将金属(1)层连接至金属(0)层。多个类型2通孔将金属(1)层连接至最后金属层。

Description

晶体管单元
背景技术
各种产品和系统(诸如，电视、电动车辆、雷达系统、电动机控制器、和/或不间断电源系统)可能需要相对大量的电力的供给，这些电力可以从高压电源传输。各种类型的半导体场效应晶体管(FET)可以用作电源开关以执行产品和/或系统可能需要的切换功能。
发明内容
根据本发明的实施方式，提供一种GaN场效应晶体管(FET)，包括具有纵向尺寸的多个晶体管单元，其中，每个晶体管单元可以包括：硅衬底；III-V氮化物半导体层；欧姆金属层，包括欧姆金属源极端子和欧姆金属漏极端子；栅极金属层，包括栅极-漏极突出部、栅极-源极突出部和在晶体管单元的每个窄边缘处的加宽部分，其中，栅极-漏极突出部的宽度为0.2um至2.5um，栅极-源极突出部的宽度为0.3um至1um，并且栅极金属层的加宽部分的宽度为2至5um；金属0层；金属1层，包括栅极总线，其中，金属1层朝向晶体管单元的中心沿着晶体管单元的纵向尺寸延伸超过金属0层，从而限定第二场板，其中，第二场板的宽度为3至6um并且金属1层与金属0层之间的重叠部分为-1um至7um；最后金属层，包括漏极板和源极板，各自具有梯形形式；两个第一通孔1阵列，每个阵列位于栅极金属层的加宽部分处用以将栅极金属层电连接至栅极总线，其中，第一通孔1阵列中的每个阵列包括多于两个通孔；多于六个类型1通孔，沿着晶体管单元的纵向尺寸分布用以将金属1层电连接至金属0层；以及多个类型2通孔，将漏极区从金属1层电连接至最后金属层中的漏极板并且将源极区从金属1层电连接至最后金属层中的源极板，其中，栅极金属层、金属0层和金属1层通过介质材料隔离。
根据本发明的实施方式，GaN FET为D-模式GaN FET或E-模式GaNFET。
根据本发明的实施方式，金属1层包括孔径，沿着晶体管单元中的每个晶体管单元的纵向尺寸延伸。
根据本发明的实施方式，将漏极区从金属1层电连接至最后金属层中的漏极板的编号类型2通孔与漏极板的宽度匹配并且将源极区从金属1层电连接至最后金属层中的源极板的编号类型2通孔与源极板的宽度匹配。
附图说明
在说明书的总结部分中特别指出并明确要求保护被认为是本发明的主题。为了示图简单清晰起见，图中示出的元件没必要按比例绘制。例如，为了清楚显示，某些元件的尺寸可能相对于其他元件被放大。此外，在图中参考标号可重复以指示相应或类似元件。然而，当阅读附图时，可以通过参考以下详细描述而最佳地理解关于本说明书的组织和操作方法及其目标、特征和优点，在附图中：
图1是根据本发明的一些实施方式的多个相邻晶体管单元的金属1层和最后金属层的示意性俯视图图示；
图2是根据本发明的一些实施方式的晶体管单元的栅极金属层、金属0层和金属1层的示意性部分俯视图图示；
图3是根据本发明的一些实施方式的示例性晶体管单元的示意性部分截面图图示；
图4是根据本发明的一些实施方式的晶体管单元的栅极金属层的示意性部分俯视图图示；
图5是晶体管单元的栅极金属层、金属0层和金属1层以及其他层的示意性部分俯视图图示；
图6是根据本发明的一些实施方式的晶体管单元的栅极金属层、金属0层和金属1层的示意性部分俯视图图示；
图7是根据本发明的一些实施方式的金属1层(单元的顶部，包括栅极总线的一部分)的示意性部分俯视图图示；以及
图8是根据本发明的一些实施方式的最后金属层的示意性部分俯视图图示。
具体实施方式
在以下详细的说明中，阐述了许多具体细节以便提供对一些实施方式的深入理解。但是，本领域的技术人员将会理解，可以在没有这些具体细节的情况下实践一些实施方式。在其他情况下，没有详细描述公知的方法、程序、组件、单元和/或电路，以免使本讨论晦涩难懂。
例如，如在本文中使用的，术语“多个(plurality)”和“多个(a plurality)”包括“若干(multiple)”或“两个以上”。例如，“多个项”包括两个以上的项。
此处，参考“一个实施方式”、“实施方式”、“示范性实施方式”、“示例性实施方式”、“各种实施方式”等指示所描述的实施方式可包括具体特征、结构、或特性，但并非每个实施方式必须包括该具体特征、结构、或特性。进一步地，短语“在一个实施方式中”的重复使用不一定是指同一实施方式，尽管其可以这样。
如在本文中所使用的，除非另有规定，否则使用序数形容词“第一”、“第二”、“第三”等来描述共同的物体仅仅表示正在提及相似物体的不同实例，而并非旨在暗含必须按时间或空间上的规定顺序、以排列或任何其他方式来这样描述物体。
根据一些示范性实施方式，半导体场效应晶体管(FET)可以依赖于硅(Si)材料和/或其他材料。例如，FET可以包括源极端子和漏极端子，其可以用于将电源连接到负载。FET中的另一端子可以位于源极端子与漏极端子之间，该端子可以称为栅极端子。栅极端子可以控制载流通道的电阻。
在操作过程中，可以将可相对于公共接地的电压施加于栅极端子。例如，电压可以在FET中产生电场，FET可以起到例如控制其电阻的作用并且可以用于使晶体管导通和/或关断。例如，当FET导通时，施加于栅极端子的电压可以减少载流通道中的电阻以便例如允许源极端子与漏极端子之间相对大的电流。当FET导通时，源极端子与漏极端子之间的总电阻可指晶体管的导通电阻，Rdson。
根据一些示范性实施方式，基于氮的半导体(诸如，例如氮化镓(GaN)和氮化铝(A1N))的特征可以在于具有相对大的带隙。例如，对于GaN带隙可以为约3.4eV和/或对于A1N带隙可以为约6.2eV。例如，可以包括氮化物半导体层结构的FET也可以包括邻近于大带隙层的小带隙层。那些FET可具有相对高密度的高迁移率电子，高迁移率电子的特征可在于具有高饱和度漂移速度。高迁移率电子在层之间的接口处聚集在窄三角形势阱中以便形成相对薄的片状电子密度，可称为二维电子气(2DEG)。例如，由于2DEG的几何构造和/或位置，2DEG中的电子通常可以表现出非常低的施主杂质散射，并且因此可具有相对高的电子迁移率和/或速度，例如数量级分别为1800cm2/V*s和1.5×107cm/s。2DEG中的电子的密度可以高达1×1013/cm2。例如，作为上述的结果，FET晶体管可具有非常低的特定Rds(on)。
根据一些示例性实施方式，通过生成和/或控制2DEG中的高迁移率电子而操作的FET晶体管可指高电子迁移率晶体管(HEMT)。可包括不同成分的多个层的半导体层结构可指具有异质结构，并且不同成分的两个相邻层之间的接口可称为异质结。在一些实施方式中，技术涉及包含晶体管单元的多个并联连接的电路。
根据一些实施方式，本发明的实施方式可以使用术语“单元”或“晶体管单元”描述能够在电流流动模式与电压阻断模式之间切换的基本设备单元。GaN开关功率晶体管或GaNFET可以使用一个、两个或多个通过金属互连而并联连接的单元以提供GaN晶体管的预定性能，例如，实现GaN FET的较高电流和较低Rdson。
如本领域已知，通常使用已知且确立已久的铸造特定的设计规则进行设计并构造GaN FET晶体管，这些铸造特定的设计规则通常作为工艺设计工具包(PDK)提供。虽然本文中公开的基本运算和层状结构及晶体管单元的功能与GaN FET晶体管相似，但是本发明的实施方式很大程度上偏离如本文中将详细描述的已知参考单元，并且在密勒比例、Cgs和Cgd比例、切换时间和切换能量等方面提供更好的性能。
现在参照图1，图1是多个相邻FET单元的金属1层170和最后金属层180的示意性俯视图图示，本文中还指根据本发明的一些实施方式的晶体管单元100。晶体管单元100可以是D模式GaN FET或E模式GaN FET。图1中的B区通常限定单个晶体管单元100。可以看出，晶体管单元100可具有带有两个窄边缘113的通常的竖长形状，包括源极板111和漏极板112。
现在参照图2，根据本发明的一些实施方式，图2是晶体管单元100的栅极金属层150、金属0层160和金属1层170的示意性部分俯视图图示。图2是图1中标记的A区的放大视图，具有上述定义的层。轴BB沿着其纵向尺寸限定晶体管单元100的中心。
现在参照图3，图3是根据本发明的实施方式的沿着图2中描绘的截面线AA的示例性晶体管单元100的示意性部分截面图示。根据本发明的实施方式，晶体管单元100可以是包含自下而上列出的以下层的分层结构：硅基板110、III-V氮化物半导体层120、欧姆金属源极端子130、欧姆金属漏极端子140、以及通过电介质材料122隔离的多个导电金属互连层。金属层可以包括(再次自下而上列出的)欧姆金属层135、栅极金属层150、金属0层160、金属1层170和最后金属层180。金属层可以通过互连通孔(例如，通孔1 190和通孔2 195)根据需要电互连。欧姆金属层135可以包括欧姆漏极140和欧姆源极130。
栅极金属层150可以包括栅极金属152，栅极金属可以是欧姆漏极140与欧姆源极130之间的从栅极金属层150延伸至半导体层120的突起。根据一些实施方式，栅极金属152(标记为图3中的Lr)的长度可以在1至2.5微米(um)范围内，不包括2um。该范围与栅极的参考长度不同。
栅极金属层150可以包括作为栅极金属层150朝向欧姆漏极140的延伸的栅极-漏极突出部154和作为栅极金属层150朝向欧姆源极130的延伸的栅极-源极突出部156。栅极-漏极突出部154(图3中标记为Lfpgd)的宽度和栅极-源极突出部156(标记为图3中的Lfpgs)的宽度可能会各自影响晶体管单元100的栅极-漏极电容Cgd和栅极-源极电容Cgs。栅极-漏极突出部154(Lfpgd)的宽度可在0.2um至2.5um范围内。栅极-源极突出部156(Lfpgs)的宽度可在0.3um至1um范围内。改变栅极-漏极突出部154和栅极-源极突出部156的宽度可以分别改变Cgd和Cgs，并且可以降低Cgd至Cgs比，其等于密勒比例。如已知的，减小密勒比例可以改进晶体管单元100的性能。
如本领域技术人员已知的，对栅极-漏极突出部154进行加宽(增加Lfpgd)提供减少电场的积极效果和增加密勒效应的消极效果。将栅极-漏极突出部154的宽度减少至本文中指定的范围具有将电场增加至将改进性能但却在同一时间内将降低晶体管单元100的可靠性的水平。然而，尽管栅极场板154的宽度减小，如本文中公开的晶体管单元100提供期望的可靠性，同时提供减小的密勒效应的优点。
现在参考图4，图4为根据本发明的一些实施方式的晶体管单元100的栅极金属层150的示意性部分俯视图图示。栅极金属层150在晶体管单元100的窄边缘处可以包括在晶体管单元100的两侧的加宽部分115。栅极金属层150的加宽部分115的宽度可在2至5um范围内。这种配置可以改善栅极或栅极网络的RC时间常数，并且可以提供扩大区域用于放置通孔1阵列192(例如，包含多个类型1通孔的阵列)以将栅极金属层150电连接至作为金属1层170的一部分(图6和图7中所示)的栅极总线172。可以在图2和图6中看到晶体管单元100的通孔1阵列192。现有技术设计通常包括用于将栅极金属层连接至栅极总线的两个通孔。栅极电容的充电与放电电流通常流动通过通孔1阵列192。具有通孔1阵列192中小数量的通孔可能会导致通孔1阵列192过热，从而限制性或减少充电与放电电流并且降低晶体管的可靠性。此外，充电与放电电流的限制引起切换时间劣化并且降低系统总效率。标准设计仅包括两个通孔，由于已知的栅极金属层不足够宽以能够放置多于两个通孔，由于对栅极金属层进行加宽可能增加单元晶体管的源极和栅极之间的寄生电容，这是不期望的。如在本文中公开的加宽部分115的圆形形状和尺寸可以提供充电与放电电流值之间的良好折衷及额外寄生电容，并且去除可能引起晶体管的过早击穿的尖边。
现在参照图5，图5是参考晶体管单元500的栅极金属层550、金属0层560和金属1层570的示意性部分俯视图图示，并且参照图6，图6是晶体管单元100的金属0层160和金属1层170的示意性部分俯视图图示。金属1层170包括栅极总线172，并且金属1层570包括栅极总线572。图5示出了金属1层570到金属0层560的现有技术连接，并且图6示出了根据本发明的一些实施方式的金属1层170到金属0层160的连接。将金属0层160和金属1层170电连接的通孔194为类型1通孔。在图5中描绘的现有技术的设计中，通常两种类型1通孔590被放入晶体管单元500的每个圆形边缘中，因此总共四个类型1通孔590将金属1层570连接至金属0层560。根据本发明的实施方式，并且如图2所示，类型1通孔194沿着晶体管单元100的纵向尺寸放置。如图2中可以看出，类型1通孔194可以沿着晶体管单元100的纵向尺寸分布。因此，电连接金属0层160和金属1层170的类型1通孔194的总数可大于6。使用更多通孔的优点在于大量通孔可以提供跨金属0层160的快速电压分布，其进而改进晶体管单元100的切换速度。
仍在图6中，示范了根据一些实施方式的金属1层170和金属0层160的相对位置。可以看出，金属1层170可以朝向晶体管单元100的中心延伸超出金属0层160，并且可以创建或限定第二场板176。根据本发明的实施方式的可以在范围3至6um内的场板176的宽度在图3中标记为Lfpm1。这可以改善晶体管单元100的栅极-漏极区内部的电场分布。根据需要，在金属1层170与金属0层160之间重叠，LOLM0M1可以从-1um至7um变化(即，除了具有1um重叠之外从1um开始)。
现在参照图7，图7是根据本发明的一些实施方式的金属1层170的示意性部分俯视图图示。根据一些实施方式，金属1层170可以包括孔径174，该孔径可以沿着晶体管单元100的纵向尺寸延伸。根据一些实施方式，孔径174可以位于栅极-漏极区的上面。晶体管单元100中的孔径174的尺寸形状和放置可能会影响Cgd的值。具体地，孔径174可以减少Cgd，这是期望的。
现在参照图8，图8是根据本发明的一些实施方式的最后金属层180的示意性部分俯视图图示。根据一些实施方式，最后金属层180可以包括漏极板112和源极板111，各自具有梯形形式(例如，如图8中示出的吊架的形状)并且可以在两排晶体管单元100的下方延伸。例如，源极板111可以与漏极板112“背对背”，因此如果梯形漏极板112的宽基部在一侧，则梯形源极板111的宽基部在相对侧。源极板111和漏极板112可以通过类型2通孔195在源极板111和漏极板112处为金属1层170提供良好的电连接。由于源极和漏极最后金属层电极的最宽端部处的接合焊盘位置，在最后金属层180中具有梯形漏极板112和源极板111可以有助于沿着漏极板112和源极板111在晶体管单元100处保持基本上均匀的电流密度。在本申请的申请人的专利号9,064,864中进一步描述最后金属层180，其通过引证全部结合于此。
返回图1，根据一些示范性实施方式示出了将金属1层170电连接至最后金属层180的类型2通孔195的放置。根据一些示范性实施方式，例如，类型2通孔195可以将漏极区从金属1层170连接至从不同的晶体管单元100收集漏电流的最后金属层180中的漏极112。类似地，类型2通孔195可以将源极区从金属1层170连接至从不同的晶体管单元100收集源电流的最后金属层180中的源极区111。如图1中可以看出，类型2通孔195的数值或数量与最后金属层180处的相应漏极板112或源极板111的局部尺寸或宽度匹配。例如，图1中最右边的单元中的漏极板112与其他单元相比较大或较宽，并且将金属1层170连接至最后金属层180中的漏极板112的类型2通孔195的数量相对较大。然而，该单元的源极111相对小或窄，并且因此相对小的数量的类型2通孔195将金属1层170连接至该单元中的最后金属层180中的源极板111。对于最左单元情况相反。由于相对于这些板中的电流密度涉及漏极板112和源极板111的尺寸或宽度，例如，预期电流密度更高的漏极板112区域更大或更宽，类型2通孔195的数量在高电流密度的区域增加。
尽管在本文中已经说明和描述了本发明的某些特征，但是本领域普通技术人员现在应会想到许多修改、替换、变化和等同物。因此，应当理解的是所附权利要求旨在覆盖所有这些在本发明的实际精神内的修改和变化。

Claims (4)

1.一种GaN场效应晶体管，包括具有纵向尺寸的多个晶体管单元，其中，每个所述晶体管单元包括以下自下至上的层：
硅衬底；
III-V氮化物半导体层；
欧姆金属层，包括欧姆金属源极端子和欧姆金属漏极端子；
栅极金属层，其中，在平面视图中，所述栅极金属层为具有两个圆形窄边缘的细长矩形形状，所述栅极金属层包括栅极-漏极突出部和栅极-源极突出部，从而限定了第一场板，并且所述栅极金属层还包括在所述晶体管单元的每个所述圆形窄边缘处沿所述晶体管单元的纵向方向的加宽部分，其中，所述栅极-漏极突出部的宽度为0.2um至2.5um，栅极-源极突出部的宽度为0.3um至1um，并且所述栅极金属层的加宽部分的宽度为2至5um；
金属0层；
金属1层，包括栅极总线，其中，所述金属1层朝向所述晶体管单元的中心沿着所述晶体管单元的纵向尺寸延伸超过所述金属0层，从而限定第二场板，其中，所述第二场板的宽度为3至6um并且所述金属1层与所述金属0层之间的重叠部分为-1um至7um；
最后金属层，为最上层，所述最后金属层包括漏极板和源极板，各自在平面视图上具有梯形形式；
两个第一通孔1阵列，每个阵列位于所述栅极金属层的加宽部分处用以将所述栅极金属层电连接至所述栅极总线，其中，所述第一通孔1阵列中的每个阵列包括多于两个通孔；
多于六个类型1通孔，沿着所述晶体管单元的纵向尺寸分布用以将所述金属1层电连接至所述金属0层；以及
多个类型2通孔，将漏极区从所述金属1层电连接至所述最后金属层中的所述漏极板并且将源极区从所述金属1层电连接至所述最后金属层中的所述源极板，
其中，栅极金属层、金属0层和金属1层通过介质材料隔离。
2.根据权利要求1所述的GaN场效应晶体管，其中，所述GaN场效应晶体管为D-模式GaNFET或E-模式GaN场效应晶体管。
3.根据权利要求1所述的GaN场效应晶体管，其中，所述金属1层包括孔径，沿着所述晶体管单元中的每个晶体管单元的纵向尺寸延伸。
4.根据权利要求1所述的GaN场效应晶体管，其中，将漏极区从所述金属1层电连接至所述最后金属层中的所述漏极板的所述类型2通孔的数量与所述漏极板的宽度匹配并且将源极区从所述金属1层电连接至所述最后金属层中的所述源极板的所述类型2通孔的数量与所述源极板的宽度匹配。
CN201780082687.XA 2016-11-24 2017-11-23 晶体管单元 Active CN110168936B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662426257P 2016-11-24 2016-11-24
US62/426,257 2016-11-24
PCT/IL2017/051281 WO2018096537A1 (en) 2016-11-24 2017-11-23 Transistor cell

Publications (2)

Publication Number Publication Date
CN110168936A CN110168936A (zh) 2019-08-23
CN110168936B true CN110168936B (zh) 2023-06-09

Family

ID=62194833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780082687.XA Active CN110168936B (zh) 2016-11-24 2017-11-23 晶体管单元

Country Status (5)

Country Link
US (1) US10930737B2 (zh)
EP (1) EP3545623A4 (zh)
JP (2) JP2020501352A (zh)
CN (1) CN110168936B (zh)
WO (1) WO2018096537A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3545623A4 (en) * 2016-11-24 2020-05-13 Visic Technologies Ltd. TRANSISTOR CELL
IT201800010195A1 (it) * 2018-11-09 2020-05-09 St Microelectronics Srl Dispositivo elettronico a conduzione laterale basato su gan con layout degli strati metallici migliorato
WO2022000269A1 (en) * 2020-06-30 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
US11398557B2 (en) * 2020-08-18 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor device
CN116344589B (zh) * 2023-05-22 2023-09-15 深圳智芯微电子科技有限公司 GaN器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448966A (zh) * 2014-09-18 2016-03-30 英飞凌科技奥地利有限公司 场效应功率晶体管的金属化结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US8319256B2 (en) * 2010-06-23 2012-11-27 Power Integrations, Inc. Layout design for a high power, GaN-based FET
JP5899803B2 (ja) * 2011-10-28 2016-04-06 サンケン電気株式会社 窒化物半導体装置
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
US9064864B1 (en) * 2013-12-30 2015-06-23 Visic Technologies Ltd. Semiconductor device
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
US9337284B2 (en) * 2014-04-07 2016-05-10 Alpha And Omega Semiconductor Incorporated Closed cell lateral MOSFET using silicide source and body regions
CN106463411B (zh) * 2014-05-21 2019-08-20 夏普株式会社 场效应晶体管
CN106796890A (zh) * 2014-09-17 2017-05-31 夏普株式会社 化合物半导体场效应晶体管
WO2016098391A1 (ja) * 2014-12-18 2016-06-23 シャープ株式会社 電界効果トランジスタ
US9577048B1 (en) * 2015-09-24 2017-02-21 Epistar Corporation Heterostructure field-effect transistor
US20170104064A1 (en) * 2015-10-09 2017-04-13 Sanken Electric Co., Ltd. Nitride semiconductor device with asymmetric electrode tips
US10069002B2 (en) * 2016-07-20 2018-09-04 Semiconductor Components Industries, Llc Bond-over-active circuity gallium nitride devices
EP3545623A4 (en) * 2016-11-24 2020-05-13 Visic Technologies Ltd. TRANSISTOR CELL

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448966A (zh) * 2014-09-18 2016-03-30 英飞凌科技奥地利有限公司 场效应功率晶体管的金属化结构

Also Published As

Publication number Publication date
JP2020501352A (ja) 2020-01-16
JP2023166570A (ja) 2023-11-21
US10930737B2 (en) 2021-02-23
WO2018096537A1 (en) 2018-05-31
EP3545623A1 (en) 2019-10-02
US20190280089A1 (en) 2019-09-12
EP3545623A4 (en) 2020-05-13
CN110168936A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
US11404565B2 (en) Power semiconductor device with an auxiliary gate structure
CN110168936B (zh) 晶体管单元
US9960156B2 (en) Integrated semiconductor device having a level shifter
US8530903B2 (en) Layout design for a high power, GaN-based FET having interdigitated electrodes
US11955478B2 (en) Power semiconductor device with an auxiliary gate structure
US7135747B2 (en) Semiconductor devices having thermal spacers
US20090072269A1 (en) Gallium nitride diodes and integrated components
US11257811B2 (en) Power semiconductor device with an auxiliary gate structure
US9548370B2 (en) Transistor device with integrated gate-resistor
US9190510B2 (en) Semiconductor device with breakdown preventing layer
CN107068747B (zh) 开关元件
CN112585762A (zh) 带有突出部和场板的氮化镓高电子迁移率晶体管
JP6777975B2 (ja) 半導体デバイスのセル型レイアウト
JP6782062B2 (ja) 半導体デバイスのセル型レイアウト
US9391189B2 (en) Lateral/vertical semiconductor device
US20230131602A1 (en) Power semiconductor device with an auxiliary gate structure
US9923064B2 (en) Vertical semiconductor device
EP4270485A2 (en) Semiconductor switching device
US20230420451A1 (en) Semiconductor devices having on-chip gate resistors
KR20140054624A (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant