[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN107068747B - 开关元件 - Google Patents

开关元件 Download PDF

Info

Publication number
CN107068747B
CN107068747B CN201610962975.1A CN201610962975A CN107068747B CN 107068747 B CN107068747 B CN 107068747B CN 201610962975 A CN201610962975 A CN 201610962975A CN 107068747 B CN107068747 B CN 107068747B
Authority
CN
China
Prior art keywords
layer
gate electrode
drain
switching element
electron supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610962975.1A
Other languages
English (en)
Other versions
CN107068747A (zh
Inventor
大川峰司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN107068747A publication Critical patent/CN107068747A/zh
Application granted granted Critical
Publication of CN107068747B publication Critical patent/CN107068747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种能够有效地对电场集中在栅电极与漏极之间区域的一部分处的情况进行抑制的开关元件。该开关元件具有：电子传输层；电子供给层，其被配置于所述电子传输层之上，且与所述电子传输层形成异质结；源极，其与所述电子供给层相接；漏极，其在与所述源极分离的位置处与所述电子供给层相接；第一栅电极，其位于所述电子供给层的上部且从上侧进行俯视观察时位于所述源极与所述漏极之间。所述第一栅电极与所述漏极在所述电子供给层的上部处电连接。所述开关元件具有与所述第一栅电极和所述漏极之间的电阻相比而较低的导通电阻。

Description

开关元件
技术领域
本说明书所公开的技术涉及一种开关元件。
背景技术
在日本特开2010-109117号公报中，公开了一种具有GaN层和AlGaN层的开关元件。GaN层与AlGaN层形成异质结。因此，在GaN层和AlGaN层的界面上形成有二维电子气体(以下，也称为2DEG)。在AlGaN层之上配置有栅电极。当使栅极电位低于阈值时，栅电极的下部的2DEG将消失。于是，异质结的2DEG向漏极侧和源极侧被分离。因此，电流不会在漏极与源极之间流通。即，开关元件断开。当使栅极电位高于阈值时，在栅电极的下部将出现2DEG，从而漏极与源极之间通过2DEG而被连接。因此，电流在漏极与源极之间流通。即，开关元件导通。以此方式，通过对栅极电位进行控制，从而能够使开关元件进行开关。另外，也存在上述的阈值高于0V(即，与源极为同电位)和低于0V的情况。阈值高于0V的开关元件为常闭型，阈值低于0V的开关元件为常开型。此外，也存在于异质结上形成有二维孔气体(以下，也称为2DHG)的开关元件。使用二维孔气体的开关元件在使栅极电位低于阈值的情况下被设为导通，在使栅极电位高于阈值的情况下被设为断开。
在上述的任意的开关元件中，当使开关元件断开时，将会在栅电极与漏极之间于半导体层中产生电场。此时，一般情况下，电场易于集中在栅电极的漏极侧的端部附近的半导体层(例如，在日本特开2010-109117号公报的情况下为AlGaN层)上。当在半导体层中产生较高的电场时，开关元件的耐压将变得恶化。相对于此，引用文献1的开关元件在AlGaN层的上部具有从栅电极向漏极侧延伸的场板。场板被配置在覆盖AlGaN层的表面的绝缘层之上。场板由于与栅电极连接，因此具有与栅电极大致相同的电位。当以此方式而配置有场板时，栅电极的向漏极侧的端部附近的电场集中将被缓和。
发明内容
发明所要解决的问题
在日本特开2010-109117号公报的开关元件中，由于场板与漏极之间的距离较短，因此电场会集中在场板与漏极之间。电场尤其易于集中在场板的漏极侧的端部的附近。因此，在该端部的附近的半导体层(例如，AlGaN层)上也会产生较高的电场。在该结构中，也无法充分地提高开关元件的耐压。因此，在本说明书中，提供一种利用了异质结(即，2DEG或者2DHG)的开关元件，所述开关元件能够有效地对电场集中在栅电极与漏极之间的区域的一部分处的情况进行抑制。
用于解决问题的方法
本说明书所公开的开关元件具有电子传输层、电子供给层、源极、漏极和第一栅电极。所述电子供给层位于所述电子传输层之上，且与所述电子传输层形成异质结。所述源极与所述电子供给层相接。所述漏极在与所述源极分离的位置处与所述电子供给层相接。所述第一栅电极位于所述电子供给层的上部且从上侧进行俯视观察时位于所述源极与所述漏极之间。所述第一栅电极在所述电子供给层的上部处与所述漏极电连接。所述开关元件的导通电阻与所述第一栅电极和所述漏极之间的电力电阻相比而较低。
另外，在本说明书中，“上”以及“下”表示开关元件的内部中的位置关系，在电子传输层和电子供给层的层压方向上，电子供给层侧为上，电子传输层侧为下。因此，在开关元件的实际使用状态下，即使在电子供给层被配置在与电子传输层相比靠地面侧的情况下，也将电子供给层侧称为上，而将电子传输层侧称为下。此外，上述的“导通电阻”是指，在开关元件为导通时的漏极和源极之间的电阻。此外，在本说明书中，“栅电极”(例如，第一栅电极)是指，能够通过其电位而使开关元件进行开关的电极。栅电极既可以与电子供给层直接接触(例如，肖特基接触)，也可以经由绝缘层或p型层等的其他层而与电子供给层连接。
该开关元件根据第一栅电极的电位而进行开关。当开关元件为导通时，电流穿过异质结(即，2DEG或者2DHG)而在漏极与源极之间流通。与开关元件为断开的状态相比，在开关元件为导通的状态下，第一栅电极与漏极之间的电位差较小。此外，第一栅电极和漏极之间的电阻与开关元件的导通电阻相比而较高。因此，在该状态下，电流不易在第一栅电极与漏极之间流通。当将开关元件设为断开时，第一栅电极与漏极之间的电位差增大。因此，电流会在第一栅电极与漏极之间流通。在第一栅电极与漏极之间流通有电流的状态下，电场在该电流路径中较为均匀地分布。即，电场在第一栅电极与漏极之间较为均匀地分布。因此，在该开关元件中，能够对在断开时电场集中在第一栅电极与漏极之间的区域的一部分处的情况进行抑制。因此，在半导体层中也抑制了电场集中。因此，根据该开关元件，能够实现较高的耐压。
附图说明
图1为实施例1的开关元件10的剖视图(图2的I-I线处的剖视图)。
图2为表示在从上侧对实施例1的开关元件10进行观察时的各个电极和电阻层的配置的俯视图(为了方便观察附图而通过阴影来表示各个电极和电阻层34)。
图3为实施例2的开关元件的剖视图。
图4为表示在从上侧对实施例3的开关元件进行观察时的各个电极和电阻层的配置的俯视图(为了方便观察附图而通过阴影来表示各个电极和电阻层34)。
图5为实施例4的开关元件的剖视图(图6的V-V线处的剖视图)。
图6为表示在从上侧对实施例4的开关元件进行观察的各个电极和电阻层的配置的俯视图(为了方便观察附图而通过阴影来表示各个电极、第一电阻层34a、第二电阻层34b以及接触孔35)。
图7为实施例5的开关元件的剖视图(图8的VII-VII线处的剖视图)。
图8为表示在从上侧对实施例5的开关元件进行观察时的各个电极和电阻层的配置的俯视图(为了方便观察附图而通过阴影来表示各电极、第一电阻层34a、第二电阻层34b以及接触孔35、39)。
图9为实施例6的开关元件的纵剖视图。
图10为表示实施例6的开关元件的各个电极处的电位的曲线图。
图11为实施例7的开关元件的纵剖视图。
图12为实施例8的开关元件的纵剖视图。
图13为实施例9的开关元件的纵剖视图。
具体实施方式
实施例1
图1、2所示的实施例1的开关元件10为利用形成在电子传输层18与电子供给层20的界面上的2DEG而进行开关的HEMT(High Electron MobilityTransistor：高电子迁移率场效晶体管)。开关元件10具有半导体基板12。在下文中，将与半导体基板12的上表面平行的一个方向称为x方向，将与半导体基板12的上表面平行且与x方向正交的方向称为y方向，将半导体基板12的厚度方向称为z方向。半导体基板12具有层压了底基板14、缓冲层16、电子传输层18以及电子供给层20的结构。底基板14、缓冲层16、电子传输层18以及电子供给层20沿着x方向以及y方向而延伸。
底基板14被配置在半导体基板12的最下部。底基板14由蓝宝石构成。
缓冲层16被配置在底基板14之上。缓冲层16由GaN构成。
电子传输层18被配置在缓冲层16之上。电子传输层18由i型(即，无掺杂)的GaN构成。
电子供给层20被配置在电子传输层18之上。电子供给层20由i型的AlGaN构成。电子供给层20(即，AlGaN)的带隙与电子传输层18(即，GaN)的带隙相比而较宽。电子供给层20与电子传输层18形成异质结。在电子供给层20与电子传输层18的界面的异质结部19上形成有2DEG。
在电子供给层20之上配置有源极22、漏极30以及p型层26。源极22与电子供给层20的上表面相接。源极22由Ti、Al等金属构成。漏极30在从源极22起于x方向上隔开间隔的位置处与电子供给层20的上表面相接。漏极22由Ti、Al等金属构成。在从上侧俯视观察时，p型层26被配置在源极22与漏极30之间。p型层26与电子供给层20的上表面相接。p型层26由p型的GaN构成。在p型层26与源极22之间以及p型层26与漏极30之间设置有间隔。在p型层26与源极22之间，电子供给层20的上表面被绝缘层24覆盖。在p型层26与漏极30之间，电子供给层20的上表面被绝缘层28覆盖。
在p型层26之上配置有栅电极32。如图2所示，在从上侧进行俯视观察时，栅电极32被配置在源极22与漏极30之间。栅电极32与p型层26的上表面相接。栅电极32由Ni、Au等金属构成。栅电极32通过未图示的配线而与栅极衬垫(接合衬垫)连接。
在绝缘层28上配置有电阻层34。电阻层34由杂质浓度较低的聚硅构成。虽然电阻层34具有导电性，但是其电阻率较高。电阻层34的电阻率与栅电极32的电阻率以及漏极30的电阻率相比而较高。电阻层34对位于栅电极32和漏极30之间的绝缘层28的上表面整个区域进行覆盖。因此，在如图2所示而从上侧进行俯视观察时，栅电极32与漏极30之间的电子供给层20的上表面整个区域与电阻层34重叠。电阻层34的x方向上的一端与栅电极32相接，电阻层34的x方向上的另一端与漏极30相接。即，通过电阻层34而对栅电极32和漏极30进行电连接。栅电极32与漏极30之间的电阻(即，电阻层34的x方向上的两端之间的电阻)与开关元件10的导通电阻相比而较大。更详细而言，栅电极32与漏极30之间的电阻为开关元件10的导通电阻的10000倍以上。
如图1所示，栅电极32和电阻层34被绝缘层36覆盖。在绝缘层36之上配置有源极配线40和漏极配线42。源极配线40通过接触孔40a而与源极22连接。漏极配线42被配置在从上侧进行俯视观察时与电阻层34重叠的位置处。漏极配线42通过接触孔42a而与漏极30连接。
开关元件10以相对于负载(例如电机、反应器等)串联连接的状态而被使用。漏极30与高电位侧的配线连接，源极22与低电位侧的配线连接。在栅电极32的电位与阈值(例如，数V)相比而较低的情况下，如图1的虚线102所示，耗尽层从p型层26起向半导体基板12内扩展。耗尽层在栅电极32(即，p型层26)的下部到达异质结部19。因此，在栅电极32的下部，异质结部19中不存在2DEG。因此，漏极30侧的2DEG与源极22侧的2DEG分离，漏极30与源极22被电分离。也就是说，开关元件10成为断开，从而电流不流通于漏极30与源极22之间。当开关元件10断开时，由于电流不流经负载，因此几乎不向负载施加电压。因此，在漏极30上将被施加较高的电位(例如，600V)。如上文所述，由于栅电极32的电位较低，因此漏极30与栅电极32之间被施加有高电压。于是，电流经由电阻层34而从漏极30流向栅电极32。由于在电阻层34中电阻率以大致固定的方式进行分布，因此，在电阻层34中流通有电流的状态下，在电流所流通的方向(即，x方向)上，电位均匀地分布在电阻层34中。由于在电阻层34中电位大致均匀地分布在x方向上，因此在电阻层34的下部的绝缘层28以及电子供给层20中，电位也大致均匀地分布在x方向上。因此，在栅电极32的漏极30侧的端部32a的附近的电场集中被缓和。也就是说，抑制了电场集中在端部32a的附近的电子供给层20上的情况。因此，在该开关元件10中，即使向漏极30与源极22之间施加了高电压，也不易在半导体层中产生雪崩式击穿。因此，开关元件10具有较高的耐压。
当栅极电极32的电位被提升至与阈值相比而较高的电位时，如图1的虚线104所示，耗尽层将向p型层26侧退避。由此，耗尽层从异质结部19退避开。因此，在栅电极32(即，p型层26)的下部的异质结部19上将产生2DEG。因此，通过2DEG而使漏极30和源极22被连接。于是，电流从漏极30穿过2DEG而流向源极22。也就是说，开关元件10成为导通。当开关元件10导通时，由于在负载中流通有电流，因此负载被施加电压。因此，漏极30的电位降低至接近于源极22的电位。因此，漏极30与栅电极32之间的电位差也减小，从而电流几乎不流通于电阻层34中。
另外，如上文所述，漏极30与栅电极32之间的电阻(即，电阻层34的x方向上的两端之间的电阻)远高于开关元件10的导通电阻。因此，在开关元件10断开时从漏极30流向栅电极32的电流远小于在开关元件10导通时从漏极30流向源极22的电流。换言之，开关元件为断开时的漏极电流(在电阻层34中流通的电流)与开关元件为导通时的漏极电流相比而小至可忽视的程度。因此，通过开关元件10所实施的开关，从而能够对流通有漏极电流的状态和漏极电流大致为零的状态进行切换。
此外，存在电场于半导体基板12的外部发生变化的情况。例如，存在漏极配线42的电位发生变化的情况或在开关元件10的表面上附着有外来电荷(离子等)的情况等。当由于半导体基板12的外部的电场的变化而使漏极30与栅电极32之间的电子供给层20的内部的电场紊乱时，电场将在电子供给层20的内部局部性地集中。但是，在实施例1的开关元件10中，以与漏极30和栅电极32之间的电子供给层20的上表面整个区域重叠的方式而配置有电阻层34。由于电阻层34具有导电性，因此，通过电阻层34而抑制了半导体12的外部的电场变化对该电阻层34的电子供给层20造成的影响。即，通过电阻层34的屏蔽效果而抑制了漏极30与栅电极32之间的电子供给层20的内部的电场集中。因此，即使在半导体基板12的外部的电场发生了变化的情况下，该开关元件10也显示出较高的耐压特性。另外，也可以采用如下方式，即，电阻层34以在宽于漏极30和栅电极32之间的范围内与电子供给层20的上表面重叠的方式而被配置。此外，也可以采用如下结构，即，电阻层34与漏极30和栅电极32之间的电子供给层20的上表面的几乎整个区域重叠(即，该电子供给层20的一部分不与电阻层34重叠)。根据该结构，也能够获得屏蔽效果。
如以上所说明的那样，实施例1的开关元件10不易在半导体层中产生局部的电场集中，从而耐压较高。
以下，对实施例1的结构要素和权利要求的结构要素的关系进行说明。实施例1的栅电极32为权利要求的第一栅电极的一个示例。实施例1的p型层26为权利要求的第三p型层的一个示例。实施例1的绝缘层28为权利要求的第三绝缘层的一个示例。实施例1的电阻层34为权利要求的电阻层的一个示例，也为权利要求的导电层的一个示例。实施例1的绝缘层36为权利要求的第二绝缘层的一个示例。实施例1的漏极配线42为被配置在权利要求的第二绝缘层之上的配线的一个示例。
实施例2
图3所示的实施例2的开关元件与实施例1的开关元件10不同，其在漏极30与栅电极32之间的电子供给层20的上部处未配置有绝缘层28和电阻层34。取代于此，在实施例2的开关元件中，在漏极30与栅电极32之间的电子供给层20之上配置有高电阻p型层44。实施例2的开关元件的其他结构均与实施例1相同。
高电阻p型层44与电子供给层20相接。高电阻p型层44由p型的GaN构成。高电阻p型层44的p型杂质浓度远低于p型层26的p型杂质浓度。因此，高电阻p型层44的电阻率远高于p型层26的电阻率。高电阻p型层44对漏极30与栅电极32之间的电子供给层20的上表面的整个区域进行覆盖。高电阻p型层44的x方向上的一端与p型层26相接，高电阻p型层44的x方向上的另一端与漏极30相接。通过高电阻p型层44和p型层26而对栅电极32和漏极30进行电连接。栅电极32和漏极30之间的电阻与开关元件的导通电阻相比而较大。更详细而言，栅电极32与漏极30之间的电阻为开关元件的导通电阻的10000倍以上。
在实施例2的开关元件中，在关闭时，电流经由p型层26和高电阻p型层44而从漏极30流向栅电极32。因此，在高电阻p型层44的内部，电位大致均匀地分布在x方向上。因此，即使在高电阻p型层44的下部的电子供给层20中，电位也大致均匀地分布在x方向上。因此，抑制了电场在电子供给层20的内部局部性地集中的情况。此外，通过高电阻p型层44而能够获得屏蔽效果。因此，实施例2的开关元件具有较高的耐压。
对实施例2的结构要素和权利要求的结构要素的关系进行说明。实施例2的高电阻p型层44为权利要求的电阻层的一个示例。
实施例3
在图4所示的实施例3的开关元件中，在从上侧进行俯视观察时，电阻层34在漏极30的周围以漩涡状而延伸。通过以漩涡状而延伸的电阻层34而对漏极30和栅电极32进行连接。实施例3的开关元件的其他结构均与实施例1的开关元件相同。
在实施例3的开关元件中，由于电阻层34(即，漏极30和栅极电极32之间的电流路径)以漩涡状而延伸，因此与实施例1相比，从漏极30到栅电极32的电流路径的总距离较长。因此，在实施例3中，漏极30与栅电极32之间的电阻与实施例1相比而较高。因此，在实施例3中，与实施例1相比，能够减小在开关元件为断开时流过电阻层34的电流。由此，能够减少在电阻层34上所产生的损耗。此外，在实施例3中，在漏极30与栅电极32之间配置有电阻层34的三个部分33a、33b、33c。当开关元件为断开时，位于最靠栅电极32侧的部分33a的电位低于位于中央的部分33b的电位。此外，部分33b的电位低于位于最靠漏极30侧的部分33c的电位。也就是说，部分33a、33b、33c的电位以随着靠近于漏极30而逐渐增大的方式进行分布。因此，在栅电极32与漏极30之间的区域中，电位比较均匀地分布在x方向上。因此，即使在电阻层34的下部的电子供给层20内，电位也比较均匀地分布在x方向上。因此，抑制了电场在电子供给层20的内部局部性地集中的情况。此外，在实施例3中，电阻层34不覆盖漏极30与栅电极32之间的区域整体，而在电阻层34上形成部分间隙。但是，即使在这种结构中，也能够获得由电阻层34而实现的屏蔽效果。因此，实施例3的开关元件具有较高的耐压。
以下，对实施例3的结构要素和权利要求的结构要素的关系进行说明。实施例3的电阻层34为权利要求中的以漩涡状而延伸的路径(将第一栅电极和漏极电连接的路径)的一个示例。
另外，如图4的电阻层34所示，也可以采用如下结构，即，使实施例2的高电阻p型层44在漏极30的周围以漩涡状而延伸。
实施例4
在图5、6所示的实施例4的开关元件中，电阻层34的结构与实施例1不同。实施例4的开关元件的其他结构均与实施例1相同。
在实施例4中，电阻层34具有四个第一电阻层34a和三个第二电阻层34b。第一电阻层34a和第二电阻层34b由聚硅而构成。第一电阻层34a的电阻率和第二电阻层34b的电阻率大致相同。第一电阻层34a的电阻率与栅电极32的电阻率以及漏极30的电阻率相比而较高。第二电阻层34b的电阻率与栅电极32的电阻率以及漏极30的电阻率相比而较高。在栅电极32与漏极30之间的绝缘层28上，以在x方向上隔开间隔的方式而配置有四个第一电阻层34a。最靠栅电极32侧的第一电阻层34a与栅电极32连接。最靠漏极30侧的第一电阻层34a与漏极30连接。各个第一电阻层34a被绝缘层46覆盖。在绝缘层46上，以在x方向上隔开间隔的方式而配置有三个第二电阻层34b。各个第二电阻层34b以从上侧进行俯视观察时与两个第一电阻层34a之间的间隔部分47重叠的方式而配置。此外，在从上侧进行俯视观察时，各个第二电阻层34b的x方向上的两端部以与间隔部分47的两侧的两个第一电阻层34a的端部重叠的方式而配置。在从上侧进行俯视观察时与第一电阻层34a和第二电阻层34b重叠的部分上形成有接触孔35。接触孔35在z方向上贯穿绝缘层46。接触孔35由金属或聚硅等的导体而构成。接触孔35的电阻率与栅电极32的电阻率以及漏极30的电阻率相比而较高。接触孔35对其下部的第一电阻层34a和其上部的第二电阻层34b进行连接。栅电极32和漏极30经由第一电阻层34a、第二电阻层34b以及接触孔35而被电连接。栅电极32和漏极30之间的电阻与开关元件的导通电阻相比而较大。更详细而言，栅电极32和漏极30之间的电阻为开关元件的导通电阻的10000倍以上。
在实施例4的开关元件中，通过第一电阻层34a、第二电阻层34b以及接触孔35而构成了对栅电极32和漏极30进行连接的电流路径。在开关元件为断开时，电流经由该电流路径而从漏极30流向栅电极32。因此，在该电流路径中，电位大致均匀地分布在x方向上，并且在电子供给层20中，电位也大致均匀地分布在x方向上。因此，抑制了电场在电子供给层20的内部局部性地集中的情况。此外，在实施例4的开关元件中，在从上侧进行俯视观察时，栅电极32和漏极30之间的电子供给层20的上表面的整个区域与第一电阻层34a以及第二电阻层34b重叠。因此，能够获得较高的屏蔽效果。因此，实施例4的开关元件具有较高的耐压。
此外，由于在实施例4的开关元件中，上述的电流路径在上下方向上折曲，因此该电流路径的总距离较长。由此，能够进一步增大该电流路径的电阻。因此，在开关元件为断开时所流经电流路径的电流较小，且能够减少在电流路径中所产生的损耗。
此外，在实施例4的开关元件中，在如图6所示而从上侧进行俯视观察时，第二电阻层34b在y方向上与接触孔35相邻的部分48处与第一电阻层34a重叠。以此方式，由于在接触孔35以外的部分处第二电阻层34b也与第一电阻层34a重叠，因此能够获得更高的屏蔽效果。由此，进一步提高了实施例4的开关元件的耐压。
另外，在上述的实施例4中，被配置在最靠栅电极32侧的第一电阻层34a与栅电极32连接。但是，也可以在最靠栅电极32侧配置第二电阻层34b，并将该第二电阻层34b与栅电极32连接。此外，在上述的实施例4中，被配置在最靠漏极30侧的第一电阻层34a与漏极30连接。但是，也可以在最靠漏极30侧配置第二电阻层34b，并将该第二电阻层34b与漏极30连接。
以下，对实施例4的结构要素和权利要求的结构要素的关系进行说明。实施例4的第一电阻层34a为权利要求的第一电阻层的一个示例。实施例4的绝缘层46为权利要求的第一绝缘层的一个示例。实施例4的第二电阻层34b为权利要求的第二电阻层的一个示例。实施例4的接触孔35为权利要求的接触孔的一个示例。实施例4的部分48为在未配置权利要求的接触孔的位置处与第一电阻层重叠的第二电阻层的部分的一个示例。
实施例5
在图7、8所示的实施例5的开关元件中，第一电阻层34a和第二电阻层34b的配置与实施例4不同。实施例5的开关元件的其他结构均与实施例4相同。
实施例5的开关元件具有两个第一电阻层34a和三个第二电阻层34b。在从上侧进行俯视观察时，三个第二电阻层34b以对漏极30的周围进行包围的方式而延伸成大致C字状。在各个第二电阻层34b之间设置有间隔。最靠漏极30侧的第二电阻层34b与漏极30连接。最靠栅极电极32侧的第二电阻层34b通过接触孔39而与栅电极32连接。在从上侧进行俯视观察时，两个第一电阻层34a以对漏极30的周围进行包围的方式而延伸成大致C字状。在各个第一电阻层34a之间设置有间隔。在从上侧进行俯视观察时，各个第一电阻层34a以在其两端部处与第二电阻层34b重叠的方式而被配置。在从上侧进行俯视观察时，在第一电阻层34a和第二电阻层34b重叠的部分(第一电阻层34a的两端部)上形成有接触孔35。接触孔35在z方向上贯穿绝缘层46。接触孔35对其下部的第一电阻层34a和其上部的第二电阻层34b进行连接。栅电极32和漏极30经由第一电阻层34a、第二电阻层34b以及接触孔35而被电连接。即，通过第一电阻层34a、第二电阻层34b以及接触孔35而构成了栅电极32与漏极30之间的电流路径。在从上侧进行俯视观察时，该电流路径在漏极30的周围以漩涡状而延伸。该电流路径的电阻(即，栅电极32与漏极30之间的电阻)与开关元件的导通电阻相比而较大。更详细而言，该电流路径的电阻为开关元件的导通电阻的10000倍以上。
由于在实施例5的开关元件中，栅电极32和漏极30也通过电流路径(即，通过第一电阻层34a、第二电阻层34b以及接触孔35而构成的电流路径)而被连接，因此能够对栅电极32与漏极30之间的电子供给层20中的电场集中进行抑制。此外，在实施例5的开关元件中，在从上侧俯视观察时位于栅电极32和漏极30之间的电子供给层20的上表面的多数部分也与第一电阻层34a以及第二电阻层34b重叠。因此，在实施例5的开关元件中，也能够获得屏蔽效果。因此，实施例5的开关元件的耐压较高。
此外，在实施例5的开关元件中，对栅电极32和漏极30进行连接的电流路径在漏极30的周围以漩涡状而延伸，并且在上下方向上折曲。因此，在实施例5的开关元件中，电流路径的总距离较长且电流路径的电阻较高。因此，在实施例5中，在开关元件为断开时流经电流路径的电流较小，从而能够减少在该电流路径中所产生的损耗。
以下，对实施例5的结构要素和权利要求的结构要素的关系进行说明。实施例5的第一电阻层34a为权利要求的第一电阻层的一个示例。实施例5的绝缘层46为权利要求的第一绝缘层的一个示例。实施例5的第二电阻层34b为权利要求的第二电阻层的一个示例。实施例5的接触孔35为权利要求的接触孔的一个示例。通过实施例5的第一电阻层34a、第二电阻层34b以及接触孔35而被构成的电流路径为，权利要求的在漏极的周围以漩涡状而延伸的路径的一个示例。
实施例6
图9所示的实施例6的开关元件在栅电极32与漏极30之间具有两个栅电极50、52。栅电极50被配置在栅电极32与漏极30之间。栅电极52被配置在栅电极50与漏极30之间。即，从源极22起朝向漏极30而依次排列有栅电极32、栅电极50以及栅电极52这三个栅电极。栅电极50、52由与栅电极32相同的金属而构成。在栅电极50的下部配置有p型层54。p型层54被配置在栅电极50与电子供给层20之间。p型层54在其下表面处与电子供给层20相接，并且在其上表面处与栅电极50相接。在栅电极52的下部处配置有p型层56。p型层56被配置在栅电极52与电子供给层20之间。p型层56在其下表面处与电子供给层20相接，并且在其上表面处与栅电极52相接。p型层54、56由与p型层26为相同组成的p型的GaN而构成。
在实施例6的开关元件中，电阻层34被分离为三个。最靠栅电极32侧的电阻层34在x方向的一方的端部处经由接触孔58而与栅电极32连接，并且在x方向上的另一方的端部处经由接触孔58而与栅电极50连接。被配置在三个之中的中间位置处的电阻层34在x方向上的一方的端部处经由接触孔58而与栅电极50连接，并且在x方向上的另一方的端部处经由接触孔58而与栅电极52连接。最靠漏极30侧的电阻层34在x方向上的一方的端部处经由接触孔58而与栅电极52连接，并且在x方向上的另一方的端部处与漏极30连接。
栅电极32通过电阻层34、栅电极50、52以及接触孔58而与漏极30电连接。即，通过电阻层34、栅电极50、52以及接触孔58而形成将栅电极32和漏极30连接的电流路径。实施例6的开关元件的其他的结构与实施例1相同。
由于在实施例6的开关元件中在断开时上述的电流路径中也流有电流，因此在电流路径中电位比较均匀地分布在x方向上。因此，抑制了电子供给层20中的电场集中的情况。此外，在实施例6的开关元件中，能够获得通过电阻层34和栅电极50、52而实现的屏蔽效果。因此，实施例6的开关元件具有较高的耐压。
接下来，使用图10，对实施例6的开关元件为断开时的栅电极32、50以及52的电位进行说明。在图10中，漏极30的电位Vd成为固定电位(约600V)。图10的曲线图A1表示向栅电极32施加着较低的电位Vg32L(例如，0V)的情况。由于在开关元件为断开的状态下，在上述的电流路径中流通有电流，因此越趋向于电流路径的上游侧(即，漏极30侧)则电位越高。因此，如曲线图A1所示，当向栅电极32施加电位Vg32L时，栅电极50的电位成为与栅电极32的电位Vg32L相比而较高的电位Vg50L(例如，200V)。此外，此时栅电极52的电位成为与栅电极50的电位Vg50L相比而较高、且与漏电极30的电位Vd相比而较低的电位Vg52L(例如，400V)。即，电位从栅电极32朝向漏极30而以成比例的方式上升。接下来，如曲线图A2所示，考虑使栅电极32的电位从Vg32L上升至Vg32H的情况。另外，电位Vg32H为与阈值相比而较低的电位。因此，即使在施加了曲线图A2所示的电位的状态下，开关元件也为断开，并且漏极30的电位Vd被维持在高电位(约600V)。当使栅电极32的电位上升至电位Vg32H时，栅电极50的电位从电位Vg50L上升至电位Vg50H，并且栅电极52的电位从电位Vg52L上升至电位Vg52H。以此方式，当使栅电极32的电位上升时，栅电极50、52的电位也将随此上升。在曲线图A2中，电位也从栅电极32朝向漏极30而以成比例的方式上升。由于在漏极30的电位Vd不发生变化的条件下栅电极32的电位上升，因此栅电极50的电位的上升幅度ΔVg50与栅电极32的电位的上升幅度ΔVg32相比而较小，且栅电极52的电位的上升幅度ΔVg52与栅电极50的电位的上升幅度ΔVg50相比而较小。以此方式，当在开关元件为断开的状态下使栅电极32的电位上升时，栅电极50的电位的上升幅度与栅电极32的电位的上升幅度相比而变小，且栅电极52的电位的上升幅度与栅电极50的电位的上升幅度相比而变小。
在向栅极电极32施加着电位Vg32L的状态(即，图10的曲线图A1的状态)下，在电子供给层20内，电位以与栅电极32、50、52的电位分布(即，曲线图A1)大致相同的方式而分布。因此，被施加在各个p型层26、54、56和电子供给层20的界面上的电压极低。在该状态下，耗尽层从各个p型层26、54、56起向电子供给层20扩展。如图9的虚线110所示，耗尽层在p型层26的下部到达异质结部19。因此，2DEG不存在于p型层26的下部。如虚线112所示，耗尽层在p型层54的下部到达异质结部19。因此，2DEG不存在于p型层54的下部。如虚线114所示，耗尽层在p型层56的下部到达异质结部19。因此，2DEG不存在于p型层56的下部。
接下来，考虑使栅电极32的电位上升至与阈值相比而较高的电位(与图10的电位Vg32H相比而较高的电位)的情况。于是，如图9的虚线116所示，p型层26的下部的耗尽层从异质结部19退避开，并且在p型层26的下部的异质结部19上产生2DEG。此外，当使栅电极32的电位上升时，栅电极50、52的电位也将随此上升。因此，如图9的虚线118所示，p型层54的下部的耗尽层将从异质结部19退避开，并且在p型层54的下部的异质结部19上产生2DEG。此外，如图9的虚线120所示，p型层56的下部的耗尽层从异质结部19退避开，并且在p型层56的下部的异质结部19上产生2DEG。另外，如上文所述，电位的上升幅度在栅电极32处最大，而在栅电极52处最小。因此，耗尽层所退避的距离(图9的距离ΔL1、ΔL2、ΔL3)在栅电极32的下部处最长，而在栅电极52的下部处最短。通过使栅电极32的电位上升至相对于耗尽层在栅电极52的下部处从异质结接合部19的退避而言较为充分的电位，从而使开关元件导通。
如以上所说明的那样，实施例6的开关元件在断开的状态下，通过三个栅电极32、50、52而使2DEG在三个位置处被耗尽化。由此，能够进一步提高该开关元件的耐压。
以下，对实施例6的结构要素和权利要求的结构要素的关系进行说明。实施例6的栅电极32为权利要求的第一栅电极的一个示例。实施例6的栅电极50、52为权利要求的第二栅电极的一个示例。实施例6的p型层26为权利要求的第一p型层的一个示例。实施例6的p型层54、56为权利要求的第二p型层的一个示例。此外，也能够将实施例6的栅电极50视为权利要求的第一栅电极的一个示例，将实施例6的栅电极52视为权利要求的第二栅电极的一个示例。在该情况下，实施例6的p型层54为权利要求的第一p型层的一个示例，实施例6的p型层56为权利要求的第二p型层的一个示例。
另外，在实施例6的结构中，当使栅电极32的电位上升时，与p型层56的下部的耗尽层相比，p型层26、54的下部的耗尽层先从异质结部19退避开。p型层56的下部的耗尽层不易从异质结部19退避开，并且在开关的过程中存在电场易于集中在p型层56的下部处的问题。此外，在开关元件为导通时，存在2DEG的电阻于p型层56的下部处变高的问题。以下所说明的实施例7～9的开关元件将解决该问题。
实施例7
在图11所示的实施例7的开关元件中，各个p型层26、54、56和电子传输层18之间的电子供给层20的厚度与实施例6不同。实施例7的开关元件的其他结构均与实施例6相同。
在实施例7的开关元件中，p型层26和电子传输层18之间的电子供给层20的厚度与p型层54和电子传输层18之间的电子供给层20的厚度相比而较薄。此外，p型层54和电子传输层18之间的电子供给层20的厚度与p型层56和电子传输层18之间的电子供给层20的厚度相比而较薄。因此，在实施例7的开关元件为断开的状态下，如图11的虚线122～126所示，耗尽层向各个p型层26、54以及56的下部延伸。此时，各个耗尽层向下方所延伸的宽度在p型层26、54、56之间大致相等。因此，在p型层54的下部处，与p型层56的下部相比耗尽层延伸至更靠下侧，并且在p型层26的下部处，与p型层54的下部相比耗尽层延伸至更靠下侧。与实施例6同样，异质结部19也在各个p型层26、54以及56的下部(即，三个位置)处被耗尽化。此外，与实施例6同样，通过栅电极32与漏极30之间的电流路径，从而抑制了电子供给层20中的电场集中。因此，该开关元件具有较高的耐压。
当使栅电极32的电位上升时，如图11的虚线128所示，p型层26的下部的耗尽层从异质结部19退避开。此外，随着栅电极32的电位的上升，栅电极50、52的电位也上升。因此，如图11的虚线130、132所示，在p型层54、56的下部处，耗尽层也从异质结部19退避开。此时，如上文所述，在p型层56的下部处耗尽层所退避的距离与p型层26、54的下部的耗尽层相比而较小。此外，在p型层54的下部处耗尽层所退避的距离与p型层26的下部的耗尽层相比而较小。因此，如虚线128、130以及132所示，退避后的各个耗尽层的下端的位置大致相同。如此，如果退避后的各个耗尽层的下端的位置大致相同，则在使栅电极32的电位上升时，耗尽层在p型层26、54、56的下部处将以更接近的时刻而从异质结部19退避开。也就是说，在p型层26、54、56的下部处，能够以更接近的时刻而产生2DEG。即，不易产生耗尽层仅在p型层56的下部处不从异质结部19退避开的状态。因此，能够解决上述的实施例6的问题。
实施例8
在图12所示实施例8的开关元件中，各个p型层26、54、56的p型杂质浓度与实施例6不同。在实施例8的开关元件中，p型层26、54、56之中的p型层26的p型杂质浓度最高，且p型层56的p型杂质浓度最低。实施例8的开关元件的其他结构均与实施例6相同。
在实施例8的开关元件中，除了耗尽层所延伸的距离以外均与实施例6以相同的方式进行动作。因此，与实施例6同样，在实施例8中异质结部19也在各个p型层26、54以及56的下部(即，三个位置)处被耗尽化。此外，与实施例6同样，通过栅电极32与漏极30之间的电流路径，从而抑制了电子供给层20中的电场集中。因此，该开关元件具有较高的耐压。
此外，在实施例8的开关元件中，p型杂质浓度按照p型层26、p型层54、p型层56的顺序而依次降低。耗尽层容易从p型杂质浓度较高的p型层26起朝向电子供给层20延伸，并且耗尽层不易从p型杂质浓度较低的p型层56起朝向电子供给层20延伸。因此，在实施例8的开关元件为断开的状态下，如图12的虚线130～134所示，与p型层56的下部相比，耗尽层在p型层54的下部延伸至下侧，并且与p型层54的下部相比，耗尽层在p型层26的下部延伸至下侧。当使栅电极32的电位上升时，如图12的虚线136所示，p型层26的下部的耗尽层从异质结部19退避开。此外，随着栅电极32的电位的上升，栅电极50、52的电位也上升。因此，如图12的虚线138、140所示，在p型层54、56的下部，耗尽层也从异质结部19退避开。此时，在p型层56的下部，耗尽层所退避的距离与p型层26、54的下部的耗尽层相比而较小。此外，在p型层54的下部耗尽层所退避的距离与p型层26的下部的耗尽层相比而较小。因此，如虚线136、138以及140所示，退避后的各个耗尽层的下端的位置大致相同。以此方式，退避后的各个耗尽层的下端的位置大致相同。在使栅电极32的电位上升时，耗尽层在p型层26、54、56的下部以更接近的时刻而从异质结部19退避开。由此不易产生耗尽层仅在p型层56的下部处不从异质结部19退避开的状态。因此，能够解决上述的实施例6的问题。
实施例9
在图13所示的实施例9的开关元件中，在电子供给层20具有不同组成的三个层20a～20c这一点上与实施例6的开关元件不同。实施例9的开关元件的其他结构均与实施例6相同。
在实施例9的开关元件中，在p型层26的下部配置有第一层20a，在p型层54的下部配置有第二层20b，在p型层56的下部配置有第三层20c。通过将层20a～20c在横向上相连结，从而构成了电子供给层20。第一层20a由Alx1Ga1-x1N而构成。第二层20b由Alx2Ga1-x2N而构成。第三层20c由Alx3Ga1-x3N而构成。值x1、x2、x3满足x1＜x2＜x3的关系。第一层20a中的Al/Ga比例N1(Al相对于Ga的比例(摩尔比))通过N1＝x1/(1-x1)来表示，第二层20b的Al/Ga比例N2通过N2＝x2/(1-x2)来表示，第三层20c的Al/Ga比例N3通过N3＝x3/(1-x3)来表示。由于满足了x1＜x2＜x3，因此满足N1＜N2＜N3。
实施例9的开关元件除了耗尽层所延伸的距离以外，均与实施例6相同。因此，与实施例6同样，在实施例9中异质结部19也在各个p型层26、54以及56的下部(即，三个位置)处被耗尽化。此外，与实施例6同样，通过栅电极32与漏极30之间的电流路径，从而抑制了电子供给层20中的电场集中。因此，该开关元件具有较高的耐压。
此外，在实施例9的开关元件中，Al/Ga比例按照第一层20a、第二层20b、第三层20c的顺序而依次变高。Al/Ga比例越高，则耗尽层越不易向电子供给层20延伸。因此，在实施例9的开关元件为断开的状态下，如图13的虚线142～146所示，与p型层56的下部相比，耗尽层在p型层54的下部延伸至下侧，并且与p型层54的下部相比，耗尽层在p型层26的下部延伸至下侧。当使栅电极32的电位上升时，如图13的虚线148所示，p型层26的下部的耗尽层从异质结部19退避开。此外，随着栅电极32的电位的上升，栅电极50、52的电位也上升。因此，如图13的虚线150、152所示，在p型层54、56的下部处，耗尽层也从异质结部19退避开。此时，在p型层56的下部处耗尽层所退避的距离与p型层26、54的下部的耗尽层相比而较小。此外，在p型层54的下部处耗尽层所退避的距离与p型层26的下部的耗尽层相比而较小。因此，如虚线148、150以及152所示，退避后的各个耗尽层的下端的位置大致相同。如此，如果退避后的各个耗尽层的下端的位置成为大致相同，则在使栅电极32的电位上升时，在p型层26、54、56的下部处耗尽层将以更接近的时刻而从异质结部19退避开。由此不易产生耗尽层仅在p型层56的下部处不从异质结部19退避开的状态。因此，能够解决上述的实施例6的问题。
另外，在上述的实施例6～9中，如图7、8所示，也可以采用如下而结构，即，使栅电极32和漏极30之间的电流路径在漏极30的周围以漩涡状而延伸。
此外，也可以将上述的实施例7～9的特征进行组合。由此，能够在p型层56的下部处更容易地使耗尽层从异质结部19退避开。
另外，在上述的实施例1～9中，对在栅电极与电子供给层之间配置有p型层的开关元件进行说明。但是，栅电极也可以与电子供给层直接接触(例如，肖特基接触)。此外，也可以在栅电极与电子供给层之间配置绝缘膜。由于在这些结构中栅阈值低于0V，因此开关元件成为常开型。以此方式，除了栅阈值不同这一点以外，在这些结构中也能够实现与上述的实施例1～9相同的动作。
此外，在上述的实施例1～9中，对在异质结部上形成有2DEG的开关元件进行了说明。但是，也可以将本说明书所公开的技术应用于在异质结部上形成有2DHG的开关元件中。在使用2DHG的开关元件的情况下，在提高栅极电位时成为断开，而在降低栅极电位时成为导通。除了这一点以外，在该结构中也能够实现与上述的实施例1～9相同的动作。
此外，在上述的实施例1～9中，在电阻层34的上部配置有漏极配线42。但是，被配置在电阻层34的上部的配线也可以为其他的配线(例如栅极配线、源极配线、信号配线等)。在这种结构中，也能够通过电阻层34而对电场从配线向电子供给层的影响进行抑制。
以下，对以上所说明的实施方式的优选结构进行记载。另外，以下所记载的结构均为独立地发挥有用性的结构。
在本说明书所公开的一个示例的结构中还具有电阻层，所述电阻层位于所述电子供给层的上部且从上侧进行俯视观察时位于所述第一栅电极和所述漏极之间，并且与所述第一栅电极以及所述漏极相比而电阻率较高。对所述第一栅电极和所述漏极进行电连接的路径中的至少一部分为所述电阻层。
根据该结构，在开关元件为断开时，电位以在电阻层中大致均匀地分散的方式而分布。因此，能够有效地抑制电场集中。
在本说明书所公开的一个示例的结构中，开关元件还具有第一绝缘层。此外，所述电阻层具有第一电阻层和第二电阻层。所述第一绝缘层对所述第一电阻层进行覆盖。所述第二电阻层位于所述第一绝缘层之上。在从上侧进行俯视观察时，所述第一电阻层的一部分与所述第二电阻层的一部分重叠。在所述第一电阻层与所述第二电阻层重叠的位置处，具有贯穿所述第一绝缘层而对所述第一电阻层和所述第二电阻层进行连接的接触孔。对所述第一栅电极和所述漏极进行电连接的路径中的至少一部分为所述第一电阻层、所述第二电阻层以及所述接触孔。
根据该结构，由于电流路径在上下方向上折曲，因此能够延长电流路径。由此，能够提高电流路径的电阻，并且能够减少在开关元件为断开时流过漏极与第一栅电极之间的电流。
在本说明书所公开的一个示例的结构中，在从上侧进行俯视观察时，所述第二电阻层在未设置所述接触孔的位置处具有与所述第一电阻层重叠的部分。
以此方式，通过更多地设置第一电阻层和第二电阻层所重叠的部分，从而电阻层的下部的半导体层更不容易受到外部的电场的影响。
在本说明书所公开的一个示例的结构中，还具有位于所述电阻层之上的第二绝缘层和位于所述第二绝缘层之上的配线。
根据该结构，即使在配线的电位发生了变动的情况下，电阻层的下部的半导体层也不容易受到由配线的电位变动所造成的电场的影响。因此，能够抑制因配线的电位的变动而在半导体层中产生电场集中的情况。
在本说明书所公开的一个示例的结构中，在从上侧进行俯视观察时，所述第一栅电极和所述漏极之间的所述电子供给层的上表面的整个区域与所述电阻层重叠。
根据该结构，位于第一栅电极与漏极之间的半导体层(也就是说，电阻层的下部的半导体层)中的电场不易受到外部的电场的影响。因此，能够抑制因外部的电场的影响而产生的在半导体层中产生电场集中的情况。
在本说明书所公开的一个示例的结构中，对所述第一栅电极与所述漏极进行电连接的路径在所述漏极的周围以漩涡状而延伸。
根据该结构，能够进一步延长第一栅电极与漏极之间的电流路径，从而能够进一步提高第一栅电极与漏极之间的电阻。由此，能够减少在开关元件为断开时流过第一栅电极与漏极之间的电流。
在本说明书所公开的一个示例的结构中，开关元件还具有第二栅电极，所述第二栅电极位于所述电子供给层的上部且在从上侧进行俯视观察时被配置于所述第一栅电极与所述漏极之间。所述第二栅电极与对所述第一栅电极和所述漏极进行电连接的路径相连结。
另外，第二栅电极也可以构成对第一栅电极与漏极进行电连接的路径的一部分。
在该结构中，由于第二栅电极与第一栅电极被电连接，因此第二栅电极的电位与第一栅电极的电位以联动的方式而发生变化。通过将第一栅电极的电位控制为断开电位，从而也能够将第二栅电极的电位控制为断开电位。通过将两个栅电极(第一栅电极和第二栅电极)控制为断开电位，从而能够在多处使形成异质结的2DEG或者2DHG被耗尽化。由此，能够进一步提高开关元件的断开时的耐压。
在本说明书所公开的一个示例的结构中，开关元件还具有：位于所述第一栅电极与所述电子供给层之间且与所述电子供给层相接的第一p型层；位于所述第二栅电极与所述电子供给层之间且与所述电子供给层相接的第二p型层。
根据这种结构，即使在各个栅电极的电位与源极为相同电位的状态下，但由于耗尽层从各个p型层延伸至异质结，从而也能够使开关元件断开。也就是说，能够实现开关元件的常闭。
在本说明书所公开的一个示例的结构中，所述第二p型层和所述电子传输层之间的所述电子供给层的厚度与所述第一p型层和所述电子传输层之间的所述电子供给层的厚度相比而较厚。
如上文所述，当使第一栅电极的电位变化时，第二栅电极的电位也随此发生变化。但是，第二栅电极的电位的变化量与第一栅电极的电位的变化量相比而较小。因此，当开关元件为导通时，与第一栅电极(第一p型层)的下部的耗尽层朝向第一p型层所退避的宽度相比，第二栅电极(第二p型层)的下部的耗尽层朝向第二p型层所退避的宽度容易变小。但是，通过以上述方式而对电子供给层的厚度进行调节，从而能够与第一p型层相比而将第二p型层配置在远离异质结的位置处。由此，在开关元件的断开时，第二栅电极的下部的耗尽层容易从异质结退避开。由此，能够更可靠地使开关元件导通。
在本说明书所公开的一个示例的结构中，所述第二p型层的p型杂质浓度与所述第一p型层的p型杂质浓度相比而较低。
根据该结构，即使在开关元件为导通时第二栅电极的电位的变化量较小，第二栅电极的下部的耗尽层也容易从异质结退避开。由此，能够更可靠地使开关元件导通。
在本说明书所公开的一个示例的结构中，所述电子供给层为AlGaN，所述第二栅电极的下部的所述电子供给层的Al/Ga比例与所述第一栅电极的下部的所述电子供给层的Al/Ga比例相比而较高。
另外，Al/Ga比例为Al相对于Ga的比例。Al/Ga比例与通过AlGaN中的Ga浓度除以AlGaN中的Al浓度所得出的值相等。
根据该结构，即使在开关元件为导通时第二栅电极的电位的变化量较小，第二栅极电极的下部的耗尽层也容易从异质结退避开。由此，能够更可靠地使开关元件导通。
在本说明书所公开的一个示例的结构中，开关元件还具有：位于所述电子供给层之上的第三p型层；位于所述第三p型层与所述漏极之间的所述电子供给层的上表面之上的第三绝缘层；位于所述第三绝缘层之上的导电层。所述第一栅电极由位于所述第三p型层之上的导体而构成。所述第一栅电极与所述漏极经由所述导电层而被电连接。
以上，虽然对本发明的具体示例进行了详细说明，但是这些仅为示例，并不对权利要求书进行限定。在权利要求书中所记载的技术中包括对以上所例示的具体示例进行了各种的变形、变更的内容。
在本说明书或附图中所说明的技术要素以单独或者各种组合的方式而发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，在本说明书或者附图中所例示的技术为同时达成多个目的的技术，并且达成其中一个目的本身也具有技术上的有用性。

Claims (9)

1.一种开关元件，具有：
电子传输层；
电子供给层，其位于所述电子传输层之上，且与所述电子传输层形成异质结；
源极，其与所述电子供给层相接；
漏极，其在与所述源极分离的位置处与所述电子供给层相接；
第一栅电极，其位于所述电子供给层的上部且在从上侧进行俯视观察时位于所述源极与所述漏极之间，并且在所述电子供给层的上部处与所述漏极电连接；
第二栅电极，其位于所述电子供给层的上部且在从上侧进行俯视观察时被配置于所述第一栅电极与所述漏极之间；
第一p型层，其位于所述第一栅电极与所述电子供给层之间，且与所述电子供给层相接；
第二p型层，其位于所述第二栅电极与所述电子供给层之间，且与所述电子供给层相接，
所述开关元件的导通电阻与所述第一栅电极和所述漏极之间的电阻相比而较低，
所述第二栅电极与对所述第一栅电极和所述漏极进行电连接的路径相连结，
所述第二p型层和所述电子传输层之间的所述电子供给层的厚度与所述第一p型层和所述电子传输层之间的所述电子供给层的厚度相比而较厚。
2.如权利要求1所述的开关元件，其中，
所述第二p型层的p型杂质浓度与所述第一p型层的p型杂质浓度相比而较低。
3.如权利要求1所述的开关元件，其中，
所述电子供给层为AlGaN，
所述第二栅电极的下部的所述电子供给层的Al/Ga比例与所述第一栅电极的下部的所述电子供给层的Al/Ga比例相比而较高。
4.如权利要求1所述的开关元件，其中，
具有电阻层，所述电阻层位于所述电子供给层的上部且在从上侧进行俯视观察时位于所述第一栅电极与所述漏极之间并且与所述第一栅电极以及所述漏极相比电阻率较高，
对所述第一栅电极与所述漏极进行电连接的所述路径中的至少一部分为所述电阻层。
5.如权利要求4所述的开关元件，其中，
还具有第一绝缘层，
所述电阻层具有第一电阻层和第二电阻层，
所述第一绝缘层对所述第一电阻层进行覆盖，
所述第二电阻层位于所述第一绝缘层之上，
在从上侧进行俯视观察时，所述第一电阻层的一部分与所述第二电阻层的一部分重叠，
在所述第一电阻层与所述第二电阻层重叠的位置处，设有贯穿所述第一绝缘层而对所述第一电阻层与所述第二电阻层进行连接的接触孔，
对所述第一栅电极与所述漏极进行电连接的所述路径中的至少一部分为所述第一电阻层、所述第二电阻层以及所述接触孔。
6.如权利要求5所述的开关元件，其中，
在从上侧进行俯视观察时，所述第二电阻层在未设置所述接触孔的位置处具有与所述第一电阻层重叠的部分。
7.如权利要求4所述的开关元件，其中，
还具有：
第二绝缘层，其位于所述电阻层之上；
配线，其位于所述第二绝缘层之上。
8.如权利要求4所述的开关元件，其中，
在从上侧进行俯视观察时，所述第一栅电极与所述漏极之间的所述电子供给层的上表面的整个区域与所述电阻层重叠。
9.如权利要求1所述的开关元件，其中，
对所述第一栅电极与所述漏极进行电连接的所述路径在所述漏极的周围以漩涡状而延伸。
CN201610962975.1A 2015-11-05 2016-11-04 开关元件 Active CN107068747B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-217791 2015-11-05
JP2015217791A JP6304199B2 (ja) 2015-11-05 2015-11-05 スイッチング素子

Publications (2)

Publication Number Publication Date
CN107068747A CN107068747A (zh) 2017-08-18
CN107068747B true CN107068747B (zh) 2021-01-05

Family

ID=58585073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610962975.1A Active CN107068747B (zh) 2015-11-05 2016-11-04 开关元件

Country Status (4)

Country Link
US (1) US9923089B2 (zh)
JP (1) JP6304199B2 (zh)
CN (1) CN107068747B (zh)
DE (1) DE102016120955B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
CN108110054B (zh) * 2017-12-22 2020-09-04 苏州闻颂智能科技有限公司 一种GaN基HEMT器件及其制备方法
JP7065329B2 (ja) * 2018-09-27 2022-05-12 パナソニックＩｐマネジメント株式会社 窒化物半導体装置及びその製造方法
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
CN114256229A (zh) 2020-09-21 2022-03-29 联华电子股份有限公司 具有氮化镓结构的电阻器、电阻晶体管逻辑电路及其制法
CN117423724A (zh) * 2023-12-01 2024-01-19 江苏希尔半导体有限公司 一种高耐压GaN HEMT器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748320A (zh) * 2002-12-16 2006-03-15 日本电气株式会社 场效应晶体管
US20130127521A1 (en) * 2011-11-21 2013-05-23 Sensor Electronic Technology, Inc. Semiconductor Device with Multiple Space-Charge Control Electrodes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680515B1 (en) * 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
JP2006351753A (ja) * 2005-06-15 2006-12-28 Mitsubishi Electric Corp 電界効果型トランジスタ
JP2007048866A (ja) * 2005-08-09 2007-02-22 Toshiba Corp 窒化物半導体素子
JP2008034438A (ja) * 2006-07-26 2008-02-14 Sanken Electric Co Ltd 半導体装置
JP5460016B2 (ja) 2008-10-30 2014-04-02 新日本無線株式会社 半導体装置及びその製造方法
WO2010082272A1 (ja) * 2009-01-16 2010-07-22 日本電気株式会社 半導体装置及びその製造方法
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子およびその製造方法
JP5609083B2 (ja) 2009-12-01 2014-10-22 日本電気株式会社 半導体装置、電子装置、半導体装置の製造方法および使用方法
US20120175679A1 (en) * 2011-01-10 2012-07-12 Fabio Alessio Marino Single structure cascode device
JP5703829B2 (ja) * 2011-02-24 2015-04-22 サンケン電気株式会社 半導体装置
JP2012175089A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5762049B2 (ja) 2011-02-28 2015-08-12 ルネサスエレクトロニクス株式会社 半導体装置
US8680535B2 (en) * 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
CN104813454A (zh) * 2012-09-30 2015-07-29 传感器电子技术股份有限公司 具有防击穿层的半导体器件
KR102080745B1 (ko) 2013-04-16 2020-04-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP6349554B2 (ja) * 2013-05-16 2018-07-04 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
KR20150019723A (ko) * 2013-08-14 2015-02-25 삼성전자주식회사 고전자이동도 트랜지스터와 그 제조방법 및 고전자이동도 트랜지스터를 포함하는 전자소자
JP2015056457A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
JP6604036B2 (ja) * 2015-06-03 2019-11-13 富士通株式会社 化合物半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748320A (zh) * 2002-12-16 2006-03-15 日本电气株式会社 场效应晶体管
US20130127521A1 (en) * 2011-11-21 2013-05-23 Sensor Electronic Technology, Inc. Semiconductor Device with Multiple Space-Charge Control Electrodes

Also Published As

Publication number Publication date
JP2017092147A (ja) 2017-05-25
US20170133498A1 (en) 2017-05-11
US9923089B2 (en) 2018-03-20
DE102016120955B4 (de) 2020-11-19
JP6304199B2 (ja) 2018-04-04
DE102016120955A1 (de) 2017-05-11
CN107068747A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN107068747B (zh) 开关元件
US9570565B2 (en) Field effect power transistor metalization having a comb structure with contact fingers
US10186591B2 (en) Nitride semiconductor device
US10529843B2 (en) Semiconductor device
TWI640095B (zh) 增強型ｉｉｉ族氮化物元件
CN106449727B (zh) 防雪崩的准垂直hemt
JP5608322B2 (ja) 双方向スイッチ
CN106571363B (zh) 半导体器件
US11056584B2 (en) Semiconductor device
US9209255B2 (en) Semiconductor device including an electrode structure formed on nitride semiconductor layers
CN110010562B (zh) 半导体器件
WO2016098390A1 (ja) 電界効果トランジスタ
US20170352753A1 (en) Field-effect transistor
CN110168936B (zh) 晶体管单元
US9391187B2 (en) Semiconductor heterojunction device
KR20150106801A (ko) 반도체 장치
JP2018186142A (ja) 半導体装置
US10461161B1 (en) GaN device with floating field plates
JP2018157008A (ja) 半導体装置
US9837488B2 (en) Semiconductor device
US9865723B2 (en) Switching device
US9966441B2 (en) Semiconductor device with two-dimensional electron gas
US20240321974A1 (en) Semiconductor device and semiconductor module
JP5841624B2 (ja) 窒化物半導体素子
CN118696416A (zh) 氮化物半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200408

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant