[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112585762A - 带有突出部和场板的氮化镓高电子迁移率晶体管 - Google Patents

带有突出部和场板的氮化镓高电子迁移率晶体管 Download PDF

Info

Publication number
CN112585762A
CN112585762A CN201980052432.8A CN201980052432A CN112585762A CN 112585762 A CN112585762 A CN 112585762A CN 201980052432 A CN201980052432 A CN 201980052432A CN 112585762 A CN112585762 A CN 112585762A
Authority
CN
China
Prior art keywords
doped
layer
protrusions
hemt
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980052432.8A
Other languages
English (en)
Inventor
陶耿名
杨斌
李夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN112585762A publication Critical patent/CN112585762A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开的某些方面提供了一种高电子迁移率晶体管(HEMT)。HEMT通常包括氮化镓(GaN)层(206)；以及氮化铝镓(AlGaN)层(208)，其设置在GaN层上方。HEMT还包括源电极(210)、栅电极(212)和漏电极(214)，其设置在AlGaN层上方。HEMT还包括(多个)n掺杂突起(240A，240B)，其设置在AlGaN层上方并且设置在以下至少一项之间：栅电极和漏电极、或源电极和栅电极。n掺杂突起中的每个n掺杂突起与栅电极、漏电极和源电极分开。

Description

带有突出部和场板的氮化镓高电子迁移率晶体管
优先权要求
本专利申请要求于2018年8月8日提交的题为“带有突出部和场板的高功率性能氮化镓高电子迁移率晶体管”的申请号16/058,388的优先权，该专利申请转让给本受让人，并且在此通过引用明确并入本文。
技术领域
本公开的某些方面通常涉及电子电路，更具体涉及一种例如用于高性能功率电子芯片、射频(RF)部件等的栅极与源极/漏极之间带有(多个)突出部的氮化镓(GaN)高电子迁移率晶体管(HEMT)。
背景技术
高电子迁移率晶体管(HEMT)是用于高功率、高数据速率和其他类似应用的设备的重要部件。例如，HEMT可以在许多高性能射频前端(RFFE)设备、功率电子芯片、毫米波(mmW)电路等中找到。HEMT通常是使用带有不同带隙的两种材料之间的结作为沟道而非掺杂区域的场效应晶体管(FET)(例如，通常与金属氧化物半导体FET(MOSFET)的情况一样)。
如今，HEMT通常由基于氮化镓(GaN)的材料构成，例如，以支持高功率和高数据速率的应用。与硅(Si)和其他III-V族材料相比较，GaN通常具有更高的带隙、更高的电子峰值速度、更高的击穿电场等，使得GaN适合于这样的高功率和高数据速率应用。
发明内容
本公开的某些方面提供了一种高电子迁移率晶体管(HEMT)。HEMT通常包括氮化镓(GaN)层；氮化铝镓(AlGaN)层，其设置在GaN层上方；以及源电极、栅电极和漏电极，其设置在AlGaN层上方。HEMT还包括一个或多个n掺杂突起，其设置在AlGaN层上方并且设置以下至少一项之间：栅电极和漏电极、或源电极和栅电极。一个或多个n掺杂突起中的每个n掺杂突起与栅电极、漏电极和源电极分开。
本公开的某些方面提供了一种用于制造高电子迁移率晶体管(HEMT)的方法。该方法通常包括：形成氮化镓(GaN)层；在GaN层上方形成氮化铝镓(AlGaN)层；以及在AlGaN层上方形成源电极、栅电极和漏电极。该方法还包括：在AlGaN层上方以及在栅电极和漏电极或源电极和栅电极中的至少一个之间形成一个或多个n掺杂突起。该一个或多个n掺杂突起中的每个n掺杂突起与栅电极、漏电极和源电极分开。
附图说明
为了能够详细理解本公开的上文所陈述的特征的方式，通过参考各方面，可以实现对上文所简要概述的更具体描述，其中一些方面在附图中图示。然而，应当指出，附图仅图示了本公开的某些典型方面，因此不应被认为是对其范围的限制，因为该描述可以准许其他同等有效的方面。
图1图示了示例高电子迁移率晶体管(HEMT)的横截面视图。
图2图示了根据本公开的某些方面的带有突出部的基于氮化镓(GaN)的HEMT的示例结构的横截面视图。
图3图示了根据本公开的某些方面的带有突出部的另一基于GaN的HEMT的示例结构的横截面视图。
图4图示了根据本公开的某些方面的带有突出部和场板的基于GaN的HEMT的示例结构的横截面视图。
图5图示了根据本公开的某些方面的带有突出部和场板的基于GaN的金属氧化物半导体(MOS)HEMT的示例结构的横截面视图。
图6是根据本公开的某些方面的用于制造带有(多个)突出部的基于GaN的HEMT的示例操作的流程图。
具体实施方式
本公开的各方面提供了适用于高性能功率电子芯片、射频(RF)部件等的基于氮化镓(GaN)的高电子迁移率晶体管(HEMT)。更具体地，本文中所提出的各方面可以减少基于GaN的HEMT中的表面状态和/或增加其中的击穿电压，以便增加例如功率开关效率和RF性能。在一些方面中，本文中所描述的基于GaN的HEMT可以包括(多个)n掺杂突出部，其设置在氮化铝镓(AlGaN)层(或区域)上方，以减少表面状态，这继而可能增加HEMT的异质结处的沟道中的沟道电子密度并且降低HEMT的导通电阻(Ron)。
以下描述提供了示例，并且不限制权利要求中所阐述的范围、适用性或实施例。在没有背离本公开的范围的情况下，可以对所讨论的元件的功能和布置做出改变。各个示例可以酌情省略、替代或添加各种过程或部件。比如，可以以与所描述的次序不同的次序执行所描述的方法，并且可以添加、省略或组合各种步骤。此外，关于一些示例所描述的特征可以在一些其他示例中组合。例如，可以使用本文中所阐述的任何数目的方面来实现一种装置或可以实践一种方法。另外，本公开的范围旨在覆盖这种装置或方法，该装置或方法使用除本文中所阐述的本公开的各个方面之外或以外的其他结构、功能性、或结构和功能性来实践。应当理解，本文中所公开的本公开的任何方面可以由权利要求的一个或多个要素来体现。
词语“示例性”在本文中用于意指“用作示例、实例或说明”。本文中被描述为“示例性”的任何方面不必被解释为比其他方面优选或有利。
如本文中所使用的，在动词“连接”的各种时态中的术语“与...连接”可以意指元件A直接连接到元件B或其他元件可以连接在元件A和B之间(即，元件A与元件B间接连接)。在电部件的情况下，术语“与......连接”在本文中还可以用于意指导线、迹线或其他导电材料用于电连接元件A和B(以及在其之间电连接的任何部件)。
图1图示了示例HEMT 100的横截面视图。HEMT 100包括衬底102；缓冲层104，其设置在衬底102上方；半导体区域106，其设置在缓冲层104上方；以及半导体区域108，其设置在半导体区域106上方。HEMT还包括源(金属)电极110、栅(金属)电极112和漏(金属)电极114，其设置在半导体区域108上方。
在HEMT 100中，半导体区域106和半导体区域108可以是不同的带隙半导体区域，从而在半导体区域106与半导体区域108之间的界面(例如，异质结)处形成密集电子的区域(或沟道)130。例如，半导体区域106可以包括GaN，而半导体区域108可以包括AlGaN。HEMT100的某些实现方式可以使用电介质层和/或钝化层，该电介质层和/或钝化层被设置在半导体区域108上方。在该示例中，HEMT 100包括钝化层116，该钝化层116被设置在源电极110与栅电极112之间，和/或设置在栅电极112与漏电极114之间。钝化层116可以包括各种合适的钝化材料中的任一种钝化材料，诸如例如，氮化硅(Si3N4)。
在带有设置在具有第二不同带隙(例如，带有GaN)的半导体区域106上方的具有第一带隙(例如，带有AlGaN)的半导体区域108的HEMT中，(例如，半导体区域108处的)表面可以带负电。这种带负电的表面状态可以降低半导体区域106与半导体区域108之间的区域(或沟道)130中的电子密度。图1示出了一个参考示例，其中由于半导体区域108的带负电的表面状态而降低了区域130的部分120处的电子密度。电子密度的这种降低可能使HEMT 100对于依赖于高击穿电压、高开关效率和高频晶体管的功率设备不合适或至少不理想。因而，为了向当今使用的功率电子器件或RFFE设备提供HEMT的显著更高的性能，为了降低导通电阻(Ron)并增加HEMT的效率，可能期望(例如，区域130中)电子密度尽可能高。附加地，可能还期望允许较小的栅极电荷(Qg)，以便以更快的开关速度操作HEMT。
本公开的某些方面提供了一种例如表面状态降低和/或击穿电压增加的基于GaN的HEMT，以用于提高功率开关效率和RF性能。特别地，如下文所更详细地描述的，基于GaN的HEMT可以在栅电极与源电极/漏电极之间包括一个或多个n掺杂突起(例如，(多个)突出部)。(多个)n掺杂突起可以减少表面状态，这继而可能增加沟道电子密度并且降低Ron。针对RFFE、功率电子芯片、mmW电路等，本文中所描述的基于GaN的HEMT(例如，具有(多个)突起和/或(多个)场板)可以提供显著更高的性能(相对于没有(多个)突起和/或(多个)场板的基于GaN的HEMT)。
图2图示了根据本公开的某些方面的带有(多个)n掺杂突出部240A和240B的示例基于GaN的HEMT 200的横截面视图。(多个)突出部240A和240B(以及在整个本公开中所描述的其他突出部)表示用于(多个)n掺杂突起的特定形状。然而，读者要理解，对于本文中所描述的突出部中的任何突出部，各种其他合适形状中的任一合适形状还可以用于(多个)突起。HEMT 200包括衬底202；缓冲层204，其设置在衬底202上方；半导体区域206(例如，具有GaN)，其设置在缓冲层204上方；以及半导体区域208(例如，具有AlGaN)，其设置在半导体区域206上方，例如，由于不同的带隙半导体区域，所以可以在半导体区域206与半导体区域208之间的界面处形成带有密集电子(例如，高电子密度)的区域(或沟道)230。HEMT 200还包括源(金属)电极210、栅(金属)电极212和漏(金属)电极214，其设置在半导体区域208上(或上方)。缓冲层204可以例如包括GaN。衬底202可以包括用于生长(或形成)GaN的各种合适材料中的任一材料，诸如硅(Si)、碳化硅(SiC)、氧化铝(Al2O3)等。
如所示出的，与HEMT 100相比较，HEMT 200包括一个或多个n掺杂突出部240A和/或240B，其设置在半导体区域208上(或上方)。在该特定示例中，n掺杂突出部240A设置在源电极210与栅电极212之间，而n掺杂突出部240B设置在栅电极212与漏电极214之间。尽管在所图示的示例中示出了仅一个n掺杂突出部240A设置在源电极210与栅电极212之间，但是读者要理解，对于其他方面，多于一个的n掺杂突出部(或其他突起)可以设置在源电极210与栅电极212之间。同样，尽管示出了仅一个n掺杂突出部240B设置在栅电极212与漏电极214之间，但是读者要理解，多于一个的n掺杂突出部(或其他突起)可以设置在栅电极212与漏电极214之间。更进一步地，这些多个突起可以具有相同或不同的形状。钝化层216可以设置在(多个)n掺杂突出部240A和/或240B上(或上方)。钝化层216可以包括各种合适的钝化材料中的任一钝化材料，诸如例如，氮化硅(Si3N4)。在一些方面中，HEMT 200可以包括电介质层(未示出)，其设置在(多个)n掺杂突出部240A和/或240B上方。
此外，如所示出的，n掺杂突出部240A和240B中的每个n掺杂突出部与源电极210、栅电极212和漏电极214分开(例如，不直接耦合到它们)。n掺杂突出部与欧姆接触和栅极接触之间的这种分开可以减小n掺杂突出部与欧姆接触和栅极接触之间的泄漏和/或耦合的量，如果n掺杂突出部直接耦合到欧姆接触和栅极接触，则可能存在这种泄漏和/或耦合。
n掺杂突出部240A和240B可以包括以下至少一项：GaN、氮化铟镓(InGaN)、AlGaN、或氮化铝(AlN)。n掺杂突出部240A和240B可以减少(半导体区域208的)带(负)电的表面状态，这继而可能增加区域230中的沟道电子密度，因此降低Ron。在一些方面中，n掺杂突出部240A和240B中的每个n掺杂突出部内的掺杂量可以是均匀的。在一些方面中，每个n掺杂突出部240A和240B的一个或多个尺寸(诸如高度、宽度等)可以部分基于相应n掺杂突出部内的掺杂量。例如，较薄的n掺杂突出部可以用于较高的掺杂水平，而较厚的n掺杂突出部可以用于较小的掺杂水平。
图3图示了根据本公开的某些方面的具有(多个)n掺杂突出部340A和340B的另一示例基于GaN的HEMT 300的横截面视图。与图2的HEMT 200相比较，HEMT 300包括n掺杂突出部340A和340B，其中n掺杂突出部340A和340B中的每个n掺杂突出部内的掺杂量是不均匀的。在一些方面中，n掺杂突出部340A和340B中的每个n掺杂突出部内的掺杂量是垂直非均匀的(例如，平面掺杂、增量掺杂等)。如所示出的，例如，n掺杂突出部340A可以包括n掺杂增量区域302A，而n掺杂突出部340B可以包括n掺杂增量区域302B。n掺杂增量区域302A和302B分别表示n掺杂突出部340A和340B的区，其相对于相应n掺杂突出部340A和340B的其他区具有高掺杂浓度。在一些方面中，n掺杂增量区域302A和302B可以分别是n掺杂突出部340A和340B的平面区。与具有均匀掺杂水平的突出部(与HEMT 200中一样)相比较，具有集中掺杂量的突出部(例如，与HEMT 300中一样)可以允许表面状态的进一步减少，并且还可以防止击穿电压(Vdb)的减小。
在一些方面中，例如，本文中所描述的基于GaN的HEMT还可以包括场板(除了(多个)n掺杂突出部之外)以改善用于功率电子器件的HEMT的性能。场板通常是电耦合到栅电极或源电极的导电(例如，金属)板。在一些情况下，场板可以是具有外部偏压的独立电极，也可以是浮置电极。图4图示了根据本公开的某些方面的具有(多个)n掺杂突出部440A、440B、440C和440D以及场板402的示例基于GaN的HEMT 400的横截面视图。与HEMT 200和300相比较，HEMT 400包括第一n掺杂突出部440A，其设置在源电极210与栅电极212之间；以及多个n掺杂突出部440B、440C和440D，其设置在栅电极212与漏电极214之间。尽管该特定示例中示出了三个n掺杂突出部440B、440C和440D，但是读者要理解，一个、两个或三个以上的n掺杂突起(具有相同或不同的形状)可以设置在栅电极212与漏电极之间。同样，尽管在该示例实现方式中仅示出了一个n掺杂突出部440A，但是读者要理解，多于一个的n掺杂突起(具有相同或不同的形状)可以设置在源电极210与栅电极212之间。在一些方面中，n掺杂突出部440A、440B、440C和440D中的每个n掺杂突出部内的掺杂量可以是均匀的(例如，与HEMT200的n掺杂突出部240A和240B类似)或不均匀的(例如，与HEMT300的n掺杂突出部340A和340B类似)。在一些方面中，HEMT 400可以包括具有均匀掺杂水平的(多个)n掺杂突出部和具有非均匀掺杂水平的(多个)n掺杂突出部。
场(金属)板402设置在n掺杂突出部440B、440C和440D上方。场板402可以电耦合(未示出)到源电极210或栅电极212，并且可以用于减小峰值电场(例如，区域230内)，继而增加击穿电压(Vdb)。钝化层216可以设置在n掺杂突出部440A、440B、440C和440D上方，并且还设置在场板402与n掺杂突出部440B、440C和440D之间。
在一些方面中，场板402可以延伸到形成在至少两个n掺杂突出部之间的沟槽中。如所示出的，例如，沟槽442可以形成在n掺杂突出部440B和440C之间，并且沟槽444可以形成在n掺杂突出部440C和440D之间。在这个方面中，场板402可以包括分别延伸到沟槽442和444中的一个或多个突出部450和452。以这种方式使用场板402将突出部440A、440B和440C的不同区域划分还可以增加电场分布(例如，在区域230内)的均匀性。
图5图示了根据本公开的某些方面的带有(多个)n掺杂突出部540A、540B、540C和540D以及场板502的金属氧化物半导体(MOS)基于GaN的HEMT 500的示例的横截面视图。与HEMT 400类似，MOS HEMT 500包括源(金属)电极510、栅(金属)电极512和漏(金属)电极514，其设置在半导体区域208上方。然而，与HEMT 400的栅电极212相比较，MOS HEMT 500的栅电极512设置在层516上方，该层516设置在栅电极512与半导体区域208之间。在一些方面中，层516可以包括钝化层(例如，具有SiN)。在一些方面中，层516可以包括电介质层。注意，n掺杂突出部540A、540B、540C和540D可以与HEMT 200的n掺杂突出部240A和240B、HEMT 300的n掺杂突出部340A和340B、或HEMT 400的440A、440B、440C和440D类似。同样，场板502可以与HEMT 400的场板402类似。
图6是根据本公开的某些方面的用于制造HEMT的示例操作600的流程图。操作600可以例如由半导体处理室执行。
在框602处，操作600可以通过形成GaN层(例如，半导体区域106)开始。在框604处，在GaN层上方形成AlGaN层(例如，半导体区域108)。在框606处，在AlGaN层上方形成源电极(例如，源电极210)、栅电极(例如，栅电极212)和漏电极(例如，漏电极214)。在框608处，在AlGaN层上方形成(多个)n掺杂突起(例如，(多个)n掺杂突出部240、340、440、540)。(多个)n掺杂突起还形成在以下至少一项之间：栅电极和漏电极、或源电极和栅电极。(多个)n掺杂突起中的每个n掺杂突起与栅电极、漏电极和源电极分开。
在一些方面中，形成(多个)n掺杂突起可以包括：形成多个n掺杂突起。在一些方面中，操作600可以包括：在(多个)n掺杂突起上方形成钝化层(例如，钝化层216)和/或电介质层。在一些方面中，形成钝化层可以包括：在AlGaN层上方形成钝化层，使得钝化层还设置在栅电极(例如，栅电极512)与AlGaN层之间。在一些方面中，操作600可以包括：在AlGaN层上方以及在栅电极(例如，栅电极512)与AlGaN层之间形成电介质层。在一些方面中，形成栅电极可以包括：形成与AlGaN层直接相邻的栅电极(例如，栅电极212)。
在一些方面中，操作600可以包括：在(多个)n掺杂突起上方形成金属板(例如，场板402、场板502)。在一些方面中，操作600可以包括：形成其间具有一个或多个沟槽(例如，沟槽442和444)的两个或更多个n掺杂突起(例如，n掺杂突出部440B、440C和440D)，并且通过形成延伸到两个或更多个n掺杂突起之间的一个或多个沟槽中的一个或多个突出部(例如，突出部450和452)来形成金属板(例如，场板402)。在一些方面中，操作600可以包括：在(多个)n掺杂突起上方以及在金属板与(多个)n掺杂突起之间形成钝化层(例如，钝化层216)。
在一些方面中，一个或多个n掺杂突起内的掺杂水平可能是不均匀的(例如，n掺杂突出部340)。附加地或可替代地，在一些方面中，一个或多个n掺杂突起内的掺杂水平可以是均匀的(例如，n掺杂突出部240)。
上文所描述的方法的各种操作可以通过能够执行对应功能的任何合适器件来执行。该器件可以包括一个或多个各种硬件和/或软件部件和/或模块，其包括但不限于电路、专用集成电路(ASIC)、或处理器。通常，在附图中示出了操作的情况下，那些操作可以具有带有相似编号的对应物对应器件加功能部件。
如本文中所使用的，术语“确定”涵盖广泛多种动作。例如，“确定”可以包括计算、运算、处理、推导、调查、查找(例如，在表、数据库或另一数据结构中查找)、确定等。此外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。此外，“确定”可以包括解析、选择、选取、建立等。
如本文中所使用的，指代项列表中的“至少一个”的短语是指那些项的任何组合，其包括单个成员在内。例如，“a、b或c中的至少一个”旨在覆盖a、b、c、a-b、a-c、b-c和a-b-c，以及与同一元素的倍数的任何组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、c-c、b-b、b-b-b、b-b-c、c-c和c-c-c，或a、b和c的任何其他排序)。
本文中所公开的方法包括用于实现所描述的方法的一个或多个步骤或动作。在没有背离权利要求的范围的情况下，方法步骤和/或动作可以彼此互换。换句话说，除非指定步骤或动作的特定顺序，否则在没有背离权利要求的范围的情况下，可以修改特定步骤和/或动作的次序和/或使用。
应当理解，权利要求书不限于上文所图示的精确配置和部件。在没有背离权利要求的范围的情况下，可以对上述方法和装置的布置、操作和细节做出各种修改、改变和变型。

Claims (25)

1.一种高电子迁移率晶体管(HEMT)，包括：
氮化镓(GaN)层；
氮化铝镓(AlGaN)层，设置在所述GaN层上方；
源电极、栅电极和漏电极，设置在所述AlGaN层上方；以及
一个或多个n掺杂突起，设置在所述AlGaN层上方并且设置在以下至少一项之间：
所述栅电极和所述漏电极；或者
所述源电极和所述栅电极，其中所述一个或多个n掺杂突起中的每个n掺杂突起与所述栅电极、所述漏电极和所述源电极分开。
2.根据权利要求1所述的HEMT，还包括金属板，所述金属板设置在所述一个或多个n掺杂突起上方。
3.根据权利要求2所述的HEMT，其中：
所述一个或多个n掺杂突起包括其间具有一个或多个沟槽的两个或更多个n掺杂突起；以及
所述金属板包括一个或多个突出部，所述一个或多个突出部延伸到所述两个或更多个n掺杂突起之间的所述一个或多个沟槽中。
4.根据权利要求2所述的HEMT，还包括钝化层，所述钝化层设置在所述金属板与所述一个或多个n掺杂突起之间。
5.根据权利要求2所述的HEMT，其中所述金属板电耦合到所述源电极或所述栅电极。
6.根据权利要求1所述的HEMT，其中所述栅电极还被设置为与所述AlGaN层直接相邻。
7.根据权利要求1所述的HEMT，其中所述一个或多个n掺杂突起内的掺杂水平是均匀的或垂直非均匀的。
8.根据权利要求1所述的HEMT，其中所述一个或多个n掺杂突起包括两个或更多个n掺杂突起。
9.根据权利要求1所述的HEMT，还包括钝化层，所述钝化层设置在所述一个或多个n掺杂突起上方。
10.根据权利要求9所述的HEMT，其中所述钝化层还设置在所述栅电极与所述AlGaN层之间。
11.根据权利要求9所述的HEMT，其中所述钝化层包括氮化硅(Si3N4)。
12.根据权利要求1所述的HEMT，还包括电介质层，所述电介质层设置在所述栅电极与所述AlGaN层之间。
13.根据权利要求1所述的HEMT，其中所述一个或多个n掺杂突起包括以下至少一项：氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、或氮化铝(AlN)。
14.一种用于制造高电子迁移率晶体管(HEMT)的方法，包括：
形成氮化镓(GaN)层；
在所述GaN层上方形成氮化铝镓(AlGaN)层；
在所述AlGaN层上方形成源电极、栅电极和漏电极；以及
在所述AlGaN层上方并且在以下至少一项之间形成一个或多个n掺杂突起：
所述栅电极和所述漏电极；或
所述源电极和所述栅电极，其中所述一个或多个n掺杂突起中的每个n掺杂突起与所述栅电极、所述漏电极和所述源电极分开。
15.根据权利要求14所述的方法，还包括：在所述一个或多个n掺杂突起上方形成金属板。
16.根据权利要求15所述的方法，其中：
形成所述一个或多个n掺杂突起包括：形成其间具有一个或多个沟槽的两个或更多个n掺杂突起；以及
形成所述金属板包括：形成一个或多个突出部，所述一个或多个突出部延伸到所述两个或更多个n掺杂突起之间的所述一个或多个沟槽中。
17.根据权利要求15所述的方法，还包括：在所述一个或多个n掺杂突起上方形成钝化层，所述钝化层设置在所述金属板与所述一个或多个n掺杂突起之间。
18.根据权利要求14所述的方法，其中形成所述栅电极包括：形成与所述AlGaN层直接相邻的所述栅电极。
19.根据权利要求14所述的方法，其中形成所述一个或多个n掺杂突起包括：形成两个或更多个n掺杂突起。
20.根据权利要求14所述的方法，其中所述一个或多个n掺杂突起内的掺杂水平是非均匀的。
21.根据权利要求14所述的方法，还包括：在所述一个或多个n掺杂突起上方形成钝化层。
22.根据权利要求21所述的方法，其中形成所述钝化层包括：在所述AlGaN层上方形成所述钝化层，使得所述钝化层还设置在所述栅电极与所述AlGaN层之间。
23.根据权利要求21所述的方法，其中所述钝化层包括氮化硅(Si3N4)。
24.根据权利要求14所述的方法，还包括：在所述AlGaN层上方形成电介质层，所述电介质层设置在所述栅电极与所述AlGaN层之间。
25.根据权利要求14所述的方法，其中所述一个或多个n掺杂突起包括以下至少一项：氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、或氮化铝(AlN)。
CN201980052432.8A 2018-08-08 2019-06-10 带有突出部和场板的氮化镓高电子迁移率晶体管 Pending CN112585762A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/058,388 2018-08-08
US16/058,388 US10971615B2 (en) 2018-08-08 2018-08-08 High power performance gallium nitride high electron mobility transistor with ledges and field plates
PCT/US2019/036310 WO2020033038A1 (en) 2018-08-08 2019-06-10 Gallium nitride high electron mobility transistor with ledges and field plates

Publications (1)

Publication Number Publication Date
CN112585762A true CN112585762A (zh) 2021-03-30

Family

ID=67138047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980052432.8A Pending CN112585762A (zh) 2018-08-08 2019-06-10 带有突出部和场板的氮化镓高电子迁移率晶体管

Country Status (5)

Country Link
US (1) US10971615B2 (zh)
EP (1) EP3834232A1 (zh)
KR (1) KR102702804B1 (zh)
CN (1) CN112585762A (zh)
WO (1) WO2020033038A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121245B2 (en) * 2019-02-22 2021-09-14 Efficient Power Conversion Corporation Field plate structures with patterned surface passivation layers and methods for manufacturing thereof
JP7307856B2 (ja) * 2020-05-13 2023-07-12 ヌヴォトンテクノロジージャパン株式会社 電力増幅用半導体装置
US20220102344A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Gallium nitride (gan) three-dimensional integrated circuit technology
US11557673B2 (en) * 2020-12-29 2023-01-17 Texas Instruments Incorporated Hybrid semiconductor device
CN114823888A (zh) * 2021-01-22 2022-07-29 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US11574997B1 (en) * 2021-08-02 2023-02-07 Vanguard International Semiconductor Corporation Semiconductor structure and operation circuit
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN115001470B (zh) * 2022-06-02 2023-07-21 深圳市泰高技术有限公司 射频开关芯片、射频开关及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164315A1 (en) * 2004-11-23 2007-07-19 Cree, Inc. Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
US20150263104A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device
US10002956B1 (en) * 2017-08-31 2018-06-19 Vanguard International Semiconductor Corporation High electron mobility transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312207B (zh) 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5689869B2 (ja) 2009-04-08 2015-03-25 エフィシエント パワー コンヴァーション コーポレーション エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法
CN105097911B (zh) 2015-07-29 2017-11-03 电子科技大学 一种具有结型半导体层的hemt器件
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164315A1 (en) * 2004-11-23 2007-07-19 Cree, Inc. Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
US20150263104A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device
US10002956B1 (en) * 2017-08-31 2018-06-19 Vanguard International Semiconductor Corporation High electron mobility transistor

Also Published As

Publication number Publication date
US20200052103A1 (en) 2020-02-13
KR20210035200A (ko) 2021-03-31
US10971615B2 (en) 2021-04-06
KR102702804B1 (ko) 2024-09-04
WO2020033038A1 (en) 2020-02-13
EP3834232A1 (en) 2021-06-16

Similar Documents

Publication Publication Date Title
KR102702804B1 (ko) 레지들 및 필드 플레이트들을 갖는 갈륨 질화물의 높은 전자 이동성 트랜지스터
US11538931B2 (en) High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
US8314447B2 (en) Semiconductor including lateral HEMT
US9947741B2 (en) Field-effect semiconductor device having pillar regions of different conductivity type arranged in an active area
US9960156B2 (en) Integrated semiconductor device having a level shifter
US20080237707A1 (en) Semiconductor device
US9178059B2 (en) Semiconductor device
KR20160039671A (ko) 인핸스먼트 모드 갈륨나이트라이드(GaN) 트랜지스터용 자기-정렬된 레지를 가지는 게이트
CN104813454A (zh) 具有防击穿层的半导体器件
US20120274402A1 (en) High electron mobility transistor
US7436025B2 (en) Termination structures for super junction devices
CN110783401A (zh) 高电子迁移率晶体管esd保护结构
US9887267B2 (en) Normally-off field effect transistor
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
JP6957795B2 (ja) 半導体デバイス
US20070126057A1 (en) Lateral DMOS device insensitive to oxide corner loss
US20240347529A1 (en) Protection circuit and semiconductor device
CN112397582B (zh) 高电子迁移率晶体管及其制作方法
US10460931B2 (en) Semiconductor transistor having superlattice structures
CN106992210B (zh) 用于制造横向hemt的装置和方法
CN117837293A (zh) 半导体装置结构和制造半导体装置结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination