[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN117894805A - 阵列基板及制作方法、显示装置 - Google Patents

阵列基板及制作方法、显示装置 Download PDF

Info

Publication number
CN117894805A
CN117894805A CN202311549989.7A CN202311549989A CN117894805A CN 117894805 A CN117894805 A CN 117894805A CN 202311549989 A CN202311549989 A CN 202311549989A CN 117894805 A CN117894805 A CN 117894805A
Authority
CN
China
Prior art keywords
layer
photoresist
metal
etching
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311549989.7A
Other languages
English (en)
Inventor
张原豪
李振行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN202311549989.7A priority Critical patent/CN117894805A/zh
Publication of CN117894805A publication Critical patent/CN117894805A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及制作方法、显示装置，制作方法包括：在基底上形成扫描线和栅极；在基底上形成覆盖扫描线和栅极的第一绝缘层；在第一绝缘层上依次形成金属氧化物半导体层和第一光阻层，采用半色调掩模对第一光阻层进行曝光并形成第一图案光阻，以第一图案光阻为遮挡对金属氧化物半导体层进行蚀刻并形成有源层；对第一图案光阻进行光阻灰化处理并形成第二图案光阻；在第一绝缘层的上方形成第二金属层，对第二金属层进行蚀刻，并剥离掉第二图案光阻，第二金属层形成数据线、源极以及漏极，第二图案光阻与沟道相对应。在对第二金属层进行蚀刻时，第二图案光阻可以对沟道内的有源层起到很好的保护作用，以提升薄膜晶体管的品质及信赖性。

Description

阵列基板及制作方法、显示装置
技术领域
本发明涉及显示器的技术领域，特别是涉及一种阵列基板及制作方法、显示装置。
背景技术
随着显示技术的发展，轻薄化的显示面板倍受消费者的喜爱，尤其是轻薄化的显示面板(liquid crystal display，LCD)。现有的一种显示装置包括薄膜晶体管阵列基板(Thin Film Transistor Array Substrate，TFT Array Substrate)、彩膜基板(ColorFilter Substrate，CF Substrate)以及填充在薄膜晶体管阵列基板和彩膜基板之间的液晶分子，上述显示装置工作时，在薄膜晶体管阵列基板的像素电极与彩膜基板的公共电极分别施加驱动电压或者在薄膜晶体管阵列基板的公共电极和像素电极分别施加驱动电压，控制两个基板之间的液晶分子的旋转方向，以将显示装置的背光模组提供的背光折射出来，从而显示画面。
薄膜晶体管阵列基板上主要的器件之一为薄膜晶体管(Thin Film Transistor，TFT)，薄膜晶体管起到开关作用。但是，随着信息时代的发展，各种规格需求日益提升，常规非晶硅薄膜晶体管器件的电子迁移率受限，导致性能偏低，必须更换高电子迁移率材料取代，以满足产品性能规格。
金属氧化物半导体相对于低温多晶硅与非晶硅，具有更高的电子迁移率、高透光率、低漏电流、低沉积温度、低制造成本、器件制程多数相容等优点而受到广泛的关注，适合各种显示器产品导入量产。但金属氧化物器件的通道(沟道)易受制程过程H2、H2O、化学药剂等损伤，造成器件不佳甚至信赖性风险，因此，由于制成工艺的原因，金属氧化物半导体器件普遍有信赖性问题。若须控制工艺条件稳定以确保器件特性，故金属氧化物半导体器件制作工艺与结构相当重要。
发明内容
为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种阵列基板及制作方法、显示装置，以解决现有技术中金属氧化物半导体器件信赖性不佳的问题。
本发明的目的通过下述技术方案实现：
本发明提供一种阵列基板的制作方法，包括：
提供基底；
在所述基底的上方形成第一金属层，对所述第一金属层进行蚀刻，所述第一金属层形成图案化的扫描线和栅极，所述栅极与所述扫描线电性连接；
在所述基底上方形成覆盖所述扫描线和所述栅极的第一绝缘层；
在所述第一绝缘层的上方依次形成金属氧化物半导体层和第一光阻层，采用半色调掩模对所述第一光阻层进行曝光并形成图案化的第一图案光阻，所述第一图案光阻具有部分保留区和全部保留区，以所述第一图案光阻为遮挡对所述金属氧化物半导体层进行蚀刻，所述金属氧化物半导体层形成与所述栅极对应的有源层；
对所述第一图案光阻进行光阻灰化处理，去除部分保留区的光阻并减薄全部保留区的光阻，形成第二图案光阻；
在所述第一绝缘层的上方形成第二金属层，所述第二金属层覆盖所述有源层以及光阻灰化处理后的所述第二图案光阻，对所述第二金属层进行蚀刻，并剥离掉所述第二图案光阻，所述第二金属层形成图案化的数据线、源极以及漏极，所述数据线与所述源极连接，所述源极和所述漏极之间具有沟道并通过所述有源层连接，所述沟道与所述第二图案光阻相对应。
进一步地，对所述第二金属层进行蚀刻的方法包括：
在所述第二金属层的上方形成第二光阻层，对所述第二光阻层进行曝光并形成图案化的第三图案光阻，所述第三图案光阻与所述数据线、所述源极以及所述漏极相对应；
以所述第三图案光阻为遮挡对所述第二金属层进行蚀刻，使所述第二金属层形成图案化的所述数据线、所述源极以及所述漏极；
对所述第二金属层进行蚀刻后，同时剥离掉所述第二图案光阻和所述第三图案光阻。
进一步地，对所述第二金属层进行蚀刻的方法包括：
在所述第二金属层的上方形成第二光阻层，对所述第二光阻层进行曝光并形成图案化的第三图案光阻，所述第三图案光阻与所述数据线、所述源极、所述漏极以及所述沟道相对应；
以所述第三图案光阻为遮挡对所述第二金属层进行蚀刻，所述第二金属层形成图案化的所述数据线以及相互连接的所述源极和所述漏极；
对所述第二金属层进行蚀刻后，同时剥离掉所述第二图案光阻和所述第三图案光阻，所述沟道处的所述第二金属层随着所述第二图案光阻一同剥离，使所述源极和所述漏极之间断开。
本申请还提供一种阵列基板的制作方法，包括：
提供基底；
在所述基底的上方形成第一金属层，对所述第一金属层进行蚀刻，所述第一金属层形成图案化的扫描线和栅极，所述栅极与所述扫描线电性连接；
在所述基底上方形成覆盖所述扫描线和所述栅极的第一绝缘层；
在所述第一绝缘层的上方依次形成金属氧化物半导体层和氧化钼层，对所述金属氧化物半导体层和所述氧化钼层同时进行蚀刻，所述金属氧化物半导体层形成与所述栅极对应的有源层，所述氧化钼层形成保护层；
在所述第一绝缘层的上方形成第二金属层，所述第二金属层覆盖所述有源层以及所述保护层，对所述第二金属层进行蚀刻，所述第二金属层形成图案化的数据线、源极以及漏极，所述数据线与所述源极连接，所述源极和所述漏极之间具有沟道并通过所述有源层连接，所述保护层至少覆盖住所述沟道，且所述保护层与所述沟道对应的区域为非导体。
进一步地，所述保护层与所述沟道在所述基底上的投影相互重合，对所述金属氧化物半导体层和所述氧化钼层进行蚀刻的方法包括：
在所述氧化钼层的上方形成第一光阻层，采用半色调掩模对所述第一光阻层进行曝光并形成图案化的第一图案光阻，所述第一图案光阻具有部分保留区和全部保留区，所述沟道与所述第一图案光阻的全部保留区相对应，以所述第一图案光阻为遮挡对所述金属氧化物半导体层和所述氧化钼层同时进行蚀刻，所述金属氧化物半导体层形成与所述栅极对应的有源层；
对所述第一图案光阻进行光阻灰化处理，去除部分保留区的光阻并减薄全部保留区的光阻，形成第二图案光阻；
以所述第二图案光阻为遮挡对所述氧化钼层进一步蚀刻，使所述氧化钼层形成与所述沟道对应的所述保护层。
进一步地，所述保护层和所述有源层在所述基底上的投影相互重合，对所述金属氧化物半导体层和所述氧化钼层进行蚀刻的方法包括：
在所述氧化钼层的上方形成第一光阻层，对所述第一光阻层进行曝光并形成图案化的第四图案光阻，所述第四图案光阻与所述有源层相对应，以所述第四图案光阻为遮挡对所述金属氧化物半导体层和所述氧化钼层同时进行蚀刻，所述金属氧化物半导体层形成与所述栅极对应的有源层，所述氧化钼层形成与所述有源层对应的所述保护层。
进一步地，所述氧化钼层为导体，在对所述第二金属层进行蚀刻之后，所述制作方法还包括：
对所述沟道内的所述保护层进行非导体化处理。
进一步地，所述制作方法还包括：
在所述第一绝缘层的上方形成第二绝缘层，所述第二绝缘层覆盖所述数据线、所述源极、所述漏极以及所述沟道；
在所述第二绝缘层的上方形成像素电极，所述像素电极与所述漏极导电连接。
本申请还提供一种阵列基板，由于如上所述的阵列基板的制作方法制作而成。
本申请还提供一种显示装置，包括如上所述的阵列基板。
本发明有益效果在于：通过半色调掩模工艺对金属氧化物半导体层进行蚀刻，使得金属氧化物半导体层形成与栅极对应的有源层后，有源层上方对应沟道的区域还保留有灰化处理后的第二图案光阻，在对第二金属层进行蚀刻时，第二图案光阻可以对沟道内的有源层起到很好的保护作用，保证沟道内的有源层不被蚀刻，以提升薄膜晶体管的品质及信赖性；而且第二图案光阻是由对金属氧化物半导体层进行蚀刻工艺时保留下的，节省了光罩，简化了阵列基板的制作工艺，节约了制作成本。
附图说明
图1是本发明实施例一中阵列基板的平面结构示意图；
图2是本发明实施例一中阵列基板的截面示意图；
图3a-3l是本发明实施例一中阵列基板的制作方法的截面示意图；
图4a-4c是本发明实施例二中阵列基板的制作方法的截面示意图；
图5是本发明实施例三中阵列基板的截面示意图；
图6a-6g是本发明实施例三中阵列基板的制作方法的截面示意图；
图7是本发明实施例四中阵列基板的截面示意图；
图8a-8h是本发明实施例四中阵列基板的制作方法的截面示意图；
图9是本发明中显示装置在暗态时的结构示意图；
图10是本发明中显示装置在亮态时的结构示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板及制作方法、显示装置的具体实施方式、结构、特征及其功效，详细说明如下：
[实施例一]
图1是本发明实施例一中阵列基板的平面结构示意图。图2是本发明实施例一中阵列基板的截面示意图。如图1和图2所示，本发明实施例一提供的一种阵列基板，包括：
基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
设于基底10上方的第一金属层11(图3a)，第一金属层11包括图案化的扫描线111和栅极112，栅极112与扫描线111电性连接。其中，第一金属层11可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
设于基底10上方的第一绝缘层101，第一绝缘层101为栅极绝缘层，第一绝缘层101覆盖扫描线111和栅极112。其中，第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
设于第一绝缘层101上方的金属氧化物半导体层12(图3b)，金属氧化物半导体层12包括与栅极112对应的有源层121。其中，金属氧化物半导体层12优选采用透明金属氧化物半导体材料制成，例如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)、镓锌氧化物(GaZnO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)等制成。
设于第一绝缘层101上方的第二金属层13，第二金属层13形成图案化的数据线131、源极132以及漏极133，数据线131与源极132连接，源极132和漏极133之间具有沟道122并通过有源层121连接。如图1所示，多条扫描线111和多条数据线131相互绝缘交叉限定形成多个像素单元SP，栅极112、有源层121、源极132以及漏极133共同形成薄膜晶体管。其中，第二金属层13可以采用金属制成，例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
设于第一绝缘层101上方的第二绝缘层102，第二绝缘层102覆盖数据线131、源极132、漏极133以及沟道122。第二绝缘层102为平坦层，第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
本实施例中，设于第二绝缘层102上方的第一透明导电层14和第二透明导电层15，第一透明导电层14和第二透明导电层15之间通过第三绝缘层103相互间隔开，第一透明导电层14包括公共电极141，第二透明导电层15包括像素电极151，像素电极151通过接触孔H(图3k)与漏极133导电连接，接触孔H贯穿第二绝缘层102和第三绝缘层103。其中，第一透明导电层14和第二透明导电层15采用铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)制成。第三绝缘层103的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。当然，在其他实施例中，阵列基板也可以不同设置公共电极141，只设置像素电极151，公共电极141可以设于彩膜基板上，从而可以制作TN模式或VA模式的显示装置。
本实施例中，第二透明导电层15设于第一透明导电层14的上方，即像素电极151位于公共电极141的上方，公共电极141为整面设置的面状电极，像素电极151为与像素单元SP对应的梳状结构。当然，在其他实施例中，第二透明导电层15也可以设于第一透明导电层14的下方，即像素电极151位于公共电极141的下方，公共电极141在对应像素电极151的区域为梳状结构。
其中，基底10朝向第一金属层11的方向为上方向，基底10远离第一金属层11的方向为下方向。
图3a-3l是本发明实施例一中阵列基板的制作方法的截面示意图。如图3a-图3l所示，本发明实施例一还提供的一种阵列基板的制作方法，用于制作如上所述的阵列基板。所述制作方法包括：
如图3a所示，提供基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
在基底10的上方形成第一金属层11，对第一金属层11进行蚀刻，第一金属层11形成图案化的扫描线111和栅极112，栅极112与扫描线111电性连接。对第一金属层11进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。其中，第一金属层11可以采用金属制成，例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
在基底10上方形成覆盖扫描线111和栅极112的第一绝缘层101，第一绝缘层101为栅极绝缘层。其中，第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
如图3b-3d所示，在第一绝缘层101的上方依次形成金属氧化物半导体层12和第一光阻层1，采用半色调掩模2(Half Tone Mask)对第一光阻层1进行曝光并形成图案化的第一图案光阻，第一图案光阻具有部分保留区和全部保留区。半色调掩模2具有透光区、半透光区以及非透光区，第一光阻层1采用正性光阻，透光区对应的第一光阻层1被完全去除掉、半透光区对应的第一光阻层1部分去除掉以形成部分保留区、非透光区对应的第一光阻层1没有去除掉以形成全部保留区。当然，第一光阻层1也可采用负性光阻，透光区对应的第一光阻层1没有去除掉以形成全部保留区、半透光区对应的第一光阻层1部分去除掉以形成部分保留区、非透光区对应的第一光阻层1被完全去除掉。其中，金属氧化物半导体层12优选采用透明金属氧化物半导体材料制成，例如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)、镓锌氧化物(GaZnO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)等制成。
如图3e所示，以第一图案光阻为遮挡对金属氧化物半导体层12进行蚀刻，金属氧化物半导体层12形成与栅极112对应的有源层121，即第一图案光阻与有源层121的图案相对应。
如图3f所示，对第一图案光阻进行光阻灰化处理，去除部分保留区的光阻并减薄全部保留区的光阻，形成第二图案光阻，先不对第二图案光阻进行剥离，暂时保留第二图案光阻。
如图3g所示，在第一绝缘层101的上方依次形成第二金属层13和第二光阻层3，第二金属层13覆盖有源层121以及光阻灰化处理后的第二图案光阻。其中，第二金属层13可以采用金属制成，例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。第二光阻层3可以采用正性光阻，也可以采用负性光阻。
如图3h所示，对第二光阻层3进行曝光并形成图案化的第三图案光阻，以第三图案光阻为遮挡对第二金属层13进行蚀刻，第二金属层13形成图案化的数据线131以及相互连接的源极132和漏极133，即此时源极132和漏极133还没有被断开，沟道122还没有形成。
如图3i所示，对第二金属层13进行蚀刻之后，再剥离掉第二图案光阻。其中，第二图案光阻和第三图案光阻同时剥离掉，源极132和漏极133之间(即沟道122处)的第二金属层13随着第二图案光阻一同剥离，使源极132和漏极133之间断开。第二金属层13形成图案化的数据线131、源极132以及漏极133，数据线131与源极132连接，源极132和漏极133之间具有沟道122并通过有源层121连接，沟道122与第二图案光阻相对应，第三图案光阻与数据线131、源极132、漏极133以及沟道122相对应。通过将第二图案光阻和第三图案光阻同时剥离掉，可以节省一道光阻剥离工艺。
利用剥离工艺(Lift-Off)，剥离掉第二图案光阻的同时，去除多余的第二金属层13，即去除沟道122处的第二金属层13，使源极132和漏极133之间断开。从而可以有效保护薄膜晶体管的通道(沟道122)，避免被药剂损伤，提升薄膜晶体管的信赖性。而且第二图案光阻是由对金属氧化物半导体层12进行蚀刻工艺时保留下的，节省了光罩，简化了阵列基板的制作工艺，节约了制作成本。其中，剥离工艺(Lift-Off)是在衬底(基底10)上用光刻工艺获得图案化的光刻胶(光阻)结构或者金属等掩膜，利用镀膜工艺在掩膜上镀上目标涂层，再利用剥离液溶解光刻胶或者机械去除金属硬掩膜的方式获得与图案一致的目标图形结构，我们称之为剥离工艺。根据产品设计结构类型可选用负性光刻胶或正性光刻胶，与其他图形转移手段相比，lift-off工艺更加简单易行，可高精度的剥离光阻及金属，以高精度的制作出沟道122，可避免overlay的问题，并可制作更小尺寸的器件。
如图3j所示，在第一绝缘层101的上方依次形成第二绝缘层102和第一透明导电层14，第二绝缘层102覆盖数据线131、源极132、漏极133以及沟道122，对第一透明导电层14进行蚀刻并形成公共电极141，公共电极141为整面设置的面状电极。其中，对第一透明导电层14进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。第一透明导电层14采用铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)制成。第二绝缘层102为平坦层，第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。当然，在其他实施例中，阵列基板也可以不用设置公共电极141，从而可以制作TN模式或VA模式的显示装置。
如图3k所示，在第一透明导电层14的上方形成第三绝缘层103，对第二绝缘层102和第三绝缘层103同时进行进行蚀刻，第二绝缘层102和第三绝缘层103在对应漏极133区域形成接触孔H，漏极133从接触孔H处漏出。其中，第三绝缘层103的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
如图3l所示，在第三绝缘层103的上方形成第二透明导电层15，对第二透明导电层15进行蚀刻并形成像素电极151，像素电极151通过接触孔H与漏极133导电连接，像素电极151为与像素单元SP对应的梳状结构。其中，对第二透明导电层15进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。第二透明导电层15采用铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)制成。
[实施例二]
图4a-4c是本发明实施例二中阵列基板的制作方法的截面示意图。如图4a-图4c所示，本发明实施例二提供的阵列基板及制作方法与实施例一(图1至图3l)中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中，所述制作方法包括：
参考图3a所示，提供基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
在基底10的上方形成第一金属层11，对第一金属层11进行蚀刻，第一金属层11形成图案化的扫描线111和栅极112，栅极112与扫描线111电性连接。对第一金属层11进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。其中，第一金属层11可以采用金属制成，例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
在基底10上方形成覆盖扫描线111和栅极112的第一绝缘层101，第一绝缘层101为栅极绝缘层。其中，第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
参考图3b-3d所示，在第一绝缘层101的上方依次形成金属氧化物半导体层12和第一光阻层1，采用半色调掩模2(Half Tone Mask)对第一光阻层1进行曝光并形成图案化的第一图案光阻，第一图案光阻具有部分保留区和全部保留区。半色调掩模2具有透光区、半透光区以及非透光区，第一光阻层1采用正性光阻，透光区对应的第一光阻层1被完全去除掉、半透光区对应的第一光阻层1部分去除掉以形成部分保留区、非透光区对应的第一光阻层1没有去除掉以形成全部保留区。当然，第一光阻层1也可采用负性光阻，透光区对应的第一光阻层1没有去除掉以形成全部保留区、半透光区对应的第一光阻层1部分去除掉以形成部分保留区、非透光区对应的第一光阻层1被完全去除掉。其中，金属氧化物半导体层12优选采用透明金属氧化物半导体材料制成，例如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)、镓锌氧化物(GaZnO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)等制成。
参考图3e所示，以第一图案光阻为遮挡对金属氧化物半导体层12进行蚀刻，金属氧化物半导体层12形成与栅极112对应的有源层121，即第一图案光阻与有源层121的图案相对应。
参考图3f所示，对第一图案光阻进行光阻灰化处理，去除部分保留区的光阻并减薄全部保留区的光阻，形成第二图案光阻，先不对第二图案光阻进行剥离，暂时保留第二图案光阻。
如图4a所示，在第一绝缘层101的上方依次形成第二金属层13和第二光阻层3，第二金属层13覆盖有源层121以及光阻灰化处理后的第二图案光阻。其中，第二金属层13可以采用金属制成，例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。第二光阻层3可以采用正性光阻，也可以采用负性光阻。
如图4b所示，对第二光阻层3进行曝光并形成图案化的第三图案光阻，以第三图案光阻为遮挡对第二金属层13进行蚀刻，使第二金属层13形成图案化的数据线131、源极132以及漏极133，此时源极132和漏极133已经断开并形成沟道122。其中，第三图案光阻与数据线131、源极132以及漏极133相对应，第三图案光阻在对应沟道122区域被显影掉。
如图4c所示，对第二金属层13进行蚀刻后，同时剥离掉第二图案光阻和第三图案光阻。在对第二金属层13进行蚀刻时，第二图案光阻可以对沟道122内的有源层121起到很好的保护作用，保证沟道122内的有源层121不被蚀刻，以提升薄膜晶体管的品质及信赖性。
参考图3j所示，在第一绝缘层101的上方依次形成第二绝缘层102和第一透明导电层14，第二绝缘层102覆盖数据线131、源极132、漏极133以及沟道122，对第一透明导电层14进行蚀刻并形成公共电极141，公共电极141为整面设置的面状电极。其中，对第一透明导电层14进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。第一透明导电层14采用铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)制成。第二绝缘层102为平坦层，第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。当然，在其他实施例中，阵列基板也可以不用设置公共电极141，从而可以制作TN模式或VA模式的显示装置。
参考图3k所示，在第一透明导电层14的上方形成第三绝缘层103，对第二绝缘层102和第三绝缘层103同时进行进行蚀刻，第二绝缘层102和第三绝缘层103在对应漏极133区域形成接触孔H，漏极133从接触孔H处漏出。其中，第三绝缘层103的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
参考图3l所示，在第三绝缘层103的上方形成第二透明导电层15，对第二透明导电层15进行蚀刻并形成像素电极151，像素电极151通过接触孔H与漏极133导电连接，像素电极151为与像素单元SP对应的梳状结构。其中，对第二透明导电层15进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。第二透明导电层15采用铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)制成。
相对于实施例一中，本实施例中在对第二金属层13进行蚀刻时，直接将源极132和漏极133断开并形成沟道122，其工艺步骤的数量与实施例一相同，只是对第二金属层13进行蚀刻采用的掩膜版图案不同。
需要说明的是：本实施例中需要保证沟道122和第二图案光阻的尺寸相同，以兼顾沟道122的尺寸与源极132、漏极133和有源层121搭接的区域，对掩膜版的精度要求较高。原因为：如果沟道122的尺寸大于第二图案光阻，就是导致在蚀刻沟道122时会蚀刻到下方的有源层121；如果沟道122的尺寸小于第二图案光阻，源极132和漏极133就会覆盖到第二图案光阻上，剥离第二图案光阻时就会去掉部分源极132和漏极133，势必会导致源极132和漏极133与有源层121搭接区域变小，沟道122的精度难以控制，而实施例一种不存在此问题，沟道122的精度直接通过第二图案光阻进行控制，可精准控制沟道122的尺寸。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
[实施例三]
图5是本发明实施例三中阵列基板的截面示意图。如图5所示，本发明实施例三提供一种阵列基板，包括：
基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
设于基底10上方的第一金属层11(图6a)，第一金属层11包括图案化的扫描线111和栅极112，栅极112与扫描线111电性连接。其中，第一金属层11可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
设于基底10上方的第一绝缘层101，第一绝缘层101为栅极绝缘层，第一绝缘层101覆盖扫描线111和栅极112。其中，第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
设于第一绝缘层101上方的金属氧化物半导体层12(图6b)和氧化钼层16(图6b)，金属氧化物半导体层12包括与栅极112对应的有源层121，氧化钼层16包括保护层161。其中，金属氧化物半导体层12优选采用透明金属氧化物半导体材料制成，例如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)、镓锌氧化物(GaZnO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)等制成。氧化钼层16采用氧化钼(MoOx)材料制成。
设于第一绝缘层101上方的第二金属层13，第二金属层13形成图案化的数据线131、源极132以及漏极133，数据线131与源极132连接，源极132和漏极133之间具有沟道122并通过有源层121连接。参考图1所示，多条扫描线111和多条数据线131相互绝缘交叉限定形成多个像素单元SP，栅极112、有源层121、源极132以及漏极133共同形成薄膜晶体管。其中，第二金属层13可以采用金属制成，例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
进一步地，保护层161至少覆盖住沟道122，且保护层161与沟道122对应的区域为非导体。本实施例中，保护层161与有源层121在基底10上的投影相互重合，从而对有源层121起到保护作用。
本实施例中，氧化钼(MoOx)中氧原子和钼原子的比例为2:1至3:1之间，使得氧化钼层16为导体。保护层161包括非导体区161a和导体区161b，非导体区161a与沟道122在基底10上的投影相互重合，从而避免源极132和漏极133直接导通。导体区161b位于源极132和有源层121之间以及漏极133和有源层121之间，以增加源极132和有源层121之间以及漏极133和有源层121之间接触的导电性，并提升薄膜晶体管的性能。
设于第一绝缘层101上方的第二绝缘层102，第二绝缘层102覆盖数据线131、源极132、漏极133以及沟道122。第二绝缘层102为平坦层，第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
本实施例中，设于第二绝缘层102上方的第一透明导电层14和第二透明导电层15，第一透明导电层14和第二透明导电层15之间通过第三绝缘层103相互间隔开，第一透明导电层14包括公共电极141，第二透明导电层15包括像素电极151，像素电极151通过接触孔H(图3k)与漏极133导电连接，接触孔H贯穿第二绝缘层102和第三绝缘层103。其中，第一透明导电层14和第二透明导电层15采用铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)制成。第三绝缘层103的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。当然，在其他实施例中，阵列基板也可以不同设置公共电极141，只设置像素电极151，公共电极141可以设于彩膜基板上，从而可以制作TN模式或VA模式的显示装置。
本实施例中，第二透明导电层15设于第一透明导电层14的上方，即像素电极151位于公共电极141的上方，公共电极141为整面设置的面状电极，像素电极151为与像素单元SP对应的梳状结构。当然，在其他实施例中，第二透明导电层15也可以设于第一透明导电层14的下方，即像素电极151位于公共电极141的下方，公共电极141在对应像素电极151的区域为梳状结构。
其中，基底10朝向第一金属层11的方向为上方向，基底10远离第一金属层11的方向为下方向。
图6a-6g是本发明实施例三中阵列基板的制作方法的截面示意图。如图6a-图6g所示，本发明实施例三还提供一种阵列基板的制作方法，用于制作如上所述的阵列基板。所述制作方法包括：
如图6a所示，提供基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
在基底10的上方形成第一金属层11，对第一金属层11进行蚀刻，第一金属层11形成图案化的扫描线111和栅极112，栅极112与扫描线111电性连接。对第一金属层11进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。其中，第一金属层11可以采用金属制成，例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
在基底10上方形成覆盖扫描线111和栅极112的第一绝缘层101，第一绝缘层101为栅极绝缘层。其中，第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
如图6b-6c所示，在第一绝缘层101的上方依次形成金属氧化物半导体层12、氧化钼层16以及第一光阻层1，对第一光阻层1进行曝光并形成图案化的第四图案光阻，以第四图案光阻为遮挡对金属氧化物半导体层12和氧化钼层16同时进行蚀刻，金属氧化物半导体层12形成与栅极112对应的有源层121，氧化钼层16形成与有源层121对应的保护层161，第四图案光阻与有源层121相对应。其中，金属氧化物半导体层12优选采用透明金属氧化物半导体材料制成，例如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)、镓锌氧化物(GaZnO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)等制成。氧化钼层16采用氧化钼(MoOx)材料制成，氧化钼(MoOx)中氧原子和钼原子的比例为2:1至3:1之间，使得氧化钼层16为导体。氧化钼层16中还可以掺杂Ta，以降低蚀刻速率，避免氧化钼层16被快速蚀刻穿。
如图6d所示，在第一绝缘层101的上方依次形成第二金属层13和第二光阻层3，第二金属层13覆盖有源层121以及保护层161。其中，第二金属层13可以采用金属制成，例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。第二光阻层3可以采用正性光阻，也可以采用负性光阻。
如图6e所示，对第二光阻层3进行曝光并形成图案化的第三图案光阻，以第三图案光阻为遮挡对第二金属层13进行蚀刻，使第二金属层13形成图案化的数据线131、源极132以及漏极133，此时源极132和漏极133已经断开并形成沟道122，数据线131与源极132连接，源极132和漏极133之间通过有源层121连接。其中，第三图案光阻与数据线131、源极132以及漏极133相对应，第三图案光阻在对应沟道122区域被显影掉。
如图6f所示，对沟道122内的保护层161进行非导体化处理。具体的，对保护层161在氧气中进行高温处理，将导体的氧化钼(MoOx)转换成非导体的三氧化钼(MoO3)，三氧化钼(MoO3)为透明绝缘体，从而避免源极132和漏极133直接导通，以影响薄膜晶体管的功能。使得保护层161形成非导体区161a和导体区161b，非导体区161a与沟道122在基底10上的投影相互重合，从而避免源极132和漏极133直接导通。导体区161b位于源极132和有源层121之间以及漏极133和有源层121之间，以增加源极132和有源层121之间以及漏极133和有源层121之间接触的导电性，并提升薄膜晶体管的性能。
其中，MoOx通过高温烘烤处理，易与O2发生反应，形成MoO3；烘烤温度范围：200℃～300℃，可根据通O2量调整烘烤温度；MoOx未烘烤前不是绝缘体，可以增加源极132和有源层121之间以及漏极133和有源层121之间接触的导电性，降低漏电流的风险，并提升薄膜晶体管的性能；因此，只需对沟道122处的MoOx进行高温烘烤处理即可。
下表为氧化钼层经过不同温度下处理后的阻抗变化表：
由上表可以看出，氧化钼层经过高温烘烤时间越长，阻抗接近无穷大，具有较好的绝缘性。
如图6g所示，对保护层161在氧气中进行高温处理之后，再剥离掉第三图案光阻。第三图案光阻可以对数据线131、源极132以及漏极133起到保护作用，避免数据线131、源极132以及漏极133被氧化而影响性能。当然，在其他实施例中，也可以先将第三图案光阻剥离掉，再对保护层161在氧气中进行高温处理。
参考图3j所示，在第一绝缘层101的上方依次形成第二绝缘层102和第一透明导电层14，第二绝缘层102覆盖数据线131、源极132、漏极133以及沟道122，对第一透明导电层14进行蚀刻并形成公共电极141，公共电极141为整面设置的面状电极。其中，对第一透明导电层14进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。第一透明导电层14采用铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)制成。第二绝缘层102为平坦层，第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。当然，在其他实施例中，阵列基板也可以不用设置公共电极141，从而可以制作TN模式或VA模式的显示装置。
参考图3k所示，在第一透明导电层14的上方形成第三绝缘层103，对第二绝缘层102和第三绝缘层103同时进行进行蚀刻，第二绝缘层102和第三绝缘层103在对应漏极133区域形成接触孔H，漏极133从接触孔H处漏出。其中，第三绝缘层103的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
参考图3l所示，在第三绝缘层103的上方形成第二透明导电层15，对第二透明导电层15进行蚀刻并形成像素电极151，像素电极151通过接触孔H与漏极133导电连接，像素电极151为与像素单元SP对应的梳状结构。其中，对第二透明导电层15进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。第二透明导电层15采用铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)制成。
[实施例四]
图7是本发明实施例四中阵列基板的截面示意图。如图7所示，本发明实施例四提供的阵列基板与实施例三(图3至图5)中的阵列基板显示装置基本相同，不同之处在于，在本实施例中：保护层161与沟道122在基底10上的投影相互重合，即整个保护层161为非导体。
图8a-8h是本发明实施例四中阵列基板的制作方法的截面示意图。如图8a-图8h所示，本发明实施例四还提供一种阵列基板的制作方法，用于制作如上所述的阵列基板。所述制作方法包括：
如图8a所示，提供基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
在基底10的上方形成第一金属层11，对第一金属层11进行蚀刻，第一金属层11形成图案化的扫描线111和栅极112，栅极112与扫描线111电性连接。对第一金属层11进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。其中，第一金属层11可以采用金属制成，例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
在基底10上方形成覆盖扫描线111和栅极112的第一绝缘层101，第一绝缘层101为栅极绝缘层。其中，第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
如图8b-8d所示，在第一绝缘层101的上方依次形成金属氧化物半导体层12、氧化钼层16以及第一光阻层1，采用半色调掩模2(Half Tone Mask)对第一光阻层1进行曝光并形成图案化的第一图案光阻，第一图案光阻具有部分保留区和全部保留区，沟道122与第一图案光阻的全部保留区相对应。半色调掩模2具有透光区、半透光区以及非透光区，第一光阻层1采用正性光阻，透光区对应的第一光阻层1被完全去除掉、半透光区对应的第一光阻层1部分去除掉以形成部分保留区、非透光区对应的第一光阻层1没有去除掉以形成全部保留区。当然，第一光阻层1也可采用负性光阻，透光区对应的第一光阻层1没有去除掉以形成全部保留区、半透光区对应的第一光阻层1部分去除掉以形成部分保留区、非透光区对应的第一光阻层1被完全去除掉。其中，金属氧化物半导体层12优选采用透明金属氧化物半导体材料制成，例如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)、镓锌氧化物(GaZnO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)等制成。氧化钼层16采用氧化钼(MoOx)材料制成，氧化钼(MoOx)中氧原子和钼原子的比例为2:1至3:1之间，使得氧化钼层16为导体。氧化钼层16中还可以掺杂Ta，以降低蚀刻速率，避免氧化钼层16被快速蚀刻穿。
如图8e所示，以第一图案光阻为遮挡对金属氧化物半导体层12和氧化钼层16同时进行蚀刻，金属氧化物半导体层12形成与栅极112对应的有源层121，即第一图案光阻与有源层121的图案相对应。
如图8f所示，对第一图案光阻进行光阻灰化处理，去除部分保留区的光阻并减薄全部保留区的光阻，形成第二图案光阻，以第二图案光阻为遮挡对氧化钼层16进一步蚀刻，使氧化钼层16形成与沟道122对应的保护层161，然后将第二图案光阻进行剥离。
如图8g所示，在第一绝缘层101的上方依次形成第二金属层13和第二光阻层3，第二金属层13覆盖有源层121以及保护层161。对第二光阻层3进行曝光并形成图案化的第三图案光阻，以第三图案光阻为遮挡对第二金属层13进行蚀刻，使第二金属层13形成图案化的数据线131、源极132以及漏极133，此时源极132和漏极133已经断开并形成沟道122，数据线131与源极132连接，源极132和漏极133之间通过有源层121连接。其中，第三图案光阻与数据线131、源极132以及漏极133相对应。第二金属层13可以采用金属制成，例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。第二光阻层3可以采用正性光阻，也可以采用负性光阻。
对沟道122内的保护层161进行非导体化处理。具体的，对保护层161在氧气中进行高温处理，将导体的氧化钼(MoOx)转换成非导体的三氧化钼(MoO3)，三氧化钼(MoO3)为透明绝缘体，从而避免源极132和漏极133直接导通，以影响薄膜晶体管的功能。使得保护层161形成非导体，保护层161与沟道122在基底10上的投影相互重合，从而避免源极132和漏极133直接导通。
如图8h所示，对保护层161在氧气中进行高温处理之后，再剥离掉第三图案光阻。第三图案光阻可以对数据线131、源极132以及漏极133起到保护作用，避免数据线131、源极132以及漏极133被氧化而影响性能。
在其他实施例中，可以参考实施例一中图3f至3i的步骤，在形成保护层161后，先不对第二图案光阻进行剥离，暂时保留第二图案光阻。第三图案光阻与数据线131、源极132、漏极133以及沟道122相对应，以第三图案光阻为遮挡对第二金属层13进行蚀刻，第二金属层13形成图案化的数据线131以及相互连接的源极132和漏极133，即此时源极132和漏极133还没有被断开，沟道122还没有形成。然后将第二图案光阻和第三图案光阻同时剥离掉，源极132和漏极133之间(即沟道122处)的第二金属层13随着第二图案光阻一同剥离，使源极132和漏极133之间断开。剥离掉第二图案光阻和第三图案光阻之后，再对保护层161在氧气中进行高温处理，虽然数据线131、源极132和漏极133有可能会被氧化，但是可以提高沟道122尺寸的精度。
参考图3j所示，在第一绝缘层101的上方依次形成第二绝缘层102和第一透明导电层14，第二绝缘层102覆盖数据线131、源极132、漏极133以及沟道122，对第一透明导电层14进行蚀刻并形成公共电极141，公共电极141为整面设置的面状电极。其中，对第一透明导电层14进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。第一透明导电层14采用铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)制成。第二绝缘层102为平坦层，第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。当然，在其他实施例中，阵列基板也可以不用设置公共电极141，从而可以制作TN模式或VA模式的显示装置。
参考图3k所示，在第一透明导电层14的上方形成第三绝缘层103，对第二绝缘层102和第三绝缘层103同时进行进行蚀刻，第二绝缘层102和第三绝缘层103在对应漏极133区域形成接触孔H，漏极133从接触孔H处漏出。其中，第三绝缘层103的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
参考图3l所示，在第三绝缘层103的上方形成第二透明导电层15，对第二透明导电层15进行蚀刻并形成像素电极151，像素电极151通过接触孔H与漏极133导电连接，像素电极151为与像素单元SP对应的梳状结构。其中，对第二透明导电层15进行蚀刻的具体步骤包括：涂布光阻(光刻胶)、采用掩模板进行曝光、显影、蚀刻以及去光阻等步骤。第二透明导电层15采用铟锡氧化物(ITO)、铟锌氧化物(IZO)、镉锡氧化物(CTO)、铝锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锌氧化物(ZnO)、镉氧化物(CdO)、铪氧化物(HfO)、铟镓锌氧化物(InGaZnO)、铟镓锌镁氧化物(InGaZnMgO)、铟镓镁氧化物(InGaMgO)或铟镓铝氧化物(InGaAlO)制成。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例三相同，这里不再赘述。
图9是本发明中显示装置在暗态时的结构示意图。图10是本发明中显示装置在亮态时的结构示意图。如图9和图10所示，本申请还提供一种显示装置，包括显示面板和背光模组40，背光模组40位于显示面板的下方，用于给显示面板提供背光源。
显示面板包括阵列基板、与阵列基板相对设置的彩膜基板20以及位于阵列基板与彩膜基板20之间的液晶层30。其中，阵列基板为如实施例一至实施例四所述的阵列基板。
液晶层30中采用正性液晶分子，即介电各向异性为正的液晶分子，如图6所示，在初始状态的时候，液晶层30中的正性液晶分子平行于彩膜基板20和阵列基板进行配向，靠近彩膜基板20一侧的正性液晶分子与靠近阵列基板一侧的正性液晶分子的配向方向反向平行。当然，在其他实施例中，液晶层30也可采用负性液晶分子，液晶层30中的负性液晶分子可垂直于彩膜基板20和阵列基板进行配向，即类似于VA显示模式的配向方式。
彩膜基板20上在朝向液晶层30的一侧设有与像素单元SP对应的多个色阻层22以及将多个色阻层22相互间隔开的黑矩阵(BM)21，任意相邻两列和两行像素单元SP之间均设有黑矩阵21。色阻层22包括红(R)、绿(G)、蓝(B)三色的色阻材料，分别对应形成红、绿、蓝三色的像素单元。黑矩阵21位于红、绿、蓝三色的像素单元之间，使相邻的像素单元之间通过黑矩阵21相互间隔开。
进一步地，彩膜基板20远离液晶层30的一侧设有上偏光片51，阵列基板远离液晶层30的一侧设有下偏光片52，上偏光片51的透光轴与下偏光片52的透光轴相互垂直。
其中，彩膜基板20和阵列基板可以用玻璃、丙烯酸和聚碳酸酯等透明基板制成。公共电极块21和像素电极22的材料可以为氧化铟锡(ITO)或氧化铟锌(IZO)等透明电极制成。
背光模组40可以是侧入式背光模组，也可以是直下式背光模组。优选地，背光模组40采用准直背光(CBL，collimated backlight)模式，可对光线起到收光的作用，保证显示效果。
背光模组40包括背光源41和防窥层43，防窥层43用于缩小光线射出角度的范围。背光源41和防窥层43之间还设有增亮膜42，增亮膜42增加背光模组40的亮度。其中，防窥层43相当一个微型的百叶窗结构，可以阻挡入射角度较大的光线，使入射角度较小的光线穿过，使穿过防窥层43的光线的角度范围变小。防窥层43包括多个平行设置的多个光阻墙和位于相邻两个光阻墙之间的透光孔，光阻墙的两侧设有吸光材料。当然，背光源41也可以是采用集光式背光源，从而无需设置防窥层43，但是集光式背光源较常规的背光源更加昂贵。
在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
提供基底(10)；
在所述基底(10)的上方形成第一金属层(11)，对所述第一金属层(11)进行蚀刻，所述第一金属层(11)形成图案化的扫描线(111)和栅极(112)，所述栅极(112)与所述扫描线(111)电性连接；
在所述基底(10)上方形成覆盖所述扫描线(111)和所述栅极(112)的第一绝缘层(101)；
在所述第一绝缘层(101)的上方依次形成金属氧化物半导体层(12)和第一光阻层(1)，采用半色调掩模(2)对所述第一光阻层(1)进行曝光并形成图案化的第一图案光阻，所述第一图案光阻具有部分保留区和全部保留区，以所述第一图案光阻为遮挡对所述金属氧化物半导体层(12)进行蚀刻，所述金属氧化物半导体层(12)形成与所述栅极(112)对应的有源层(121)；
对所述第一图案光阻进行光阻灰化处理，去除部分保留区的光阻并减薄全部保留区的光阻，形成第二图案光阻；
在所述第一绝缘层(101)的上方形成第二金属层(13)，所述第二金属层(13)覆盖所述有源层(121)以及光阻灰化处理后的所述第二图案光阻，对所述第二金属层(13)进行蚀刻，并剥离掉所述第二图案光阻，所述第二金属层(13)形成图案化的数据线(131)、源极(132)以及漏极(133)，所述数据线(131)与所述源极(132)连接，所述源极(132)和所述漏极(133)之间具有沟道(122)并通过所述有源层(121)连接，所述沟道(122)与所述第二图案光阻相对应。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，对所述第二金属层(13)进行蚀刻的方法包括：
在所述第二金属层(13)的上方形成第二光阻层(3)，对所述第二光阻层(3)进行曝光并形成图案化的第三图案光阻，所述第三图案光阻与所述数据线(131)、所述源极(132)以及所述漏极(133)相对应；
以所述第三图案光阻为遮挡对所述第二金属层(13)进行蚀刻，使所述第二金属层(13)形成图案化的所述数据线(131)、所述源极(132)以及所述漏极(133)；
对所述第二金属层(13)进行蚀刻后，同时剥离掉所述第二图案光阻和所述第三图案光阻。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，对所述第二金属层(13)进行蚀刻的方法包括：
在所述第二金属层(13)的上方形成第二光阻层(3)，对所述第二光阻层(3)进行曝光并形成图案化的第三图案光阻，所述第三图案光阻与所述数据线(131)、所述源极(132)、所述漏极(133)以及所述沟道(122)相对应；
以所述第三图案光阻为遮挡对所述第二金属层(13)进行蚀刻，所述第二金属层(13)形成图案化的所述数据线(131)以及相互连接的所述源极(132)和所述漏极(133)；
对所述第二金属层(13)进行蚀刻后，同时剥离掉所述第二图案光阻和所述第三图案光阻，所述沟道(122)处的所述第二金属层(13)随着所述第二图案光阻一同剥离，使所述源极(132)和所述漏极(133)之间断开。
4.一种阵列基板的制作方法，其特征在于，包括：
提供基底(10)；
在所述基底(10)的上方形成第一金属层(11)，对所述第一金属层(11)进行蚀刻，所述第一金属层(11)形成图案化的扫描线(111)和栅极(112)，所述栅极(112)与所述扫描线(111)电性连接；
在所述基底(10)上方形成覆盖所述扫描线(111)和所述栅极(112)的第一绝缘层(101)；
在所述第一绝缘层(101)的上方依次形成金属氧化物半导体层(12)和氧化钼层(16)，对所述金属氧化物半导体层(12)和所述氧化钼层(16)进行蚀刻，所述金属氧化物半导体层(12)形成与所述栅极(112)对应的有源层(121)，所述氧化钼层(16)形成保护层(161)；
在所述第一绝缘层(101)的上方形成第二金属层(13)，所述第二金属层(13)覆盖所述有源层(121)以及所述保护层(161)，对所述第二金属层(13)进行蚀刻，所述第二金属层(13)形成图案化的数据线(131)、源极(132)以及漏极(133)，所述数据线(131)与所述源极(132)连接，所述源极(132)和所述漏极(133)之间具有沟道(122)并通过所述有源层(121)连接，所述保护层(161)至少覆盖住所述沟道(122)，且所述保护层(161)与所述沟道(122)对应的区域为非导体。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述保护层(161)与所述沟道(122)在所述基底(10)上的投影相互重合，对所述金属氧化物半导体层(12)和所述氧化钼层(16)进行蚀刻的方法包括：
在所述氧化钼层(16)的上方形成第一光阻层(1)，采用半色调掩模(2)对所述第一光阻层(1)进行曝光并形成图案化的第一图案光阻，所述第一图案光阻具有部分保留区和全部保留区，所述沟道(122)与所述第一图案光阻的全部保留区相对应，以所述第一图案光阻为遮挡对所述金属氧化物半导体层(12)和所述氧化钼层(16)同时进行蚀刻，所述金属氧化物半导体层(12)形成与所述栅极(112)对应的有源层(121)；
对所述第一图案光阻进行光阻灰化处理，去除部分保留区的光阻并减薄全部保留区的光阻，形成第二图案光阻；
以所述第二图案光阻为遮挡对所述氧化钼层(16)进一步蚀刻，使所述氧化钼层(16)形成与所述沟道(122)对应的所述保护层(161)。
6.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述保护层(161)和所述有源层(121)在所述基底(10)上的投影相互重合，对所述金属氧化物半导体层(12)和所述氧化钼层(16)进行蚀刻的方法包括：
在所述氧化钼层(16)的上方形成第一光阻层(1)，对所述第一光阻层(1)进行曝光并形成图案化的第四图案光阻，所述第四图案光阻与所述有源层(121)相对应，以所述第四图案光阻为遮挡对所述金属氧化物半导体层(12)和所述氧化钼层(16)同时进行蚀刻，所述金属氧化物半导体层(12)形成与所述栅极(112)对应的有源层(121)，所述氧化钼层(16)形成与所述有源层(121)对应的所述保护层(161)。
7.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述氧化钼层(16)为导体，在对所述第二金属层(13)进行蚀刻之后，所述制作方法还包括：
对所述沟道(122)内的所述保护层(161)进行非导体化处理。
8.根据权利要求1-7任一项所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
在所述第一绝缘层(101)的上方形成第二绝缘层(102)，所述第二绝缘层(102)覆盖所述数据线(131)、所述源极(132)、所述漏极(133)以及所述沟道(122)；
在所述第二绝缘层(102)的上方形成像素电极(151)，所述像素电极(151)与所述漏极(133)导电连接。
9.一种阵列基板，其特征在于，由于如权利要求1-8任一项所述的阵列基板的制作方法制作而成。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
CN202311549989.7A 2023-11-20 2023-11-20 阵列基板及制作方法、显示装置 Pending CN117894805A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311549989.7A CN117894805A (zh) 2023-11-20 2023-11-20 阵列基板及制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311549989.7A CN117894805A (zh) 2023-11-20 2023-11-20 阵列基板及制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN117894805A true CN117894805A (zh) 2024-04-16

Family

ID=90647693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311549989.7A Pending CN117894805A (zh) 2023-11-20 2023-11-20 阵列基板及制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN117894805A (zh)

Similar Documents

Publication Publication Date Title
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102258374B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US10288925B2 (en) Liquid crystal display device and manufacturing method thereof
CN108598089B (zh) Tft基板的制作方法及tft基板
US20070102707A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101799048B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
TWI608610B (zh) 顯示裝置
CN113467145B (zh) 阵列基板及制作方法、显示面板
CN113568230B (zh) 阵列基板及制作方法、显示面板
US20240248353A1 (en) Array substrate and manufacturing method therefor, and display panel
CN114660862B (zh) 阵列基板及制作方法、显示面板
CN103219341B (zh) 一种阵列基板及制备方法、显示装置
CN113540126B (zh) 阵列基板及制作方法
CN107393873B (zh) 薄膜晶体管阵列基板的制作方法
CN117894805A (zh) 阵列基板及制作方法、显示装置
US11581339B2 (en) Pixel structure and manufacturing method therefor, array substrate, and display device
CN114594639A (zh) 阵列基板及制作方法
CN114256159B (zh) 阵列基板及制作方法、显示面板
CN114787703B (zh) 阵列基板及其制作方法
CN114236931B (zh) 阵列基板及制作方法、显示面板
WO2024229870A1 (zh) 阵列基板的制作方法及阵列基板
CN113589612B (zh) 阵列基板及制作方法、显示面板
CN113690180B (zh) 阵列基板及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination