[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1160772C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1160772C
CN1160772C CNB961179724A CN96117972A CN1160772C CN 1160772 C CN1160772 C CN 1160772C CN B961179724 A CNB961179724 A CN B961179724A CN 96117972 A CN96117972 A CN 96117972A CN 1160772 C CN1160772 C CN 1160772C
Authority
CN
China
Prior art keywords
layer
semiconductor device
carbon
wirings
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB961179724A
Other languages
English (en)
Other versions
CN1157476A (zh
Inventor
亚南度
柴田英毅
山田雅基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1157476A publication Critical patent/CN1157476A/zh
Application granted granted Critical
Publication of CN1160772C publication Critical patent/CN1160772C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种半导体器件及其制造方法。其中包括在半导体绝缘层(25)上形成连接到MOS晶体管的源、漏区域(24a，24b)上的、由铜等金属(28a，28b)和覆盖该金属表面的阻当层(27a，27b)构成的布线(W1)，在该布线上形成绝缘层(29，30，32)，布线(W1)间做成空腔(31)并在空腔内充满氧和二氧化碳的混合气体或者空气；在绝缘层(32)上形成布线(W2)，布线(W2)间与布线(W1)间相同，也做成空腔(38)，并在空腔内充满氧和二氧化碳的混合气体或者空气。

Description

半导体器件及其制造方法
技术领域
本发明涉及在布线间的绝缘结构上具有特点的半导体器件及其制造方法。
背景技术
借助于提高元件的集成度、即实现元件的微细化，基本上能达到大规模集成电路(LSI)性能的改善。但是，因为如果元件的集成度极高、布线间的电容就增大，所以不容易使LSI的性能(高速动作等)改善。
因此，在微处理器等的超大规模集成电路(ULSIC)中，为了达到其性能的改善，使集成电路内部布线的寄生电阻和寄生电容减小是不可缺少的。
借助于利用电阻率低的材料构成内部布线，能达到内部布线的寄生电阻减小。现在正在研究在内部布线中用电阻率比铝合金低30％以上的铜代替铝合金。
内部布线寄生电容有两种分量。
第一种是在存在于不同层中的布线间产生的电容、即在上下的布线间产生的电容。借助于增加下侧布线上形成的层间绝缘膜的厚度，能使这种电容减小。
第二种是在存在于同一层中的布线间产生的电容、即在左右的布线间产生的电容。借助于扩大布线的间隔和减小布线的厚度，能使这种电容达到要求。
然而，因为一扩大布线的间隔、就使元件的集成度降低，一减小布线的厚度、布线电阻就增大，所以反而不能实现LSI性能的改善。
因此，为了减小内部布线的寄生电容，现在正在研究在布线间的绝缘层中使用介电常数ε小的材料。
图233表示在布线间填满介电常数ε小的绝缘层的结构的半导体器件。
在半导体基片11上形成绝缘层12。在绝缘层12上配置布线13。在布线13间和布线13上形成含氟的等离子体TEOS层14。
这种含氟的等离子体TEOS层14，介电常数ε约为3.3，与不含氟的等离子体TEOS层相比，使介电常数ε约减小15％。
然而，随着近几年的元件集成度的提高，形成布线间的介电常数ε必须做到3.3以下才能达到要求的状态。
这样，以往为实现LSI性能的改善，必须减小布线间的绝缘层的介电常数。然而，因为将绝缘层的介电常数做成3.3以下非常困难，所以在提高元件的集成度的进程中，绝缘层的介电常数成为LSI性能的改善的障碍。
另一方面，在近几年，尝试将存在于同一层中的布线间做成空腔，减小布线间的寄生电容。
文献(日本特开平7-45701号公报)揭示了将存在于同一层中的布线间做成空腔的技术。这种技术的特点是使预先在布线间填满的冰膜蒸发。
然而，这种技术因为利用材料的相变，所以有以下的缺点。第一，在冻结布线间的水时产生体积膨胀，对布线产生坏的影响。这种缺点起因于在形成布线后利用相变埋入材料，所以不限于冰膜，对于文献所示的全部材料都会产生。第二，在利用化学机械研磨(CMP)对冰膜进行研磨时，由于摩擦热、有冰膜全部溶解的情况。第三，必须在低温(冰膜的场合为摄氏零度以下)进行固体膜蒸发前的全部工序，晶片处理困难。
在这种技术中，因为在布线间的空腔中充满水蒸气，所以这种水蒸气成为布线的短路和腐蚀的原因，对布线产生坏的影响。此外，在这种技术中，因没有揭示将存在于不同层中的布线间做成空腔的技术，所以也未必能说足以减小布线间的寄生电容。
发明内容
本发明的目的，是为了解决前述缺点，借助于在布线间填满介电常数小的、对布线不产生坏的影响的气体，同时达到提高元件集成度和改善LSI性能的要求。为达到前述目的，本发明的半导体器件，包括：半导体基片，在所述半导体基片上形成的第一绝缘层，在所述第一绝缘层上形成的多条第一布线，以及为了在所述多条第一布线间形成至少充满氧气和二氧化碳的混合气体的空腔而在所述多条第一布线上形成的第二绝缘层，所述空腔内的二氧化碳的浓度比大气中的二氧化碳的浓度高。
前述第二绝缘层的表面是平坦的。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片上形成第一绝缘层，在前述第一绝缘层上形成固体层，在前述固体层上形成多条槽，仅在前述多条槽内埋入导电体并形成多条布线，在前述固体层上和前述多条布线上形成第二绝缘层和借助于氧化前述固体层、将前述固体层变换成气体层。
前述固体层是碳层，借助于灰化前述碳层、将前述多条布线间做成至少充满氧气和二氧化碳的混合气体的空腔。
前述固体层在形成前述导电体时的温度以下是固体，能进行前述多条槽的加工，并由利用氧化能容易变成气体层的材料构成。
借助于包括：在前述固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻前述固体层和剥离前述掩模材料等一系列工序，形成前述多条槽。
在前述掩模材料由氧化物构成的场合，利用溅射法形成前述掩模材料。
借助于包括：在前述固体层上形成光刻胶，对前述光刻胶刻线条，将这种光刻胶当作掩模，再利用各向异性蚀刻、蚀刻前述固体层和剥离前述光刻胶等一系列工序，形成前述多条槽。
利用H2SO4和H2O2的药液剥离前述光刻胶。
在前述第二绝缘层由氧化物构成的场合，利用溅射法形成前述第二绝缘层。
利用在含氧气体中热处理或者氧等离子体处理，完成前述固体层的氧化。
在前述气体层内也可以充满空气。
本发明的半导体器件，包括：半导体基片，在前述半导体基片的表面区域上形成的半导体元件，为了在前述半导体基片上覆盖前述半导体元件而形成的第一绝缘层，在前述第一绝缘层上形成的多条第一布线，埋入在前述第一绝缘层上形成的接触孔并连接前述半导体元件和前述多条第一布线的第一导电层和为了在前述多条第一布线间完全形成空腔而在前述多条第一布线上形成的第二绝缘层。
本发明的半导体器件，还包括：在前述第二绝缘层上形成的多条第二布线，埋入在前述第二绝缘层上形成的辅助孔并连接前述多条第一布线和前述多条第二布线的第二导电层和为了在前述多条第二布线间完全形成空腔而在前述多条第二布线上形成的第三绝缘层。
在前述多条第一布线间的空腔内和前述多条第二布线间的空腔内至少分别充满氧和二氧化碳的混合气体或者充满空气。
前述第二绝缘层的和前述第三绝缘层的表面是平坦的。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片的表面区域上形成半导体元件，在前述半导体基片上形成覆盖前述半导体元件的第一绝缘层，在前述第一绝缘层上形成到达前述半导体元件的接触孔，在前述接触孔内埋入第一导电层，在前述第一绝缘层和前述第一导电层上形成第一固体层，在前述第一固体层上形成多条第一槽，仅在前述多条第一槽内埋入导电体并形成多条第一布线，在前述第一固体层上和前述多条第一布线上形成第二绝缘层后，借助于氧化前述第一固体层、将前述第一固体层变换成第一气体层。
本发明的半导体器件的制造方法，包括下列工序：在前述第二绝缘层上形成第三绝缘层，在前述第二和第三绝缘层上形成到达前述多条第一布线的辅助孔，在前述辅助孔内埋入第二导电层，在前述第三绝缘层和前述第二导电层上形成第二固体层，在前述第二固体层上形成多条第二槽，仅在前述多条第二槽内埋入导电体并形成多条第二布线，在前述第二固体层上和前述多条第二布线上形成第四绝缘层后，借助于氧化前述第二固体层、将前述第二固体层变换成第二气体层。
前述第一和第二固体层是碳层，借助于灰化前述碳层、将前述多条第一和第二布线间做成至少充满氧和二氧化碳的混合气体的空腔。
前述第一和第二固体层在前述第一和第二槽内形成导电体时的温度以下时是固体，能进行前述多条第一或第二槽的加工，并由利用氧化能容易变成气体层的材料构成。
借助于包括：在前述第一固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第一固体层的一系列工序，形成前述多条第一槽。
借助于包括：在前述第一固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第一固体层和剥离前述掩模材料的一系列工序，形成前述多条第一槽。
借助于包括：在前述第二固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第二固体层的一系列工序，形成前述多条第二槽。
借助于包括：在前述第二固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第二固体层和剥离前述掩模材料的一系列工序，形成前述多条第二槽。
在前述掩模材料由氧化物构成的场合，利用溅射法形成前述掩模材料。在前述第二绝缘层由氧化物构成的场合，利用溅射法形成前述第二绝缘层。
在前述第四绝缘层由氧化物构成的场合，利用溅射法形成前述第四绝缘层。
利用在含氧气体中热处理或者氧等离子体处理，完成前述第一和第二固体层的氧化。
在前述第一和第二气体层内也可以充满空气。
本发明的半导体器件，包括：半导体基片，在前述半导体基片上形成的第一绝缘层，在前述第一绝缘层上形成的多条第一布线，为了在前述多条第一布线间完全形成空腔而在前述多条第一布线上形成的第二绝缘层，形成于前述第二绝缘层上形成的接触孔内及其上面，并连接到前述多条第一布线上的柱状的多条导电层，为了在前述多条导电层间完全形成空腔而在前述多条导电层上形成的第三绝缘层，形成于前述第三绝缘层上、并通过在前述第三绝缘层上形成的接触孔连接到前述多条导电层上的多条第二布线，为了在前述多条第二布线间完全形成空腔而在前述多条第二布线上形成的第四绝缘层。
在前述多条第一布线间的空腔内、前述多条导电层间的空腔内和前述多条第二布线间的空腔内至少分别充满氧和二氧化碳的混合气体或者充满空气。
前述第二绝缘层、第三绝缘层和第四绝缘层的表面是平坦的。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片上形成第一绝缘层，在前述第一绝缘层上形成第一固体层，在前述第一固体层上形成多条第一槽，仅在前述多条第一槽内埋入导电体并形成多条第一布线，在前述第一固体层上和前述多条第一布线上形成第二绝缘层，氧化前述第一固体层、将前述第一固体层变换成第一气体层，在前述第二绝缘层上形成第二固体层，在前述第二固体层上和前述第二绝缘层上形成到达前述多条第一布线的多条第一接触孔，仅在前述多条第一接触孔内埋入导电体并形成柱状的多条导电层，在前述第二固体层上和前述多条导电层上形成第三绝缘层，在前述第三绝缘层上形成第三固体层，在前述第三固体层上形成多条第二槽，在前述第三绝缘层上形成到达前述多条导电层的多条第二接触孔，在前述多条第二槽内和前述多条第二接触孔内埋入导电体并形成多条第二布线，在前述第三固体层上和前述多条第二布线上形成第四绝缘层并氧化前述第二和第三固体层、将前述第二和第三固体层变换成第二和第三气体层。
前述第一、第二和第三固体层是碳层，借助于灰化前述碳层、将前述多条第一和第二布线间以及前述多条导电层间做成至少充满氧和二氧化碳的混合气体的空腔。
前述第一、第二和第三固体层在前述第一和第二槽内以及前述第一和第二接触孔内形成导电体时的温度以下时是固体，能进行前述多条第一或第二槽的加工或者前述第一接触孔的加工，并由利用氧化能容易地变成气体层的材料构成。
借助于包括：在前述第一固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第一固体层的工序，形成前述多条第一槽。
借助于包括：在前述第一固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第一固体层和剥离前述掩模材料的工序，形成前述多条第一槽。
借助于包括：在前述第二固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第二固体层的工序，形成前述多条第一接触孔。
借助于包括：在前述第二固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第二固体层和剥离前述掩模材料的工序，形成前述多条第一接触孔。
借助于包括：在前述第三固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第三固体层，形成前述多条第二槽。
借助于包括：在前述第三固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第三固体层和剥离前述掩模材料的工序，形成前述多条第二槽。
在前述掩模材料由氧化物构成的场合，利用溅射法形成前述掩模材料。在前述第二、第三和第四绝缘层由氧化物构成的场合，利用溅射法分别形成前述第二、第三和第四绝缘层。
利用在含氧气体中热处理或者氧等离子体处理，完成前述第一、第二和第三固体层的氧化。
在前述第一、第二和第三气体层内也可以充满空气。
本发明的半导体器件，包括：半导体基片，在前述半导体基片上形成的第一绝缘层，在前述第一绝缘层上形成的多条第一布线，为了在前述多条第一布线间完全形成空腔而在前述多条第一布线上形成的第二绝缘层，由上部和下部构成、上部成线状、下部在前述第二绝缘层上形成的接触孔内及其上面形成柱状并连接到前述多条第一布线上的多条第二布线，为了在前述多条第二布线的下部间完全形成空腔而在前述多条第二布线的上部和下部间形成的第三绝缘层，为了在前述多条第二布线的上部间完全形成空腔而在前述多条第二布线上形成的第四绝缘层。
在前述多条第一布线间的空腔内和前述多条第二布线间的空腔内至少分别充满氧和二氧化碳的混合气体或者充满空气。
前述第二、第三和第四绝缘层的表面是平坦的。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片上形成第一绝缘层，在前述第一绝缘层上形成第一固体层，在前述第一固体层上形成多条第一槽，仅在前述多条第一槽内埋入导电体并形成多条第一布线，在前述第一固体层上和前述多条第一布线上形成第二绝缘层，氧化前述第一固体层、将前述第一固体层变换成气体层，在前述第二绝缘层上形成第二固体层，在前述第二固体层上形成第三绝缘层，在前述第三绝缘层上形成第三固体层，在前述第三固体层上形成多条第二槽，在前述第三绝缘层、前述第二固体层和前述第二绝缘层上形成到达前述多条第一布线的多条接触孔，在前述多条第二槽内和前述多条接触孔内埋入导电体并形成多条第二布线，在前述第三固体层上和前述多条第二布线上形成第四绝缘层，以及氧化前述第二和第三固体层、将前述第二和第三固体层变换成第二和第三气体层。
前述第一、第二和第三固体层是碳层，借助于灰化前述碳层、将前述多条第一和第二布线间做成至少充满氧和二氧化碳的混合气体的空腔。
前述第一、第二和第三固体层在前述第一和第二槽内以及前述接触孔内形成导电体时的温度以下时是固体，能进行前述多条第一或第二槽的加工或者前述接触孔的加工，并由利用氧化能容易变成气体层的材料构成。
借助于包括：在前述第一固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第一固体层的工序，形成前述多条第一槽。
借助于包括：在前述第一固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述第一固体层和剥离前述掩模材料的工序，形成前述多条第一槽。
在前述掩模材料由氧化物构成的场合，利用溅射法形成前述掩模材料。
借助于包括：在前述第三固体层上形成光刻胶，对前述光刻胶刻线条，将所得光刻胶当作掩模，再利用各向异性蚀刻、蚀刻前述第三固体层和剥离前述光刻胶的工序，形成前述多条第二槽。
借助于包括：在前述第三固体层和第三绝缘层上形成光刻胶，对前述光刻胶刻线条，将所得光刻胶当作掩模，再利用各向异性蚀刻、蚀刻前述第三绝缘层和前述第二固体层、剥离前述光刻胶的工序和蚀刻前述第二绝缘层的工序，形成前述多条接触孔。
在前述第二、第三和第四绝缘层由氧化物构成的场合，利用溅射法分别形成前述第二、第三和第四绝缘层。
利用在含氧气体中热处理或者氧等离子体处理，完成前述第一、第二和第三固体层的氧化。
在前述第一、第二和第三气体层内也可以充满空气。
本发明的半导体器件，还包括：具有与前述多条布线相同的结构，并且为了围住前述多条布线而在前述第一绝缘层上形成的保护环。
本发明的半导体器件，还包括：由具有与前述多条第一布线相同的结构并且为了围住前述多条第一布线而在前述第一绝缘层上形成的部分和具有与前述多条第二布线相同的结构并且为了围住前述多条第二布线而在前述第二绝缘层上形成的部分构成的保护环。
本发明的半导体器件，还包括：至少包含具有与前述多条第一布线相同的结构并且为了围住前述多条第一布线而在前述第一绝缘层上形成的部分、具有与前述多条第二布线相同的结构并且为了围住前述多条第二布线而在前述第三绝缘层上形成的部分和具有与前述多条导电层相同的结构并且为了围住前述多条导电层而在前述多条第一布线和前述多条第二布线间形成的部分的保护环。
本发明的半导体器件，还包括：至少包含具有与前述多条第一布线相同的结构并且为了围住前述多条第一布线而在前述第一绝缘层上形成的部分和具有与前述多条第二布线相同的结构并且为了围住前述多条第二布线而在前述第二绝缘层上形成的部分的保护环。
在晶片的基片区域或者从晶片切出的基片上形成本发明的半导体器件，在前述基片区域的边缘部或者前述基片的边缘部上形成前述保护环。
利用具有导电性、在药品中难腐蚀和难氧化的布线保护层，覆盖前述多条布线的底面和侧面。利用在药品中难腐蚀和难氧化的布线保护层，覆盖前述多条布线的侧面。
利用具有导电性、在药品中难腐蚀和难氧化的布线保护层，覆盖前述多条第一和第二布线的底面和侧面。利用在药品中难腐蚀和难氧化的布线保护层，覆盖前述多条第一和第二布线的侧面。
利用具有导电性、在药品中难腐蚀和难氧化的布线保护层，覆盖前述多条第一和第二布线的底面和侧面。利用在药品中难腐蚀和难氧化的布线保护层，覆盖前述多条第一和第二布线的侧面。
本发明的半导体器件，包括具有与前述多条布线相同的结构并且形成于前述多条布线间，以支持前述第二绝缘层的虚设布线。
本发明的半导体器件，包括具有与前述多条第一布线相同的结构并且形成于前述多条第一布线间，以支持前述第二绝缘层的虚设布线和具有与前述多条第二布线相同的结构并且形成于前述多条第二布线间，以支持前述第三绝缘层的虚设布线。
本发明的半导体器件，包括：半导体基片，在前述半导体基片上形成的第一绝缘层，在前述第一绝缘层上形成的多条布线，为了在前述多条布线间完全形成空腔而在前述多条布线上形成的第二绝缘层，形成于前述多条布线和前述第二绝缘层间、使前述多条布线和前述第二绝缘层牢固接合的接合层。
前述第二绝缘层由氧化硅构成，前述接合层由构成前述多条布线的材料和硅反应后构成。
前述第二绝缘层由氧化金属层构成，前述接合层由构成前述多条布线的材料和构成前述多条氧化金属层的金属反应后构成。
在前述多条布线间的空腔内至少充满氧和二氧化碳的混合气体或者充满空气。
前述第二绝缘层的表面是平坦的。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片上形成绝缘层，在前述绝缘层上形成固体层，在前述固体层上形成多条槽，仅在前述多条槽内埋入导电体并形成多条布线，在前述固体层上和前述多条布线上形成硅层，借助于氧化前述固体层、在将前述固体层变换成气体层的同时，将前述硅层变换成氧化硅层，并在前述多条布线和前述硅层间形成使前述多条布线和前述硅层牢固接合的接合层。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片上形成绝缘层，在前述绝缘层上形成固体层，在前述固体层上形成多条槽，仅在前述多条槽内埋入导电体并形成多条布线，在前述固体层上和前述多条布线上形成金属层，借助于氧化前述固体层、在将前述固体层变换成气体层的同时，将前述金属层变换成氧化金属层，并在前述多条布线和前述金属层间形成使前述多条布线和前述金属层牢固接合的接合层的一系列工序。
前述固体层是碳层，借助于灰化前述碳层、将前述多条布线间做成至少充满氧和二氧化碳的混合气体的空腔。
前述固体层在形成导电体时的温度以下时是固体，能进行前述多条槽的加工，并由利用氧化能容易变成气体层的材料构成。
借助于包括：在前述固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述固体层的一系列工序，形成前述多条槽。
在前述掩模材料由氧化物构成的场合，利用溅射法形成前述掩模材料。
借助于包括：在前述固体层上形成光刻胶，对前述光刻胶刻线条，将所得光刻胶当作掩模，再利用各向异性蚀刻、蚀刻前述固体层并剥离前述光刻胶的工序，形成前述多条槽。
利用H2SO4和H2O2的药液剥离前述光刻胶。
利用在含氧环境中热处理或者氧等离子体处理，完成前述固体层的氧化。
在前述气体层内也可以充满空气。
本发明的半导体器件，包括：半导体基片，在前述半导体基片上形成的第一绝缘层，在前述第一绝缘层上形成的多条布线，为了在前述多条布线间完全形成空腔而在前述多条布线的侧壁上形成的氧化金属层，在前述第一绝缘层和前述多条布线间形成的金属层，在前述多条布线上和前述氧化金属层上形成的第二绝缘层。
前述氧化金属层由前述金属层的氧化物构成。前述金属层由从锆、铪、铍、镁、钪、钛、锰、钴、镍、钇、铟、钡、镧、铈、钌、铅、铍、钍、铬中选择的一种材料构成前述金属层。
在前述第一绝缘层上设置接触孔，在前述接触孔内埋入导电层，前述金属层与前述导电层接触。
在前述多条布线间的空腔内至少充满氧和二氧化碳的混合气体或者充满空气。
前述第二绝缘层的表面是平坦的。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片上形成第一绝缘层，在前述第一绝缘层上形成固体层，在前述固体层上形成多条槽，在前述多条槽的内表面和前述固体层上形成金属层，仅在前述多条槽内埋入导电体并形成多条布线，借助于氧化前述固体层、将前述固体层变换成气体层，仅对在前述多条布线的侧壁和前述气体层上存在的前述金属层进行氧化或者氮化后形成第二绝缘层，并在前述多条布线上和前述第二绝缘层上形成第三绝缘层。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片上形成第一绝缘层，在前述第一绝缘层上形成固体层，在前述固体层上形成多条槽，在前述多条槽的内表面和前述固体层上形成金属层，仅在前述多条槽内埋入导电体并形成多条布线，借助于氧化前述固体层、在将前述固体层变换成气体层的同时，仅将在前述多条布线的侧壁和前述气体层上存在的前述金属层变换成氧化金属层，并在前述多条布线上和前述氧化金属层上形成第二绝缘层。
前述固体层是碳层，借助于灰化前述碳层、将前述多条布线间做成至少充满氧和二氧化碳的混合气体的空腔。
前述固体层在形成导电体时的温度以下时是固体，能进行前述多条槽的加工，并由利用氧化能容易变成气体层的材料构成。
借助于包括：在前述固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，再利用各向异性蚀刻、蚀刻前述固体层和剥离前述掩模材料的工序，形成前述多条槽。
在前述掩模材料由氧化物构成的场合利用溅射法形成前述掩模材料。
借助于包括：在前述固体层上形成光刻胶，对前述光刻胶刻线条，将所得光刻胶当作掩模，再利用各向异性蚀刻、蚀刻前述固体层和剥离前述光刻胶的工序，形成前述多条槽。
利用H2SO4和H2O2的药液剥离前述光刻胶。
利用在含氧环境中热处理或者氧等离子体处理完成前述固体层的氧化。利用在含氧环境或者含氮环境中热处理，氧化或者氮化前述金属层。
在前述气体层内也可以充满空气。
本发明的半导体器件，包括：半导体基片，在前述半导体基片上形成的第一绝缘层，在前述第一绝缘层上形成的多条布线，覆盖前述多条布线的侧面和底面并具有不透氧特性的防护金属层，覆盖前述多条布线的上表面并具有不透氧特性的防护层，以及为了在前述多条布线间完全形成空腔而在前述空腔上和前述防护层上形成的第二绝缘层。
前述防护金属层由钛和氮化钛的叠层以及氮化钛硅二者中的任何一种构成。前述防护层由钛和氮化钛的叠层、氮化钛硅以及氮化硅三者中的任何一种构成。
在前述第一绝缘层上设置接触孔，在前述接触孔内埋入导电层，前述金属层与前述导电层接触。
在前述多条布线间的空腔内至少充满氧和二氧化碳的混合气体或者充满空气。
前述第二绝缘层的表面是平坦的。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片上形成第一绝缘层，在前述第一绝缘层上形成固体层，在前述固体层上形成多条槽，在前述多条槽的内表面和前述固体层上形成具有防氧渗透功能的防护金属层，在前述防护金属层形成导电体，研磨或者蚀刻前述防护金属层和前述导电体，使前述防护金属层和前述导电体仅在前述多条槽内残存、形成多条布线，仅在前述多条布线上形成具有防氧渗透功能的防护层，并借助于氧化前述固体层、将前述固体层变换成气体层。
对前述防护金属层和前述导电体的研磨或蚀刻，进行到前述防护金属层和前述导电体外表的水平面比前述固体层外表的水平面更低的程度。
前述固体层是碳层，借助于灰化前述碳层、将前述多条布线间做成至少充满氧和二氧化碳的混合气体的空腔。
前述固体层在形成导电体时的温度以下时是固体，能进行前述多条槽的加工，并由利用氧化能容易地变成气体层的材料构成。
借助于包括：在前述固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，并利用各向异性蚀刻、蚀刻前述固体层和剥离前述掩模材料的工序，形成前述多条槽。
在前述掩模材料由氧化物构成的场合，利用溅射法形成前述掩模材料。
借助于包括：在前述固体层上形成光刻胶，对前述光刻胶刻线条，将所得光刻胶当作掩模，并利用各向异性蚀刻、蚀刻前述固体层并剥离前述光刻胶的工序，形成前述多条槽。
利用H2SO4和H2O2的药液剥离前述光刻胶。
在前述第二绝缘层由氧化物构成的场合，利用溅射法形成前述第二绝缘层。
利用在含氧环境中的热处理或者氧等离子体处理，完成前述固体层的氧化。
在前述气体层内也可以充满空气。
本发明的半导体器件，包括：半导体基片，在前述半导体基片上形成的第一绝缘层，在前述第一绝缘层上形成的多条布线，不与前述多条布线接触、覆盖前述多条布线的侧面和上表面、并将前述多条布线的周围做成空腔的第二绝缘层，以及在前述多条布线间和在前述第二绝缘层上形成的第三绝缘层。
本发明的半导体器件，包括：半导体基片，在前述半导体基片上形成的第一绝缘层，在前述第一绝缘层上形成的多条布线，不与前述多条布线的侧面接触、覆盖前述多条布线的侧面、并在前述多条布线的侧面形成空腔的第二绝缘层，以及在前述多条布线间和在前述第二绝缘层上形成的第三绝缘层。
在前述多条布线间的空腔内至少充满氧和二氧化碳的混合气体或者充满空气。
前述第三绝缘层的表面是平坦的。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片上形成第一绝缘层，在前述第一绝缘层上形成导电体，在前述导电体上形成第一固体层，对前述第一固体层和前述导电体进行蚀刻、形成多条布线，在前述多条布线的侧壁上形成第二固体层，借助于氧化前述第一和第二固体层、将前述第一和第二固体层变换成气体层，并利用前述气体层围住前述多条布线。
前述第一和第二固体层是碳层，借助于灰化前述碳层、将前述多条布线的周围做成至少充满氧和二氧化碳的混合气体的空腔。
前述第一和第二固体层能进行前述多条槽的加工，并由利用氧化能容易变成气体层的材料构成。
借助于包括：在前述第一固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，并利用各向异性蚀刻、蚀刻前述第一固体层和前述导电体的工序，形成前述多条布线。
在前述掩模材料由氧化物构成的场合，利用溅射法形成前述掩模材料。
本发明的半导体器件的制造方法，还包括在前述蚀刻后剥离前述导电体的工序。
借助于包括：在前述固体层上形成光刻胶，对前述光刻胶刻线条，将所得光刻胶当作掩模，并利用各向异性蚀刻、蚀刻前述固体层并剥离前述光刻胶的工序，形成前述多条布线。
利用H2SO4和H2O2的药液剥离前述光刻胶。
在前述第二绝缘层由氧化物构成的场合，利用溅射法形成前述第二绝缘层。
利用在含氧环境中的热处理或者氧等离子体处理，完成前述第一和第二固体层的氧化。
在前述气体层内也可以充满空气。
本发明的半导体器件的制造方法，包括下列工序：在半导体基片上形成第一绝缘层，在前述第一绝缘层上形成导电体，对前述导电体进行蚀刻、形成多条布线，在前述多条布线的侧壁上形成固体层，借助于氧化前述固体层、将前述固体层变换成气体层，并利用前述气体层围住前述多条布线的侧面。
前述固体层是碳层，借助于灰化前述碳层、将前述多条布线的侧面做成至少充满氧和二氧化碳的混合气体的空腔。
前述固体层，能进行前述多条槽的加工，并由利用氧化能容易变成气体层的材料构成。
在前述第二绝缘层由氧化物构成的场合，利用溅射法形成前述第二绝缘层。
利用在含氧环境中的热处理或者氧等离子体处理完成前述固体层的氧化。
在前述气体层内也可以充满空气。
本发明的固体层的蚀刻方法，包括下列工序：形成利用氧化能变化成气体层的固体层，在前述固体层上形成掩模材料，利用照相蚀刻工序加工前述掩模材料，将所得掩模材料当作掩模，并利用各向异性蚀刻、蚀刻前述固体层。
在前述掩模材料由氧化物构成的场合，利用溅射法形成前述掩模材料。
本发明的固体层的蚀刻方法，包括下列工序：形成利用氧化能变化成气体层的固体层，在前述固体层上形成光刻胶，对前述光刻胶刻线条，将所得光刻胶当作掩模，并利用各向异性蚀刻、蚀刻前述固体层后，利用H2SO4和H2O2的药液剥离前述光刻胶。
本发明的半导体器件，包括：半导体基片，在前述半导体基片上形成的第一绝缘层，在前述第一绝缘层上形成的多条布线，为了在前述多条布线间完全形成空腔而在前述多条布线上形成的第二绝缘层。
前述空腔内的二氧化碳的浓度至少比大气中的二氧化碳的浓度更高。
附图说明
图1表示与本发明实施例1相关的半导体器件的剖视图。
图2表示图1中半导体器件制造方法的一工序的剖视图。
图3表示图1中半导体器件制造方法的一工序的剖视图。
图4表示图1中半导体器件制造方法的一工序的剖视图。
图5表示图1中半导体器件制造方法的一工序的剖视图。
图6表示图1中半导体器件制造方法的一工序的剖视图。
图7表示与本发明实施例2相关的半导体器件的立体图。
图8表示图7中半导体器件制造方法的一工序的立体图。
图9表示图7中半导体器件制造方法的一工序的立体图。
图10表示图7中半导体器件制造方法的一工序的立体图。
图11表示图7中半导体器件制造方法的一工序的立体图。
图12表示图7中半导体器件制造方法的一工序的立体图。
图13表示图7中半导体器件制造方法的一工序的立体图。
图14表示图7中半导体器件制造方法的一工序的立体图。
图15表示图7中半导体器件制造方法的一工序的立体图。
图16表示图7中半导体器件制造方法的一工序的立体图。
图17表示图7中半导体器件制造方法的一工序的立体图。
图18表示图7中半导体器件制造方法的一工序的立体图。
图19表示图7中半导体器件制造方法的一工序的立体图。
图20表示图7中半导体器件制造方法的一工序的立体图。
图21表示图7中半导体器件制造方法的一工序的立体图。
图22表示图7中半导体器件制造方法的一工序的立体图。
图23表示与本发明实施例3相关的半导体器件的立体图。
图24表示图23中半导体器件制造方法的一工序的立体图。
图25表示图23中半导体器件制造方法的一工序的立体图。
图26表示图23中半导体器件制造方法的一工序的立体图。
图27表示图23中半导体器件制造方法的一工序的立体图。
图28表示图23中半导体器件制造方法的一工序的立体图。
图29表示图23中半导体器件制造方法的一工序的立体图。
图30表示图23中半导体器件制造方法的一工序的立体图。
图31表示图23中半导体器件制造方法的一工序的立体图。
图32表示图23中半导体器件制造方法的一工序的立体图。
图33表示图23中半导体器件制造方法的一工序的立体图。
图34表示与本发明实施例4相关的半导体器件的立体图。
图35表示图34中半导体器件制造方法的一工序的立体图。
图36表示图34中半导体器件制造方法的一工序的立体图。
图37表示图34中半导体器件制造方法的一工序的立体图。
图38表示图34中半导体器件制造方法的一工序的立体图。
图39表示图34中半导体器件制造方法的一工序的立体图。
图40表示与本发明实施例5相关的半导体器件的立体图。
图41表示图40中半导体器件制造方法的一工序的立体图。
图42表示图40中半导体器件制造方法的一工序的立体图。
图43表示图40中半导体器件制造方法的一工序的立体图。
图44表示图40中半导体器件制造方法的一工序的立体图。
图45表示图40中半导体器件制造方法的一工序的立体图。
图46表示与本发明实施例6相关的半导体器件的立体图。
图47表示图46中半导体器件制造方法的一工序的立体图。
图48表示图46中半导体器件制造方法的一工序的立体图。
图49表示图46中半导体器件制造方法的一工序的立体图。
图50表示图46中半导体器件制造方法的一工序的立体图。
图51表示图46中半导体器件制造方法的一工序的立体图。
图52表示图46中半导体器件制造方法的一工序的立体图。
图53表示与本发明实施例7相关的半导体器件的立体图。
图54表示图53中半导体器件制造方法的一工序的立体图。
图55表示图53中半导体器件制造方法的一工序的立体图。
图56表示图53中半导体器件制造方法的一工序的立体图。
图57表示图53中半导体器件制造方法的一工序的立体图。
图58表示图53中半导体器件制造方法的一工序的立体图。
图59表示图53中半导体器件制造方法的一工序的立体图。
图60表示与本发明实施例8相关的半导体器件的立体图。
图61表示图60中半导体器件制造方法的一工序的立体图。
图62表示图60中半导体器件制造方法的一工序的立体图。
图63表示图60中半导体器件制造方法的一工序的立体图。
图64表示图60中半导体器件制造方法的一工序的立体图。
图65表示图60中半导体器件制造方法的一工序的立体图。
图66表示图60中半导体器件制造方法的一工序的立体图。
图67表示与本发明实施例9相关的半导体器件的立体图。
图68表示图67中半导体器件制造方法的一工序的立体图。
图69表示图67中半导体器件制造方法的一工序的立体图。
图70表示图67中半导体器件制造方法的一工序的立体图。
图71表示图67中半导体器件制造方法的一工序的立体图。
图72表示图67中半导体器件制造方法的一工序的立体图。
图73表示图67中半导体器件制造方法的一工序的立体图。
图74表示与本发明实施例10~实施例17相关的晶片的图。
图75表示与本发明实施例10~实施例17相关的晶片的一部分的图。
图76表示与本发明实施例10相关的半导体器件的立体图。
图77表示与本发明实施例10相关的半导体器件的立体图。
图78表示与本发明实施例11相关的半导体器件的立体图。
图79表示与本发明实施例11相关的半导体器件的立体图。
图80表示与本发明实施例12相关的半导体器件的立体图。
图81表示与本发明实施例13相关的半导体器件的立体图。
图82表示与本发明实施例14相关的半导体器件的立体图。
图83表示与本发明实施例15相关的半导体器件的立体图。
图84表示与本发明实施例16相关的半导体器件的立体图。
图85表示与本发明实施例17相关的半导体器件的立体图。
图86表示与本发明实施例18相关的半导体器件的立体图。
图87表示图86中半导体器件制造方法的一工序的立体图。
图88表示图86中半导体器件制造方法的一工序的立体图。
图89表示图86中半导体器件制造方法的一工序的立体图。
图90表示图86中半导体器件制造方法的一工序的立体图。
图91表示图86中半导体器件制造方法的一工序的立体图。
图92表示图86中半导体器件制造方法的一工序的立体图。
图93表示图86中半导体器件制造方法的一工序的立体图。
图94表示图86中半导体器件制造方法的一工序的立体图。
图95表示图86中半导体器件制造方法的一工序的立体图。
图96表示图86中半导体器件制造方法的一工序的立体图。
图97表示图86中半导体器件制造方法的一工序的立体图。
图98表示图86中半导体器件制造方法的一工序的立体图。
图99表示图86中半导体器件制造方法的一工序的立体图。
图100表示图86中半导体器件制造方法的一工序的立体图。
图101表示图86中半导体器件制造方法的一工序的立体图。
图102表示与本发明实施例19相关的半导体器件的立体图。
图103表示图102中半导体器件制造方法的一工序的立体图。
图104表示图102中半导体器件制造方法的一工序的立体图。
图105表示图102中半导体器件制造方法的一工序的立体图。
图106表示图102中半导体器件制造方法的一工序的立体图。
图107表示图102中半导体器件制造方法的一工序的立体图。
图108表示图102中半导体器件制造方法的一工序的立体图。
图109表示图102中半导体器件制造方法的一工序的立体图。
图110表示图102中半导体器件制造方法的一工序的立体图。
图111表示图102中半导体器件制造方法的一工序的立体图。
图112表示图102中半导体器件制造方法的一工序的立体图。
图113表示与本发明实施例20相关的半导体器件的立体图。
图114表示图113中半导体器件制造方法的一工序的立体图。
图115表示图113中半导体器件制造方法的一工序的立体图。
图116表示图113中半导体器件制造方法的一工序的立体图。
图117表示图113中半导体器件制造方法的一工序的立体图。
图118表示图113中半导体器件制造方法的一工序的立体图。
图119表示图113中半导体器件制造方法的一工序的立体图。
图120表示与本发明实施例21相关的半导体器件的立体图。
图121表示图120中半导体器件制造方法的一工序的立体图。
图122表示图120中半导体器件制造方法的一工序的立体图。
图123表示图120中半导体器件制造方法的一工序的立体图。
图124表示图120中半导体器件制造方法的一工序的立体图。
图125表示图120中半导体器件制造方法的一工序的立体图。
图126表示图120中半导体器件制造方法的一工序的立体图。
图127表示与本发明实施例22相关的半导体器件的立体图。
图128表示图127中半导体器件制造方法的一工序的立体图。
图129表示图127中半导体器件制造方法的一工序的立体图。
图130表示图127中半导体器件制造方法的一工序的立体图。
图131表示图127中半导体器件制造方法的一工序的立体图。
图132表示图127中半导体器件制造方法的一工序的立体图。
图133表示图127中半导体器件制造方法的一工序的立体图。
图134表示图127中半导体器件制造方法的一工序的立体图。
图135表示图127中半导体器件制造方法的一工序的立体图。
图136表示图127中半导体器件制造方法的一工序的立体图。
图137表示图127中半导体器件制造方法的一工序的立体图。
图138表示图127中半导体器件制造方法的一工序的立体图。
图139表示图127中半导体器件制造方法的一工序的立体图。
图140表示图127中半导体器件制造方法的一工序的立体图。
图141表示图127中半导体器件制造方法的一工序的立体图。
图142表示图127中半导体器件制造方法的一工序的立体图。
图143表示与本发明实施例23相关的半导体器件的立体图。
图144表示图143中半导体器件制造方法的一工序的立体图。
图145表示图143中半导体器件制造方法的一工序的立体图。
图146表示图143中半导体器件制造方法的一工序的立体图。
图147表示图143中半导体器件制造方法的一工序的立体图。
图148表示图143中半导体器件制造方法的一工序的立体图。
图149表示图143中半导体器件制造方法的一工序的立体图。
图150表示图143中半导体器件制造方法的一工序的立体图。
图151表示图143中半导体器件制造方法的一工序的立体图。
图152表示图143中半导体器件制造方法的一工序的立体图。
图153表示图143中半导体器件制造方法的一工序的立体图。
图154表示与本发明实施例24相关的半导体器件的立体图。
图155表示图154中半导体器件制造方法的一工序的立体图。
图156表示图154中半导体器件制造方法的一工序的立体图。
图157表示图154中半导体器件制造方法的一工序的立体图。
图158表示图154中半导体器件制造方法的一工序的立体图。
图159表示图154中半导体器件制造方法的一工序的立体图。
图160表示图154中半导体器件制造方法的一工序的立体图。
图161表示与本发明实施例25相关的半导体器件的立体图。
图162表示图161中半导体器件制造方法的一工序的立体图。
图163表示图161中半导体器件制造方法的一工序的立体图。
图164表示图161中半导体器件制造方法的一工序的立体图。
图165表示图161中半导体器件制造方法的一工序的立体图。
图166表示图161中半导体器件制造方法的一工序的立体图。
图167表示图161中半导体器件制造方法的一工序的立体图。
图168表示与本发明实施例26相关的半导体器件的立体图。
图169表示与本发明实施例27相关的半导体器件的立体图。
图170表示与本发明实施例28相关的半导体器件的剖视图。
图171表示图170中半导体器件制造方法的一工序的剖视图。
图172表示图170中半导体器件制造方法的一工序的剖视图。
图173表示图170中半导体器件制造方法的一工序的剖视图。
图174表示图170中半导体器件制造方法的一工序的剖视图。
图175表示图170中半导体器件制造方法的一工序的剖视图。
图176表示图170中半导体器件制造方法的一工序的剖视图。
图177表示与本发明实施例29相关的半导体器件的剖视图。
图178表示图177中半导体器件制造方法的一工序的剖视图。
图179表示图177中半导体器件制造方法的一工序的剖视图。
图180表示图177中半导体器件制造方法的一工序的剖视图。
图181表示图177中半导体器件制造方法的一工序的剖视图。
图182表示图177中半导体器件制造方法的一工序的剖视图。
图183表示图177中半导体器件制造方法的一工序的剖视图。
图184表示与本发明实施例30相关的半导体器件的立体图。
图185表示图184中半导体器件制造方法的一工序的立体图。
图186表示图184中半导体器件制造方法的一工序的立体图。
图187表示图184中半导体器件制造方法的一工序的立体图。
图188表示图184中半导体器件制造方法的一工序的立体图。
图189表示图184中半导体器件制造方法的一工序的立体图。
图190表示图184中半导体器件制造方法的一工序的立体图。
图191表示图184中半导体器件制造方法的一工序的立体图。
图192表示图184中半导体器件制造方法的一工序的立体图。
图193表示图184中半导体器件制造方法的一工序的立体图。
图194表示图184中半导体器件制造方法的一工序的立体图。
图195表示图184中半导体器件制造方法的一工序的立体图。
图196表示图184中半导体器件制造方法的一工序的立体图。
图197表示碳层的灰化处理的一工序的剖视图。
图198表示碳层的灰化处理的一工序的剖视图。
图199表示与本发明实施例31相关的半导体器件的立体图。
图200表示图199中半导体器件制造方法的一工序的立体图。
图201表示图199中半导体器件制造方法的一工序的立体图。
图202表示图199中半导体器件制造方法的一工序的立体图。
图203表示图199中半导体器件制造方法的一工序的立体图。
图204表示图199中半导体器件制造方法的一工序的立体图。
图205表示图199中半导体器件制造方法的一工序的立体图。
图206表示图199中半导体器件制造方法的一工序的立体图。
图207表示图199中半导体器件制造方法的一工序的立体图。
图208表示图199中半导体器件制造方法的一工序的立体图。
图209表示图199中半导体器件制造方法的一工序的立体图。
图210表示图199中半导体器件制造方法的一工序的立体图。
图211表示图199中半导体器件制造方法的一工序的立体图。
图212表示与本发明实施例32相关的半导体器件的剖视图。
图213表示图212中半导体器件制造方法的一工序的剖视图。
图214表示图212中半导体器件制造方法的一工序的剖视图。
图215表示图212中半导体器件制造方法的一工序的剖视图。
图216表示图212中半导体器件制造方法的一工序的剖视图。
图217表示图212中半导体器件制造方法的一工序的剖视图。
图218表示图212中半导体器件制造方法的一工序的剖视图。
图219表示与本发明实施例33相关的半导体器件的剖视图。
图220表示图219中半导体器件制造方法的一工序的剖视图。
图221表示图219中半导体器件制造方法的一工序的剖视图。
图222表示图219中半导体器件制造方法的一工序的剖视图。
图223表示图219中半导体器件制造方法的一工序的剖视图。
图224表示图219中半导体器件制造方法的一工序的剖视图。
图225表示图219中半导体器件制造方法的一工序的剖视图。
图226表示与本发明实施例34相关的半导体器件的剖视图。
图227表示图226中半导体器件制造方法的一工序的剖视图。
图228表示图226中半导体器件制造方法的一工序的剖视图。
图229表示图226中半导体器件制造方法的一工序的剖视图。
图230表示图226中半导体器件制造方法的一工序的剖视图。
图231表示图226中半导体器件制造方法的一工序的剖视图。
图232表示图226中半导体器件制造方法的一工序的剖视图。
图233表示以往的半导体器件的立体图。
具体实施方式
下面，参照附图对本发明的实施例进行说明。
实施例1
图1表示与本发明实施例1相关的半导体器件。
在半导体基片(例如硅晶片)11上形成绝缘层(例如氧化硅层)12。布线13配置在绝缘层12上。布线13由铜、铝合金等的金属、含杂质的多晶硅等的半导体、钨等的高熔点金属构成。
以布线13为支柱、在布线13上形成不填满布线13间隙的板状的绝缘层(例如氧化硅层)14。也就是说，布线13间隙成为空腔15。在空腔15内充满介电常数ε为1.0左右的气体、即主要是氧O2和二氧化碳CO2的混合气体。
空腔内的二氧化碳CO2气体的浓度至少比空气(大气)中的二氧化碳气体的浓度高。此外，借助于制造时使空腔15与空气接触，或者借助于在壳体上预先设孔，可以做成在空腔15内充满空气。
采用前述结构的半导体器件，在布线13间充满主要是氧O2和二氧化碳CO2的混合气体或者空气。这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满布线13间的场合相比，能使介电常数极小。因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图1中半导体器件的制造方法进行说明。
首先，如图2所示，在半导体基片11上形成绝缘层12。利用溅射法等在绝缘层12上形成碳层16。这里，碳层16的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法或者CVD法，在碳层16上形成掩模材料(例如氧化硅层和氮化硅层等)17。这里，在利用氧化物构成掩模材料17的场合，可以利用溅射法形成掩模材料17。在用CVD法的场合，是因为往往利用反应气体所含的氧消除碳层16的缘故。
接着，在掩模材料17上涂敷光刻胶、用照相蚀刻工序(PEP)对该光刻胶进行刻线条。将刻线条后的光刻胶当作掩模、对掩模材料17进行刻线条。然后，剥离光刻胶、将掩模材料17当作掩模，利用各向异性蚀刻、对碳层16进行蚀刻、在碳层16上形成槽。
此外，也可以将光刻胶做成掩模对碳层16进行蚀刻。
利用H2SO4和H2O2的药液、进行光刻胶剥离。用氧等离子处理也能剥离光刻胶，是因为如果用氧等离子处理，碳层16也就消除的缘故。
接着，如图3所示，利用CVD法或者溅射法，在半导体基片11的整个表面上形成由铜等构成的导电层。利用化学机械研磨(CMP)，使导电层仅残存在碳层16间的槽内、形成布线13。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线13。
然后，剥离掩模材料17。
接着，如图4所示，利用溅射法、在布线13和碳层16上形成绝缘层(例如氧化硅层)14。这里，在绝缘层14为氧化硅层那样的氧化物的场合，最好不用CVD法。这是因为反应气体中含有氧O2，在绝缘层14形成时能去除碳层16的缘故。
接着，如图5和图6所示，灰化碳层16、将碳层16变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔15。此外，借助于下面两种方法中的任何一种实现碳层16的灰化。
第一种是在含氧环境中(例如在大气中)的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层16变换成二氧化碳CO2的反应进行缓慢，所以有能防止由于碳层16体积膨胀而绝缘层14破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理(灰化)。用这种方法，因将碳层16变换成二氧化碳CO2的反应快速进行，所以有处理时间缩短的优点，但相反有能产生由于碳层16体积膨胀而绝缘层14破裂增多的缺点。但是，利用改善绝缘层14的性质和降低氧等离子体处理的温度等，能避免这种缺点。
此外，借助于制造时使空腔15接触空气或者在壳体上预先设孔，也可以做成在空腔15内充满空气。
 采用前述方法，在具有用于形成布线的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能容易地提供图1的半导体器件。
实施例2
图7表示与本发明实施例2相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。可利用化学机械研磨(CMP)使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的积层等构成。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层29决定布线W1的图形、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上沉积积层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成绝缘层32。绝缘层32由例如氧化硅膜等构成。在绝缘层32中形成到达布线W1的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
布线W2配置在绝缘层32上并与导电层33a、33b连接。布线W2由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的阻挡层34a、34b构成。
此外，布线W2不限于铜、铝合金等的金属，也可以由例如含杂质的多晶硅等的半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的积层等构成。
在布线W2的上部形成绝缘层36、37。在布线W2上支承这种绝缘层36、37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层36决定布线W2的图形、并由例如氧化硅层和氮化硅层等构成。绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上沉积积层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
此外，借助于制造时使空腔31、38与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔31、38内充满空气。
采用前述结构的半导体器件，在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满布线W1间和W2间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图7中半导体器件的制造方法进行说明。
首先，如图8所示，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在半导体基片21的整个表面上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
接着，如图9所示，利用溅射法，在绝缘层25上形成碳层39。这里，碳层39的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
接着，如图10所示，利用溅射法，以0.05μm左右的厚度、在碳层39上形成掩模材料(例如氧化硅层和氮化硅层等)29。
这里，在由氧化物构成掩模材料29的场合，为了防止失去碳层39，也可以不用CVD法而用溅射法形成掩模材料29。
接着，如图11所示，在掩模材料29上涂敷光刻胶、用照相蚀刻工序(PEP)对该光刻胶进行刻线条。将刻线条后的光刻胶当作掩模、对掩模材料29进行刻线条。然后，剥离光刻胶。掩模材料29的线条形状做成与布线的线条形状相同。
接着，如图12所示，将掩模材料29当作掩模、利用各向异性蚀刻、对碳层39进行蚀刻。
此外，在本实施例中，不利用PEP直接蚀刻碳层39，而将用PEP加工后的掩模材料29当作掩模、对碳层39进行蚀刻。
其理由如下。可利用氧等离子处理或者H2SO4和H2O2的药液去除PEP中用的光刻胶。然而，在用氧等离子处理去除光刻胶的场合，同时去除特地刻好线条的碳层39。反之，在用H2SO4和H2O2的药液去除光刻胶场合，同时去除导电层(仅在高熔点金属的场合)26a、26b。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料29当作掩模、对碳层39进行蚀刻。
接着，如图13所示，利用溅射法或者CVD法，在布线槽XX的内表面上和掩模材料29上形成由例如钛和氮化钛的积层构成的阻挡层27。
接着，如图14所示，利用溅射法或者CVD法，在阻挡层27上形成由铜、铝合金等构成的金属层28，此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
接着，如图15所示，利用化学机械研磨(CMP)，使阻挡层27a、27b和金属层28a、28b仅残存在碳层39间的槽内、形成布线W1。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
接着，如图16所示，利用溅射法、在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。
这里，在绝缘层30为氧化物的场合，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时会去除碳层39的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最佳厚度各不相同。
接着，如图17和图18所示，灰化碳层39、将碳层39变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。借助于下面两种方法中的任何一种实现碳层39的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层39变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层39体积膨胀而绝缘层29、30破裂的优点，但相反有处理时间变长的缺点。第二种是氧等离子体处理。用这种方法，因将碳层39变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层39体积膨胀而绝缘层29、30的破裂增多的缺点。但是，利用改善绝缘层29、30的性质和降低氧等离子体处理的温度等，能避免这种缺点。
接着，如图19所示，用CVD法、在绝缘层30上形成具有介电常数小的绝缘层(例如含氟的等离子体TEOS等)32。
接着，如图20所示，用照相蚀刻工序(PEP)和反应性离子蚀刻(RIE)在绝缘层30、32上设置到达布线W1的辅助孔。
接着，如图21所示，用选择生长法、仅在辅助孔内埋入由钨等高熔点金属构成的导电层33a、33b。此外，也可以在绝缘层30、32的辅助孔内埋入高熔点金属以外的其它材料。
接着，如图22所示，利用与在形成布线W1时使用的工序相同的工序、形成布线W2。
也就是说，首先，利用溅射法、在绝缘层32上形成碳层。这里，碳层的厚度设定为与布线W2的厚度的值相等。利用溅射法、以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)36。
然后，用照相蚀刻工序(PEP)和各向异性蚀刻、对掩模材料36进行刻线条。再将掩模材料36当作掩模、利用各向异性蚀刻、对碳层进行蚀刻。利用溅射法或者CVD法，形成由例如钛和氮化钛的积层构成的阻挡层34a、34b。
利用溅射法或者CVD法，在阻挡层34a、34b上形成由铜、铝合金等构成的金属层35a、35b。利用化学机械研磨(CMP)，使阻挡层34a、34b和金属层35a、35b仅残存在碳层间的槽内、形成布线W2。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W2。
利用溅射法在掩模材料36和布线W2上形成绝缘层(例如氧化硅层)37。然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
此外，借助于制造时使空腔31、38接触空气或者在壳体上预先设孔，也可以做成在空腔31、38内充满空气。
采用前述制造方法，在具有用于形成布线W1、W2的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能容易地提供图7的半导体器件。
实施例3
图23表示与本发明实施例3相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPS6)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学的机械研磨(CMP)能平坦绝缘层25的表面。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等的高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的埋层27a、27b构成。
此外，布线W1不限于铜、铝合金等的金属，也可以由例如含杂质的多晶硅等的半导体、钨等的高熔点金属构成。埋层27a、27b能由例如钛和氮化钛的积层等构成。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔3 1中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上沉积积层时的基础是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成绝缘层32。绝缘层32由例如氧化硅膜等构成。在绝缘层32中形成到达布线W1的接触孔。
在这种接触孔内埋入由钨等的高熔点金属构成的导电层33a、33b。但是，导电层33a、33b也可以由高熔点以外的其它材料构成。
布线W2配置在绝缘层32上并与导电层33a、33b连接。布线质W2由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的阻挡层34a、34b构成。
此外，布线W2不限于铜、铝合金等的金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部形成绝缘层37。在布线W2上支承这种绝缘层37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
此外，借助于制造时使空腔31、38与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔31、38内充满空气。
采用前述结构的半导体器件，在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满布线W1间和W2间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图23中半导体器件的制造方法进行说明。
首先，如图24所示，利用与前述实施例2的制造方法相同的方法、进行到在绝缘层25上形成碳层39为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层39。这里，碳层39的厚度设定为与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层39上形成掩模材料(例如氧化硅层和氮化硅层等)。
在掩模材料上涂敷光刻胶、用照相蚀刻工序(PEP)对该光刻胶进行刻线条。将被刻线条后的光刻胶当作掩模、对掩模材料进行刻线条。然后，剥离光刻胶。将掩模材料当作掩模、利用各向异性蚀刻、对碳层39进行蚀刻。
此外，不利用PEP直接蚀刻碳层39，而将用PEP加工后的掩模材料当作掩模、对碳层39进行蚀刻的理由，与在前述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工后的掩模材料当作掩模、对碳层39进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层39进行蚀刻。
然后，去除掩模材料，利用溅射法或者CVD法，在布线槽XX的内表面上和碳层39上形成由例如钛和氮化钛的叠层构成的阻挡层27。
接着，如图25所示，利用溅射法或者CVD法，在阻挡层27上形成由铜、铝合金等构成的金属层28，此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
接着，如图26所示，利用化学机械研磨(CMP)，使阻挡层27a、27b和金属层28a、28b仅残存在碳层39间的槽内、形成布线W1。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
接着，如图27所示，利用溅射法、在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。这里，在绝缘层30为氧化物的场合，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时会失去碳层39的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最合适的厚度各不相同。
接着，如图28和图29所示，灰化碳层39、将碳层39变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。借助于下面两种方法中的任何一种实现碳层39的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层39变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层39体积膨胀而绝缘层30破裂的优点，但相反有处理时间变长的缺点。
 第二种是氧等离子体处理。用这种方法，因将碳层39变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层39体积膨胀而绝缘层30破裂增多的缺点。但是，利用改善绝缘层30的性质和降低氧等离子体处理的温度等，能避免这种缺点。
接着，如图30所示，用CVD法、在绝缘层30上形成具有介电常数小的绝缘层(例如含氟的等离子体TEOS等)32。
接着，如图31所示，用照相蚀刻工序(PEP)和反应性离子蚀刻(RIE)在绝缘层30、32上设置到达布线W1的辅助孔。
接着，如图32所示，用选择生长法、仅在辅助孔内埋入由钨等的高熔点金属构成的导电层33a、33b。此外，也可以在绝缘层30、32的辅助孔内埋入高熔点金属以外的其它材料。
接着，如图33所示，利用与在形成布线W1时使用的工序相同的工序、形成布线W2。
也就是说，首先，利用溅射法、在绝缘层32上形成碳层。这里，碳层的厚度设定为与布线W2的厚度的值相等。利用溅射法、用0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)36。
然后，在掩模材料上涂敷光刻胶，用照相蚀刻工序(PEP)对该光刻胶进行刻线条。将被刻线条后的光刻胶当作掩模、对掩模材料进行刻线条。然后，剥离光刻胶、将掩模材料当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。
此外，去除掩模材料，利用溅射法或者CVD法，形成由例如钛和氮化钛的积层构成的阻挡层34a、34b。
利用溅射法或者CVD法，在阻挡层34a、34b上形成由铜、铝合金等构成的金属层35a、35b。利用化学机械研磨(CMP)，使阻挡层34a、34b和金属层35a、35b仅残存在碳层间的槽内、形成布线W2。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W2。
利用溅射法在碳层上和布线W2上形成绝缘层(例如氧化硅层)37。然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
此外，借助于制造时使空腔31、38接触空气或者在壳体上预先设孔，也可以做成在空腔31、38内充满空气。
采用前述制造方法，则在具有用于形成布线W1、W2的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能迅速而且正确地进行碳层的灰化。
实施例4
图34表示与本发明实施例4相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，绝缘层29决定布线W1的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30中形成到达布线W1的接触孔。在这种接触孔内和接触孔上。形成由钨等高熔点金属构成的柱状导电层33a、33b。
但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
在柱状导电层33a、33b的上部形成搁板状的绝缘层36、37。在导电层33a、33b上支承这种绝缘层36、37。在柱状导电层33a、33b间做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，绝缘层36决定导电层33a、33b的位置和截面积并由氧化硅层和氮化硅层等构成。绝缘层37在设置空腔40时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
此外，借助于制造时使空腔31、40与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔31、40内充满空气。
采用前述结构的半导体器件，在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在导电层(上下布线的连接件)33a、33b间也形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满布线W1之间和导电层33a、33b之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图34中半导体器件的制造方法进行说明。
首先，如图35所示，利用与前述实施例2的制造方法相同的方法、进行到在绝缘层25上形成布线W1为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PS6等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层。这里，碳层的厚度设定为与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，用0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)29。
在掩模材料上涂敷光刻胶、用照相蚀刻工序(PEP)对该光刻胶进行刻线条。将刻线条后的光刻胶当作掩模、对掩模材料29进行刻线条。然后，剥离光刻胶。将掩模材料29当作掩模、利用各向异性蚀刻、对碳层进行蚀刻。
此外，不利用PEP直接蚀刻碳层，而将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻的理由，与在前述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料29当作掩模、对碳层进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层进行蚀刻。
然后，利用溅射法或者CVD法，形成由例如钛和氮化钛的叠层构成的阻挡层27a、27b。利用溅射法或者CVD法，在阻挡层27a、27b上形成由铜、铝合金等构成的金属层28a、28b。
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
利用化学机械研磨(CMP)，使阻挡层27a、27b和金属层28a、28b仅残存在碳层间的槽内、形成布线W1。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
利用溅射法、在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层39的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最合适的厚度各不相同。
然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
利用前述工序、形成布线W1后，利用溅射法、在绝缘层30上形成碳层41。又利用溅射法，以0.05μm左右的厚度、在碳层41上形成掩模材料(例如氧化硅层和氮化硅层等)36。
用照相蚀刻工序(PEP)和各向异性蚀刻、对掩模材料36进行刻线条。将所得掩模材料36当作掩模，利用各向异性蚀刻、对碳层41和绝缘层30进行蚀刻。其结果，在碳层41和绝缘层30上设置到达布线W1的辅助孔。
接着，如图36所示，用选择生长法、仅在辅助孔内埋入由钨等的高熔点金属构成的导电层33a、33b。此外，也可以在绝缘层30和碳层41的辅助孔内埋入高熔点金属以外的其它材料。
接着，如图37所示，利用溅射法，在掩模材料36和导电层33a、33b上形成绝缘层37。这里，为了防止失去碳层41，最好不用CVD法形成绝缘层37。
在绝缘层37为氧化硅层的场合，为了在绝缘层37不破裂的情况下进行灰化，绝缘层37的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层37的种类和性质等，绝缘层37最合适的厚度各不相同。
接着，如图38和图39所示，灰化碳层41、将碳层41变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40。借助于下面二种方法中的任何一种实现碳层41的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层41变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层41体积膨胀而绝缘层36、37破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理。用这种方法，因将碳层41变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层41体积膨胀而绝缘层36、37的破裂增多的缺点。但是，利用改善绝缘层36、37的性质和降低氧等离子体处理的温度等，能避免这种缺点。
此外，借助于制造时使空腔31、40接触空气或者在壳体上预先设孔，也可以做成在空腔31、40内充满空气。
采用前述制造方法，则在具有用于形成布线W1的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。
在具有用于形成导电层(上下布线的连接件)33a、33b的辅助孔的绝缘层中使用碳层，而且在辅助孔内形成导电层33a、33b后灰化该碳层并变换成充满气体的空腔。
由此，在多层布线结构的半导体器件中，能在同一层(左右)的布线间形成充满氧O2和二氧化碳CO2的混合气体或者空气，而且能在不同层(上下)的布线间形成充满氧O2和二氧化碳CO2的混合气体或者空气。
实施例5
图40表示与本发明实施例5相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等的金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30中形成到达布线W1的接触孔。在这种接触孔内和接触孔上。形成由钨等高熔点金属构成的柱状导电层33a、33b。
但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
在柱状导电层33a、33b的上部形成搁板状的绝缘层36、37。在导电层33a、33b上支承这种绝缘层36、37。在柱状导电层33a、33b间做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层36由例如氧化硅层和氮化硅层等构成。绝缘层37在设置空腔40时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
此外，借助于制造时使空腔31、40与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔31、40内充满空气。
采用前述结构的半导体器件，在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在导电层(上下布线的连接件)33a、33b间也形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满布线W1之间和导电层33a、33b之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图40中半导体器件的制造方法进行说明。
首先，如图41所示，利用与前述实施例3的制造方法相同的方法、进行到在绝缘层25上形成布线W1为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层。这里，碳层的厚度设定与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)。用照相蚀刻工序(PEP)和各向异性蚀刻对掩模材料进行刻线条。然后，将所得掩模材料当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。
此外，不利用PEP直接蚀刻碳层，而将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻的理由，与在前述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层进行蚀刻。
然后，利用溅射法或者CVD法，去除掩模材料、形成由例如钛和氮化钛的叠层构成的阻挡层27a、27b。利用溅射法或者CVD法，在阻挡层27a、27b上形成由铜、铝合金等构成的金属28a、28b。
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
利用化学机械研磨(CMP)，使阻挡层27a、27b和金属层28a、28b仅残存在碳层间的槽内、形成布线W1。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
利用溅射法、在碳层上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层39的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最合适的厚度各不相同。
然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
利用前述工序、形成布线W1后，利用溅射法、在绝缘层30上形成碳层41。又利用溅射法、以0.05μm左右的厚度、在碳层41上形成掩模材料(例如氧化硅层和氮化硅层等)36。
在掩模材料36上涂敷光刻胶、用照相蚀刻工序(PEP)对该光刻胶进行刻线条。将刻线条后的光刻胶当作掩模、对掩模材料36进行刻线条。
然后，剥离光刻胶。将掩模材料36当作掩模，利用各向异性蚀刻、对碳层41和绝缘层30进行蚀刻。其结果，在碳层41和绝缘层30上形成到达布线W1的接触孔。然后，去除掩模材料36。
接着，如图42所示，用选择生长法、仅在辅助孔内埋入由钨等高熔点金属构成的导电层33a、33b。此外，也可以在绝缘层30、32的辅助孔内埋入高熔点金属以外的其它材料。
接着，如图43所示，利用溅射法，在碳层41和导电层33a、33b上形成绝缘层37。这里，为了防止失去碳层41，最好不用CVD法形成绝缘层37。
在绝缘层37为氧化硅层的场合，为了在绝缘层37不破裂的情况下进行灰化，绝缘层37的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层37的种类和性质等，绝缘层37最合适的厚度各不相同。
接着，如图44和图45所示，灰化碳层41、将碳层41变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40。借助于下面二种方法中的任何一种实现碳层41的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层41变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层41体积膨胀而绝缘层36、37破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理。用这种方法，因将碳层41变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层41体积膨胀而绝缘层36、37破裂增高的缺点。但是，利用改善绝缘层36、37的性质和降低氧等离子体处理的温度等，能避免这种缺点。
此外，借助于制造时使空腔31、40接触空气或者在壳体上预先设孔，也可以做成在空腔31、40内充满空气。
采用前述制造方法，则在具有用于形成布线W1的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。
在具有用于形成导电层(上下布线的连接件)33a、33b的辅助孔的绝缘层中使用碳层，而且在辅助孔内形成导电层33a、33b后灰化该碳层并变换成充满气体的空腔。
由此，在多层布线结构的半导体器件中，能在同一层(左右)的布线间形成充满氧O2和二氧化碳CO2的混合气体或者空气，而且能在不同层(上下)的布线间形成充满氧O2和二氧化碳CO2的混合气体或者空气。
在对碳层39进行刻线条后并在碳层的灰化前，去除掩模材料。因此，能迅速且正确地进行碳层的灰化。
实施例6
图46表示与本发明实施例6相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层29决定布线W1的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上埋入由钨等高熔点金属构成的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
在导电层33a、33b的上部形成绝缘层42、43。在导电层33a、33b上支承这种绝缘层42、43。在导电层33a、33b间做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，绝缘层42决定导电层33a、33b的位置和截面积，并由氧化硅层和氮化硅层等构成。绝缘层43在设置空腔40时是重要的，同时作为在绝缘层43上堆积叠置布线W2时的基础也是重要的。绝缘层43由例如氧化硅膜等构成。
布线W2配置在绝缘层43上并与导电层33a、33b连接。布线W2由铜、铝合金等金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的阻挡层34a、34b构成。
此外，布线W2不限于铜、铝合金等的金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部形成绝缘层36、37。在布线W2上支承这种绝缘层36、37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层36决定布线W2的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
此外，借助于制造时使空腔31、38、40与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔31、38、40内充满空气。
采用前述结构的半导体器件，在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图46中半导体器件的制造方法进行说明。
首先，如图47所示，利用与前述实施例2的制造方法相同的方法、进行到在绝缘层25上形成布线W1为止。
利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层。这里，碳层39的厚度设定为与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)29。
在掩模材料29上涂敷光刻胶、用照相蚀刻工序(PEP)对该光刻胶进行刻线条。将刻线条后的光刻胶当作掩模、对掩模材料29进行刻线条。然后，剥离光刻胶。将掩模材料29当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。
此外，不利用PEP直接蚀刻碳层，而将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻。其理由与在所述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料29当作掩模、对碳层进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层进行蚀刻。
然后，利用溅射法或者CVD法，形成由例如钛和氮化钛的叠层构成的阻挡层27a、27b。利用溅射法或者CVD法，在阻挡层27a、27b上形成由铜、铝合金等构成的金属28a、28b。
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
利用化学机械研磨(CMP)，使阻挡层27a、27b和金属层28a、28b仅残存在碳层间的槽内、形成布线W1。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
利用溅射法、在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层39的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最合适的厚度各不相同。
然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
利用前述工序形成布线W1后，利用溅射法、在绝缘层30上形成碳层41。又利用溅射法、以0.05μm左右的厚度、在碳层41上形成掩模材料(例如氧化硅层和氮化硅层等)42。
用照相蚀刻工序(PEP)和各向异性蚀刻、对掩模材料42进行刻线条。将这种掩模材料42当作掩模，利用各向异性蚀刻、对碳层41和绝缘层30进行蚀刻。其结果，在碳层41和绝缘层30上设置到达布线W1的辅助孔。
接着，如图48所示，用选择生长法、仅在辅助孔内埋入由钨等高熔点金属构成的导电层33a、33b。此外，也可以在绝缘层30和碳层41的辅助孔内埋入高熔点金属以外的其它材料。
接着，如图49所示，利用溅射法，在掩模材料42和导电层33a、33b上形成绝缘层(例如氧化硅层)43。这里，最好不用CVD法形成绝缘层43。这是因为在形成绝缘层43时的反应气体中含有氧O2，在绝缘层43形成时可能会失去碳层41的缘故。
在绝缘层43为氧化硅层的场合，为了在绝缘层43不破裂的情况下进行灰化，绝缘层43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层43的种类和性质等，绝缘层43最合适的厚度各不相同。
接着，如图50所示，利用与在形成布线W1时使用的工序相同的工序、形成布线W2。
也就是说，首先，利用溅射法，在绝缘层43上形成碳层44。这里，碳层44的厚度设定为与布线W2的厚度的值相等。利用溅射法，以0.05μm左右的厚度、在碳层44上形成掩模材料(例如氧化硅层和氮化硅层等)36。
在掩模材料36上涂敷光刻胶、用照相蚀刻工序(PEP)对该光刻胶进行刻线条。将刻线条后的光刻胶当作掩模、对掩模材料36进行刻线条。然后，剥离光刻胶。将掩模材料36当作掩模、利用各向异性蚀刻、对碳层44进行蚀刻。
利用溅射法或者CVD法，在绝缘层43和掩模材料36上形成由例如钛和氮化钛的叠层构成的阻挡层34a、34b。
利用溅射法或者CVD法，在阻挡层34a、34b上形成由铜、铝合金等构成的金属层35a、35b。利用化学机械研磨(CMP)，使阻挡层34a、34b和金属层35a、35b仅残存在碳层间的槽内、形成布线W2。
利用溅射法、在掩模材料36上和布线W2上形成绝缘层(例如氧化硅层)37。
在绝缘层37为氧化硅层的场合，为了在绝缘层37不破裂的情况下进行灰化，绝缘层37的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层37的种类和性质等，绝缘层37最合适的厚度各不相同。
接着，如图51和图52所示，利用在含氧环境中热处理或者氧等离子体处理、同时灰化碳层41、44，将碳层41变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40，将碳层44变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
此外，借助于制造时使空腔31、38、40接触空气或者在壳体上预先设孔，也可以做成在空腔31、38、40内充满空气。
采用前述制造方法，则在具有用于形成布线W1、W2的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。
在具有用于形成导电层(上下布线的连接件)33a、33b的辅助孔的绝缘层中使用碳层，而且在辅助孔内形成导电层33a、33b后灰化该碳层并变换成充满气体的空腔。
由此，在多层布线结构的半导体器件中，能在同一层(左右)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气，而且能在不同层(上下)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气。
实施例7
图53表示与本发明实施例7相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学的机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等的半导体、钨等的高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上埋入由钨等的高熔点金属构成的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
在导电层33a、33b的上部形成绝缘层43。在导电层33a、33b上支承这种绝缘层43。在导电层33a、33b间做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层43在导电层33a、33b间设置空腔40时是重要的，同时作为在绝缘层43上堆积叠置布线W2时的基础也是重要的。绝缘层43由例如氧化硅膜等构成。
布线W2配置在绝缘层43上并与导电层33a、33b连接。布线W2由铜、铝合金等金属35a、35b和覆盖这种金属35a、35b的底部和侧面的U字槽状的阻挡层34a、34b构成。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部形成绝缘层37。在布线W2上支承这种绝缘层37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
此外，借助于制造时使空腔31、38、40与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔31、38、40内充满空气。
采用前述结构的半导体器件，在布线W1之间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2之间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
此外，在导电层33a、33b间、即在布线W1和布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图53中半导体器件的制造方法进行说明。
首先，如图54所示，利用与前述实施例3的制造方法相同的方法、进行到在绝缘层25上形成布线W1为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层。这里，碳层39的厚度设定为与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)29。用照相蚀刻工序(PEP)和各向异性蚀刻对掩模材料29进行刻线条。将掩模材料29当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。
此外，不利用PEP直接蚀刻碳层，而将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻。其理由与在所述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料29当作掩模、对碳层进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层进行蚀刻。
然后，去除掩模材料29，利用溅射法或者CVD法，形成由例如钛和氮化钛的叠层构成的阻挡层27a、27b。利用溅射法或者CVD法，在阻挡层27a、27b上形成由铜、铝合金等构成的金属层28a、28b。
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
利用化学机械研磨(CMP)，使阻挡层27a、27b和金属层28a、28b仅残存在碳层间的槽内、形成布线W1。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
利用溅射法、在碳层上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层39的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最合适的厚度各不相同。
然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
利用前述工序形成布线W1后，利用溅射法、在绝缘层30上形成碳层41。又利用溅射法，以0.05μm左右的厚度、在碳层41上形成掩模材料(例如氧化硅层和氮化硅层等)42。
在掩模材料42上涂敷光刻胶，用照相蚀刻工序(PEP)、对光刻胶进行刻线条。将刻线条后的光刻胶当作掩模、对掩模材料42进行刻线条。然后，剥离光刻胶。将掩模材料42当作掩模，利用各向异性蚀刻、对碳层41和绝缘层30进行蚀刻。其结果，在碳层41和绝缘层30上形成到达布线W1的辅助孔。
接着，如图55所示，用选择生长法、仅在辅助孔内埋入由钨等高熔点金属构成的导电层33a、33b。此外，也可以在绝缘层30和碳层41的辅助孔内埋入高熔点金属以外的其它材料。
接着，如图56所示，利用溅射法，在碳层41和导电层33a、33b上形成绝缘层43。这里，最好不用CVD法形成绝缘层43。这是因为在形成绝缘层43时的反应气体中含有氧O2，在绝缘层43形成时可能会失去碳层41的缘故。
在绝缘层43为氧化硅层的场合，为了在绝缘层43不破裂的情况下进行灰化，绝缘层43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层43的种类和性质等，绝缘层43最合适的厚度各不相同。
接着，如图57所示，利用与在形成布线W1时使用的工序相同的工序、形成布线W2。
也就是说，首先，利用溅射法，在绝缘层43上形成碳层44。这里，碳层44的厚度设定为与布线W2的厚度的值相等。利用溅射法，以0.05μm左右的厚度、在碳层44上形成掩模材料(例如氧化硅层和氮化硅层等)。
然后，用照相蚀刻工序(PEP)和各向异性蚀刻、对掩模材料进行刻线条。将该掩模材料当作掩模，利用各向异性蚀刻、对碳层44和绝缘层43进行蚀刻。
去除掩模材料，利用溅射法或者CVD法，在布线槽YY的内表面上和碳层44上形成由例如钛和氮化钛的叠层构成的阻挡层34a、34b。
利用溅射法或者CVD法，在阻挡层34a、34b上形成由铜、铝合金等构成的金属层35a、35b。利用化学机械研磨(CMP)，使阻挡层34a、34b和金属层35a、35b仅残存在碳层间的槽内、形成布线W2。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W2。
利用溅射法、在碳层44上和布线W2上形成绝缘层(例如氧化硅层)37。
在绝缘层37为氧化硅层的场合，为了在绝缘层37不破裂的情况下进行灰化，绝缘层37的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层37的种类和性质等，绝缘层37最合适的厚度各不相同。
接着，如图58和图59所示，利用在含氧环境中热处理或者氧等离子体处理、同时灰化碳层41、44，将碳层41变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40，将碳层44变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
此外，借助于制造时使空腔31、38、40接触空气或者在壳体上预先设孔，也可以做成在空腔31、38、40内充满空气。
采用前述制造方法，则在具有用于形成布线W1、W2的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。
在具有用于形成导电层(上下布线的连接件)33a、33b的辅助孔的绝缘层中使用碳层，而且在辅助孔内形成导电层33a、33b后灰化该碳层并变换成充满气体的空腔。
由此，在多层布线结构的半导体器件中，能在同一层(左右)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气，而且能在不同层(上下)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气。
在对碳层进行蚀刻后并在碳层的灰化前，去除掩模材料。因此，能迅速且正确地进行碳层的灰化。
实施例8
图60表示与本发明实施例8相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学的机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层29决定布线W1的线条形状，并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上形成由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的阻挡层34a、34b构成的布线W2。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部和下部间形成绝缘层(例如氧化硅层)43。在布线W2上支承这种绝缘层43。布线W2的下部是柱状、布线W2的上部是线状，并配置在绝缘层43上。
在布线W2上形成绝缘层(例如氧化硅层)37。在布线W2的下部间(上下布线W1和布线W2间)做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
在布线W2的上部间(左右布线W2间)做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，借助于制造时使空腔31、38、40与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔31、38、40内充满空气。
采用前述结构的半导体器件，则在布线W1之间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2之间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
此外，在导电层33a、33b间、即在布线W1和布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图60中半导体器件的制造方法进行说明。
首先，如图61所示，利用与前述实施例2的制造方法相同的方法、进行到在绝缘层25上形成布线W1为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层。这里，碳层的厚度设定为与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)29。
在掩模材料29上涂敷光刻胶、用照相蚀刻工序(PEP)对该光刻胶进行刻线条。将刻线条后的光刻胶当作掩模、对掩模材料29进行刻线条。然后，剥离光刻胶、将掩模材料29当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。
此外，不利用PEP直接蚀刻碳层，而将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻。其理由与在所述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料29当作掩模、对碳层进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层进行蚀刻。
然后，利用溅射法或者CVD法，形成由例如钛和氮化钛的叠层构成的阻挡层27a、27b。利用溅射法或者CVD法，在阻挡层27a、27b上形成由铜、铝合金等构成的金属层28a、28b。
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
利用化学机械研磨(CMP)，使阻挡层27a、27b和金属层28a、28b仅残存在碳层间的槽内、形成布线W1。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
利用溅射法、在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最合适的厚度各不相同。
然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
利用前述工序形成布线W1后，利用溅射法、在绝缘层30上形成碳层41。又利用溅射法、以0.05μm左右的厚度、在碳层41上形成掩模材料(例如氧化硅层)43。
此外，最好不用CVD法形成绝缘层43。这是因为在形成绝缘层43时的反应气体中含有氧O2，在绝缘层43形成时可能会失去碳层41的缘故。
在绝缘层43为氧化硅层的场合，为了在绝缘层43不破裂的情况下进行灰化，绝缘层43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层43的种类和性质等，绝缘层43最合适的厚度各不相同。
接着，利用溅射法，在绝缘层43上形成碳层44。
然后，对碳层44进行刻线条，在碳层44上设置用于形成布线的槽。如果在碳层44的刻线条中采用照相蚀刻工序(PEP)加RIE的两种方法，将以PEP和RIE加工后的掩模材料当作掩模刻线条的方法就有两种。
在本实施例中，对用PEP加RIE的方法进行了描述，也就是说，在碳层44上形成光刻胶45。对光刻胶45进行刻线条后，将该光刻胶45当作掩膜、利用各向异性蚀刻、对碳层44进行蚀刻，并在碳层44上形成槽。
然后，用H2SO4和H2O2的药液去除光刻胶45，此外，因氧等离子体处理招致碳层44消失，所以这种氧等离子体处理不用在光刻胶45的剥离中。
接着，如图62所示，在碳层44上再次形成光刻胶46。对光刻胶46进行刻线条后，将该光刻胶46当作掩模、利用各向异性蚀刻、对在槽的底部上露出的绝缘层43和碳层41进行蚀刻。
然后，用H2SO4和H2O2的药液去除光刻胶46，此外，因氧等离子体处理招致碳层44的消失，所以这种氧等离子体处理不用在光刻胶46的剥离中。
接着，如图63所示，利用各向异性蚀刻、对在槽的底部上露出的绝缘层30进行蚀刻，形成到达布线W1的辅助孔。
利用溅射法或者CVD法，在碳层44上、碳层44间的槽内和碳层41的辅助孔内形成由例如钛和氮化钛的叠层构成的阻挡层34。利用溅射法或者CVD法，在阻挡层34上形成由铜、铝合金等构成的金属层35。接着，如图64所示，利用化学机械研磨(CMP)或者蚀刻，使阻挡层34a、34b和金属层35a、35b分别残存在碳层44间的槽内和碳层41的辅助孔内。
利用溅射法，以0.05μm左右的厚度、在碳层44上形成绝缘层(例如氧化硅层)37。
在绝缘层37、43为氧化硅层的场合，为了在绝缘层37、43不破裂的情况下进行灰化，绝缘层37、43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层37、43的种类和性质等，绝缘层37、43最合适的厚度各不相同。
接着，如图65和图66所示，利用在含氧环境中热处理或者氧等离子体处理、同时灰化碳层41、44，将碳层41变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40，将碳层44变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
此外，借助于制造时使空腔31、38、40接触空气或者在壳体上预先设孔，也可以做成在空腔31、38、40内充满空气。
采用前述制造方法，则在具有用于形成布线W1、W2的槽或者辅助孔的绝缘层中使用碳层，而且在槽内和辅助孔内形成布线后灰化该碳层并变换成充满气体的空腔。
因为不用连接件而将布线W2直接连接到布线W1上，所以与前述实施例2-实施例7的制造方法相比，能大幅度地减少工序数。
由此，在多层布线结构的半导体器件中，能在同一层(左右)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气，而且能在不同层(上下)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气。
实施例9
图67表示与本发明实施例9相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学的机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等的金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上形成由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的阻挡层34a、34b构成的布线W2。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部和下部间形成绝缘层(例如氧化硅层)43。在布线W2上支承这种绝缘层43。布线W2的下部是柱状、布线W2的上部是线状，并配置在绝缘层43上。
在布线W2上形成绝缘层(例如氧化硅层)37。在布线W2的下部间(上下布线W1和布线W2间)做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
在布线W2的上部间(左右布线W2间)做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，借助于制造时使空腔31、38、40与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔31、38、40内充满空气。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
此外，在导电层33a、33b间、即在布线W1和布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40、43。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图67中半导体器件的制造方法进行说明。
首先，如图68所示，利用与前述实施例3的制造方法相同的方法、进行到在绝缘层25上形成布线W1为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层。这里，碳层的厚度设定为与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)。用照相蚀刻工序(PEP)和各向异性蚀刻对掩模材料进行刻线条。将该掩模材料当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。
此外，不利用PEP直接蚀刻碳层，而将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻。其理由与在所述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层进行蚀刻。
然后，去除掩模材料，利用溅射法或者CVD法，形成由例如钛和氮化钛的叠层构成的阻挡层27a、27b。利用溅射法或者CVD法，在阻挡层27a、27b上形成由铜、铝合金等构成的金属28a、28b。
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
利用化学机械研磨(CMP)，使阻挡层27a、27b和金属层28a、28b仅残存在碳层间的槽内、形成布线W1。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
利用溅射法、在碳层上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最合适的厚度各不相同。
然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
利用前述工序形成布线W1后，利用溅射法、在绝缘层30上形成碳层41。又利用溅射法，以0.05μm左右的厚度、在碳层41上形成掩模材料(例如氧化硅层)43。
此外，最好不用CVD法形成绝缘层43。这是因为在形成绝缘层43时的反应气体中含有氧O2，在绝缘层43形成时可能会失去碳层41的缘故。
在绝缘层43为氧化硅层的场合，为了在绝缘层43不破裂的情况下进行灰化，绝缘层43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层43的种类和性质等，绝缘层43最合适的厚度各不相同。
接着，利用溅射法，在绝缘层43上形成碳层44。
然后，对碳层44进行刻线条，在碳层44上设置用于形成布线的槽。如果在碳层44的刻线条中用照相蚀刻工序(PEP)加RIE的方法，将以PEP和RIE加工后的掩模材料当作掩模刻线条的方法就有两种。
在本实施例中，对用PEP加RIE的方法进行了描述，也就是说，在碳层44上形成光刻胶45。对光刻胶45进行刻线条后，将该光刻胶45当作掩模，利用各向异性蚀刻，对碳层44进行蚀刻，并在碳层44上形成槽。
然后，用H2SO4和H2O2的药液去除光刻胶45。此外，因氧等离子体处理招致碳层44消失，所以这种氧等离子体处理不用在光刻胶45的剥离中。
接着，如图69所示，在碳层44上再次形成光刻胶46。对光刻胶46进行刻线条后，将该光刻胶46当作掩模、利用各向异性蚀刻、对在槽的底部上露出的绝缘层43和碳层41进行蚀刻。
然后，用H2SO4和H2O2的药液去除光刻胶46。此外，因氧等离子体处理招致碳层44的消失，所以这种氧等离子体处理不用在光刻胶46的剥离中。
接着，如图70所示，利用各向异性蚀刻、对在槽的底部上露出的绝缘层30进行蚀刻，形成到达布线W1的辅助孔。
利用溅射法或者CVD法，在碳层44上、碳层44间的槽内和碳层41的辅助孔内形成由例如钛和氮化钛的叠层构成的阻挡层34。利用溅射法或者CVD法，在阻挡层34上形成由铜、铝合金等构成的金属层35。接着，如图71所示，利用化学机械研磨(CMP)或者蚀刻，使阻挡层34a、34b和金属层35a、35b分别残存在碳层44间的槽内和碳层41的辅助孔内。
利用溅射法，以0.05μm左右的厚度、在碳层44上形成绝缘层(例如氧化硅层)37。
在绝缘层37、43为氧化硅层的场合，为了在绝缘层37、43不破裂的情况下进行灰化，绝缘层37、43的厚度在0.0 1-0.1μm的范围为佳。但是，根据绝缘层37、43的种类和性质等，绝缘层37、43最合适的厚度各不相同。
接着，如图72和图73所示，利用在含氧环境中热处理或者氧等离子体处理、同时灰化碳层41、44，将碳层41变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40，将碳层44变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
此外，借助于制造时使空腔31、38、40接触空气或者在壳体上预先设孔，也可以做成在空腔31、38、40内充满空气。
采用前述制造方法，则在具有用于形成布线W1、W2的槽或者辅助孔的绝缘层中使用碳层，而且在槽内和辅助孔内形成布线后灰化该碳层并变换成充满气体的空腔。
因为不用连接件而将布线W2直接连接到布线W1上，所以与前述实施例2-实施例7的制造方法相比，能大幅度地减少工序数。
由此，在多层布线结构的半导体器件中，能在同一层(左右)的布线间形成充满氧O2和二氧化碳CO2的混合气体或者空气，而且能在不同层(上下)的布线间形成充满氧O2和二氧化碳CO2的混合气体或者空气。
在对碳层进行刻线条后并在碳层的灰化前，去除掩模材料。因此，能迅速且正确地进行碳层的灰化。
实施例10
图74至图76表示与本发明实施例10相关的半导体器件。
如图74所示，在晶片47上形成的多块芯片48上、分别制成这种半导体器件。
参照图76，对与该实施例相关的半导体器件进行说明。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学的机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等的金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层29决定布线W1的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成绝缘层32。绝缘层32由例如氧化硅层构成。在绝缘层32上形成到达布线W1的接触孔。
在这种接触孔内埋入由钨等的高熔点金属构成的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
布线W2配置在绝缘层32上并与导电层33a、33b连接。布线W2由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的阻挡层34a、34b构成。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部形成绝缘层36、37。在布线W2上支承这种绝缘层36、37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层36决定布线W2的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
在各芯片48的边缘上，沿着该芯片的边缘形成环状的保护环G。这种保护环G由在空腔31中形成的阻挡层27c及金属层28c、在空腔38中形成的阻挡层34c及金属层35c和在绝缘层30、32中形成的导电层33c构成。
在空腔31中形成的阻挡层27c及金属层28c具有与布线W1相同的结构，在空腔38中形成的阻挡层34c及金属层35c具有与布线W2相同的结构，在绝缘层30、32中形成的导电层33c具有与导电层(连接件)33a、33b相同的结构。
此外，如图77所示，也可以不用绝缘层30、32中的导电层33c。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满布线W1间和W2间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
此外，在芯片48的边缘上、形成环状的保护环G。因此，在从晶片切出各块芯片后，能避免水分H2O从芯片的边缘通过空腔31、38到达布线W1、W2。
也就是说，借助于设置保护环G，能防止水分H2O、保护芯片内的布线W1、W2。
借助于使用前述实施例2的制造方法，能容易地形成本实施例的半导体器件。
实施例11
图78至图79表示与本发明实施例11相关的半导体器件。
如图74所示，在晶片47上形成的多块芯片48上、分别制成这种半导体器件。
参照图78，对与本实施例相关的半导体器件进行说明。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔3 1中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成绝缘层32。绝缘层32由例如氧化硅层构成。在绝缘层32上形成到达布线W1的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
布线W2配置在绝缘层32上并与导电层33a、33b连接。布线W2由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的阻挡层34a、34b构成。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部形成绝缘层37。在布线W2上支承这种绝缘层37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
在各芯片的边缘上，沿着该芯片的边缘形成环状的保护环G。这种保护环G由在空腔31中形成的阻挡层27c及金属层28c、在空腔38中形成的阻挡层34c及金属层35c和在绝缘层30、32中形成的导电层33c构成。
在空腔31中形成的阻挡层27c及金属层28c具有与布线W1相同的结构，在空腔38中形成的阻挡层34c及金属层35c具有与布线W2相同的结构，在绝缘层30、32中形成的导电层33c具有与导电层(连接件)33a、33b相同的结构。
此外，如图79所示，也可以不用绝缘层30、32中的导电层33c。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满布线W1间和W2间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
此外，在芯片48的边缘上、形成环状的保护环G。因此，在从晶片切出各块芯片后，能避免水分H2O从芯片的边缘通过空腔31、38到达布线W1、W2。
也就是说，借助于设置保护环G，能防止水分H2O、保护芯片内的布线W1、W2。
借助于使用前述实施例3的制造方法，能容易地形成本实施例的半导体器件。
实施例12
图80表示与本发明实施例12相关的半导体器件。
如图74所示，在晶片47上形成的多块芯片48上、分别制成这种半导体器件。
参照图80，对与本实施例相关的半导体器件进行说明。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层29决定布线W1的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30中形成到达布线W1的接触孔。在这种接触孔内和接触孔上。形成由钨等高熔点金属构成的柱状导电层33a、33b。
但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
在柱状导电层33a、33b的上部形成搁板状的绝缘层36、37。在导电层33a、33b上支承这种绝缘层36、37。在柱状导电层33a、33b间做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，绝缘层36决定导电层33a、33b的位置和截面积并由氧化硅层和氮化硅层等构成。绝缘层37在设置空腔40时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
在各芯片48的边缘上，沿着该芯片的边缘形成环状的保护环G。这种保护环G由在空腔31中形成的阻挡层27c及金属层28c和在空腔40中形成的导电层33c构成。
在空腔31中形成的阻挡层27c及金属层28c具有与布线W1相同的结构，在空腔40中形成的导电层33c具有与导电层(连接件)33a、33b相同的结构。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在导电层(上下布线的连接件)33a、33b间也形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满布线W1间和导电层33a、33b间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
此外，在芯片的边缘上、形成环状的保护环G。因此，在从晶片切出各块芯片后，能避免水分H2O从芯片的边缘通过空腔31、40到达布线W1和导电层33a、33b。
也就是说，借助于设置保护环G，能防止水分H2O、保护芯片内的布线W1和导电层33a、33b。
借助于使用前述实施例4的制造方法，能容易地形成本实施例的半导体器件。
实施例13
图81表示与本发明实施例13相关的半导体器件。
如图74所示，在晶片47上形成的多块芯片48上、分别制成这种半导体器件。
参照图81，对与本实施例相关的半导体器件进行说明。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30中形成到达布线W1的接触孔。在这种接触孔内和接触孔上。形成由钨等高熔点金属构成的柱状导电层33a、33b。
但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
在柱状导电层33a、33b的上部形成搁板状的绝缘层36、37。在导电层33a、33b上支承这种绝缘层36、37。在柱状导电层33a、33b间做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，绝缘层36由氧化硅层和氮化硅层等构成。绝缘层37在设置空腔40时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
在各芯片48的边缘上，沿着该芯片的边缘形成环状的保护环G。这种保护环G由在空腔31中形成的阻挡层27c及金属层28c和在空腔40中形成的导电层33c构成。
在空腔31中形成的阻挡层27c及金属层28c具有与布线W1相同的结构，在空腔40中形成的导电层33c具有与导电层(连接件)33a、33b相同的结构。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在导电层(上下布线的接触孔插接)33a、33b间也形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满布线W1间和导电层33a、33b间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
此外，在芯片的边缘上、形成环状的保护环G。因此，在从晶片切出各块芯片后，能避免水分H2O从芯片的边缘通过空腔31、40到达布线W1和导电层33a、33b。
也就是说，借助于设置保护环G，能防止水分H2O、保护芯片内的布线W1和导电层33a、33b。
借助于使用前述实施例5的制造方法，能容易地形成本实施例的半导体器件。
实施例14
图82表示与本发明实施例14相关的半导体器件。
如图74所示，在晶片47上形成的多个芯片48上、分别形成这种半导体器件。
参照图82，对与本实施例相关的半导体器件进行说明。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPS6)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨、钽等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，绝缘层29的上部决定布线W1的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上埋入由钨等高熔点金属构成的柱状的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
在导电层33a、33b的上部形成绝缘层42、43。在导电层33a、33b上支承这种绝缘层42、43。在导电层33a、33b间做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，绝缘层42决定导电层33a、33b的位置和截面积并由例如氧化硅层和氮化硅层等构成。绝缘层43在导电层33a、33b间设置空腔40时是重要的，同时作为在绝缘层43上堆积叠置布线W2时的基础也是重要的。绝缘层43由例如氧化硅膜等构成。
布线W2配置在绝缘层43上并与导电层33a、33b连接。布线W2由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的阻挡层34a、34b构成。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部形成绝缘层36、37。在布线W2上支承这种绝缘层36、37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，绝缘层36决定布线W2的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
在各芯片的边缘上，沿着该芯片的边缘形成环状的保护环G。这种保护环G由在空腔31中形成的阻挡层27c及金属层28c、在空腔38中形成的阻挡层34c及金属层35c和在空腔40中形成的导电层33c构成。
在空腔31中形成的阻挡层27c及金属层28c具有与布线W1相同的结构，在空腔38中形成的阻挡层34c及金属层35c具有与布线W2相同的结构，在空腔40中形成的导电层33c具有与导电层(连接件)33a、33b相同的结构。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
此外，在导电层33a、33b间、即布线W1和布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
此外，在芯片的边缘上、形成环状的保护环G。因此，在从晶片切出各块芯片后，能避免水分H2O从芯片的边缘通过空腔31、38、40到达布线W1、W2和导电层33a、33b。
也就是说，借助于设置保护环G，能防止水分H2O、保护芯片内的布线W1、W2和导电层33a、33b。
借助于使用前述实施例6的制造方法，能容易地形成本实施例的半导体器件。
实施例15
图83表示与本发明实施例15相关的半导体器件。
如图74所示，在晶片47上形成的多个芯片48上、分别形成这种半导体器件。
参照图83，对与该实施例相关的半导体器件进行说明。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上埋入由钨等高熔点金属构成的柱状的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
在导电层33a、33b的上部形成绝缘层43。在导电层33a、33b上支承这种绝缘层43。在导电层33a、33b间做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层43在导电层33a、33b间设置空腔40时是重要的，同时作为在绝缘层43上堆积叠置布线W2时的基础也是重要的。绝缘层43由例如氧化硅膜等构成。
布线W2配置在绝缘层43上并与导电层33a、33b连接。布线W2由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的阻挡层34a、34b构成。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部形成绝缘层37。在布线W2上支承这种绝缘层37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
在各芯片的边缘上，沿着该芯片的边缘形成环状的保护环G。这种保护环G由在空腔31中形成的阻挡层27c及金属层28c、在空腔38中形成的阻挡层34c及金属层35c和在空腔40中形成的导电层33c构成。
在空腔31中形成的阻挡层27c及金属层28c具有与布线W1相同的结构，在空腔38中形成的阻挡层34c及金属层35c具有与布线W2相同的结构，在空腔40中形成的导电层33c具有与导电层(连接件)33a、33b相同的结构。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
此外，在导电层33a、33b间、即布线W1和布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
此外，在芯片的边缘上、形成环状的保护环G。因此，在从晶片切出各块芯片后，能避免水分H2O从芯片的边缘通过空腔31、38、40到达布线W1、W2和导电层33a、33b。
也就是说，借助于设置保护环G，能防止水分H2O、保护芯片内的布线W1、W2和导电层33a、33b。
借助于使用前述实施例7的制造方法，能容易地形成本实施例的半导体器件。
实施例16
图84表示与本发明实施例16相关的半导体器件。
如图74所示，在晶片47上形成的多块芯片48上、分别制成这种半导体器件。
参照图84，对与该实施例相关的半导体器件进行说明。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等的金属，也可以由例如含杂质的多晶硅等的半导体、钨等的高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层29决定布线W1的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上形成由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的阻挡层34a、34b构成的布线W2。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部和下部间形成绝缘层(例如氧化硅层)43。在布线W2上支承这种绝缘层43。布线W2的下部是柱状、布线W2的上部是线状，并配置在绝缘层43上。
在布线W2上形成绝缘层(例如氧化硅层)37。在布线W2的下部间(上下布线W1和布线W2间)做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
在布线W2的上部间(左右布线W2间)做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
在各芯片的边缘上，沿着该芯片的边缘形成环状的保护环G。这种保护环G由在空腔31中形成的阻挡层27c及金属层28c、在空腔38、40中形成的阻挡层34c及金属层35c构成。
在空腔31中形成的阻挡层27c及金属层28c具有与布线W1相同的结构，在空腔38、40中形成的阻挡层34c及金属层35c具有与布线W2相同的结构。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
此外，在导电层35a、35b间、即布线W1和布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
此外，在芯片的边缘上、形成环状的保护环G。因此，在从晶片切出各块芯片后，能避免水分H2O从芯片的边缘通过空腔31、38、40到达布线W1、W2。
也就是说，借助于设置保护环G，能防止水分H2O、保护芯片内的布线W1、W2。
借助于使用前述实施例8的制造方法，能容易地形成本实施例的半导体器件。
实施例17
图85表示与本发明实施例17相关的半导体器件。
如图74所示，在晶片47上形成的多块芯片48上、分别形成这种半导体器件。
参照图85，对与该实施例相关的半导体器件进行说明。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上形成由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的阻挡层34a、34b构成的布线W2。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
在布线W2的上部和下部间形成绝缘层(例如氧化硅层)43。在布线W2上支承这种绝缘层43。布线W2的下部是柱状、布线W2的上部是线状，并配置在绝缘层43上。
在布线W2上形成绝缘层(例如氧化硅层)37。在布线W2的下部间(上下布线W1和布线W2间)做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
在布线W2的上部间(左右布线W2间)做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
在各芯片的边缘上，沿着该芯片的边缘形成环状的保护环G。这种保护环G由在空腔31中形成的阻挡层27c及金属层28c、在空腔38、40中形成的阻挡层34c及金属层35c构成。
在空腔31中形成的阻挡层27c及金属层28c具有与布线W1相同的结构，在空腔38、40中形成的阻挡层34c及金属层35c具有与布线W2相同的结构。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
此外，在导电层35a、35b间、即布线W1和布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
此外，在芯片的边缘上、形成环状的保护环G。因此，在从晶片切出各块芯片后，能避免水分H2O从芯片的边缘通过空腔31、38、40到达布线W1、W2。
也就是说，借助于设置保护环G，能防止水分H2O、保护芯片内的布线W1、W2。
借助于使用前述实施例9的制造方法，能容易地形成本实施例的半导体器件。
实施例18
图86表示与本发明实施例18相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的布线保护层50a、50b构成。
此外，布线W1不限于铜、铝合金等的金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层50a、50b能由例如氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要有导电性、在药品中难腐蚀和难氧化，布线保护层50a、50b无论用什么材料都可以。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层29决定布线W1的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成绝缘层32。绝缘层32由例如氧化硅层构成。在绝缘层32上形成到达布线W1的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
布线W2配置在绝缘层32上并与导电层33a、33b连接。布线W2由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的布线保护层51a、51b构成。
此外，布线W2不限于铜、铝合金等的金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层51a、51b能由例如氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要有导电性、在药品中难腐蚀和难氧化，布线保护层51a、51b无论用什么材料都可以。
在布线W2的上部形成绝缘层36、37。在布线W2上支承这种绝缘层36、37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层36决定布线W2的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
采用前述结构的半导体器件，则在布线W1之间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满布线W1之间和布线W2之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
因布线保护层50a、50b；51a、51b至少覆盖布线W1、W2的侧面，所以从芯片的边缘通过空腔31、38进入的水分H2O不会直接到达布线W1、W2的金属层。
因此，能防止水分H2O，保护各布线W1、W2。
如果在装载本实施例的半导体器件(芯片)的壳体上预先设置使外部和内部相连的孔，则用空气充满空腔31、38，同时借助于这种空气循环，能向壳体外部有效地排出在芯片内产生的热。
因此，能提供不易产生热故障的半导体器件。
因布线保护层50a、50b；51a、51b覆盖布线W1、W2，所以在布线W1、W2上不易产生蚀丘。
接着，对图86中半导体器件的制造方法进行说明。
首先，如图87所示，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
接着，如图88所示，利用溅射法，在绝缘层25上形成碳层39。这里，碳层39的厚度设定为与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
接着，如图89所示，利用溅射法，以0.05μm左右的厚度、在碳层39上形成掩模材料(例如氧化硅层和氮化硅层等)29。这里，为了防止失去碳层39，最好不用CVD法而用溅射法形成掩模材料29。
接着，如图90所示，在掩模材料29上涂敷光刻胶、用照相蚀刻工序(PEP)对该光刻胶进行刻线条。将刻线条后的光刻胶当作掩模、对掩模材料29进行刻线条。然后，剥离光刻胶。掩模材料29的线条形状做成与布线的线条形状相同。
接着，如图91所示，将掩模材料29当作掩模，利用各向异性蚀刻、对碳层39进行蚀刻。
此外，在本实施例中，不利用PEP直接蚀刻碳层39，而将用PEP加工的掩模材料29当作掩模、对碳层39进行蚀刻。
其理由如下。利用氧等离子处理(灰化)或者H2SO4和H2O2的药液去除用于PEP中的光刻胶。但在用氧等离子处理去除光刻胶的场合，同时去除特地刻线条的碳层39。另一方面，在用H2SO4和H2O2的药液去除光刻胶的场合，同时去除导电层(仅在高熔点金属的场合)26a、26b。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料29当作掩模、对碳层39进行蚀刻。
接着，如图92所示，利用溅射法或者CVD法，在绝缘层25上和掩模材料29上形成例如由钼构成的布线保护层50。
接着，如图93所示，利用溅射法或者CVD法，在布线保护层50上形成由铜、铝合金等构成的金属层28。此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
接着，如图94所示，利用化学机械研磨(CMP)，使布线保护层50a、50b和金属层28a、28b仅残存在碳层39间的槽内、形成布线W1。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
接着，如图95所示，利用溅射法、在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层39的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳，但是，根据绝缘层30的种类和性质等，绝缘层30最合适的厚度各不相同。
接着，如图96和图97所示，灰化碳层39、将碳层39变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。借助于下面两种方法中的任何一种实现碳层39的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层39变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层39体积膨胀而绝缘层29、30破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理。用这种方法，因将碳层39变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层39体积膨胀而绝缘层29、30破裂增多的缺点。但是，利用改善绝缘层29、30的性质和降低氧等离子体处理的温度等，能避免这种缺点。
接着，如图98所示，用CVD法、在绝缘层30上形成具有小介电常数的绝缘层(例如含氟的等离子体TEOS等)32。
接着，如图99所示，用照相蚀刻工序(PEP)和反应性离子蚀刻(RIE)在绝缘层30、32上设置到达布线W1的辅助孔。
接着，如图100所示，用选择生长法、仅在辅助孔内埋入由钨等高熔点金属构成的导电层33a、33b。此外，也可以在绝缘层30、32的辅助孔内埋入高熔点金属以外的其它材料。
接着，如图101所示，利用与在形成布线W1时使用的工序相同的工序、形成布线W2。
也就是说，首先，利用溅射法、在绝缘层32上形成碳层。这里，碳层的厚度设定为与布线W2的厚度的值相等。利用溅射法、以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)36。
然后，用照相蚀刻工序(PEP)和各向异性蚀刻、对掩模材料36进行刻线条。此外，将掩模材料36当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。利用溅射法或者CVD法，在绝缘层32和掩模材料36上形成例如由钼构成的布线保护层51a、51b。
利用溅射法或者CVD法，在布线保护层51a、51b上形成由铜、铝合金等构成的金属层35a、35b。利用化学机械研磨(CMP)，使布线保护层51a、51b和金属层35a、35b仅残存在碳层间的槽内、形成布线W2。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W2。
利用溅射法在掩模材料36和布线W2上形成绝缘层(例如氧化硅层)37。然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
采用前述制造方法，则在具有用于形成布线W1、W2的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能容易地提供图86的半导体器件。
实施例19
图102表示与本发明实施例19相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的布线保护层50a、50b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层50a、50b能由例如氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要有导电性、在药品中难腐蚀和难氧化，布线保护层50a、50b无论用什么材料都可以。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成绝缘层32。绝缘层32由例如氧化硅层构成。在绝缘层32上形成到达布线W1的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
布线W2配置在绝缘层32上并与导电层33a、33b连接。布线W2由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的布线保护层51a、51b构成。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨、钽等高熔点金属构成。
布线保护层51a、51b能由例如氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要有导电性、在药品中难腐蚀和难氧化，布线保护层51a、51b无论用什么材料都可以。
在布线W2的上部形成绝缘层37。在布线W2上支承这种绝缘层37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满布线W1之间和布线W2之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
因布线保护层50a、50b；51a、51b至少覆盖布线W1、W2的侧面，所以从芯片的边缘通过空腔31、38进入的水分H2O不会直接到达布线W1、W2的金属层。
因此，能防止水分H2O，保护各布线W1、W2。
如果在装载本实施例的半导体器件(芯片)的壳体上预先设置使壳体外部和内部相连的孔，则用空气充满空腔31、38，同时借助于这种空气循环，能向壳体外部有效地排出在芯片内产生的热。
因此，能提供不易产生热故障的半导体器件。
因布线保护层50a、50b；51a、51b覆盖布线W1、W2，所以在布线W1、W2上不易产生蚀丘。
接着，对图102中半导体器件的制造方法进行说明。
首先，如图103所示，利用与前述实施例18的制造方法相同的方法、进行到在绝缘层25上形成碳层39为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层39。这里，碳层39的厚度设定为与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层39上形成掩模材料(例如氧化硅层和氮化硅层等)。用照相蚀刻工序(PEP)和各向异性蚀刻、对掩膜材料进行刻线条，将这种掩模材料当作掩模、利用各向异性蚀刻、对碳层39进行蚀刻。。
此外，不利用PEP直接蚀刻碳层39，而将用PEP加工的掩模材料当作掩模、对碳层39进行蚀刻的理由，与在前述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料当作掩模、对碳层39进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层39进行蚀刻。
然后，去除掩模材料，利用溅射法或者CVD法，在绝缘层25上和39上形成例如由钼构成的布线保护层50。
接着，如图104所示，利用溅射法或者CVD法，在布线保护层50上形成由铜、铝合金等构成的金属层28，此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
接着，如图105所示，利用化学机械研磨(CMP)，使布线保护层50a、50b和金属层28a、28b仅残存在碳层39间的槽内、形成布线W1。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
接着，如图106所示，利用溅射法、在碳层39上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层39的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最合适的厚度各不相同。
接着，如图107和图108所示，灰化碳层39、将碳层39变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。借助于下面两种方法中的任何一种实现碳层39的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层39变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层39体积膨胀而绝缘层30破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理。用这种方法，因将碳层39变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层39体积膨胀而绝缘层30破裂增多的缺点。但是，利用改善绝缘层30的性质和降低氧等离子体处理的温度等，能避免这种缺点。
接着，如图109所示，用CVD法、在绝缘层30上形成具有小介电常数的绝缘层(例如含氟的等离子体TEOS等)32。
接着，如图110所示，用照相蚀刻工序(PEP)和反应性离子蚀刻(RIE)在绝缘层30、32上设置到达布线W1的辅助孔。
接着，如图111所示，用选择生长法、仅在辅助孔内埋入由钨等高熔点金属构成的导电层33a、33b。此外，也可以在绝缘层30、32的辅助孔内埋入高熔点金属以外的其它材料。
接着，如图112所示，利用与在形成布线W1时使用的工序相同的工序、形成布线W2。
也就是说，首先，利用溅射法、在绝缘层32上形成碳层。这里，碳层的厚度设定为与布线W2的厚度的值相等。利用溅射法、以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)36。
然后，用照相蚀刻工序(PEP)和各向异性蚀刻、对掩模材料进行刻线条。此外，将该掩模材料当作掩模、利用各向异性蚀刻、对碳层进行蚀刻。去除掩模材料，利用溅射法或者CVD法，在绝缘层32和碳层上形成例如由钼构成的布线保护层51a、51b。
利用溅射法或者CVD法，在布线保护层51a、51b上形成由铜、铝合金等构成的金属层35a、35b。利用化学机械研磨(CMP)，使布线保护层51a、51b和金属层35a、35b仅残存在碳层间的槽内、形成布线W2。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W2。
利用溅射法在碳层和布线W2上形成绝缘层(例如氧化硅层)37。然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
采用前述制造方法，则在具有用于形成布线W1、W2的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能容易地提供图102的半导体器件。
在对碳层进行刻线条后并在碳层的灰化前，去除掩模材料。因此，能迅速且正确地进行碳层的灰化。
实施例20
图113表示与本发明实施例20相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等的金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的布线保护层50a、50b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层50a、50b能由例如氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要有导电性、在药品中难腐蚀和难氧化，布线保护层50a、50b无论用什么材料都可以。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层29决定布线W1的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上形成由铜、铝合金等的金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的布线保护层51a、51b构成的布线W2。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨、钽等高熔点金属构成。
布线保护层51a、51b能由例如氮化钛、钛和钨的合金、白金的过渡金属或者其合金和钼等构成。也就是说，只要有导电性、在药品中难腐蚀和难氧化，布线保护层51a、51b无论用什么材料都可以。
在布线W2的上部和下部间形成绝缘层(例如氧化硅层)43。在布线W2上支承这种绝缘层43。布线W2的下部是柱状、布线W2的上部是线状，并配置在绝缘层43上。
在布线W2上形成绝缘层(例如氧化硅层)37。在布线W2的下部间(上下布线W1和布线W2间)做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
在布线W2的上部间(左右布线W2间)做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，借助于制造时使空腔31、38、40与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔31、38、40内充满空气。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
此外，在导电层35a、35b间、即在布线W1和布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等的绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
因布线保护层50a、50b；51a、51b至少覆盖布线W1、W2的侧面，所以从芯片的边缘通过空腔31、38、40进入的水分H2O不会直接到达布线W1、W2的金属层。
因此，能防止水分H2O，保护各布线W1、W2。
如果在装载本实施例的半导体器件(芯片)的壳体上预先设置使壳体外部和内部相连的孔，则用空气充满空腔31、38，同时借助于这种空气循环，能向壳体外部有效地排出在芯片内产生的热。
因此，能提供不易产生热故障的半导体器件。
因布线保护层50a、50b；51a、51b覆盖布线W1、W2，所以在布线W1、W2上不易产生蚀丘。
接着，对图113中半导体器件的制造方法进行说明。
首先，如图114所示，利用与前述实施例18的制造方法相同的方法、进行到在绝缘层25上形成布线W1为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，将绝缘层25的表面做成平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层。这里，碳层的厚度设定为与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)29。用照相蚀刻工序(PEP)和各向异性蚀刻、对掩膜材料29进行刻线条，将这种掩模材料29当作掩模、利用各向异性蚀刻、对碳层进行蚀刻。。
此外，不利用PEP直接蚀刻碳层，而将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻的理由，与在前述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层进行蚀刻。
然后，利用溅射法或者CVD法，在掩模材料29上和形成碳层的槽内形成例如由钼构成的布线保护层50a、50b。利用溅射法或者CVD法，在布线保护层50a、50b上形成由铜、铝合金等构成的金属层28a、28b。
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
利用化学机械研磨(CMP)，使布线保护层50a、50b和金属层28a、28b仅残存在碳层间的槽内、形成布线W1。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
利用溅射法、在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最合适的厚度各不相同。
然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
利用前述工序形成布线W1后，利用溅射法、在绝缘层30上形成碳层41。利用溅射法、以0.05μm左右的厚度、在碳层41上形成掩模材料(例如氧化硅层)43。
此外，最好不用CVD法形成绝缘层43。这是因为在形成绝缘层43时的反应气体中含有氧O2，在绝缘层43形成时可能会失去碳层41的缘故。
在绝缘层43为氧化硅层的场合，为了在绝缘层43不破裂的情况下进行灰化，绝缘层43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层43的种类和性质等，绝缘层43最合适的厚度各不相同。
接着，利用溅射法，在绝缘层43上形成碳层44。
然后，对碳层44进行刻线条，在碳层44上设置用于形成布线的槽。如果在碳层44的刻线条中用照相蚀刻工序(PEP)加RIE的方法，用PEP和RIE将加工的掩模材料当作掩模刻线条的方法就有两种。
在本实施例中，对用PEP加RIE的方法进行了描述。也就是说，在碳层44上形成光刻胶45。对光刻胶45进行刻线条后，利用各向异性蚀刻将该光刻胶45当作掩模、对碳层44进行蚀刻并在碳层44上形成槽。
然后，用H2SO4和H2O2的药液去除光刻胶45。此外，因氧等离子体处理招致碳层44消失，所以，这种氧等离子体处理不用在光刻胶45的剥离中。
接着，如图115所示，在碳层44上再次形成光刻胶46。对光刻胶46进行刻线条后，将该光刻胶46当作掩模、利用各向异性蚀刻、对在槽的底部上露出的绝缘层43和碳层41进行蚀刻。
然后，用H2SO4和H2O2的药液去除光刻胶46。此外，因氧等离子体处理招致碳层44消失，所以，这种氧等离子体处理不用在光刻胶46的剥离中。
接着，如图116所示，利用各向异性蚀刻、对在槽的底部上露出的绝缘层30进行蚀刻，形成到达布线W1的辅助孔。
利用溅射法或者CVD法，在碳层44上、碳层44间的槽内和碳层41的辅助孔内形成由例如钼构成的布线保护层51。利用溅射法或者CVD法，在布线保护层51上形成由铜、铝合金等构成的金属层35。接着，如图117所示，利用化学机械研磨(CMP)或者蚀刻，使布线保护层51a、51b和金属层35a、35b分别残存在碳层44间的槽内和碳层41的辅助孔内。
利用溅射法，以0.05μm左右的厚度、在碳层44上形成绝缘层(例如氧化硅层)37。
在绝缘层37、43为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层37、43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层37、43的种类和性质等，绝缘层37、43最合适的厚度各不相同。
接着，如图118和图119所示，利用在含氧环境中热处理或者氧等离子体处理、同时灰化碳层41、44，将碳层41变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40，将碳层44变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
采用前述制造方法，则在具有用于形成布线W1、W2的槽或者辅助孔的绝缘层中使用碳层，而且在槽内和辅助孔内形成布线后灰化该碳层并变换成充满气体的空腔。
因为不用连接件接而将布线W2直接连接到布线W1上，所以与前述实施例2-实施例7的制造方法相比，能大幅度地减少工序数。
由此，在多层布线结构的半导体器件中，能在同一层(左右)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气，而且能在不同层(上下)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气。
实施例21
图120表示与本发明实施例21相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。利用化学机械研磨(CMP)能使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的布线保护层50a、50b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层50a、50b能由例如氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要有导电性、在药品中难腐蚀和难氧化，布线保护层50a、50b无论用什么材料都可以。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上形成由铜、铝合金等金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的布线保护层51a、51b构成的布线W2。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨、钽等高熔点金属构成。
布线保护层51a、51b能由例如氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要有导电性、在药品中难腐蚀和难氧化，布线保护层51a、51b无论用什么材料都可以。
在布线W2的上部和下部间形成绝缘层(例如氧化硅层)43。在布线W2上支承这种绝缘层43。布线W2的下部是柱状、布线W2的上部是线状，并配置在绝缘层43上。
在布线W2上形成绝缘层(例如氧化硅层)37。在布线W2的下部间(上下布线W1和布线W2间)做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
在布线W2的上部间(左右布线W2间)做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
此外，在导电层35a、35b间，即在布线W1和布线W2间，形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
因布线保护层50a、50b；51a、51b至少覆盖布线W1、W2的侧面，所以从芯片的边缘通过空腔31、38、40进入的水分H2O不会直接到达布线W1、W2的金属层。
因此，能使各布线W1、W2防水。
如果在装载本实施例的半导体器件(芯片)的壳体上预先设置连接壳体外部和内部的孔，则空气充满空腔31、38，同时借助于空气循环，能向壳体外部有效地排出在芯片内产生的热。
因此，能提供不易产生热故障的半导体器件。
因布线保护层50a、50b；51a、51b覆盖布线W1、W2，所以在布线W1、W2上不易产生蚀丘。
接着，对图120中半导体器件的制造方法进行说明。
首先，如图121所示，利用与前述实施例19的制造方法相同的方法、进行到在绝缘层25上形成布线W1为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，使绝缘层25的表面平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内，埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层。这里，碳层的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)。用照相蚀刻工序(PEP)和各向异性蚀刻、对掩膜材料进行刻线条，将所得掩模材料当作掩模、利用各向异性蚀刻、对碳层进行蚀刻。。
此外，不利用PEP直接蚀刻碳层，而将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻的理由，与在前述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层进行蚀刻。
然后，利用溅射法或者CVD法，在绝缘层25上和碳层上形成例如由钼构成的布线保护层50a、50b。利用溅射法或者CVD法，在布线保护层50a、50b上形成由铜、铝合金等构成的金属层28a、28b。
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨、钽等高熔点金属。
利用化学机械研磨(CMP)，使布线保护层50a、50b和金属层28a、28b仅残存在碳层间的槽内，形成布线W1。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
利用溅射法、在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最佳厚度各不相同。
然后，灰化碳层，将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
利用前述工序形成布线W1后，利用溅射法、在绝缘层30上形成碳层41。利用溅射法，以0.05μm左右的厚度、在碳层41上形成掩模材料(例如氧化硅层)43。
此外，最好不用CVD法形成绝缘层43。这是因为在形成绝缘层43时的反应气体中含有氧O2，在绝缘层43形成时可能会失去碳层41的缘故。
在绝缘层43为氧化硅层的场合，为了在绝缘层43不破裂的情况下进行灰化，绝缘层43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层43的种类和性质等，绝缘层43最佳厚度各不相同。
接着，利用溅射法，在绝缘层43上形成碳层44。
然后，对碳层44进行刻线条，在碳层44上设置用于形成布线的槽。如果在碳层44的刻线条中用照相蚀刻工序(PEP)加RIE的方法，用PEP加RIE将加工的掩模材料刻线条成掩模的方法就有两种。
在本实施例中，对用PEP加RIE的方法进行了描述，也就是说，在碳层44上形成光刻胶45。对光刻胶45进行刻线条后，将该光刻胶45当作掩模，利用各向异性蚀刻，对碳层44进行蚀刻并在碳层44上形成槽。
然后，用H2SO4和H2O2的药液去除光刻胶45。此外，因氧等离子体处理招致碳层44的消失，所以这种氧等离子体处理不用在光刻胶45的剥离中。
接着，如图122所示，在碳层44上再次形成光刻胶46。对光刻胶46进行刻线条后，将该光刻胶46当作掩模，利用各向异性蚀刻、对在槽的底部上露出的绝缘层43和碳层41进行蚀刻。
然后，用H2SO4和H2O2的药液去除光刻胶46。此外，因氧等离子体处理招致碳层44的消失，所以这种氧等离子体处理不用在光刻胶46的剥离中。
接着，如图123所示，利用各向异性蚀刻、去除在槽的底部上露出的绝缘层30，形成到达布线W1的辅助孔。
利用溅射法或者CVD法，在碳层44上、碳层44间的槽内和碳层41的辅助孔内形成由例如钼构成的布线保护层51。利用溅射法或者CVD法，在布线保护层51上形成由铜、铝合金等构成的金属层35。接着，如图124所示，利用化学机械研磨(CMP)，使布线保护层51a、51b和金属层35a、35b分别残存在碳层44间的槽内和碳层41的辅助孔内。利用溅射法，以0.05μm左右的厚度、在碳层44上形成绝缘层(例如氧化硅层)37。
在绝缘层37、43为氧化硅层的场合，为了在绝缘层37、43不破裂的情况下进行灰化，绝缘层37、43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层37、43的种类和性质等，绝缘层37、43最佳厚度各不相同。
接着，如图125和图126所示，利用在含氧环境中热处理或者氧等离子体处理，同时灰化碳层41、44，将碳层41变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40，将碳层44变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
采用前述制造方法，则在具有用于形成布线W1、W2的槽或者辅助孔的绝缘层中使用碳层，而且在槽内和辅助孔内形成布线后灰化该碳层并变换成充满气体的空腔。
因不用连接件而将布线W2直接连接到布线W1上，所以与前述实施例2至实施例7的制造方法相比，能大幅度地减少工序数。
由此，在多层布线结构的半导体器件中，能在同一层(左右)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气，而且能在不同层(上下)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气。
在对碳层进行刻线条后并在碳层的灰化前，去除掩模材料。因此，能迅速且正确地进行碳层的灰化。
实施例22
图127表示与本发明实施例22相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。可利用化学机械研磨(CMP)使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的布线保护层50a、50b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层50a、50b能由例如氧化硅、氮化硅等绝缘体、氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要有导电性、在药品中难腐蚀和难氧化，布线保护层50a、50b无论用什么材料都可以。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层29决定布线W1的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成绝缘层32。绝缘层32由例如氧化硅层构成。在绝缘层32上形成到达布线W1的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
布线W2配置在绝缘层32上并与导电层33a、33b连接。布线W2由铜、铝合金等金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的布线保护层51a、51b构成。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层51a、51b能由例如氧化硅、氮化硅等绝缘体、氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要有导电性、在药品中难腐蚀和难氧化，布线保护层51a、51b无论用什么材料都可以。
在布线W2的上部形成绝缘层36、37。在布线W2上支承这种绝缘层36、37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层36决定布线W2的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满布线W1之间和布线W2之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
因布线保护层50a、50b；51a、51b至少覆盖布线W1、W2的侧面，所以从芯片的边缘通过空腔31、38进入的水分H2O不会直接到达布线W1、W2的金属层。
因此，能使各布线W1、W2防水。
如果在装载本实施例的半导体器件(芯片)的壳体上预先设置连接壳体外部和内部的孔，则空气充满空腔31、38，同时借助于空气循环，能向壳体外部有效地排出在芯片内产生的热。
因此，能提供不易产生热故障的半导体器件。
因布线保护层50a、50b；51a、51b覆盖布线W1、W2，所以在布线W1、W2上不易产生蚀丘。
接着，对图127中半导体器件的制造方法进行说明。
首先，如图128所示，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，使绝缘层25的表面平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
接着，如图129所示，利用溅射法，在绝缘层25上形成碳层39。这里，碳层39的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
接着，如图130所示，利用溅射法，以0.05μm左右的厚度、在碳层39上形成掩模材料(例如氧化硅层和氮化硅层等)29。这里，为了防止失去碳层39，不用CVD法而用溅射法形成掩模材料29。
接着，如图131所示，用照相蚀刻工序(PEP)和各向异性蚀刻、对掩膜材料29进行刻线条，所得掩膜材料29的线条形状与布线的线条形状相同。
接着，如图132所示，将所得掩模材料29当作掩模，利用各向异性蚀刻、对碳层39进行蚀刻。
此外，在本实施例中，不利用PEP直接蚀刻碳层39，而将用PEP加工的掩模材料29当作掩模、对碳层39进行蚀刻。
其理由如下。利用氧等离子处理或者H2SO4和H2O2的药液去除用于PEP中的光刻胶，但在用氧等离子处理去除光刻胶场合，同时去除特地刻线条的碳层39。另一方面，在用H2SO4和H2O2的药液去除光刻胶场合，同时去除导电层(仅在高熔点金属的场合)26a、26b。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料29当作掩模、对碳层39进行蚀刻。
接着，如图133所示，利用溅射法或者CVD法，在绝缘层25上、掩模材料29上和碳层39上形成的槽的侧壁上，形成例如由氧化硅构成的布线保护层50a、50b。对该布线保护层50a、50b进行蚀刻，使布线保护层50a、50b仅残存在碳层39上形成的槽的侧壁上。
接着，如图134所示，利用溅射法或者CVD法，在布线保护层50上形成由铜、铝合金等构成的金属层28，此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
接着，如图135所示，利用化学机械研磨(CMP)，使布线保护层50a、50b和金属层28a、28b仅残存在碳层39间的槽内、形成布线W1。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
接着，如图136所示，利用溅射法、在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层39的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最佳厚度各不相同。
接着，如图137和图138所示，灰化碳层39、将碳层39变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。借助于下面两种方法中的任何一种实现碳层39的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层39变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层39体积膨胀而绝缘层29、30破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理。用这种方法，因将碳层39变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层39体积膨胀而绝缘层29、30破裂增多的缺点。但是，利用改善绝缘层29、30的性质和降低氧等离子体处理的温度等，能避免这种缺点。
接着，如图139所示，用CVD法、在绝缘层30上形成具有小介电常数的绝缘层(例如含氟的等离子体TEOS等)32。
接着，如图140所示，用照相蚀刻工序(PEP)和反应性离子蚀刻(RIE)在绝缘层30、32上设置到达布线W1的辅助孔。
接着，如图141所示，用选择生长法、仅在辅助孔内埋入由钨等高熔点金属构成的导电层33a、33b。此外，也可以在绝缘层30、32的辅助孔内埋入高熔点金属以外的其它材料。
接着，如图142所示，利用与在形成布线W1时使用的工序相同的工序、形成布线W2。
也就是说，首先，利用溅射法、在绝缘层32上形成碳层。这里，碳层的厚度设定成与布线W2的厚度的值相等。利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)36。
然后，用照相蚀刻工序(PEP)和各向异性蚀刻，对掩模材料36进行刻线条。此外，将掩模材料36当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。
利用溅射法或者CVD法以及RIE，在碳层的侧壁上形成例如由氧化硅构成的布线保护层51a、51b。
利用溅射法或者CVD法，在碳层上和碳层中设置的槽内形成由铜、铝合金等构成的金属层35a、35b。利用化学机械研磨(CMP)，使布线保护层51a、51b和金属层35a、35b仅残存在碳层间的槽内、形成布线W2。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W2。
利用溅射法在掩模材料36和布线W2上形成绝缘层(例如氧化硅层)37。然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
采用前述制造方法，则在具有用于形成布线W1、W2的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能容易地提供图127的半导体器件。
实施例23
图143表示与本发明实施例23相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22 。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。可利用化学机械研磨(CMP)使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等金属层28a、28b和覆盖这种金属层28a、28b的侧面的布线保护层50a、50b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层50a、50b能由例如氧化硅、氮化硅等绝缘体、氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要在药品中难腐蚀和难氧化，布线保护层50a、50b无论用什么材料都可以。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成绝缘层32。绝缘层32由例如氧化硅层构成。在绝缘层32上形成到达布线W1的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层33a、33b。但是，导电层33a、33b也可以由高熔点金属以外的其它材料构成。
布线W2配置在绝缘层32上并与导电层33a、33b连接。布线W2由铜、铝合金等金属层35a、35b和覆盖这种金属层35a、35b的侧面的布线保护层51a、51b构成。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层51a、51b能由例如氧化硅、氮化硅等绝缘体、氮化钛、钛和钨的合金、白金等过渡金属或者其合金和钼等构成。也就是说，只要在药品中难腐蚀和难氧化，布线保护层51a、51b无论用什么材料都可以。
在布线W2的上部形成绝缘层37。在布线W2上支承这种绝缘层37。在布线W2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层37在布线W2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满布线W1之间和布线W2之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
因布线保护层50a、50b；51a、51b至少覆盖布线W1、W2的侧面，所以从芯片的边缘通过空腔31、38进入的水分H2O不会直接到达布线W1、W2的金属层。
因此，能使各布线W1、W2防水。
如果在装载本实施例的半导体器件(芯片)的壳体上预先设置连接壳体外部和内部的孔，则空气充满空腔31、38，同时借助于空气循环，能向壳体外部有效地排出在芯片内产生的热。
因此，能提供不易产生热故障的半导体器件。
因布线保护层50a、50b；51a、51b覆盖布线W1、W2，所以在布线W1、W2上不易产生蚀丘。
接着，对图143中半导体器件的制造方法进行说明。
首先，如图144所示，利用与前述实施例18的制造方法相同的方法、进行到在绝缘层25上形成碳层39为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，使绝缘层25的表面平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层39。这里，碳层39的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层39上形成掩模材料(例如氧化硅层和氮化硅层等)。用照相蚀刻工序(PEP)和各向异性蚀刻、对掩膜材料进行刻线条。将所得掩模材料当作掩模，利用各向异性蚀刻、对碳层39进行蚀刻。
此外，不利用PEP直接蚀刻碳层39，而将用PEP加工的掩模材料当作掩模、对碳层39进行蚀刻的理由，与在前述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料当作掩模、对碳层39进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层39进行蚀刻。
然后，去除掩模材料，利用溅射法或者CVD法，在绝缘层25上和炭层39上形成例如由钼构成的布线保护层50。
接着，如图145所示，利用RIE对该布线保护层50a、50b进行蚀刻，使布线保护层50a、50b仅残存在碳层39上形成的槽的侧壁上。利用溅射法或者CVD法，在碳层39上和碳层39上形成的槽内形成由铜、铝合金等构成的金属层28，
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨、钽等高熔点金属。
接着，如图146所示，利用化学机械研磨(CMP)，使布线保护层50a、50b和金属层28a、28b仅残存在碳层39间的槽内、形成布线W1。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
接着，如图147所示，利用溅射法、在碳层39上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层39的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最佳厚度各不相同。
接着，如图148和图149所示，灰化碳层39、将碳层39变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。借助于下面两种方法中的任何一种实现碳层39的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层39变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层39体积膨胀而绝缘层30破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理。用这种方法，因将碳层39变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层39体积膨胀而绝缘层30的破裂增多缺点。但是，利用改善绝缘层30的性质和降低氧等离子体处理的温度等，能避免这种缺点。
接着，如图150所示，用CVD法、在绝缘层30上形成具有小介电常数的绝缘层(例如含氟的等离子体TEOS等)32。
接着，如图151所示，用照相蚀刻工序(PEP)和反应性离子蚀刻(RIE)在绝缘层30、32上设置到达布线W1的辅助孔。
接着，如图152所示，用选择生长法、仅在辅助孔内埋入由钨等高熔点金属构成的导电层33a、33b。
此外，也可以在绝缘层30、32的辅助孔内埋入高熔点金属以外的其它材料。
接着，如图153所示，利用与在形成布线W1时使用的工序相同的工序、形成布线W2。
也就是说，首先，利用溅射法、在绝缘层32上形成碳层。这里，碳层的厚度设定成与布线W2的厚度的值相等。利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)。
然后，用照相蚀刻工序(PEP)和各向异性蚀刻、对掩模材料进行刻线条。此外，将掩模材料当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。去除掩模材料，利用溅射法或者CVD法以及RIE，在碳层的侧壁上形成例如由氧化硅构成的布线保护层51a、51b。
利用溅射法或者CVD法，在碳层上和碳层上形成的槽内形成由铜、铝合金等构成的金属层35a、35b。利用化学机械研磨(CMP)，使布线保护层51a、51b和金属层35a、35b仅残存在碳层间的槽内、形成布线W2。
利用溅射法在碳层和布线W2上形成绝缘层(例如氧化硅层)37。然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
采用前述制造方法，在具有用于形成布线W1、W2的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能容易地提供图143的半导体器件。
在对碳层进行刻线条后并在碳层的灰化前，去除掩模材料。因此，能迅速且正确地进行碳层的灰化。
实施例24
图154表示与本发明实施例24相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。可利用化学机械研磨(CMP)使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等金属层28a、28b和覆盖这种金属层28a、28b的布线保护层50a、50b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层50a、50b能由例如氧化硅和氮化硅等绝缘体、氮化钛、钛和钨的合金、白金等过渡金属或其合金、或者钼等构成。也就是说，只要在药品中难腐蚀和难氧化，布线保护层50a、50b无论用什么材料都可以。
在布线W1的上部形成绝缘层29、30。在布线W1上支承这种绝缘层29、30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层29决定布线W1的线条形状、并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上形成由铜、铝合金等金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的布线保护层51a、51b构成的布线W2。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨、钽等高熔点金属构成。
布线保护层51a、51b能由例如氧化硅和氮化硅等绝缘体、氮化钛、钛和钨的合金、白金等过渡金属或其合金、或者钼等构成。也就是说，只要在药品中难腐蚀和难氧化，布线保护层51a、51b无论用什么材料都可以。
在布线W2的上部和下部间形成绝缘层(例如氧化硅层)43。在布线W2上支承这种绝缘层43。布线W2的下部是柱状、布线W2的上部是线状，并配置在绝缘层43上。
在布线W2上形成绝缘层(例如氧化硅层)37。在布线W2的下部间(上下布线W1和布线W2间)做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
在布线W2的上部间(左右布线W2间)做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，借助于制造时使空腔31、38、40与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔31、38、40内充满空气。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
此外，在导电层35a、35b间、即在布线W1和布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
因布线保护层50a、50b；51a、51b至少覆盖布线W1、W2的侧面，所以从芯片的边缘通过空腔31、38、40进入的水分H2O不会直接到达布线W1、W2的金属层。
因此，能使各布线W1、W2防水。
如果在装载本实施例的半导体器件(芯片)的壳体上预先设置连接壳体外部和内部的孔，则空气充满空腔31、38，同时借助于空气循环，能向壳体外部有效地排出在芯片内产生的热。
因此，能提供不易产生热故障的半导体器件。
因布线保护层50a、50b；51a、51b覆盖布线W1、W2，所以在布线W1、W2上不易产生蚀丘。
接着，对图154中半导体器件的制造方法进行说明。
首先，如图155所示，利用与前述实施例22的制造方法相同的方法、进行到在绝缘层25上形成布线W1为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，使绝缘层25的表面平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层。这里，碳层的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)29。用照相蚀刻工序(PEP)和各向异性蚀刻、对掩膜材料29进行刻线条，将所得掩模材料29当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。
此外，不利用PEP直接蚀刻碳层，而将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻的理由，与在前述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层进行蚀刻。
然后，利用溅射法或者CVD法，在掩模材料29上和形成碳层的槽内形成例如由氧化硅构成的布线保护层。利用RIE对该布线保护层50a、50b进行蚀刻，使布线保护层50a、50b仅残存在碳层39上形成的槽的侧壁上。利用溅射法或者CVD法，在布线保护层50a、50b上形成由铜、铝合金等构成的金属层28a、28b。
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨、钽等高熔点金属。
利用化学机械研磨(CMP)，使布线保护层50a、50b和金属层28a、28b仅残存在碳层间的槽内、形成布线W1。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
利用溅射法，在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最佳厚度各不相同。
然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
利用前述工序形成布线W1后，利用溅射法、在绝缘层30上形成碳层41。利用溅射法，以0.05μm左右的厚度、在碳层41上形成掩模材料(例如氧化硅层)43。
此外，最好不用CVD法形成绝缘层43。这是因为在形成绝缘层43时的反应气体中含有氧O2，在绝缘层43形成时可能会失去碳层41的缘故。
在绝缘层43为氧化硅层的场合，为了在绝缘层43不破裂的情况下进行灰化，绝缘层43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层43的种类和性质等，绝缘层43最佳厚度各不相同。
接着，利用溅射法，在绝缘层43上形成碳层44。
然后，对碳层44进行刻线条，在碳层44上设置用于形成布线的槽。如果在碳层44的刻线条中用照相蚀刻工序(PEP)加RIE的方法，用PEP加RIE将加工的掩模材料刻线条成掩模的方法就有两种。
在本实施例中，对用PEP加RIE的方法进行了描述，也就是说，在碳层44上形成光刻胶45。对光刻胶45进行刻线条后，将该光刻胶45当作掩模，利用各向异性蚀刻，对碳层44进行蚀刻并在碳层44上形成槽。
然后，用H2SO4和H2O2的药液去除光刻胶45。此外，因氧等离子体处理招致碳层44的消失，所以这种氧等离子体处理不用在光刻胶45的剥离中。接着，如图156所示，在碳层44上再次形成光刻胶46。对光刻胶46进行刻线条后，将该光刻胶46当作掩模，利用各向异性蚀刻、对在槽的底部上露出的绝缘层43和碳层41进行蚀刻。
然后，用H2SO4和H2O2的药液去除光刻胶46。此外，因氧等离子体处理招致碳层44的消失，所以这种氧等离子体处理不用在光刻胶46的剥离中。
接着，如图157所示，利用各向异性蚀刻、对在槽的底部上露出的绝缘层30进行蚀刻，形成到达布线W1的辅助孔。
利用溅射法或者CVD法，在碳层44的槽的侧壁上和碳层41的辅助孔的侧壁上形成由例如氧化硅构成的布线保护层51a、51b。利用溅射法或者CVD法，在碳层44上、碳层44的槽内和碳层41的辅助孔内形成由铜、铝合金等构成的金属层35。
接着，如图158所示，利用化学机械研磨(CMP)或者蚀刻，使布线保护层51a、51b和金属层35a、35b分别残存在碳层44上、碳层44的槽内和碳层41的辅助孔内。利用溅射法，以0.05μm左右的厚度、在碳层44上形成绝缘层(例如氧化硅层)37。
在绝缘层37、43为氧化硅层的场合，为了在绝缘层37、43不破裂的情况下进行灰化，绝缘层37、43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层37、43的种类和性质等，绝缘层37、43最佳厚度各不相同。
接着，如图159和图160所示，利用在含氧环境中热处理或者氧等离子体处理、同时灰化碳层41、44，将碳层41变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40，将碳层44变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
采用前述制造方法，则在具有用于形成布线W1、W2的槽或者辅助孔的绝缘层中使用碳层，而且在槽内和辅助孔内形成布线后灰化该碳层并变换成充满气体的空腔。
因不用连接件而将布线W2直接连接到布线W1上，所以能大幅度地减少工序数。
由此，在多层布线结构的半导体器件中，能在同一层(左右)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气，而且能在不同层(上下)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气。
实施例25
图161表示与本发明实施例25相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。可利用化学机械研磨(CMP)使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25上并与导电层26a、26b连接。布线W1由铜、铝合金等金属层28a、28b和覆盖这种金属层28a、28b的布线保护层50a、50b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨、钽等高熔点金属构成。
布线保护层50a、50b能由例如氧化硅和氮化硅等绝缘体、氮化钛、钛和钨的合金、白金等过渡金属或其合金、或者钼等构成。也就是说，只要在药品中难腐蚀和难氧化，布线保护层50a、50b无论用什么材料都可以。
在布线W1的上部形成绝缘层30。在布线W1上支承这种绝缘层30。在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
绝缘层30在布线W1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成到达布线W1的接触孔。在这种接触孔内和接触孔上形成由铜、铝合金等金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的布线保护层51a、51b构成的布线W2。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。
布线保护层51a、51b能由例如氧化硅和氮化硅等绝缘体、氮化钛、钛和钨的合金、白金等过渡金属或其合金、或者钼等构成。也就是说，只要在药品中难腐蚀和难氧化，布线保护层51a、51b无论用什么材料都可以。
在布线W2的上部和下部间形成绝缘层(例如氧化硅层)43。在布线W2上支承这种绝缘层43。布线W2的下部是柱状、布线W2的上部是线状，并配置在绝缘层43上。
在布线W2上形成绝缘层(例如氧化硅层)37。在布线W2的下部间(上下布线W1和布线W2间)做成空腔40。在这种空腔40中充满主要是氧O2和二氧化碳CO2的混合气体。
在布线W2的上部间(左右布线W2间)做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
此外，在导电层35a、35b间、即在布线W1和布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔40。
这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
因布线保护层50a、50b；51a、51b至少覆盖布线W1、W2的侧面，所以从芯片的边缘通过空腔31、38、40进入的水分H2O不会直接到达布线W1、W2的金属层。
因此，能使各布线W1、W2防水。
如果在装载本实施例的半导体器件(芯片)的壳体上预先设置连接壳体外部和内部的孔，则空气充满空腔31、38，同时借助于空气循环，能向壳体外部有效地排出在芯片内产生的热。
因此，能提供不易产生热故障的半导体器件。
因布线保护层50a、50b；51a、51b覆盖布线W1、W2，所以在布线W1、W2上不易产生蚀丘。
接着，对图161中半导体器件的制造方法进行说明。
首先，如图162所示，利用与前述实施例23的制造方法相同的方法、进行到在绝缘层25上形成布线W1为止。
也就是说，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，使绝缘层25的表面平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
利用溅射法，在绝缘层25上形成碳层。这里，碳层的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法，以0.05μm左右的厚度、在碳层上形成掩模材料(例如氧化硅层和氮化硅层等)。用照相蚀刻工序(PEP)和各向异性蚀刻、对掩膜材料进行刻线条，将所得掩模材料当作掩模，利用各向异性蚀刻、对碳层进行蚀刻。
此外，不利用PEP直接蚀刻碳层，而将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻的理由，与在前述实施例2的制造方法中说明的理由相同。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料当作掩模、对碳层进行蚀刻。在导电层26a、26b为不能利用H2SO4和H2O2的药液腐蚀的材料的场合，最好将光刻胶当作掩模、对碳层进行蚀刻。
然后，去除掩模材料，利用溅射法或者CVD法，在碳层上形成的槽的侧壁上、形成例如由氧化硅构成的布线保护层50a、50b。利用溅射法或者CVD法，在碳层上和碳层上形成的槽内、形成由铜、铝合金等构成的金属层28a、28b。
此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨、钽等高熔点金属。
利用化学机械研磨(CMP)，使布线保护层50a、50b和金属层28a、28b仅残存在碳层间的槽内、形成布线W1。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
利用溅射法，在掩模材料29上和布线W1上形成绝缘层(例如氧化硅层)30。这里，最好不用CVD法形成绝缘层30。这是因为在形成绝缘层30时的反应气体中含有氧O2，在绝缘层30形成时可能会失去碳层的缘故。
在绝缘层30为氧化硅层的场合，为了在绝缘层30不破裂的情况下进行灰化，绝缘层30的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层30的种类和性质等，绝缘层30最佳厚度各不相同。
然后，灰化碳层、将碳层变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
利用前述工序形成布线W1后，利用溅射法、在绝缘层30上形成碳层41。利用溅射法，以0.05μm左右的厚度、在碳层41上形成掩模材料(例如氧化硅层)43。
此外，最好不用CVD法形成绝缘层43。这是因为在形成绝缘层43时的反应气体中含有氧O2，在绝缘层43形成时可能会失去碳层41的缘故。
在绝缘层43为氧化硅层的场合，为了在绝缘层43不破裂的情况下进行灰化，绝缘层43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层43的种类和性质等，绝缘层43最佳厚度各不相同。
接着，利用溅射法，在绝缘层43上形成碳层44。
然后，对碳层44进行刻线条，在碳层44上设置用于形成布线的槽。如果在碳层44的刻线条中用照相蚀刻工序(PEP)加RIE的方法，用PEP加RIE将加工的掩模材料刻线条成掩模的方法就有两种。
在本实施例中，对用PEP加RIE的方法进行了描述，也就是说，在碳层44上形成光刻胶45。对光刻胶45进行刻线条后，将该光刻胶45当作掩模，利用各向异性蚀刻，对碳层44进行蚀刻并在碳层44上形成槽。
然后，用H2SO4和H2O2的药液去除光刻胶45。此外，因氧等离子体处理招致碳层44的消失，所以这种氧等离子体处理不用在光刻胶45的剥离中。
接着，如图163所示，在碳层44上再次形成光刻胶46。对光刻胶46进行刻线条后，将该光刻胶46当作掩模，利用各向异性蚀刻、对在槽的底部上露出的绝缘层43和碳层41进行蚀刻。
然后，用H2SO4和H2O2的药液去除光刻胶46。此外，因氧等离子体处理招致碳层44的消失，所以这种氧等离子体处理不用在光刻胶46的剥离中。
接着，如图164所示，利用各向异性蚀刻、对在槽的底部上露出的绝缘层30进行蚀刻，形成到达布线W1的辅助孔。
利用溅射法或者CVD法，在碳层44的槽的侧壁上和碳层41的辅助孔的侧壁上形成由例如氧化硅构成的布线保护层51a、51b。利用溅射法或者CVD法，在碳层44的槽内和碳层41的辅助孔内形成由铜、铝合金等构成的金属层35。
接着，如图165所示，利用化学机械研磨(CMP)或者蚀刻，使布线保护层51a、51b和金属层35a、35b分别残存在碳层44上、碳层44的槽内和碳层41的辅助孔内。利用溅射法，以0.05μm左右的厚度、在碳层44上形成绝缘层(例如氧化硅层)37。
在绝缘层37、43为氧化硅层的场合，为了在绝缘层37、43不破裂的情况下进行灰化，绝缘层37、43的厚度在0.01-0.1μm的范围为佳。但是，根据绝缘层37、43的种类和性质等，绝缘层37、43最佳厚度各不相同。
接着，如图166和图167所示，利用在含氧环境中热处理或者氧等离子体处理，同时灰化碳层41、44，将碳层41变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔40，将碳层44变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔38。
采用前述制造方法，则在具有用于形成布线W1、W2的槽或者辅助孔的绝缘层中使用碳层，而且在槽内和辅助孔内形成布线后灰化该碳层并变换成充满气体的空腔。
因不用连接件而将布线W2直接连接到布线W1上，所以能大幅度地减少工序数。
由此，在多层布线结构的半导体器件中，能在同一层(左右)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气，而且能在不同层(上下)的布线之间形成充满氧O2和二氧化碳CO2的混合气体或者空气。
在对碳层进行刻线条后并在碳层的灰化前，去除掩模材料。因此，能迅速且正确地进行碳层的灰化。
实施例26
图168表示与本发明实施例26相关的半导体器件。
在半导体基片(例如硅晶片)21上形成绝缘层25。在绝缘层25上形成布线W1。布线W1由铜、铝合金等金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
相互邻接的布线W1的间隔是H。在这种间隔H非常宽的场合，在布线W1间形成虚设布线D1。
虚设布线D1由例如铜、铝合金等金属层28d、28d和覆盖这种金属层28d、28d的底部和侧面的U字槽状的阻挡层27d、27d构成。
此外，虚设布线D1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27d、27d能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层29、30。在布线W1和虚设布线D1上支承这种绝缘层29、30。在布线W1和虚设布线D1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，虚设布线D1用于使绝缘层29、30在空腔31内不脱落，没有作为通常的布线的功能。
绝缘层29决定布线W1和虚设布线D1的线条形状，并由例如氧化硅层和氮化硅层等构成。绝缘层30在布线W1和虚设布线D1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成绝缘层32。绝缘层32由例如氧化硅层构成。
在绝缘层32上形成布线W2。布线W2由例如铜、铝合金等金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的阻挡层34a、34b构成。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
相互邻接的布线W2的间隔是H。在这种间隔H非常宽的场合，在布线W2间形成虚设布线D2。
虚设布线D2由例如铜、铝合金等金属层35d、35d和覆盖这种金属层35d、35d的底部和侧面的U字槽状的阻挡层34d、34d构成。
此外，虚设布线D2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34d、34d能由例如钛和氮化钛的叠层等构成。
在布线W2的上部形成绝缘层36、37。在布线W2和虚设布线D2上支承这种绝缘层36、37。在布线W2和虚设布线D2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，虚设布线D2用于使绝缘层36、37在空腔38内不脱落，没有作为通常的布线的功能。
绝缘层36决定布线W2和定时布线D2的线条形状，并由例如氧化硅层和氮化硅层等构成。绝缘层37在布线W2和虚设布线D2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满布线W1间和W2间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
在相互邻接的布线W1的间隔H为非常宽的场合，在布线W1间形成虚设布线D1。同样，在相互邻接的布线W2的间隔H为非常宽的场合，在布线W2间形成虚设布线D2。
因此，不会产生布线W1、W2上的绝缘膜在空腔31、38内脱落。
实施例27
图169表示与本发明实施例27相关的半导体器件。
在半导体基片(例如硅晶片)21上形成绝缘层25。在绝缘层25上形成布线W1。布线W1由铜、铝合金等金属层28a、28b和覆盖这种金属层28a、28b的底部和侧面的U字槽状的阻挡层27a、27b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
相互邻接的布线W1的间隔是H。在这种间隔H为非常宽的场合，在布线W1间形成虚设布线D1。
虚设布线D1由例如铜、铝合金等金属层28d、28d和覆盖这种金属层28d、28d的底部和侧面的U字槽状的阻挡层27d、27d构成。
此外，虚设布线D1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27d、27d能由例如钛和氮化钛的叠层等构成。
在布线W1的上部形成绝缘层30。在布线W1和虚设布线D1上支承这种绝缘层30。在布线W1和虚设布线D1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，虚设布线D1用于使绝缘层30在空腔31内不脱落，没有作为通常的布线的功能。
绝缘层30在布线W1和虚设布线D1间设置空腔31时是重要的，同时作为在绝缘层30上堆积叠层时的基础也是重要的。绝缘层30由例如氧化硅膜等构成。
在绝缘层30上形成绝缘层32。绝缘层32由例如氧化硅层构成。
在绝缘层32上形成布线W2。布线W2由例如铜、铝合金等金属层35a、35b和覆盖这种金属层35a、35b的底部和侧面的U字槽状的阻挡层34a、34b构成。
此外，布线W2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34a、34b能由例如钛和氮化钛的叠层等构成。
相互邻接的布线W2的间隔是H。在这种间隔H为非常宽的场合，在布线W2间形成虚设布线D2。
虚设布线D2由例如铜、铝合金等金属层35d、35d和覆盖这种金属层35d、35d的底部和侧面的U字槽状的阻挡层34d、34d构成。
此外，虚设布线D2不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层34d、34d能由例如钛和氮化钛的叠层等构成。
在布线W2的上部形成绝缘层37。在布线W2和虚设布线D2上支承这种绝缘层37。在布线W2和虚设布线D2间做成空腔38。在这种空腔38中充满主要是氧O2和二氧化碳CO2的混合气体。
此外，虚设布线D2用于使绝缘层37在空腔38内不脱落，没有作为通常的布线的功能。
绝缘层37在布线W2和虚设布线D2间设置空腔38时是重要的，同时作为在绝缘层37上堆积叠层时的基础也是重要的。绝缘层37由例如氧化硅膜等构成。
采用前述结构的半导体器件，则在布线W1间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔31，在布线W2间形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔38。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满布线W1间和W2间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
在相互邻接的布线W1的间隔H为非常宽的场合，在布线W1间形成虚设布线D1。同样，在相互邻接的布线W2的间隔H为非常宽的场合，在布线W2间形成虚设布线D2。
因此，不会产生布线W1、W2上的绝缘膜在空腔31、38内脱落。
实施例28
图170表示与本发明实施例28相关的半导体器件。
在半导体基片(例如硅晶片)11上形成绝缘层(例如氧化硅层)12。布线13配置在绝缘层12上。布线13由铜、铝合金等金属、含杂质的多晶硅等半导体、钨等高熔点金属构成。
以布线13为柱，在布线13上形成不将布线13之间填满的板状绝缘层(例如氧化硅层)14。也就是说，布线13间成为空腔15。在空腔15内充满介电常数ε为1.0左右的气体、即主要是氧O2和二氧化碳CO2的混合气体。
绝缘层14由例如氧化硅、氧化锆、氧化铪、氧化铬等构成。
此外，借助于制造时使空腔15与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔15内充满空气。
此外，在布线13和绝缘层14间形成结合层61。这种结合层61起使布线13和绝缘层14相互牢固结合的作用。
结合层61由构成布线13的金属、硅、锆、铪、铬等材料构成。
采用前述结构的半导体器件，则在布线13间充满主要是氧O2和二氧化碳CO2的混合气体或者空气。这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满布线13间的场合相比，能使介电常数极小。因此，能同时达到提高元件的集成度和改善LSI的性能。
因在布线13和绝缘层14间形成结合层61，所以利用这种结合层61，使布线13和绝缘层14相互牢固结合。因此，即使布线之间有空腔，也能提供具有充分强度的半导体器件。
接着，对图170中半导体器件的制造方法进行说明。
首先，如图171所示，在半导体基片11上形成绝缘层12。利用溅射法等在绝缘层12上形成碳层16。这里，碳层16的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法或者CVD法，在碳层16上形成掩模材料(例如氧化硅层和氮化硅层等)17。这里，在利用氧化物构成掩模材料17的场合，最好利用溅射法形成掩模材料17。这是因为用CVD法的场合，反应气体中包含的氧往往会使碳层16消失的缘故。
接着，如图172所示，在掩模材料17上涂敷光刻胶，用照相蚀刻工序(PEP)对该光刻胶进行刻线条。再以被刻线条后的光刻胶当作掩模，对掩模材料17进行刻线条。然后，剥离光刻胶、将掩模材料17当作掩模，利用各向异性蚀刻，对碳层16进行蚀刻，在碳层16上形成槽。
此外，最好将光刻胶当作掩模对碳层16进行蚀刻。
利用H2SO4和H2O2的药液，进行光刻胶剥离。这是因为虽然用氧等离子处理也能剥离光刻胶，但如果用氧等离子处理，则会失去碳层16的缘故。
接着，如图173所示，利用CVD法或者溅射法，在半导体基片11上形成由铜等构成的导电层。利用化学机械研磨(CMP)，使导电层仅残存在碳层16间的槽内、形成布线13。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线13。
然后，剥离掩模材料17。
接着，如图174所示，利用溅射法、在布线13和碳层16上形成绝缘层(例如非晶体硅、多晶硅等)60。
接着，如图175和图176所示，灰化碳层16、将碳层16变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔15。此外，借助于下面两种方法中的任何一种实现碳层16的灰化。
第一种是在含氧环境中(例如在大气中)的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层16变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层16体积膨胀而绝缘层14破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理(灰化)。用这种方法，因将碳层16变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层16体积膨胀而绝缘层14破裂增多的缺点。但是，利用改善绝缘层14的性质和降低氧等离子体处理的温度等，能避免这种缺点。
在碳层16灰化时，硅层60变化成绝缘层(氧化硅层)14。也就是说，碳层16灰化时使用的氧与硅层60反应，并形成绝缘层14。
而且，同时在布线13和绝缘层14间形成结合层61。借助于碳层16灰化时构成布线13的材料(铜、铝等)与硅反应，可形成这种结合层61。
此外，灰化处理前在布线13上设置的层，不限于硅层。也就是说，只要是与碳层16灰化时绝缘层发生变化同时，会和构成布线的材料反应后形成结合层的材料都可以。
可以作为这种材料的有例如铪、锆、铬等。
采用前述方法，则在具有用于形成布线的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能容易地提供图170的半导体器件。碳层灰化时，在硅层变化成绝缘层的同时，在硅层和布线之间形成结合层，使硅层和布线牢固结合。因此，能改善布线之间具有空腔的半导体器件的机械强度。
实施例29
图177表示与本发明实施例29相关的半导体器件。
在半导体基片(例如硅晶片)11上形成绝缘层(例如氧化硅层)12。布线13配置在绝缘层12上。布线13由铜、铝合金等金属、含杂质的多晶硅等半导体、钨等高熔点金属构成。
在绝缘层12和布线13间形成金属层62。这种金属层62由从锆、铪、铍、镁、钪、钛、锰、钴、镍、钇、铟、钡、镧、铈、钌、铅、铋、钍、铬等材料构成。
布线13间做成空腔15。在空腔15内充满介电常数ε为1.0左右的气体、即主要是氧O2和二氧化碳CO2的混合气体。
在布线13的侧壁和布线之间的空腔15上形成氧化金属层63，这种氧化金属层63由构成金属层62的材料的氧化物构成。此外，也可以在布线13的侧壁和布线之间的空腔15上不用氧化金属层而设置氮化金属层。这种场合，氮化金属层由构成金属层62的材料的氮化物构成。
在布线13上和氧化金属层63上形成绝缘层64。绝缘层64由例如氧化硅、氧化锆、氧化铪、氧化铬等构成。
此外，借助于制造时使空腔15与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔15内充满空气。
采用前述结构的半导体器件，则在布线13间充满主要是氧O2和二氧化碳CO2的混合气体或者空气。这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满布线13间的场合相比，能使介电常数极小。因此，能同时达到提高元件的集成度和改善LSI的性能。
在布线13的侧壁和布线之间的空腔15上形成氧化金属层63，因这种氧化金属层63具有优良的机械强度，所以即使布线之间有空腔15，也能提供具有充分强度的半导体器件。
接着，对图177中半导体器件的制造方法进行说明。
首先，如图178所示，在半导体基片11上形成绝缘层12。利用溅射法等在绝缘层12上形成碳层16。这里，碳层16的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
利用溅射法或者CVD法，在碳层16上形成掩模材料(例如氧化硅层和氮化硅层等)17。这里，在利用氧化物构成掩模材料17的场合，最好利用溅射法形成掩模材料17。这是因为用CVD法的场合，反应气体中包含的氧往往会使碳层16消失的缘故。
接着，在掩模材料17上涂敷光刻胶，用照相蚀刻工序(PEP)对该光刻胶进行刻线条。再以被刻线条后的光刻胶当作掩模，对掩模材料17进行刻线条。然后，剥离光刻胶、将掩模材料17当作掩模，利用各向异性蚀刻，对碳层16进行蚀刻，在碳层16上形成槽。
此外，最好将光刻胶当作掩模对碳层16进行蚀刻。
利用H2SO4和H2O2的药液，进行光刻胶剥离。这是因为虽然用氧等离子处理也能剥离光刻胶，但如果用氧等离子处理，则会失去碳层16的缘故。
然后，剥离掩模材料17。
接着，如图179所示，利用CVD法或者溅射法，在整块半导体11上，即碳层16的槽的内表和上面，形成金属层62。这种金属层62由从锆、铪、铍、镁、钪、钛、锰、钴、镍、钇、铟、钡、镧、铈、钌、铅、铋、钍、铬等材料构成。
接着，利用CVD法或者溅射法，在金属层62上形成由铜、铝等构成的导电层。利用化学机械研磨(CMP)，使导电层仅残存在碳层16间的槽内形成布线13。
此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线13。
接着，如图180和图181所示，灰化碳层16、将碳层16变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔15。此外，借助于下面两种方法中的任何一种实现碳层16的灰化。
第一种是在含氧环境中(例如在大气中)的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层16变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层16体积膨胀而绝缘层14破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理(灰化)。用这种方法，因将碳层16变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层16体积膨胀而绝缘层14破裂增多的缺点。但是，利用改善绝缘层14的性质和降低氧等离子体处理的温度等，能避免这种缺点。
接着，如图182所示，在氧环境中进行选择性氧化处理(温度约450℃、时间30分钟左右)，氧化存在于金属层62的一部分，即布线13的侧壁和布线之间的空腔15上的金属层62。其结果，将布线13的侧壁和布线之间的空腔15上的金属层62变化成氧化金属层63。
此外，以不氧化布线13正下方存在的金属层62为条件，决定选择性氧化处理的温度、时间等。其环境也可以是H2、H2O等。
在本实施例中，虽然进行选择性氧化处理，但也可以代之于进行氮环境中的氮化处理。这种场合，将布线13的侧壁和布线之间的空腔15上的金属层62改成氮化金属层。
在本实施例中，虽然用不同的工序进行碳层16的灰化和金属层62的氧化，但也可以在同一工序中进行。例如，在金属层62由铪构成的场合，如果在氧中用400℃、1小时左右进行灰化处理，则在碳层16灰化的同时仅氧化布线13的侧壁和布线之间的空腔15上的金属层62。
接着，如图183所示，利用CVD法或者溅射法，在布线13上和氧化金属层63上、形成具有小介电常数的绝缘层64。这种绝缘层64能用添加氟的氧化硅等。
采用前述方法，则在具有用于形成布线的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能容易地提供图177的半导体器件。利用选择性氧化处理，将布线13的侧壁和布线之间的空腔15上的金属层62变换成氧化金属层63。因这种氧化金属层63具有优良的机械强度，所以即使布线之间有空腔15，这种空腔15也不会弄坏。
实施例30
图184表示与本发明实施例30相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。可利用化学机械研磨(CMP)使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线W1配置在绝缘层25和导电层26a、26b上。在布线W1与绝缘层25和导电层26a、26b间形成金属层62。
这种金属层62由从锆、铪、铍、镁、钪、钛、锰、钴、镍、钇、铟、钡、镧、铈、钌、铅、铋、钍、铬等材料构成。
因此，布线W1与导电层26a、26b电气连接。布线W1由铜、铝合金等金属层28a、28b构成。
此外，布线W1不限于铜、铝合金等金属，也可以由例如含杂质的多晶硅等半导体、钨等高熔点金属构成。阻挡层27a、27b能由例如钛和氮化钛的叠层等构成。
在布线W1间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
在布线W1的侧壁和布线之间的空腔31上形成氧化金属层63，这种氧化金属层63由构成金属层62的材料的氧化物构成。
此外，也可以在布线W1的侧壁和布线之间的空腔31上不用氧化金属层而设置氮化金属层。这种场合，借助于氮化构成金属层62的材料、构成氮化金属层。
在布线W1上和氧化金属层63上形成具有小介电常数的绝缘层64。绝缘层64由例如含氟的氧化硅等构成。
采用前述结构的半导体器件，则在布线1间形成充满氧O2和二氧化碳CO2的混合气体或空气的空腔31。该混合气体或空气的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满布线W1之间和布线W2之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图184中半导体器件的制造方法进行说明。
首先，如图185所示，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，使绝缘层25的表面平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内、埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
接着，如图186所示，利用溅射法，在绝缘层25上形成碳层39。这里，碳层39的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
接着，如图187所示，利用溅射法，以0.05μm左右的厚度、在碳层39上形成掩模材料(例如氧化硅层和氮化硅层等)29。
这里，在掩模材料29由氧化物构成的场合，为了防止失去碳层39，最好不用CVD法而用溅射法形成掩模材料29。
接着，如图188所示，在掩模材料29上涂敷光刻胶，用照相蚀刻工序(PEP)对该光刻胶进行刻线条。再以被刻线条后的光刻胶当作掩模，对掩模材料29进行刻线条。然后，剥离光刻胶。掩模材料29的线条形状做成与布线的线条形状相同。
接着，如图189所示，将掩模材料29当作掩模，利用各向异性蚀刻、对碳层39进行蚀刻。
此外，在本实施例中，不利用PEP直接蚀刻碳层39，而将用PEP加工的掩模材料29当作掩模对碳层39进行蚀刻。
其理由如下。可利用氧等离子处理(灰化)或者H2SO4和H2O2的药液去除用于PEP中的光刻胶，但在用氧等离子处理去除光刻胶场合，同时去除特地刻线条的碳层39。另一方面，在用H2SO4和H2O2的药液去除光刻胶场合，同时去除导电层(仅在高熔点金属的场合)26a、26b。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料29当作掩模、对碳层39进行蚀刻。
然后，去除掩模材料29。
接着，如图190所示，利用溅射法或者CVD法，在碳层39上形成的槽XX的内表面和碳层39上形成金属层62。这种金属层62由锆、铪、铍、镁、钪、钛、锰、钴、镍、钇、铟、钡、镧、铈、钌、铅、铋、钍、铬等材料构成。
接着，如图191所示，利用溅射法或者CVD法，在金属层62上形成由铜、铝合金等构成的金属层28，此外，布线不限于铜、铝合金等金属，也可以是例如含杂质的多晶硅等半导体、钨等高熔点金属。
接着，如图192所示，利用化学机械研磨(CMP)，使金属层28a、28b仅残存在碳层39间的槽内形成布线W1。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线W1。
接着，如图193和图194所示，灰化碳层39、将碳层39变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。借助于下面两种方法中的任何一种实现碳层39的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层39变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层39体积膨胀而绝缘层29、30破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理。用这种方法，因将碳层39变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层39体积膨胀而绝缘层29、30破裂增多的缺点。但是，利用改善绝缘层29、30的性质和降低氧等离子体处理的温度等，能避免这种缺点。
接着，如图195所示，在氧环境中进行选择性氧化处理(温度约450℃、时间30分钟左右)，氧化存在于金属层62的一部分，即布线13的侧壁和布线之间的空腔31上的金属层62。其结果，将布线28a、28b的侧壁和布线之间的空腔31上的金属层62变化成氧化金属层63。
此外，以不氧化布线28a、28b正下方存在的金属层62为条件，决定选择性氧化处理的温度、时间等。其环境也可以是H2、H2O等。
在本实施例中，虽然进行选择性氧化处理，但也可以代之于进行在氮环境中的氮化处理。这种场合，布线28a、28b的侧壁和布线之间的空腔31上的金属层62改成氮化金属层。
在本实施例中，虽然用不同的工序进行碳层39的灰化和金属层62的氧化，但也可以在同一工序中进行。例如，在金属层62由铪构成的场合，如果在氧中用400℃、1小时左右进行灰化处理，则在碳层39灰化的同时，仅氧化布线28a、28b的侧壁和布线之间的空腔31上的金属层62。
接着，如图1 96所示，利用CVD法或者溅射法，在布线28a、28b上和氧化金属层63上形成具有小介电常数的绝缘层64。这种绝缘层64能用添加氟的氧化硅等。
采用前述方法，则在具有用于形成布线28a、28b的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能容易地提供图184的半导体器件。利用选择性氧化处理，将布线28a、28b的侧壁和布线之间的空腔31上的金属层62变换成氧化金属层63。因这种氧化金属层63具有优良的机械强度，所以即使布线之间有空腔31，这种空腔31也不会弄坏。
在前面说明的各实施例中，在氧环境中进行碳层的灰化。
图197和图198表示在布线中使用铜等易氧化的金属的场合的碳层灰化工序。
在布线13中使用铜等的场合，为防止布线13和碳层16的反应，在布线13的侧面和底面上形成防护金属层65。这种防护金属层能由钛和氮化钛的叠层以及氮化钛硅等构成。
但是，为了灰化碳层16，在布线13上形成氧(O2)能穿透的氧化硅层等绝缘层14。
因此，在碳层16灰化时，布线13的表面必然也氧化，并形成氧化金属层66。这种氧化金属层66既使布线13的阻抗值增大，又使布线13的可靠性降低。
在下面的实施例中，提供在碳层16灰化时，不氧化布线13的半导体器件及其制造方法。
实施例31
图199表示与本发明实施例31相关的半导体器件。
在半导体基片(例如硅晶片)21上形成场效氧化层(例如氧化硅层)22。在场效氧化层22围住的元件区域中形成MOS晶体管。这种MOS晶体管具有栅极23和源、漏区域24a、24b。
绝缘层25覆盖MOS晶体管。绝缘层25能由例如硼磷硅酸玻璃(BPSG)和磷硅酸玻璃(PSG)等构成。
绝缘层25的表面是平坦的。可利用化学机械研磨(CMP)使绝缘层25的表面平坦。在绝缘层25中形成到达源、漏区域24a、24b的接触孔。
在这种接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。但是，导电层26a、26b也可以由高熔点金属以外的其它材料构成。
布线28a、28b配置在绝缘层25和导电层26a、26b上。利用防护金属层65覆盖布线28a、28b的侧面和底面。防护金属层65能由氧不穿透的膜，例如钛和氮化钛的叠层以及氮化钛硅等构成。
布线28a、28b的上表面，能由氧不穿透的防护层67，例如钛和氮化钛的叠层以及氮化钛硅等金属层或者氮化硅等绝缘层构成。
也就是说，为了与导电层26a、26b电气连接，必须由金属层构成至少覆盖布线28a、28b的下表面的防护层，但覆盖布线28a、28b的上表面的防护层可以是金属层也可以是绝缘层。
此外，布线28a、28b由铜等易氧化的金属构成。
在布线28a、28b间做成空腔31。在这种空腔31中充满主要是氧O2和二氧化碳CO2的混合气体。
在布线28a、28b上形成绝缘层68。绝缘层68由氧化硅等构成。
采用前述结构的半导体器件，则在布线28a、28b间形成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。
这种混合气体的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满布线W1之间和布线W2之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
此外，至少在碳层的灰化时，利用氧不穿透的防护层完全覆盖布线28a、28b。
因此，能防止布线28a、28b的阻抗值的增大和可靠性的降低。
接着，对图199中半导体器件的制造方法进行说明。
首先，如图200所示，利用LOCOS法，在半导体基片21上形成场效氧化层22。在场效氧化层22中围住的元件区域上，形成例如具有栅极23和源、漏区域24a、24b的MOS晶体管。
在整块半导体基片21上形成完全覆盖MOS晶体管的绝缘层(BPSG和PSG等)25。然后，进行化学机械研磨(CMP)，使绝缘层25的表面平坦。
利用照相蚀刻工序(PEP)，在绝缘层25中形成到达源、漏区域24a、24b的接触孔。利用选择生长法，仅在绝缘层25的接触孔内埋入由钨等高熔点金属构成的导电层26a、26b。
此外，也可以在绝缘层25的接触孔内、埋入高熔点金属以外的其它材料。
接着，如图201所示，利用溅射法，在绝缘层25上形成碳层39。这里，碳层39的厚度设定成与LSI内部布线的厚度的值相等(例如0.7-0.2μm左右)。
接着，如图202所示，利用溅射法，以0.05μm左右的厚度、在碳层39上形成掩模材料(例如氧化硅层和氮化硅层等)29。
这里，在掩模材料29由氧化物构成的场合，为了防止失去碳层39，最好不用CVD法而用溅射法形成掩模材料29。
接着，如图203所示，在掩模材料29上涂敷光刻胶，用照相蚀刻工序(PEP)对该光刻胶进行刻线条。再以被刻线条后的光刻胶当作掩模，对掩模材料29进行刻线条。然后，剥离光刻胶。掩模材料29的线条形状做成与布线的线条形状相同。
接着，如图204所示，将掩模材料29当作掩模，利用各向异性蚀刻、对碳层39进行蚀刻。
此外，在本实施例中，不利用PEP直接蚀刻碳层39，而将用PEP加工的掩模材料29当作掩模、对碳层39进行蚀刻。
其理由如下。可利用氧等离子处理(灰化)或者H2SO4和H2O2的药液去除用于PEP中的光刻胶，但在用氧等离子处理去除光刻胶场合，同时去除特地刻线条的碳层39。另一方面，在用H2SO4和H2O2的药液去除光刻胶场合，同时去除导电层(仅在高熔点金属的场合)26a、26b。
因此，在导电层26a、26b为高熔点金属的场合，最好将用PEP加工的掩模材料29当作掩模，对碳层39进行蚀刻。
然后，去除掩模材料29。
接着，如图205所示，利用溅射法或者CVD法，在碳层39上形成的槽XX的内表面和碳层39上形成防护层65。防护层65能由钛和氮化钛的叠层以及氮化钛硅等材料构成。
接着，如图206所示，利用溅射法或者CVD法，在防护层65上形成由铜等易氧化的材料构成的金属层28。
接着，如图207所示，利用化学机械研磨(CMP)，使金属层28a、28b仅残存在碳层39间的槽内形成布线28a、28b。此外，也可以用各向异性蚀刻或者各向同性蚀刻代替CMP，形成布线28a、28b。
这时，布线28a、28b的上表面配置在仅比碳层39的上表面更低的水平面上。
接着，如图208所示，在布线28a、28b和碳层39上，在300-600℃的范围中、形成能防止氧穿透的防护层67。防护层67能由钛和氮化钛的叠层以及氮化钛硅等金属层或者氮化硅等绝缘层构成。
此外，在300-600℃的温度范围中能防止氧穿透，这是因为在该温度范围中进行碳层灰化的缘故。
接着，如图209所示，利用CMP，使仅在布线28a、28b上残存防护层67。这里，碳层39的上表面和防护层67的上表面配置在同一平面上。
接着，如图210和图211所示，利用CVD法或者溅射法，在碳层39上和防护层67上形成厚度0.05μm左右的绝缘层68。这里，在由氧化物构成绝缘层68的场合，为了防止失去碳层39，最好不用CVD法而用溅射法形成绝缘层68。
然后，灰化碳层39，将碳层39变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔31。借助于下面两种方法中的任何一种实现碳层39的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层39变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层39体积膨胀而绝缘层29、30破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理(灰化)。用这种方法，因将碳层39变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层39体积膨胀而绝缘层29、30破裂增多的缺点。但是，利用改善绝缘层29、30的性质和降低氧等离子体处理的温度等，能避免这种缺点。
采用前述方法，则在具有用于形成布线28a、28b的槽的绝缘层中使用碳层，而且在槽内形成布线后灰化该碳层并变换成充满气体的空腔。因此，能容易地提供图199的半导体器件。此外，至少在碳层的灰化时，利用氧不穿透的防护层完全覆盖布线28a、28b。因此，在碳层39的灰化时，布线28a、28b不会被氧化，能防止布线28a、28b的阻抗值的增大和可靠性的降低。
实施例32
图212表示与本发明实施例32相关的半导体器件。
在半导体基片(例如硅晶片)71上形成绝缘层(例如氧化硅层)72。布线73配置在绝缘层72上。布线73由铜、铝合金等金属、含杂质的多晶硅等半导体、钨等高熔点金属构成。
绝缘层74完全地覆盖布线73。但是，绝缘层74不与布线73接触。因此，在布线73和绝缘层74间设置空腔75。在空腔75内充满介电常数ε为1.0左右的气体，即主要是氧O2和二氧化碳CO2的混合气体。
绝缘层74由例如氧化硅、氧化锆、氧化铪、氧化铬等构成。在绝缘层74上形成具有小介电常数的绝缘层76，例如含氟的氧化硅层。
此外，77是在对布线73刻线条时用的掩模材料。但是，借助于制造时使空腔75与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔75内充满空气。
采用前述结构的半导体器件，在绝缘层74上覆盖布线73。而且，布线73和绝缘层74间成为充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔75。这种混合气体或者空气的介电常数ε为1.0左右。
也就是说，至少在电荷容易集中的布线73的角部形成空腔75，所以与用氧化硅层等绝缘层完全充满布线73间的场合相比，能使介电常数极小。因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图212中半导体器件的制造方法进行说明。
首先，如图213所示，在半导体基片71上形成绝缘层72。利用溅射法等在绝缘层72上形成金属层73a，这里，设定金属层73a的厚度为0.7-0.2μm。金属层73a由铝、铜、钛和氮化钛等构成。
利用溅射法，在金属层73a上形成碳层80a。此外，利用溅射法或者CVD法，在碳层80a上形成掩模材料(例如氧化硅层和氮化硅层等)77。这里，在利用氧化物构成掩模材料77的场合，最好用溅射法形成掩模材料77。这是因为CVD法的场合，反应气体中包含的氧往往会使碳层80a消失的缘故。
接着，如图214所示，在掩模材料77上涂敷光刻胶，用照相蚀刻工序(PEP)对该光刻胶进行刻线条。再以被刻线条后的光刻胶当作掩模，对掩模材料77进行刻线条。然后，剥离光刻胶，将掩模材料77当作掩模，利用各向异性蚀刻、对碳层和金属层进行蚀刻，并形成布线73。
此外，利用H2SO4和H2O2的药液进行光刻胶剥离。这是因为虽然用氧等离子处理也能剥离光刻胶，但如果用氧等离子处理，则会失去碳层16的缘故。
接着，如图215所示，利用CVD法或者溅射法，在布线73的侧壁和布线73上形成碳层80b。利用各向异性蚀刻，对碳层80b进行蚀刻，使碳层80b仅残存在布线73的侧壁部分上。
首先，如图216和图217所示，利用CVD法或者溅射法，在整块半导体基片71上，即绝缘层72上、碳层80b上和掩模材料77上，形成厚度0.05μm左右的绝缘层(例如氧化硅等)74。
这里，在利用氧化物构成绝缘层74的场合，最好利用溅射法形成绝缘层74。这是因为用CVD法的场合，反应气体中包含的氧往往会使碳层80a、80b消失的缘故。
然后，灰化碳层80a、80b，将碳层80a、80b变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔71。借助于下面两种方法中的任何一种实现碳层80a、80b的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层80a、80b变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层80a、80b体积膨胀而绝缘层74破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理(灰化)。用这种方法，因将碳层80a、80b变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层80a、80b体积膨胀而绝缘层74破裂增多的缺点。但是，利用改善绝缘层74的性质和降低氧等离子体处理的温度等，能避免这种缺点。
此外，借助于制造时使空腔75与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔75内充满空气。
接着，如图218所示，在绝缘层74上形成具有小介电常数的绝缘层76，例如含氟的氧化硅层。此外，利用CMP法等使绝缘层76的表面平坦。
采用前述方法，则借助于灰化在布线73的侧面和上表面形成的碳层80a、80b，至少布线73的周围成为空腔。因此，能容易地提供图212的半导体器件。在本实施例中，因在容易集聚电荷的布线73的边缘部分设置空腔，所以有降低布线之间的寄生电容的效果。
实施例33
图219表示与本发明实施例33相关的半导体器件。
在半导体基片(例如硅晶片)71上形成绝缘层(例如氧化硅层)72。布线73配置在绝缘层72上。布线73由铜、铝合金等金属、含杂质的多晶硅等半导体、钨等高熔点金属构成。
绝缘层74完全地覆盖布线73。但是，绝缘层74不与布线73接触。因此，在布线73和绝缘层74间设置空腔75。在空腔75内充满介电常数ε为1.0左右的气体，即主要是氧O2和二氧化碳CO2的混合气体。
绝缘层74由例如氧化硅、氧化锆、氧化铪、氧化铬等构成。在绝缘层74上形成具有小介电常数的绝缘层76，例如含氟的氧化硅层。
此外，借助于制造时使空腔75与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔75内充满空气。
采用前述结构的半导体器件，则在绝缘层74上覆盖布线73。而且，布线73和绝缘层74间成为充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔75。这种混合气体或者空气的介电常数ε为1.0左右。
也就是说，至少在电荷容易集中的布线73的角部形成空腔75，所以与用氧化硅层等绝缘层完全充满布线73间的场合相比，能使介电常数极小。因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图219中半导体器件的制造方法进行说明。
首先，如图220所示，在半导体基片71上形成绝缘层72。利用溅射法等在绝缘层72上形成金属层73a。这里，设定金属层73a的厚度为0.7-0.2μm。金属层73a由铝、铜、钛和氮化钛等构成。
利用溅射法，在金属层73a上形成碳层80a。此外，利用溅射法或者CVD法，在碳层80a上形成掩模材料(例如氧化硅层和氮化硅层等)77。这里，在利用氧化物构成掩模材料77的场合，最好用溅射法形成掩模材料77。这是因为用CVD法的场合，反应气体中包含的氧往往会使碳层80a消失的缘故。
接着，如图221所示，在掩模材料77上涂敷光刻胶，用照相蚀刻工序(PEP)对该光刻胶进行刻线条。再以被刻线条后的光刻胶当作掩模，对掩模材料77进行刻线条。然后，剥离光刻胶，将掩模材料77当作掩模，利用各向异性蚀刻、对碳层和金属层进行蚀刻，并形成布线73。然后，在掩模材料77残存的场合，剥离该掩模材料77。
此外，利用H2SO4和H2O2的药液进行光刻胶剥离。这是因为虽然用氧等离子处理也能剥离光刻胶，但如果用氧等离子处理，则会失去碳层16的缘故。
接着，如图222所示，利用CVD法或者溅射法，在布线73的侧壁和布线73上形成碳层80b。利用各向异性蚀刻、对碳层80b进行蚀刻，使碳层80b仅残存在布线73的侧壁部分上。
首先，如图223和图224所示，利用CVD法或者溅射法，在整块半导体芯片71上，即绝缘层72上和碳层80b上，形成厚度0.05μm左右的绝缘层(例如氧化硅等)74。
这里，在利用氧化物构成绝缘层74的场合，最好用溅射法形成绝缘层74。这是因为用CVD法的场合，反应气体中包含的氧往往会使碳层80a、80b消失的缘故。
然后，灰化碳层80a、80b，将碳层80a、80b变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔75。借助于下面两种方法中的任何一种实现碳层80a、80b的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层80a、80b变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层80a、80b体积膨胀而绝缘层74破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理(灰化)。用这种方法，因将碳层80a、80b变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层80a、80b体积膨胀而绝缘层74破裂增多的缺点。但是，利用改善绝缘层74的性质和降低氧等离子体处理的温度等，能避免这种缺点。
此外，借助于制造时使空腔75与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔75内充满空气。
接着，如图225所示，在绝缘层74上形成具有小介电常数的绝缘层76，例如含氟的氧化硅层。此外，利用CMP法等使绝缘层76的表面平坦。
采用前述方法，则借助于灰化在布线73的侧面和上面形成的碳层80a、80b，至少布线73的周围成为空腔。因此，能容易地提供图212的半导体器件。在本实施例中，因在容易集聚电荷的布线73的边缘部分设置空腔，所以有降低布线之间的寄生电容的效果。
实施例34
图226表示与本发明实施例34相关的半导体器件。
在半导体基片(例如硅晶片)71上形成绝缘层(例如氧化硅层)72。布线73配置在绝缘层72上。布线73由铜、铝合金等金属、含杂质的多晶硅等半导体、钨等高熔点金属构成。
绝缘层74完全地覆盖布线73。但是，绝缘层74不与布线73接触。因此，在布线73和绝缘层74间设置空腔75。在空腔75内充满介电常数ε为1.0左右的气体，即主要是氧O2和二氧化碳CO2的混合气体。
绝缘层74由例如氧化硅、氧化锆、氧化铪、氧化铬等构成。在绝缘层74上形成具有小介电常数的绝缘层76，例如含氟的氧化硅层。
此外，借助于制造时使空腔75与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔75内充满空气。
采用前述结构的半导体器件，则在绝缘层74上覆盖布线73。而且，布线73和绝缘层74间成为充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔75。这种混合气体或者空气的介电常数ε为1.0左右。因此，与用氧化硅层等绝缘层完全充满布线73间的场合相比，能使介电常数极小。因此，能同时达到提高元件的集成度和改善LSI的性能。
接着，对图226中半导体器件的制造方法进行说明。
首先，如图227所示，在半导体基片71上形成绝缘层72。利用溅射法等在绝缘层72上形成金属层73a，这里，设定金属层73a的厚度为0.7-0.2μm。金属层73a由铝、铜、钛和氮化钛等构成。
利用溅射法或者CVD法，在金属层73a上形成掩模材料(例如氧化硅层和氮化硅层等)77。
接着，如图228所示，在掩模材料77上涂敷光刻胶，用照相蚀刻工序(PEP)对该光刻胶进行刻线条。再以被刻线条后的光刻胶当作掩模，对掩模材料77进行刻线条。然后，剥离光刻胶，将掩模材料77当作掩模，利用各向异性蚀刻，对碳层和金属层进行蚀刻，并形成布线73。然后，在掩模材料77残存的场合，剥离该掩模材料77。
此外，在本实施例中，也可以不用掩模材料而将光刻胶当作掩模、直接蚀刻金属层73a。
接着，如图229所示，利用CVD法或者溅射法，在布线73的侧壁和布线73上形成碳层80b。利用各向异性蚀刻，对碳层80b进行蚀刻，使碳层80b仅残存在布线73的侧壁部分上。
首先，如图230和图231所示，利用CVD法或者溅射法，在整块半导体芯片71上，即绝缘层72上和碳层80b上，形成厚度0.05μm左右的绝缘层(例如氧化硅等)74。
这里，在利用氧化物构成绝缘层74的场合，最好用溅射法形成绝缘层74。这是因为用CVD法的场合，反应气体中包含的氧往往会使碳层80b消失的缘故。
然后，灰化碳层80b，将碳层80b变换成充满主要是氧O2和二氧化碳CO2的混合气体的空腔75。借助于下面两种方法中的任何一种实现碳层80b的灰化。
第一种是在含氧环境中的热处理(温度400-450℃、时间2小时左右)。用这种方法，因将碳层80a、80b变换成二氧化碳CO2的反应缓慢地进行，所以有能防止由于碳层80a、80b体积膨胀而绝缘层74破裂的优点，但相反有处理时间变长的缺点。
第二种是氧等离子体处理(灰化)。用这种方法，因将碳层80a、80b变换成二氧化碳CO2的反应快速地进行，所以有处理时间缩短的优点，但相反有能产生由于碳层80a、80b体积膨胀而绝缘层74破裂增多的缺点。但是，利用改善绝缘层74的性质和降低氧等离子体处理的温度等，能避免这种缺点。
此外，借助于制造时使空腔75与空气接触，或者借助于在壳体上预先设孔，也可以做成在空腔75内充满空气。
接着，如图232所示，在绝缘层74上形成具有小介电常数的绝缘层76，例如含氟的氧化硅层。此外，利用CMP法等使绝缘层76的表面平坦。
采用前述方法，则借助于灰化在布线73的侧面和上表面形成的碳层80b，至少布线73的周围成为空腔。因此，能容易地提供图226的半导体器件。
如前所述，采用本发明的半导体器件及其制造方法，能达到下面的效果。
在左右布线之间或者上下布线之间分别形成充满主要是氧O2和二氧化碳CO2的混合气体或者空气的空腔。  这种混合气体或者空气的介电常数ε为1.0左右。由此，与用氧化硅层等绝缘层充满同一层(左右)的布线之间和不同层(上下)的布线之间的场合相比，能使介电常数极小。
因此，能同时达到提高元件的集成度和改善LSI的性能。
此外，在芯片的边缘上、形成环状的保护环。因此，在从晶片切出各块芯片后，能避免水分H2O从芯片的边缘通过空腔到达布线。也就是说，借助于设置保护环，能防止水分H2O，保护芯片内的布线。
如果至少用布线保护层覆盖布线的侧面，则从芯片的边缘通过空腔进入的水分H2O不会直接到达布线的金属层。因此，能防止水分H2O，保护各个布线。
如果在装载本实施例的半导体器件(芯片)的壳件上预先设置连接壳体外部和内部的孔，则空气充满空腔，同时借助于空气循环，能向壳体外部有效地排出在芯片内产生的热。因此，能提供不易产生热故障的半导体器件。
借助于用布线保护层覆盖布线，能防止蚀丘。
利用在含氧环境中退火或者氧等离子体处理、灰化碳层，能简单地形成布线之间的空腔。
为了增加半导体器件的机械强度，可在碳层上和布线上设置与硅等布线起反应的材料。利用在空腔上设置氧化金属层，也能增加半导体器件的机械强度。
在碳层的灰化时，为了防止布线的氧化，可利用氧不穿透的防护层围住布线。

Claims (174)

1一种半导体器件，其特征在于，包括：
半导体基片，
在所述半导体基片上形成的第一绝缘层，
在所述第一绝缘层上形成的多条第一布线，以及
为了在所述多条第一布线间形成至少充满氧和二氧化碳的混合气体的空腔而在所述多条第一布线上形成的第二绝缘层，
所述空腔内的二氧化碳的浓度比大气中的二氧化碳的浓度高。
2如权利要求1所述的半导体器件，其特征在于，还包括：
在所述第二绝缘层上形成的多条第二布线，
埋入在所述第二绝缘层上形成的辅助孔并连接所述多条第一布线和所述多条第二布线的第二导电层，以及
为了在所述多条第二布线间完全形成空腔而在所述多条第二布线上形成的第三绝缘层。
3如权利要求2所述的半导体器件，其特征在于，在所述多条第一和第二布线间的空腔内至少充满氧和二氧化碳的混合气体。
4如权利要求2所述的半导体器件，其特征在于，在所述多条第一和第二布线间的空腔内至少充满空气。
5如权利要求2所述的半导体器件，其特征在于，所述第二绝缘层的表面是平坦的。
6如权利要求1所述的半导体器件，其特征在于，还包括：
在所述半导体基片的表面区域上形成的半导体元件，
为了在所述半导体基片上覆盖所述半导体元件而形成的第一绝缘层，
在所述第一绝缘层上形成的多条第一布线，
埋入在所述第一绝缘层上形成的接触孔并连接所述半导体元件和所述多条第一布线的第一导电层，以及
为了在所述多条第一布线间完全形成空腔而在所述多条第一布线上形成的第二绝缘层。
7如权利要求6所述的半导体器件，其特征在于，在所述第二绝缘层上形成的多条第二布线，埋入在所述第二绝缘层上形成的辅助孔并连接所述多条第一布线和所述多条第二布线的第二导电层，以及为了在所述多条第二布线间完全形成空腔而在所述多条第二布线上形成的第三绝缘层。
8如权利要求7所述的半导体器件，其特征在于，在所述多条第一布线间的空腔内和所述多条第二布线间的空腔内至少分别充满氧和二氧化碳的混合气体。
9如权利要求7所述的半导体器件，其特征在于，在所述多条第一布线间的空腔内和所述多条第二布线间的空腔内至少分别充满空气。
10如权利要求7所述的半导体器件，其特征在于，所述第二绝缘层和所述第三绝缘层的表面是平坦的。
11如权利要求1所述的半导体器件，其特征在于，还包括：
在所述第一绝缘层上形成的多条第一布线，
为了在所述多条第一布线间完全形成空腔而在所述多条第一布线上形成的第二绝缘层，
在所述第二绝缘层上形成的接触孔内及其上面形成并连接到所述多条第一布线上的柱状的多条导电层，
为了在所述多条导电层间完全形成空腔而在所述多条导电层上形成的第三绝缘层，
在所述第三绝缘层上形成并通过在所述第三绝缘层上形成的接触孔连接到所述多条导电层上的多条第二布线，
为了在所述多条第二布线间完全形成空腔而在所述多条第二布线上形成的第四绝缘层。
12如权利要求11所述的半导体器件，其特征在于，在所述多条第一布线间的空腔内、所述多条导电层间的空腔内和所述多条第二布线间的空腔内至少分别充满氧和二氧化碳的混合气体。
13如权利要求11所述的半导体器件，其特征在于，在所述多条第一布线间的空腔内、所述多条导电层间的空腔内和所述多条第二布线间的空腔内至少分别充满空气。
14如权利要求11所述的半导体器件，其特征在于，所述第二绝缘层、第三绝缘层和第四绝缘层的表面是平坦的。
15如权利要求1所述的半导体器件，其特征在于，还包括：
在所述第一绝缘层上形成的多条第一布线，
为了在所述多条第一布线间完全形成空腔而在所述多条第一布线上形成的第二绝缘层，
由上部和下部构成、上部成线状、下部在所述第二绝缘层上形成的接触孔内及其上面形成柱状并连接到所述多条第一布线上的多条第二布线，
为了在所述多条第二布线的下部间完全形成空腔而在所述多条第二布线的上部和下部间形成的第三绝缘层，
为了在所述多条第二布线的上部间完全形成空腔而在所述多条第二布线上形成的第四绝缘层。
16如权利要求15所述的半导体器件，其特征在于，在所述多条第一布线间的空腔内和所述多条第二布线间的空腔内至少分别充满氧和二氧化碳的混合气体。
17如权利要求15所述的半导体器件，其特征在于，在所述多条第一布线间的空腔内和所述多条第二布线间的空腔内至少分别充满空气。
18如权利要求15所述的半导体器件，其特征在于，所述第二、第三和第四绝缘层的表面是平坦的。
19如权利要求2所述的半导体器件，其特征在于，在该半导体器件中还包括：具有与所述多条布线相同的结构并且为了围住所述多条布线而在所述第一绝缘层上形成的保护环。
20如权利要求7所述的半导体器件，其特征在于，在该半导体器件中还包括：至少配备具有与所述多条第一布线的结构相同的结构并且为了围住所述多条第一布线而在所述第一绝缘层上形成的部分和具有与所述多条第二布线的结构相同的结构并且为了围住所述多条第二布线而在所述第二绝缘层上形成的部分的保护环。
21如权利要求11所述的半导体器件，其特征在于，在该半导体器件中还包括：至少配备具有与所述多条第一布线的结构相同的结构并且为了围住所述多条第一布线而在所述第一绝缘层上形成的部分、具有与所述多条第二布线的结构相同的结构并且为了围住所述多条第二布线而在所述第三绝缘层上形成的部分和具有与所述多条导电层的结构相同的结构并且为了围住所述多条导电层而在所述多条第一布线和所述多条第二布线间形成的部分的保护环。
22如权利要求15所述的半导体器件，其特征在于，在该半导体器件中还包括：至少配备具有与所述多条第一布线的结构相同的结构并且为了围住所述多条第一布线而在所述第一绝缘层上形成的部分和具有与所述多条第二布线的结构相同的结构并且为了围住所述多条第二布线而在所述第二绝缘层上形成的部分的保护环。
23如权利要求19所述的半导体器件，其特征在于，在晶片的芯片区域或者从晶片切出的芯片上形成所述半导体器件，在所述芯片区域的边缘部或者所述芯片的边缘部上形成所述保护环。
24如权利要求2所述的半导体器件，其特征在于，利用具有导电性、在药品中难腐蚀和难氧化的布线保护层，覆盖所述多条布线的底面和侧面。
25如权利要求2所述的半导体器件，其特征在于，利用在药品中难腐蚀和难氧化的布线保护层，覆盖所述多条布线的侧面。
26如权利要求7所述的半导体器件，其特征在于，利用具有导电性、在药品中难腐蚀和难氧化的布线保护层，覆盖所述多条第一和第二布线的底面和侧面。
27如权利要求7所述的半导体器件，其特征在于，利用在药品中难腐蚀和难氧化的布线保护层，覆盖所述多条第一和第二布线的侧面。
28如权利要求15所述的半导体器件，其特征在于，利用具有导电性、在药品中难腐蚀和难氧化的布线保护层，覆盖所述多条第一和第二布线的底面和侧面。
29如权利要求15所述的半导体器件，其特征在于，利用在药品中难腐蚀和难氧化的布线保护层，覆盖所述多条第一和第二布线的侧面。
30如权利要求2所述的半导体器件，其特征在于，在该半导体器件中还包括具有与所述多条布线相同的结构并且形成于所述多条布线间，以支持所述第二绝缘层的虚设布线。
31如权利要求7所述的半导体器件，其特征在于，在该半导体器件中还包括具有与所述多条第一布线相同的结构并且形成于所述多条第一布线间，以支持所述第二绝缘层的虚设布线和具有与所述多条第二布线相同的结构并且形成于所述多条第二布线间，以支持所述第三绝缘层的虚线布线。
32如权利要求1所述的半导体器件，其特征在于，还包括：
形成于所述多条布线和所述第二绝缘层间、使所述多条布线和所述第二绝缘层牢固接合的接合层。
33如权利要求32所述的半导体器件，其特征在于，所述第二绝缘层由氧化硅构成，所述接合层由构成所述多条布线的材料和硅反应后构成。
34如权利要求32所述的半导体器件，其特征在于，所述第二绝缘层由氧化金属层构成，所述结合层由构成所述多条布线的材料和构成所述多条氧化金属层的金属反应后构成。
35如权利要求32所述的半导体器件，其特征在于，在所述多条布线间的空腔内至少充满氧和二氧化碳的混合气体。
36如权利要求32所述的半导体器件，其特征在于，在所述多条布线间的空腔内充满空气。
37如权利要求32所述的半导体器件，其特征在于，所述第二绝缘层的表面是平坦的。
38如权利要求1所述的半导体器件，其特征在于，还包括：
为了在所述多条布线间完全形成空腔而在所述多条布线的侧壁上形成的氧化或者氮化金属层，
在所述第一绝缘层和所述多条布线间形成的金属层，
在所述多条布线上和所述氧化或者氮化金属层上形成的第二绝缘层。
39如权利要求38所述的半导体器件，其特征在于，所述氧化或者氮化金属层由所述金属层的氧化或者氮化物构成。
40如权利要求39所述的半导体器件，其特征在于，所述金属层由从锆、铪、铍、镁、钪、钛、锰、钴、镍、钇、铟、钡、镧、铈、钌、铅、铍、钍、铬中选择的一种材料构成所述金属层。
41如权利要求38所述的半导体器件，其特征在于，在所述第一绝缘层上设置接触孔，在所述接触孔内埋入导电层，所述金属层与所述导电层接触。
42如权利要求38所述的半导体器件，其特征在于，在所述多条布线间的空腔内至少充满氧和二氧化碳的混合气体。
43如权利要求38所述的半导体器件，其特征在于，在所述多条布线间的空腔内充满空气。
44如权利要求38所述的半导体器件，其特征在于，所述第二绝缘层的表面是平坦的。
45如权利要求1所述的半导体器件，其特征在于，还包括：
覆盖所述多条布线的侧面和底面并具有不透氧特性的防护金属层，
覆盖所述多条布线的上表面并具有不透氧特性的防护层，以及
为了在所述多条布线间完全形成空腔而在所述空腔上和所述防护层上形成的第二绝缘层。
46如权利要求45所述的半导体器件，其特征在于，所述防护金属层由钛和氮化钛的叠层以及氮化钛硅二者中的任何一种构成。
47如权利要求45所述的半导体器件，其特征在于，所述防护层由钛和氮化钛的叠层、氮化钛硅以及氮化硅三者中的任何一种构成。
48如权利要求45所述的半导体器件，其特征在于，在所述第一绝缘层上设置接触孔，在所述接触孔内埋入导电层，所述金属层与所述导电层接触。
59如权利要求45所述的半导体器件，其特征在于，在所述多条布线间的空腔内至少充满氧和二氧化碳的混合气体。
50如权利要求45所述的半导体器件，其特征在于，在所述多条布线间的空腔内充满空气。
51如权利要求45所述的半导体器件，其特征在于，所述第二绝缘层的表面是平坦的。
52如权利要求1所述的半导体器件，其特征在于，还包括：
不与所述多条布线接触、覆盖所述多条布线的侧面和上表面、并将所述多条布线的周围做成空腔的第二绝缘层，以及
在所述多条布线间和在所述第二绝缘层上形成的第三绝缘层。
53如权利要求1所述的半导体器件，其特征在于，还包括：
不与所述多条布线的侧面接触、覆盖所述多条布线的侧面、并在所述多条布线的侧面形成空腔的第二绝缘层，以及
在所述多条布线间和在所述第二绝缘层上形成的第三绝缘层。
54如权利要求52所述的半导体器件，其特征在于，在所述多条布线间的空腔内至少充满氧和二氧化碳的混合气体。
55如权利要求52所述的半导体器件，其特征在于，在所述多条布线间的空腔内充满空气。
56如权利要求52所述的半导体器件，其特征在于，所述第三绝缘层的表面是平坦的。
57如权利要求20所述的半导体器件，其特征在于，在晶片的芯片区域或者从晶片切出的芯片上形成所述半导体器件，在所述芯片区域的边缘部或者所述芯片的边缘部上形成所述保护环。
58如权利要求21所述的半导体器件，其特征在于，在晶片的芯片区域或者从晶片切出的芯片上形成所述半导体器件，在所述芯片区域的边缘部或者所述芯片的边缘部上形成所述保护环。
59如权利要求22所述的半导体器件，其特征在于，在晶片的芯片区域或者从晶片切出的芯片上形成所述半导体器件，在所述芯片区域的边缘部或者所述芯片的边缘部上形成所述保护环。
60如权利要求53所述的半导体器件，其特征在于，在所述多条布线间的空腔内至少充满氧和二氧化碳的混合气体。
61如权利要求53所述的半导体器件，其特征在于，在所述多条布线间的空腔内充满空气。
62如权利要求53所述的半导体器件，其特征在于，所述第三绝缘层的表面是平坦的。
63一种半导体器件的制造方法，其特征在于，它包括：在半导体基片上形成第一绝缘层的工序，在所述第一绝缘层上形成碳层的工序，在所述碳层上形成多条槽的工序，仅在所述多条槽内埋入导电体并形成多条布线的工序，在所述碳层上和所述多条布线上形成第二绝缘层的工序和借助于氧化所述碳层、将所述碳层变换成氧和二氧化碳的混合气体层的工序。
64如权利要求63所述的半导体器件的制造方法，其特征在于，所述碳层是碳层，借助于灰化所述碳层、将所述多条布线间做成至少充满氧和二氧化碳的混合气体的空腔。
65如权利要求63所述的半导体器件的制造方法，其特征在于，所述碳层在形成所述导电体时的温度以下时是固体，能进行所述多条槽的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
66如权利要求63所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序，将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述掩模材料的工序，形成所述多条槽。
67如权利要求66所述的半导体器件的制造方法，其特征在于，在所述掩模材料由氧化物构成的场合，利用溅射法形成所述掩模材料。
68如权利要求63所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成光刻胶的工序，对所述光刻胶刻线条的工序，将所得光刻胶当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述光刻胶的工序，形成所述多条槽。
69如权利要求68所述的半导体器件的制造方法，其特征在于，利用H2SO4和H2O2的药液剥离所述光刻胶。
70如权利要求63所述的半导体器件的制造方法，其特征在于，在所述第二绝缘层由氧化物构成的场合，利用溅射法形成所述第二绝缘层。
71如权利要求63所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述碳层的氧化。
72如权利要求63所述的半导体器件的制造方法，其特征在于，在所述氧和二氧化碳的混合气体层内充满空气的工序。
73一种半导体器件的制造方法，其特征在于，它包括：在半导体基片的表面区域上形成的半导体元件的工序，为了在所述半导体基片上覆盖所述半导体元件而形成的第一绝缘层的工序，在所述第一绝缘层上形成到达所述半导体元件的接触孔的工序，在所述接触孔内埋入第一导电层的工序，在所述第一绝缘层和所述第一导电层上形成第一碳层的工序，在所述第一碳层上形成多条第一槽的工序，仅在所述多条第一槽内埋入导电体并形成多条第一布线的工序，在所述第一碳层上和所述多条第一布线上形成第二绝缘层的工序和借助于氧化所述第一碳层、将所述第一碳层变换成第一氧和二氧化碳的混合气体层的工序。
74如权利要求73所述的半导体器件的制造方法，其特征在于，在所述第二绝缘层上形成的第三绝缘层的工序，在所述第二和第三绝缘层上形成到达所述多条第一布线的辅助孔的工序，在所述辅助孔内埋入第二导电层的工序，在所述第三绝缘层和所述第二导电层上形成第二碳层的工序，在所述第二碳层上形成多条第二槽的工序，仅在所述多条第二槽内埋入导电体并形成多条第二布线的工序，在所述第二碳层上和所述多条第二布线上形成第四绝缘层的工序和借助于氧化所述第二碳层、将所述第二碳层变换成第二氧和二氧化碳的混合气体层的工序。
75如权利要求74所述的半导体器件的制造方法，其特征在于，所述第一和第二碳层是碳层，借助于灰化所述碳层、将所述多条第一和第二布线间做成至少充满氧气和二氧化碳的混合气体的空腔。
76如权利要求74所述的半导体器件的制造方法，其特征在于，所述第一和第二碳层在所述第一和第二槽内形成导电体时的温度以下时是固体，能进行所述多条第一或第二槽的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
77如权利要求73所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第一碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序和将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第一碳层的工序，形成所述多条第一槽。
78如权利要求73所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第一碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序，将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第一碳层的工序和剥离所述掩模材料的工序，形成所述多条第一槽。
79如权利要求74所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第二碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序和将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第二碳层的工序，形成所述多条第二槽。
80如权利要求74所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第二碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序，将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第二碳层的工序和剥离所述掩模材料的工序，形成所述多条第二槽。
81如权利要求77至80任一项所述的半导体器件的制造方法，其特征在于，在所述掩模材料由氧化物构成的场合，利用溅射法形成所述掩模材料。
82如权利要求73所述的半导体器件的制造方法，其特征在于，在所述第二绝缘层由氧化物构成的场合，利用溅射法形成所述第二绝缘层。
83如权利要求74所述的半导体器件的制造方法，其特征在于，在所述第四绝缘层由氧化物构成的场合，利用溅射法形成所述第四绝缘层。
84如权利要求74所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述第一和第二碳层的氧化。
85如权利要求74所述的半导体器件的制造方法，其特征在于，它包括在所述第一和第二氧和二氧化碳的混合气体层内充满空气的工序。
86一种半导体器件的制造方法，其特征在于，它包括：在半导体基片上形成第一绝缘层的工序，在所述第一绝缘层上形成第一碳层的工序，在所述第一碳层上形成多条第一槽的工序，仅在所述多条第一槽内埋入导电体并形成多条第一布线的工序，在所述第一碳层上和所述多条第一布线上形成第二绝缘层的工序，氧化所述第一碳层、将所述第一碳层变换成第一氧和二氧化碳的混合气体层的工序，在所述第二绝缘层上形成第二碳层的工序，在所述第二碳层上和所述第二绝缘层上形成到达所述多条第一布线的多条第一接触孔的工序，仅在所述多条第一接触孔内埋入导电体并形成柱状的多条导电层的工序，在所述第二碳层上和所述多条导电层上形成第三绝缘层的工序，在所述第三绝缘层上形成第三碳层的工序，在所述第三碳层上形成多条第二槽的工序，在所述第三绝缘层上形成到达所述多条导电层的多条第二接触孔的工序，在所述多条第二槽内和所述多条第二接触孔内埋入导电体并形成多条第二布线的工序，在所述第三碳层上和所述多条第二布线上形成第四绝缘层的工序和氧化所述第二和第三碳层、将所述第二和第三碳层变换成第二和第三氧和二氧化碳的混合气体层的工序。
87如权利要求86所述的半导体器件的制造方法，其特征在于，所述第一、第二和第三碳层是碳层，借助于灰化所述碳层、将所述多条第一和第二布线间以及所述多条导电层间做成至少充满氧和二氧化碳的混合气体的空腔。
88如权利要求86所述的半导体器件的制造方法，其特征在于，所述第一、第二和第三碳层在所述第一和第二槽内以及所述第一和第二接触孔内形成导电体时的温度以下时是固体，能进行所述多条第一或第二槽的加工或者所述第一接触孔的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
89如权利要求86所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第一碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序和将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第一碳层的工序，形成所述多条第一槽。
90如权利要求86所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第一碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序，将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第一碳层的工序和剥离所述掩模材料的工序，形成所述多条第一槽。
91如权利要求86所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第二碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序和将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第二碳层的工序，形成所述多条第一接触孔。
92如权利要求86所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第二碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序，将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第二碳层的工序和剥离所述掩模材料的工序，形成所述多条第一接触孔。
93如权利要求86所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第三碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序和将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第三碳层的工序，形成所述多条第二槽。
94如权利要求86所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第三碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序，将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第三碳层的工序和剥离所述掩模材料的工序，形成所述多条第二槽。
95如权利要求89至94任一项所述的半导体器件的制造方法，其特征在于，在所述掩模材料由氧化物构成的场合，利用溅射法形成所述掩模材料。
96如权利要求86所述的半导体器件的制造方法，其特征在于，在所述第二、第三和第四绝缘层由氧化物构成的场合，利用溅射法分别形成所述第二、第三和第四绝缘层。
97如权利要求86所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述第一、第二和第三碳层的氧化。
98如权利要求86所述的半导体器件的制造方法，其特征在于，它包括在所述第一、第二和第三氧和二氧化碳的混合气体层内充满空气的工序。
99一种半导体器件的制造方法，其特征在于，它包括：在半导体基片上形成第一绝缘层的工序，在所述第一绝缘层上形成第一碳层的工序，在所述第一碳层上形成多条第一槽的工序，仅在所述多条第一槽内埋入导电体并形成多条第一布线的工序，在所述第一碳层上和所述多条第一布线上形成第二绝缘层的工序，氧化所述第一碳层、将所述第一碳层变换成氧和二氧化碳的混合气体层的工序，在所述第二绝缘层上形成第二碳层的工序，在所述第二碳层上形成第三绝缘层的工序，在所述第三绝缘层上形成第三碳层的工序，在所述第三碳层上形成多条第二槽的工序，在所述第三绝缘层、所述第二碳层和所述第二绝缘层上形成到达所述多条第一布线的多条接触孔的工序，在所述多条第二槽内和所述多条接触孔内埋入导电体并形成多条第二布线的工序，在所述第三碳层上和所述多条第二布线上形成第四绝缘层的工序，以及氧化所述第二和第三碳层、将所述第二和第三碳层变换成第二和第三氧和二氧化碳的混合气体层的工序。
100如权利要求99所述的半导体器件的制造方法，其特征在于，所述第一、第二和第三碳层是碳层，借助于灰化所述碳层、将所述多条第一和第二布线间做成至少充满氧和二氧化碳的混合气体的空腔。
101如权利要求99所述的半导体器件的制造方法，其特征在于，所述第一、第二和第三碳层在所述第一和第二槽内以及所述接触孔内形成导电体时的温度以下时是固体，能进行所述多条第一或第二槽的加工或者所述接触孔的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
102如权利要求99所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第一碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序和将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第一碳层的工序，形成所述多条第一槽。
103如权利要求99所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第一碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序，将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第一碳层的工序和剥离所述掩模材料的工序，形成所述多条第一槽。
104如权利要求102或103所述的半导体器件的制造方法，其特征在于，在所述掩模材料由氧化物构成的场合，利用溅射法形成所述掩模材料。
105如权利要求99所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第三碳层上形成光刻胶的工序，对所述光刻胶刻线条的工序，将所得光刻胶当作掩模、利用各向异性蚀刻、蚀刻所述第三碳层的工序和剥离所述光刻胶的工序，形成所述多条第二槽。
106如权利要求99所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第三碳层和第三绝缘层上形成光刻胶的工序，对所述光刻胶刻线条的工序，将所得光刻胶当作掩模、利用各向异性蚀刻、蚀刻所述第三绝缘层和所述第二碳层的工序，剥离所述光刻胶的工序和蚀刻所述第二绝缘层的工序，形成所述多条接触孔。
107如权利要求99所述的半导体器件的制造方法，其特征在于，在所述第二、第三和第四绝缘层由氧化物构成的场合，利用溅射法分别形成所述第二、第三和第四绝缘层。
108如权利要求99所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述第一、第二和第三碳层的氧化。
109如权利要求99所述的半导体器件的制造方法，其特征在于，它包括在所述第一、第二和第三氧和二氧化碳的混合气体层内充满空气的工序。
110一种半导体器件的制造方法，其特征在于，它包括：在半导体基片上形成绝缘层的工序，在所述绝缘层上形成碳层的工序，在所述碳层上形成多条槽的工序，仅在所述多条槽内埋入导电体并形成多条布线的工序，在所述碳层上和所述多条布线上形成硅层的工序，借助于氧化所述碳层、在将所述碳层变换成氧和二氧化碳的混合气体层的同时，将所述硅层变换成氧化硅层并在所述多条布线和所述硅层间形成使所述多条布线和所述硅层牢固接合的接合层。
111如权利要求110所述的半导体器件的制造方法，其特征在于，所述碳层是碳层，借助于灰化所述碳层、将所述多条布线间做成至少充满氧和二氧化碳的混合气体的空腔。
112如权利要求110所述的半导体器件的制造方法，其特征在于，所述碳层在形成导电体时的温度以下时是固体，能进行所述多条槽的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
113如权利要求110所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序和将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序，形成所述多条槽。
114如权利要求113所述的半导体器件的制造方法，其特征在于，在所述掩模材料由氧化物构成的场合，利用溅射法形成所述掩模材料。
115如权利要求110所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成光刻胶的工序，对所述光刻胶刻线条的工序，将所得光刻胶当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述光刻胶的工序，形成所述多条槽。
116如权利要求115所述的半导体器件的制造方法，其特征在于，利用H2SO4和H2O2的药液剥离所述光刻胶。
117如权利要求110所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述碳层的氧化。
118如权利要求110所述的半导体器件的制造方法，其特征在于，它包括在所述氧和二氧化碳的混合气体层内充满空气的工序。
119一种半导体器件的制造方法，其特征在于，它包括：在半导体基片上形成绝缘层的工序，在所述绝缘层上形成碳层的工序，在所述碳层上形成多条槽的工序，仅在所述多条槽内埋入导电体并形成多条布线的工序，在所述碳层上和所述多条布线上形成金属层的工序，借助于氧化所述碳层、在将所述碳层变换成氧和二氧化碳的混合气体层的同时，将所述金属层变换成氧化金属层并在所述多条布线和所述金属层间形成使所述多条布线和所述金属层牢固接合的接合层。
120如权利要求119所述的半导体器件的制造方法，其特征在于，所述碳层是碳层，借助于灰化所述碳层、将所述多条布线间做成至少充满氧和二氧化碳的混合气体的空腔。
121如权利要求119所述的半导体器件的制造方法，其特征在于，所述碳层在形成导电体时的温度以下时是固体，能进行所述多条槽的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
122如权利要求119所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序和将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序，形成所述多条槽。
123如权利要求122所述的半导体器件的制造方法，其特征在于，在所述掩模材料由氧化物构成的场合，利用溅射法形成所述掩模材料。
124如权利要求119所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成光刻胶的工序，对所述光刻胶刻线条的工序，将所得光刻胶当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述光刻胶的工序，形成所述多条槽。
125如权利要求124所述的半导体器件的制造方法，其特征在于，利用H2SO4和H2O2的药液剥离所述光刻胶。
126如权利要求119所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述碳层的氧化。
127如权利要求119所述的半导体器件的制造方法，其特征在于，它包括在所述氧和二氧化碳的混合气体层内充满空气的工序。
128一种半导体器件的制造方法，其特征在于，它包括：在半导体基片上形成第一绝缘层的工序，在所述第一绝缘层上形成碳层的工序，在所述碳层上形成多条槽的工序，在所述多条槽的内面和所述碳层上形成金属层的工序，仅在所述多条槽内埋入导电体并形成多条布线的工序，借助于氧化所述碳层、将所述碳层变换成氧和二氧化碳的混合气体层的工序，仅对在所述多条布线的侧壁和所述氧和二氧化碳的混合气体层上存在的所述金属层进行氧化或者氮化并形成第二绝缘层的工序，以及在所述多条布线上和所述第二绝缘层上形成第三绝缘层的工序。
129一种半导体器件的制造方法，其特征在于，它包括：在半导体基片上形成第一绝缘层的工序，在所述第一绝缘层上形成碳层的工序，在所述碳层上形成多条槽的工序，在所述多条槽的内表面和所述碳层上形成金属层的工序，仅在所述多条槽内埋入导电体并形成多条布线的工序，借助于氧化所述碳层、在将所述碳层变换成氧和二氧化碳的混合气体层的同时，仅将在所述多条布线的侧壁和所述氧和二氧化碳的混合气体层上存在的所述金属层变换成氧化金属层的工序，以及在所述多条布线上和所述氧化金属层上形成第二绝缘层的工序。
130如权利要求128所述的半导体器件的制造方法，其特征在于，所述碳层是碳层，借助于灰化所述碳层、将所述多条布线间做成至少充满氧和二氧化碳的混合气体的空腔。
131如权利要求128所述的半导体器件的制造方法，其特征在于，所述碳层在形成导电体时的温度以下时是固体，能进行所述多条槽的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
132如权利要求128所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序，将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述掩模材料的工序，形成所述多条槽。
133如权利要求132所述的半导体器件的制造方法，其特征在于，在所述掩模材料由氧化物构成的场合，利用溅射法形成所述掩模材料。
134如权利要求128所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成光刻胶的工序，对所述光刻胶刻线条工序，将所得光刻胶当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述光刻胶的工序，形成所述多条槽。
135如权利要求134所述的半导体器件的制造方法，其特征在于，利用H2SO4和H2O2的药液剥离所述光刻胶。
136如权利要求128所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述碳层的氧化。
137如权利要求128所述的半导体器件的制造方法，其特征在于，它包括在所述氧和二氧化碳的混合气体层内充满空气的工序。
138如权利要求128所述的半导体器件的制造方法，其特征在于，利用在含氧环境或者含氮环境中热处理，氧化或者氮化所述金属层。
139如权利要求129所述的半导体器件的制造方法，其特征在于，所述碳层是碳层，借助于灰化所述碳层、将所述多条布线间做成至少充满氧和二氧化碳的混合气体的空腔。
140如权利要求129所述的半导体器件的制造方法，其特征在于，所述碳层在形成导电体时的温度以下时是固体，能进行所述多条槽的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
141如权利要求129所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序，将所得掩模材料当作掩膜、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述掩模材料的工序，形成所述多条槽。
142如权利要求141所述的半导体器件的制造方法，其特征在于，在所述掩模材料由氧化物构成的场合，利用溅射法形成所述掩模材料。
143如权利要求129所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成光刻胶的工序，对所述光刻胶刻线条工序，将所得光刻胶当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述光刻胶的工序，形成所述多条槽。
144如权利要求143所述的半导体器件的制造方法，其特征在于，利用H2SO4和H2O2的药液剥离所述光刻胶。
145如权利要求129所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述碳层的氧化。
146如权利要求129所述的半导体器件的制造方法，其特征在于，它包括在所述氧和二氧化碳的混合气体层内充满空气的工序。
147一种半导体器件的制造方法，其特征在于，它包括：在半导体基片上形成第一绝缘层的工序，在所述第一绝缘层上形成碳层的工序，在所述碳层上形成多条槽的工序，在所述多条槽的内表面和所述碳层上形成具有防止氧渗透功能的防护金属层的工序，在所述防护金属层形成导电体的工序，研磨或者蚀刻所述防护金属层和所述导电体、使所述防护金属层和所述导电体仅在所述多条槽内残存、形成多条布线的工序，仅在所述多条布线上形成具有防止氧渗透过功能的防护层的工序和借助于氧化所述碳层、将所述碳层变换成氧和二氧化碳的混合气体层的工序。
148如权利要求147所述的半导体器件的制造方法，其特征在于，对所述防护金属层和所述导电体的研磨或蚀刻，进行到所述防护金属层和所述导电体外表的水平面比所述碳层外表的水平面低的程度。
149如权利要求147所述的半导体器件的制造方法，其特征在于，所述碳层是碳层，借助于灰化所述碳层、将所述多条布线间做成至少充满氧和二氧化碳的混合气体的空腔。
150如权利要求147所述的半导体器件的制造方法，其特征在于，所述碳层在形成导电体时的温度以下时是固体，能进行所述多条槽的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
151如权利要求147所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序，将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述掩模材料的工序，形成所述多条槽。
152如权利要求151所述的半导体器件的制造方法，其特征在于，在所述掩模材料由氧化物构成的场合，利用溅射法形成所述掩模材料。
153如权利要求147所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成光刻胶的工序，对所述光刻胶刻线条的工序，将所得光刻胶当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述光刻胶的工序，形成所述多条槽。
154如权利要求153所述的半导体器件的制造方法，其特征在于，利用H2SO4和H2O2的药液剥离所述光刻胶。
155如权利要求147所述的半导体器件的制造方法，其特征在于，在所述第二绝缘层由氧化物构成的场合，利用溅射法形成所述第二绝缘层。
156如权利要求147所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述碳层的氧化。
157如权利要求147所述的半导体器件的制造方法，其特征在于，它包括在所述氧和二氧化碳的混合气体层内充满空气的工序。
158一种半导体器件的制造方法，其特征在于，它包括：在半导体基片上形成第一绝缘层的工序，在所述第一绝缘层上形成导电体的工序，在所述导电体上形成第一碳层的工序，对所述第一碳层和所述导电体进行蚀刻、形成多条布线的工序，在所述多条布线的侧壁上形成第二碳层的工序，借助于氧化所述第一和第二碳层、将所述第一和第二碳层变换成氧和二氧化碳的混合气体层并利用所述氧和二氧化碳的混合气体层围住所述多条布线的工序。
159如权利要求158所述的半导体器件的制造方法，其特征在于，所述第一和第二碳层是碳层，借助于灰化所述碳层、将所述多条布线的周围做成至少充满氧和二氧化碳的混合气体的空腔。
160如权利要求158所述的半导体器件的制造方法，其特征在于，所述第一和第二碳层，能进行所述多条槽的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
161如权利要求158所述的半导体器件的制造方法，其特征在于，借助于包括：在所述第一碳层上形成掩模材料的工序，利用照相蚀刻工序加工所述掩模材料的工序和将所得掩模材料当作掩模、利用各向异性蚀刻、蚀刻所述第一碳层和所述导电体的工序，形成所述多条布线。
162如权利要求161所述的半导体器件的制造方法，其特征在于，在所述掩模材料由氧化物构成的场合，利用溅射法形成所述掩模材料。
163如权利要求161所述的半导体器件的制造方法，其特征在于，具有在所述蚀刻后剥离所述导电体的工序。
164如权利要求158所述的半导体器件的制造方法，其特征在于，借助于包括：在所述碳层上形成光刻胶的工序，对所述光刻胶刻线条的工序，将所得光刻胶当作掩模、利用各向异性蚀刻、蚀刻所述碳层的工序和剥离所述光刻胶的工序，形成所述多条布线。
165如权利要求164所述的半导体器件的制造方法，其特征在于，利用H2SO4和H2O2的药液剥离所述光刻胶。
166如权利要求158所述的半导体器件的制造方法，其特征在于，在所述第二绝缘层由氧化物构成的场合，利用溅射法形成所述第二绝缘层。
167如权利要求158所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述第一和第二碳层的氧化。
168如权利要求158所述的半导体器件的制造方法，其特征在于，它包括在所述氧和二氧化碳的混合气体层内充满空气的工序。
169一种半导体器件的制造方法，其特征在于，它包括：在半导体基片上形成第一绝缘层的工序，在所述第一绝缘层上形成导电体的工序，对所述导电体进行蚀刻、形成多条布线的工序，在所述多条布线的侧壁上形成碳层的工序，借助于氧化所述碳层、将所述碳层变换成氧和二氧化碳的混合气体层并利用所述氧和二氧化碳的混合气体层围住所述多条布线的侧面的工序。
170如权利要求169所述的半导体器件的制造方法，其特征在于，所述碳层是碳层，借助于灰化所述碳层、将所述多条布线的侧面做成至少充满氧和二氧化碳的混合气体的空腔。
171如权利要求169所述的半导体器件的制造方法，其特征在于，所述碳层，能进行所述多条槽的加工，并由利用氧化能容易变成氧和二氧化碳的混合气体层的材料构成。
172如权利要求169所述的半导体器件的制造方法，其特征在于，在所述第二绝缘层由氧化物构成的场合，利用溅射法形成所述第二绝缘层。
173如权利要求169所述的半导体器件的制造方法，其特征在于，利用在含氧环境中热处理或者氧等离子体处理，完成所述碳层的氧化。
174如权利要求169所述的半导体器件的制造方法，其特征在于，它包括在所述氧和二氧化碳的混合气体层内充满空气的工序。
CNB961179724A 1995-12-28 1996-12-27 半导体器件及其制造方法 Expired - Fee Related CN1160772C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP352196/1995 1995-12-28
JP352196/95 1995-12-28
JP35219695 1995-12-28
JP09952996A JP3887035B2 (ja) 1995-12-28 1996-03-29 半導体装置の製造方法
JP099529/1996 1996-03-29
JP099529/96 1996-03-29

Publications (2)

Publication Number Publication Date
CN1157476A CN1157476A (zh) 1997-08-20
CN1160772C true CN1160772C (zh) 2004-08-04

Family

ID=26440655

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961179724A Expired - Fee Related CN1160772C (zh) 1995-12-28 1996-12-27 半导体器件及其制造方法

Country Status (7)

Country Link
US (2) US6307265B1 (zh)
EP (1) EP0783178A3 (zh)
JP (1) JP3887035B2 (zh)
KR (2) KR100279790B1 (zh)
CN (1) CN1160772C (zh)
SG (1) SG60016A1 (zh)
TW (1) TW317010B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532801B1 (ko) * 1997-01-21 2005-12-02 굿리치 코포레이션 용량성 결합을 감소시키기 위하여 에어 갭을 가진 반도체 디바이스를 제조하는 방법
GB2330001B (en) * 1997-10-06 1999-09-01 United Microelectronics Corp Method of forming an integrated circuit device
NL1007464C2 (nl) * 1997-11-06 1999-05-07 United Microelectronics Corp Verbindingsstructuur met gas-diëlektricum die compatibel is met contactpuntloze doorgangen.
JP3519589B2 (ja) 1997-12-24 2004-04-19 株式会社ルネサステクノロジ 半導体集積回路の製造方法
WO2000060652A1 (fr) * 1999-03-30 2000-10-12 Citizen Watch Co., Ltd. Procede de fabrication d'un substrat a couches minces et substrat a couches minces fabrique selon ce procede
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US20020076917A1 (en) * 1999-12-20 2002-06-20 Edward P Barth Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors
JP3895126B2 (ja) * 2001-04-23 2007-03-22 株式会社東芝 半導体装置の製造方法
WO2003021659A1 (en) 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US7214594B2 (en) * 2002-03-26 2007-05-08 Intel Corporation Method of making semiconductor device using a novel interconnect cladding layer
US6734094B2 (en) * 2002-04-29 2004-05-11 Intel Corporation Method of forming an air gap within a structure by exposing an ultraviolet sensitive material to ultraviolet radiation
US6960413B2 (en) * 2003-03-21 2005-11-01 Applied Materials, Inc. Multi-step process for etching photomasks
US7077973B2 (en) * 2003-04-18 2006-07-18 Applied Materials, Inc. Methods for substrate orientation
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US6875685B1 (en) * 2003-10-24 2005-04-05 International Business Machines Corporation Method of forming gas dielectric with support structure
SG112082A1 (en) * 2003-11-10 2005-06-29 Hermes Microvision Taiwan Inc Method and system for monitoring ic process
US7084479B2 (en) * 2003-12-08 2006-08-01 International Business Machines Corporation Line level air gaps
TWI292933B (en) * 2004-03-17 2008-01-21 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
TWI273671B (en) * 2004-03-18 2007-02-11 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
US7339272B2 (en) * 2004-06-14 2008-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with scattering bars adjacent conductive lines
JP4679193B2 (ja) 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2007035996A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体装置およびその製造方法
JP4197694B2 (ja) * 2005-08-10 2008-12-17 株式会社東芝 半導体装置およびその製造方法
KR100780627B1 (ko) 2005-09-27 2007-11-29 주식회사 하이닉스반도체 탄화된 질화장벽층을 구비한 반도체 소자 및 그의 제조방법
JP2009094378A (ja) 2007-10-11 2009-04-30 Panasonic Corp 半導体装置及びその製造方法
US20090121356A1 (en) * 2007-11-12 2009-05-14 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8237272B2 (en) * 2010-02-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
US8338917B2 (en) * 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
JP2014096553A (ja) * 2012-10-09 2014-05-22 Tokyo Electron Ltd プラズマ処理方法、及びプラズマ処理装置
KR102037830B1 (ko) 2013-05-20 2019-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5970004B2 (ja) * 2014-01-09 2016-08-17 東京エレクトロン株式会社 半導体装置の製造方法
KR102140048B1 (ko) * 2014-02-18 2020-07-31 삼성전자주식회사 자기 메모리 소자를 위한 자기 터널 접합 구조물 형성 방법
US10490497B2 (en) 2014-06-13 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of conductor nanowires
US9818642B2 (en) 2015-04-15 2017-11-14 Nxp Usa, Inc. Method of forming inter-level dielectric structures on semiconductor devices
US9449871B1 (en) * 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner
US11227798B2 (en) 2016-09-29 2022-01-18 Intel Corporation Metal aluminum gallium indium carbide thin films as liners and barriers for interconnects
US11171089B2 (en) * 2018-10-31 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Line space, routing and patterning methodology
JP2022065303A (ja) * 2020-10-15 2022-04-27 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379307A (en) 1980-06-16 1983-04-05 Rockwell International Corporation Integrated circuit chip transmission line
US4975144A (en) * 1988-03-22 1990-12-04 Semiconductor Energy Laboratory Co., Ltd. Method of plasma etching amorphous carbon films
EP0343269B1 (en) 1988-05-26 1993-05-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JPH0258221A (ja) 1988-08-23 1990-02-27 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とするマスクを用いたエッチング方法
US4987101A (en) 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
US5119164A (en) 1989-07-25 1992-06-02 Advanced Micro Devices, Inc. Avoiding spin-on-glass cracking in high aspect ratio cavities
US5240554A (en) 1991-01-22 1993-08-31 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH0722583A (ja) * 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
JP2555940B2 (ja) 1993-07-27 1996-11-20 日本電気株式会社 半導体装置及びその製造方法
US5494859A (en) * 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
JP3441011B2 (ja) * 1994-03-18 2003-08-25 富士通株式会社 アモルファスカーボンを用いた半導体装置製造方法
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5527737A (en) * 1994-05-27 1996-06-18 Texas Instruments Incorporated Selective formation of low-density, low-dielectric-constant insulators in narrow gaps for line-to-line capacitance reduction
US5413962A (en) 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5670828A (en) * 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
US5953626A (en) * 1996-06-05 1999-09-14 Advanced Micro Devices, Inc. Dissolvable dielectric method
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing

Also Published As

Publication number Publication date
JP3887035B2 (ja) 2007-02-28
SG60016A1 (en) 1999-02-22
US6307265B1 (en) 2001-10-23
KR100308240B1 (ko) 2001-11-07
EP0783178A3 (en) 1998-10-07
JPH09237831A (ja) 1997-09-09
TW317010B (zh) 1997-10-01
US6306753B1 (en) 2001-10-23
KR100279790B1 (ko) 2001-03-02
KR970053624A (ko) 1997-07-31
EP0783178A2 (en) 1997-07-09
CN1157476A (zh) 1997-08-20

Similar Documents

Publication Publication Date Title
CN1160772C (zh) 半导体器件及其制造方法
CN1230915C (zh) Mim电容器
CN1052339C (zh) 半导体基体材料的制作方法
CN1241261C (zh) 半导体器件及半导体器件的制造方法
CN1162912C (zh) 半导体装置及其制造方法
CN1199281C (zh) 半导体装置
HK1041558A1 (zh) 半導體裝置及其製造方法
CN1305133C (zh) 半导体器件及其制造方法
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1832072A (zh) 叠层电容器和叠层电容器的等价串联电阻调整方法
CN1299357C (zh) 半导体器件及其制造方法
CN1296643A (zh) 薄膜晶体管、液晶面板和它们的制造方法
CN1259765A (zh) 半导体集成电路及其制造方法
CN1949412A (zh) 共模扼流圈及其制造方法
CN1891757A (zh) 二氧化硅膜、该膜的形成材料和相关产品、及其制造方法
CN1581500A (zh) 固态成像装置及其制造方法
CN1613153A (zh) 半导体存储装置及其制造方法
CN1677784A (zh) 半导体激光器装置和它的制造方法
CN1855426A (zh) 适合半导体器件的熔丝断开方法
CN1649157A (zh) 电容元件及其制造方法
CN1359156A (zh) Cmos半导体器件及其制造方法
CN1429028A (zh) 预测装置、编辑装置、逆预测装置、解码装置及运算装置
CN1692491A (zh) 半导体装置、dram集成电路装置及其制造方法
CN1118868C (zh) 半导体器件及其制造方法
CN1926687A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040804

Termination date: 20131227