CN114496986A - 超宽带晶圆级封装匹配结构 - Google Patents
超宽带晶圆级封装匹配结构 Download PDFInfo
- Publication number
- CN114496986A CN114496986A CN202210123804.5A CN202210123804A CN114496986A CN 114496986 A CN114496986 A CN 114496986A CN 202210123804 A CN202210123804 A CN 202210123804A CN 114496986 A CN114496986 A CN 114496986A
- Authority
- CN
- China
- Prior art keywords
- chip
- passivation layer
- rdl
- ubm
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 65
- 229910000679 solder Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 62
- 239000002344 surface layer Substances 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种超宽带晶圆级封装匹配结构，包括：芯片晶圆级封装部分和PCB部分，芯片晶圆级封装部分包括：封装衬底、芯片、第一钝化层、RDL、第二钝化层、UBM和焊球。芯片包括：功能面、底面和芯片焊盘；芯片的底面镶嵌在封装衬底中，且芯片的功能面外露；第一钝化层包括：第一钝化层金属通孔；第一钝化层设置在芯片的功能面外侧，且第一钝化层金属通孔中心与芯片焊盘中心对齐；RDL包括：RDL信号线和RDL金属接地；RDL设置在第一钝化层外侧；UBM包括：信号UBM和接地UBM；UBM设置在第二钝化层中；第二钝化层设置在RDL外侧；芯片通过焊球和PCB部分垂直互连；其中，RDL信号线设置有匹配节，用于调节第一钝化层金属化通孔和信号UBM之间的阻抗失配。
Description
技术领域
本申请涉及芯片封装技术领域，尤其涉及一种超宽带晶圆级封装匹配结构。
背景技术
随着半导体工艺的不断进步，各种无线电设备都在朝着高频化和小型化方向发展，集成芯片行业也正在如火如荼的发展，为了满足高集成度、高可靠性、低成本和易装配的需求，对芯片进行各种各样的封装已经成为了优选。晶圆级封装(WLP,Wafer LevelPackage)具有芯片单元稳定、集成度高、可靠性强、机械保护性好和高性价比的特点，十分满足行业内的封装需求，成为当前IC芯片封装的主流技术。晶圆级封装的一般定义为形成封装体的大部分或全部工艺步骤均在未切分的完整晶圆上完成的封装形式，不同于传统的先切割再封装测试的流程，它在结束前道晶圆制备的流程的晶圆上直接进行封装以及凸点制备等一系列封装流程。晶圆级封装技术制备的产品，例如处理器、传感器、通信模块等在市场上一占据了重要地位。晶圆封装芯片端口主要通过球栅阵列(Ball Grid Array，BGA)焊球垂直键合到电路板(Printed Circuit Board，PCB)基板上实现三维垂直互连。通过焊球实现芯片与PCB之间互连，在低频时无需过多的考虑信号泄露及反射等问题，但是现有技术中对高速率和高分辨率的射频芯片封装在不断提高，当频率达到毫米波水平时，焊球的阻抗与PCB板上的阻抗之间的失配是不可忽略的，失配严重会造成射频信号反射，进而损坏传输信号的品质。
发明内容
为至少在一定程度上克服相关技术中阻抗失配严重会造成射频信号反射，进而损坏传输信号的品质的问题，本申请提供一种超宽带晶圆级封装匹配结构。
本申请的方案如下：
一种超宽带晶圆级封装匹配结构，包括：
芯片晶圆级封装部分和PCB部分；
所述芯片晶圆级封装部分包括：封装衬底、芯片、第一钝化层、重分配层(Redistribution Layer，RDL)、第二钝化层、凸点下金属层(Under Bump Metallurgy,UBM)和焊球；
所述芯片包括：功能面、底面和芯片焊盘；所述芯片的底面镶嵌在所述封装衬底中，且所述芯片的功能面外露；
所述第一钝化层包括：第一钝化层金属通孔；所述第一钝化层设置在所述芯片的功能面外侧，且所述第一钝化层金属通孔中心与所述芯片焊盘中心对齐；
所述RDL包括：RDL信号线和RDL金属接地；所述RDL设置在所述第一钝化层外侧；
所述UBM包括：信号UBM和接地UBM；所述UBM设置在所述第二钝化层中；
所述第二钝化层设置在所述RDL外侧；
所述芯片通过所述焊球和所述PCB部分垂直互连；
其中，所述RDL信号线设置有匹配节，用于调节所述第一钝化层金属化通孔和信号UBM之间的阻抗失配。
优选的，在本申请一种可实现的方式中，所述PCB部分包括：PCB焊盘、高阻线、Klopfenstein渐变线、微带线和介质基板；
所述PCB焊盘、所述高阻线、所述Klopfenstein渐变线和所述微带线设置在所述介质基板上；
所述芯片通过所述焊球和所述PCB焊盘垂直互连；
所述PCB焊盘连接所述高阻线；
所述Klopfenstein渐变线分别连接所述高阻线和所述微带线。
优选的，在本申请一种可实现的方式中，所述RDL金属接地对称分部在所述RDL信号线两侧。
优选的，在本申请一种可实现的方式中，所述RDL金属接地在所述微带线上方设有开口避让；所述开口避让的尺寸可调。
优选的，在本申请一种可实现的方式中，所述开口避让的半径与所述UBM的半径的对比关系为1.5:1。
优选的，在本申请一种可实现的方式中，所述焊球的半径与所述UBM的半径的对比关系为0.8:1；
所述PCB焊盘的半径与所述焊球的半径的对比关系为1.2:1。
优选的，在本申请一种可实现的方式中，所述接地UBM呈类同轴分布在所述信号UBM四周。
优选的，在本申请一种可实现的方式中，所述焊球包括：信号焊球和接地焊球；
所述接地焊球呈类同轴分布在所述信号焊球四周。
优选的，在本申请一种可实现的方式中，所述介质基板包括：基板表层和底层金属接地层；所述基板表层设置在所述所述PCB焊盘、所述高阻线、所述Klopfenstein渐变线和所述微带线两侧，且存在间隙避让。
优选的，在本申请一种可实现的方式中，所述匹配节的尺寸与所述Klopfenstein渐变线的参数具有预设对应关系。
本申请提供的技术方案可以包括以下有益效果：本申请中的超宽带晶圆级封装匹配结构，包括：芯片晶圆级封装部分和PCB部分，芯片晶圆级封装部分包括：封装衬底、芯片、第一钝化层、RDL、第二钝化层、UBM和焊球。芯片包括：功能面、底面和芯片焊盘；芯片的底面镶嵌在封装衬底中，且芯片的功能面外露；第一钝化层包括：第一钝化层金属通孔；第一钝化层设置在芯片的功能面外侧，且第一钝化层金属通孔中心与芯片焊盘中心对齐；RDL包括：RDL信号线和RDL金属接地；RDL设置在第一钝化层外侧；UBM包括：信号UBM和接地UBM；UBM设置在第二钝化层中；第二钝化层设置在RDL外侧；芯片通过焊球和PCB部分垂直互连；其中，RDL信号线设置有匹配节，用于调节第一钝化层金属化通孔和信号UBM之间的阻抗失配。本申请中，由于RDL信号线设置有匹配节，可以调节第一钝化层金属化通孔和信号UBM之间的阻抗失配，从而初步实现芯焊盘到UBM之间的阻抗匹配，提升信号传输性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1是本申请一个实施例提供的一种超宽带晶圆级封装匹配结构的结构示意图；
图2是本申请一个实施例提供的一种超宽带晶圆级封装匹配结构中芯片晶圆级封装部分的结构示意图；
图3是本申请一个实施例提供的一种超宽带晶圆级封装匹配结构中PCB部分的结构示意图。
附图标记：芯片晶圆级封装部分-100；封装衬底-110；芯片-120；第一钝化层131；第二钝化层-132；RDL-140；芯片的功能面-150；芯片焊盘-152；UBM-160；焊球-170；PCB部分-200；PCB焊盘-210；高阻线-220；Klopfenstein渐变线-230；微带线-240。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
一种超宽带晶圆级封装匹配结构，参照图1-图2，包括：
芯片120晶圆级封装部分100和PCB部分200；
芯片120晶圆级封装部分100包括：封装衬底110、芯片120、第一钝化层131、RDL140、第二钝化层132、UBM160和焊球170；
芯片120包括：功能面、底面和芯片焊盘152；芯片120的底面镶嵌在封装衬底110中，且芯片的功能面150外露；
第一钝化层131包括：第一钝化层金属通孔；第一钝化层131设置在芯片的功能面150外侧，且第一钝化层金属通孔中心与芯片焊盘152中心对齐；
RDL140包括：RDL信号线和RDL金属接地；RDL140设置在第一钝化层131外侧；
UBM160包括：信号UBM和接地UBM；UBM160设置在第二钝化层132中；
第二钝化层132设置在RDL140外侧；
芯片120通过焊球170和PCB部分200垂直互连；
其中，RDL信号线设置有匹配节，用于调节第一钝化层131金属化通孔和信号UBM之间的阻抗失配。
本实施例中的第二钝化层132主要用于保护RDL140层。
本实施例中的超宽带晶圆级封装匹配结构，包括：芯片120晶圆级封装部分100和PCB部分200，芯片120晶圆级封装部分100包括：封装衬底110、芯片120、第一钝化层131、RDL140、第二钝化层132、UBM160和焊球170。芯片120包括：功能面、底面和芯片焊盘152；芯片120的底面镶嵌在封装衬底110中，且芯片的功能面150外露；第一钝化层131包括：第一钝化层金属通孔；第一钝化层131设置在芯片的功能面150外侧，且第一钝化层金属通孔中心与芯片焊盘152中心对齐；RDL140包括：RDL信号线和RDL金属接地；RDL140设置在第一钝化层131外侧；UBM160包括：信号UBM和接地UBM；UBM160设置在第二钝化层132中；第二钝化层132设置在RDL140外侧；芯片120通过焊球170和PCB部分200垂直互连；其中，RDL信号线设置有匹配节，用于调节第一钝化层131金属化通孔和信号UBM之间的阻抗失配。本实施例中，由于RDL信号线设置有匹配节，可以调节第一钝化层131金属化通孔和信号UBM之间的阻抗失配，从而初步实现芯焊盘到UBM160之间的阻抗匹配，提升信号传输性能。
一些实施例中的超宽带晶圆级封装匹配结构，参照图3，PCB部分200包括：PCB焊盘210、高阻线220、Klopfenstein渐变线230、微带线240和介质基板；
PCB焊盘210、高阻线220、Klopfenstein渐变线230和微带线240设置在介质基板上；
芯片120通过焊球170和PCB焊盘210垂直互连；
PCB焊盘210连接高阻线220；
Klopfenstein渐变线230分别连接高阻线220和微带线240。
优选的，PCB焊盘210可以但不限于为圆形PCB焊盘210。
优选的，微带线240可以但不限于为50欧姆微带线。
本实施例中的高阻线220用于匹配PCB焊盘210带来的容性效应。
Klopfenstein渐变线230用于连接高阻线220和50欧姆微带线240，实现宽频带阻抗变换。
优选的，本实施例中，介质基板为0.127mm厚的罗杰斯3003基板，对应的微带线240宽约为0.3mm。
一些实施例中的超宽带晶圆级封装匹配结构，RDL金属接地对称分部在RDL信号线两侧。
本实施例中，RDL金属接地对称分部在RDL信号线两侧，形成共面波导传输线形式。
一些实施例中的超宽带晶圆级封装匹配结构，RDL金属接地在微带线240上方设有开口避让；开口避让的尺寸可调。
本实施例中，RDL金属接地在微带线240上方设有开口避让，使得PCB部分200的微带线240的空间辐射不会被反射，对信号传输性能有着明显的改善。
进一步的，开口避让的半径与UBM160的半径的对比关系为1.5:1；
焊球170的半径与UBM160的半径的对比关系为0.8:1；
PCB焊盘210的半径与焊球170的半径的对比关系为1.2:1。
优选的，设UBM160的半径为100μm，开口避让的半径为150μm，焊球170的半径为125μm，PCB焊盘210的半径为50μm。
一些实施例中的超宽带晶圆级封装匹配结构，接地UBM呈类同轴分布在信号UBM四周。
进一步的，焊球170包括：信号焊球和接地焊球；
接地焊球呈类同轴分布在信号焊球四周。
本实施例中，UBM160层与焊球170呈近似分布结构，用于RDL信号线、RDL金属接地与焊球170互连。
接地焊球呈类同轴分布在信号焊球四周，能够极大的束缚住信号防止泄露，在毫米波频段对改善信号的传输特性起到极大的作用。
本实施例中的类同轴结构为了PCB的可加工性，在具体实施时可以做出一些改变，无需均匀分布。
本实施例中，芯片120通过信号焊球焊接到PCB焊盘210。
一些实施例中的超宽带晶圆级封装匹配结构，介质基板包括：基板表层和底层金属接地层；基板表层设置在PCB焊盘210、高阻线220、Klopfenstein渐变线230和微带线240两侧，且存在间隙避让。
优选地，参照图3，PCB焊盘210的基板表层避让半径为300μm；基板表层到轴线2的避让距离为400μm；高阻线220的长度为200μm，宽度为150μm。
一些实施例中的超宽带晶圆级封装匹配结构，匹配节的尺寸与Klopfenstein渐变线230的参数具有预设对应关系。
具体的，Klopfenstein渐变线230的尺寸计算公式如下：
其中，ZL和Z0分别为渐变线的负载阻抗和源阻抗，I1(x)是修正贝塞尔函数，Γm是通带内最大反射系数。在实际设计中N段阻抗匹配节变换器无限接近于Klopfenstein锥形线，当给定ZL、Z0、N和Γm时，所需的Klopfenstein渐变线230尺寸能够准确的通过MATLAB编程求出。
优选地，本实施例中N设置为20，Γm为30dB,基于上述公式，通过MATLAB编程求出详细的阻抗分布，最终Klopfenstein渐变线230的长度约为700μm。
本实施例中，Klopfenstein渐变线230在通带内限定最大反射系数规格时，Klopfenstein渐变线230可给出最短的匹配节。
综上，本实施例中的超宽带晶圆级封装匹配结构，通过在RDL140层设置匹配节、调整RDL金属接地的开口避让半径、设置类同轴分布的焊球170、在PCB设置高阻线220Klopfenstein锥形渐变线等结构，极大的改善了焊球170互连结构带来的寄生效应，通过阻抗渐变线实现宽频带匹配，相较于传统的四分之一波长阻抗变换节匹配结构。
可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是，在本申请的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是指至少两个。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种超宽带晶圆级封装匹配结构，其特征在于，包括：
芯片晶圆级封装部分和PCB部分；
所述芯片晶圆级封装部分包括：封装衬底、芯片、第一钝化层、RDL、第二钝化层、UBM和焊球；
所述芯片包括：功能面、底面和芯片焊盘；所述芯片的底面镶嵌在所述封装衬底中，且所述芯片的功能面外露；
所述第一钝化层包括：第一钝化层金属通孔；所述第一钝化层设置在所述芯片的功能面外侧，且所述第一钝化层金属通孔中心与所述芯片焊盘中心对齐；
所述RDL包括：RDL信号线和RDL金属接地；所述RDL设置在所述第一钝化层外侧；
所述UBM包括：信号UBM和接地UBM；所述UBM设置在所述第二钝化层中；
所述第二钝化层设置在所述RDL外侧；
所述芯片通过所述焊球和所述PCB部分垂直互连；
其中，所述RDL信号线设置有匹配节，用于调节所述第一钝化层金属化通孔和信号UBM之间的阻抗失配。
2.根据权利要求1所述的超宽带晶圆级封装匹配结构，其特征在于，所述PCB部分包括：PCB焊盘、高阻线、Klopfenstein渐变线、微带线和介质基板；
所述PCB焊盘、所述高阻线、所述Klopfenstein渐变线和所述微带线设置在所述介质基板上；
所述芯片通过所述焊球和所述PCB焊盘垂直互连；
所述PCB焊盘连接所述高阻线；
所述Klopfenstein渐变线分别连接所述高阻线和所述微带线。
3.根据权利要求1所述的超宽带晶圆级封装匹配结构，其特征在于，所述RDL金属接地对称分部在所述RDL信号线两侧。
4.根据权利要求2所述的超宽带晶圆级封装匹配结构，其特征在于，所述RDL金属接地在所述微带线上方设有开口避让；所述开口避让的尺寸可调。
5.根据权利要求4所述的超宽带晶圆级封装匹配结构，其特征在于，所述开口避让的半径与所述UBM的半径的对比关系为1.5:1。
6.根据权利要求2所述的超宽带晶圆级封装匹配结构，其特征在于，所述焊球的半径与所述UBM的半径的对比关系为0.8:1；
所述PCB焊盘的半径与所述焊球的半径的对比关系为1.2:1。
7.根据权利要求1所述的超宽带晶圆级封装匹配结构，其特征在于，所述接地UBM呈类同轴分布在所述信号UBM四周。
8.根据权利要求1所述的超宽带晶圆级封装匹配结构，其特征在于，所述焊球包括：信号焊球和接地焊球；
所述接地焊球呈类同轴分布在所述信号焊球四周。
9.根据权利要求2所述的超宽带晶圆级封装匹配结构，其特征在于，所述介质基板包括：基板表层和底层金属接地层；所述基板表层设置在所述所述PCB焊盘、所述高阻线、所述Klopfenstein渐变线和所述微带线两侧，且存在间隙避让。
10.根据权利要求2所述的超宽带晶圆级封装匹配结构，其特征在于，所述匹配节的尺寸与所述Klopfenstein渐变线的参数具有预设对应关系。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210123804.5A CN114496986A (zh) | 2022-02-10 | 2022-02-10 | 超宽带晶圆级封装匹配结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210123804.5A CN114496986A (zh) | 2022-02-10 | 2022-02-10 | 超宽带晶圆级封装匹配结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114496986A true CN114496986A (zh) | 2022-05-13 |
Family
ID=81478571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210123804.5A Pending CN114496986A (zh) | 2022-02-10 | 2022-02-10 | 超宽带晶圆级封装匹配结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114496986A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115692350A (zh) * | 2023-01-03 | 2023-02-03 | 成都天成电科科技有限公司 | 一种抑制高次模的芯片封装结构 |
| CN118016638A (zh) * | 2024-04-10 | 2024-05-10 | 成都天成电科科技有限公司 | 一种适用于晶圆级封装的低损耗宽带过渡结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090008777A1 (en) * | 2007-07-06 | 2009-01-08 | Advanced Chip Engineering Technology Inc. | Inter-connecting structure for semiconductor device package and method of the same |
| US20130127052A1 (en) * | 2011-11-22 | 2013-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus of Packaging Semiconductor Devices |
| CN103972218A (zh) * | 2014-04-26 | 2014-08-06 | 华进半导体封装先导技术研发中心有限公司 | 集成无源器件扇出型晶圆级封装结构及制作方法 |
| US20190348379A1 (en) * | 2018-05-08 | 2019-11-14 | Speedlink Technology Inc. | Impedance compensation of flip chip connection for rf communications |
| CN111132449A (zh) * | 2020-01-02 | 2020-05-08 | 成都理工大学 | 一种球栅阵列封装pcb基板及其阻抗匹配方法 |
| CN111696959A (zh) * | 2020-06-19 | 2020-09-22 | 安徽大学 | 晶圆级封装中球栅阵列毫米波宽带匹配结构及设计方法 |
| US20210368615A1 (en) * | 2020-05-25 | 2021-11-25 | Arbe Robotics, Ltd. | Single layer radio frequency integrated circuit package and related low loss grounded coplanar transmission line |
| CN113964110A (zh) * | 2021-09-24 | 2022-01-21 | 西安电子科技大学 | 基于嵌入式z线的嵌入式晶圆级球珊阵列封装天线结构 |
-
2022
- 2022-02-10 CN CN202210123804.5A patent/CN114496986A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090008777A1 (en) * | 2007-07-06 | 2009-01-08 | Advanced Chip Engineering Technology Inc. | Inter-connecting structure for semiconductor device package and method of the same |
| US20130127052A1 (en) * | 2011-11-22 | 2013-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus of Packaging Semiconductor Devices |
| CN103972218A (zh) * | 2014-04-26 | 2014-08-06 | 华进半导体封装先导技术研发中心有限公司 | 集成无源器件扇出型晶圆级封装结构及制作方法 |
| US20190348379A1 (en) * | 2018-05-08 | 2019-11-14 | Speedlink Technology Inc. | Impedance compensation of flip chip connection for rf communications |
| CN111132449A (zh) * | 2020-01-02 | 2020-05-08 | 成都理工大学 | 一种球栅阵列封装pcb基板及其阻抗匹配方法 |
| US20210368615A1 (en) * | 2020-05-25 | 2021-11-25 | Arbe Robotics, Ltd. | Single layer radio frequency integrated circuit package and related low loss grounded coplanar transmission line |
| CN111696959A (zh) * | 2020-06-19 | 2020-09-22 | 安徽大学 | 晶圆级封装中球栅阵列毫米波宽带匹配结构及设计方法 |
| CN113964110A (zh) * | 2021-09-24 | 2022-01-21 | 西安电子科技大学 | 基于嵌入式z线的嵌入式晶圆级球珊阵列封装天线结构 |
Non-Patent Citations (3)
| Title |
|---|
| 刘青爽编著: "《异向介质特性及其在微波器中的应用》", 30 November 2017, 北京邮电大学出版社, pages: 52 - 53 * |
| 茹茂: "再布线圆片级封装板级跌落可靠性研究", 《中国优秀硕士论文全文数据库信息科技辑》, 15 March 2015 (2015-03-15), pages 135 - 212 * |
| 赵心乙: "垂直硅通孔信号通道的传输特性与阻抗匹配研究", 《中国优秀硕士论文全文数据库信息科技辑》, 15 June 2018 (2018-06-15), pages 135 - 245 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115692350A (zh) * | 2023-01-03 | 2023-02-03 | 成都天成电科科技有限公司 | 一种抑制高次模的芯片封装结构 |
| CN118016638A (zh) * | 2024-04-10 | 2024-05-10 | 成都天成电科科技有限公司 | 一种适用于晶圆级封装的低损耗宽带过渡结构 |
| CN118016638B (zh) * | 2024-04-10 | 2024-07-12 | 成都天成电科科技有限公司 | 一种适用于晶圆级封装的低损耗宽带过渡结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jentzsch et al. | Theory and measurements of flip-chip interconnects for frequencies up to 100 GHz | |
| US9257751B2 (en) | Integration of microstrip antenna with CMOS transceiver | |
| US7911066B2 (en) | Through-chip via interconnects for stacked integrated circuit structures | |
| US6985056B2 (en) | High-frequency circuit and high-frequency package | |
| US8643168B1 (en) | Integrated circuit package with input capacitance compensation | |
| US20080290959A1 (en) | Millimeter wave integrated circuit interconnection scheme | |
| CN114496986A (zh) | 超宽带晶圆级封装匹配结构 | |
| JPH01253246A (ja) | 半導体集積回路実装基板、その製造方法および半導体集積回路装置 | |
| US9824997B2 (en) | Die package with low electromagnetic interference interconnection | |
| US8436450B2 (en) | Differential internally matched wire-bond interface | |
| CN105161468A (zh) | 一种射频芯片及其无源器件的封装结构和封装方法 | |
| JP2017163385A (ja) | 電子装置及び電子機器 | |
| CN113013605A (zh) | 基于扇出封装的多馈封装天线 | |
| CN211404488U (zh) | 一种毫米波芯片封装结构及其测试结构 | |
| CN114342066A (zh) | 用于通过芯片级封装将毫米波信号从集成电路传输到印刷电路板的扇出过渡结构 | |
| Jentzsch et al. | Optimization of flip-chip interconnects for millimeter-wave frequencies | |
| US6639322B1 (en) | Flip-chip transition interface structure | |
| US6514783B1 (en) | Method for determining a layout for a flip-chip transition interface structure | |
| CN204966479U (zh) | 一种射频芯片及其无源器件的封装结构 | |
| US6469383B1 (en) | Flip-chip transition interface structure | |
| US6576983B1 (en) | Controlled impedance leads in a leadframe for high frequency applications | |
| US20040239439A1 (en) | High frequency signal transmission structure | |
| CN118016638B (zh) | 一种适用于晶圆级封装的低损耗宽带过渡结构 | |
| CN113113375B (zh) | 一种用于毫米波频段芯片封装的垂直互连结构 | |
| CN115692350B (zh) | 一种抑制高次模的芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |