CN118016638B - 一种适用于晶圆级封装的低损耗宽带过渡结构 - Google Patents
一种适用于晶圆级封装的低损耗宽带过渡结构 Download PDFInfo
- Publication number
- CN118016638B CN118016638B CN202410424237.6A CN202410424237A CN118016638B CN 118016638 B CN118016638 B CN 118016638B CN 202410424237 A CN202410424237 A CN 202410424237A CN 118016638 B CN118016638 B CN 118016638B
- Authority
- CN
- China
- Prior art keywords
- signal wire
- cpw
- passivation layer
- layer
- cpw signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 56
- 230000007704 transition Effects 0.000 title claims abstract description 33
- 238000002161 passivation Methods 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 229910000679 solder Inorganic materials 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005452 bending Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000012545 processing Methods 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 description 63
- 230000005540 biological transmission Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 238000003466 welding Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012956 testing procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请涉及一种芯片封装技术领域，尤其涉及一种适用于晶圆级封装的低损耗宽带过渡结构，包括：裸芯片和晶圆级封装。裸芯片包括：焊盘层；晶圆级封装包括：封装衬底、第一钝化层、第二钝化层、第一钝化层金属通孔、RDL层、UBM层和焊球。RDL层包括：第一CPW信号导线、第二CPW信号导线和CPW信号导线接地金属；第一CPW信号导线以第一钝化层金属通孔的中心为起点，在第一方向上进行延伸；第二CPW信号导线以信号焊球为起点，在第二方向上进行延伸；第一方向与第二方向为垂直方向，第一CPW信号导线和第二CPW信号导线相交处做弧形弯折处理；第一接地焊球组环绕信号焊球设置；第二接地焊球组分布在第一CPW信号导线和第二CPW信号导线两侧设置。
Description
技术领域
本申请涉及芯片封装技术领域，尤其涉及一种适用于晶圆级封装的低损耗宽带过渡结构。
背景技术
随着半导体工艺的不断进步，各种无线电设备都在朝着高频化和小型化方向发展，集成芯片行业也正在如火如荼的发展，为了满足高集成度、高可靠性、低成本和易装配的需求，对芯片进行各种各样的封装已经成为了优选。晶圆级封装具有芯片单元稳定、集成度高、可靠性强、机械保护性好和高性价比的特点，十分满足行业内的封装需求，已经成为当前IC（integrated circuit，集成电路）芯片封装的主流技术。晶圆级封装（Wafer LevelPackage，WLP）的一般定义为形成封装体的大部分或全部工艺步骤均在未切分的完整晶圆上完成的封装形式，不同于传统的先切割再封装测试的流程，它在结束前道晶圆制备的流程的晶圆上直接进行封装以及凸点制备等一系列封装流程。晶圆级封装技术制备的产品，例如处理器、传感器、通信模块等在市场上一占据了重要地位。
晶圆封装芯片端口主要通过球栅阵列（Ball Grid Array，BGA）焊球垂直键合到PCB（Printed Circuit Board，印制电路板）基板上实现三维垂直互连。通过焊球实现芯片与PCB之间互连，虽然在低频时无需过多的考虑信号泄露及反射等问题，但随着人们对高速率和高分辨率的射频芯片封装的不断提高，当频率达到毫米波水平时，焊球的阻抗与PCB板上的阻抗之间的失配是不可忽略的，失配严重会造成射频信号反射，进而损坏传输信号的品质，因此在毫米波频带消除焊球垂直过渡焊接带来的寄生效应是十分重要的。在毫米波系统中，采用传统的金丝键合方式实现裸芯片与微带电路的互连，会极大的增加装配成本、增加装配难度的同时也会降低一致性和良品率。其次，在毫米波相控阵天线领域对于天线单元的通道间距要求严格，在PCB上进行信号走线弯折需要较大的面积，往往会导致不能满足布局要求。
发明内容
为至少在一定程度上克服相关技术中的晶圆级封装传输信号损耗高、装配难度高、布局难度高的问题，本申请提供一种适用于晶圆级封装的低损耗宽带过渡结构。
本申请的方案如下：
一种适用于晶圆级封装的低损耗宽带过渡结构，包括：
裸芯片和晶圆级封装；
所述裸芯片包括：焊盘层；
所述晶圆级封装包括：封装衬底、第一钝化层、第二钝化层、第一钝化层金属通孔、RDL层、UBM层和焊球；
所述第一钝化层覆盖在所述封装衬底上方；
所述第二钝化层覆盖在所述第一钝化层上方；
所述裸芯片封装在所述封装衬底，所述裸芯片的背金面贴附在所述封装衬底上，所述裸芯片的功能面被所述第一钝化层包覆；
所述第一钝化层金属通孔设置在所述第一钝化层中；
所述RDL层镶嵌在所述第二钝化层；
所述裸芯片与所述RDL层在俯视视角下满足：所述裸芯片封装在所述封装衬底的右下侧，所述RDL层镶嵌在所述第二钝化层的左下侧；
所述第一钝化层金属通孔的中心与所述焊盘层的中心重合，所述焊盘层通过所述第一钝化层金属通孔与所述RDL层互连；
所述RDL层通过所述UBM层与所述焊球连接；
所述RDL层包括：第一CPW信号导线、第二CPW信号导线和CPW信号导线接地金属；
所述焊球包括：信号焊球、第一接地焊球组和第二接地焊球组；
所述第一CPW信号导线和所述第二CPW信号导线开设在所述CPW信号导线接地金属中；所述第一CPW信号导线以所述第一钝化层金属通孔的中心为起点，在第一方向上进行延伸；所述第二CPW信号导线以所述信号焊球为起点，在第二方向上进行延伸；所述第一方向与所述第二方向为垂直方向，使所述第一CPW信号导线和所述第二CPW信号导线呈L形；所述第一CPW信号导线和所述第二CPW信号导线相交处做弧形弯折处理；
所述第一接地焊球组环绕所述信号焊球设置；
所述第二接地焊球组分布在所述第一CPW信号导线和所述第二CPW信号导线两侧设置。
优选地，所述第一接地焊球组与所述信号焊球呈类同轴结构设置。
优选地，所述第一CPW信号导线的宽度小于所述第二CPW信号导线。
优选地，所述第一CPW信号导线和所述第二CPW信号导线均与所述CPW信号导线接地金属存在间隙。
优选地，所述第二接地焊球组以相同间隔均匀分布在所述第一CPW信号导线和所述第二CPW信号导线两侧设置。
优选地，所述焊盘层包括：信号焊盘和接地焊盘；
所述信号焊盘设置在所述焊盘层的中心；
所述接地焊盘设置在所述信号焊盘的两侧。
优选地，所述第一钝化层金属通孔包括信号金属通孔和接地金属通孔；
所述信号金属通孔设置在所述第一钝化层金属通孔的中心，与所述信号焊盘对应设置；
所述接地金属通孔设置在所述信号金属通孔的两侧，与所述接地焊盘对应设置。
优选地，所述信号金属通孔的半径大于所述接地金属通孔。
本申请提供的技术方案可以包括以下有益效果：本申请中的适用于晶圆级封装的低损耗宽带过渡结构，包括：裸芯片和晶圆级封装。裸芯片包括：焊盘层；晶圆级封装包括：封装衬底、第一钝化层、第二钝化层、第一钝化层金属通孔、RDL层、UBM层和焊球。其中，第一钝化层覆盖在封装衬底上方；第二钝化层覆盖在第一钝化层上方；裸芯片封装在封装衬底中，裸芯片的背金面贴附在封装衬底上，裸芯片的功能面被第一钝化层包覆；第一钝化层金属通孔设置在第一钝化层中；RDL层镶嵌在第二钝化层中；裸芯片与RDL层在俯视视角下满足：裸芯片封装在封装衬底的右下侧，RDL层镶嵌在第二钝化层的左下侧；第一钝化层金属通孔的中心与焊盘层的中心重合，焊盘层通过第一钝化层金属通孔与RDL层互连；RDL层通过UBM层与焊球连接。RDL层包括：第一CPW信号导线、第二CPW信号导线和CPW信号导线接地金属；焊球包括：信号焊球、第一接地焊球组和第二接地焊球组。第一CPW信号导线和第二CPW信号导线开设在CPW信号导线接地金属中；第一CPW信号导线以第一钝化层金属通孔的中心为起点，在第一方向上进行延伸；第二CPW信号导线以信号焊球为起点，在第二方向上进行延伸；第一方向与第二方向为不同方向，第一CPW信号导线和第二CPW信号导线相交处做弯折处理；第一接地焊球组环绕信号焊球设置；第二接地焊球组分布在第一CPW信号导线和第二CPW信号导线两侧设置。本申请中的技术方案，通过调整RDL层的第一CPW信号导线和第二CPW信号导线的位置，以及第一接地焊球组的位置，使得芯片在实际使用中更加易于装配，降低成本的同时提升装配的一致性。本申请中的CPW信号导线连接形式无截止频率，能够很好的束缚信号仿真空间辐射，能够实现宽带低损耗传输。同时本申请中的第一接地焊球组环绕信号焊球设置，信号焊球作为内导体，第一接地焊球组作为外导体，可通过调整阻抗实现匹配，第一接地焊球组也能够较好的束缚信号，降低过渡损耗。
现有技术中在PCB上进行信号走线弯折需要较大的面积，往往会导致不能满足布局要求，这是因为传统PCB的等效介电常数及加工厚度决定了相同阻抗的微带线往往会比在RDL层的CPW信号导线尺寸更大，并且传统PCB微带线的周围需要敷铜，为了不影响微带线的背面参考地，需要一定的间隙，会导致走线尺寸较大。
而本申请中，采用在晶圆级封装RDL层设计CPW信号导线的形式，可以减小参考地金属到信号导线的间距，具体的，传统的PCB中参考地金属到信号导线的间距往往需要做到100μm以上，但是在晶圆级封装采用CPW信号导线的设计可以使参考地金属到信号导线的间距做到30μm甚至更小。本申请中的第一CPW信号导线和第二CPW信号导线除了能够实现阻抗匹配外，相对于传统的走线形式，还能够极大的解决芯片布局面积大、布局难度高的问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1是本申请一个实施例提供的一种适用于晶圆级封装的低损耗宽带过渡结构的侧视图；
图2是本申请一个实施例提供的一种适用于晶圆级封装的低损耗宽带过渡结构的斜视图；
图3是本申请一个实施例提供的一种适用于晶圆级封装的低损耗宽带过渡结构的俯视图。
附图标记：裸芯片-100；焊盘层-110；信号焊盘-111；接地焊盘-112；晶圆级封装-200；封装衬底-210；第一钝化层-220；第二钝化层-230；第一钝化层金属通孔-240；信号金属通孔-241；接地金属通孔-242；RDL层-250；第一CPW信号导线-251；第二CPW信号导线-252；CPW信号导线接地金属-253；UBM层-260；焊球-270；信号焊球-271；第一接地焊球组-272；第二接地焊球组-273。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
图1是本申请一个实施例提供的一种适用于晶圆级封装的低损耗宽带过渡结构的侧视图，图2是本申请一个实施例提供的一种适用于晶圆级封装的低损耗宽带过渡结构的斜视图，图3是本申请一个实施例提供的一种适用于晶圆级封装的低损耗宽带过渡结构的俯视图，参照图1-图3，一种适用于晶圆级封装的低损耗宽带过渡结构，包括：
裸芯片100和晶圆级封装200；
裸芯片100包括：焊盘层110；
晶圆级封装200包括：封装衬底210、第一钝化层220、第二钝化层230、第一钝化层金属通孔240、RDL层250、UBM层260和焊球270；
第一钝化层220覆盖在封装衬底210上方；
第二钝化层230覆盖在第一钝化层220上方；
裸芯片100封装在封装衬底210，裸芯片100的背金面贴附在封装衬底210上，裸芯片100的功能面被第一钝化层220包覆；
第一钝化层金属通孔240设置在第一钝化层220中；
RDL层250镶嵌在第二钝化层230；
裸芯片100与RDL层250在俯视视角下满足：裸芯片100封装在封装衬底210的右下侧，RDL层250镶嵌在第二钝化层230的左下侧；
第一钝化层金属通孔240的中心与焊盘层110的中心重合，焊盘层110通过第一钝化层金属通孔240与RDL层250互连；
RDL层250通过UBM层260与焊球270连接；
RDL层250包括：第一CPW信号导线251、第二CPW信号导线252和CPW信号导线接地金属253；
焊球270包括：信号焊球271、第一接地焊球组272和第二接地焊球组273；
第一CPW信号导线251和第二CPW信号导线252开设在CPW信号导线接地金属253中；第一CPW信号导线251以第一钝化层金属通孔240的中心为起点，在第一方向上进行延伸；第二CPW信号导线252以信号焊球271为起点，在第二方向上进行延伸；第一方向与第二方向为垂直方向，使第一CPW信号导线和第二CPW信号导线呈L形；第一CPW信号导线251和第二CPW信号导线252相交处做弧形弯折处理；
第一接地焊球组272环绕信号焊球271设置；
第二接地焊球组273分布在第一CPW信号导线251和第二CPW信号导线252两侧设置。
需要说明的是，为了更加清晰的描述本实施例中的适用于晶圆级封装的低损耗宽带过渡结构，本实施例中仅选取了芯片的一个GSG（Ground Signal Ground，接地信号）焊盘封装过渡进行说明。该结构主要包括裸芯片100和晶圆级封装200两部分。
参照图1和图3，裸芯片100包括焊盘层110，焊盘层110又包括：信号焊盘111和接地焊盘112。其中，信号焊盘111设置在焊盘层110的中心；接地焊盘112设置在信号焊盘111的两侧。
在具体实践中，参照图2，在俯视视角下，裸芯片100可以封装在封装衬底210的右下侧中，RDL层250可以镶嵌在第二钝化层230的左下侧中，以减少RDL层与裸芯片的上下重叠部分。通过减少RDL层与裸芯片的上下重叠部分以减少对裸芯片的信号干扰。可以理解的是，在实施时尽量减少裸芯片和RDL层的上下重叠部分即可。
对应的，第一钝化层金属通孔240包括信号金属通孔241和接地金属通孔242；
信号金属通孔241设置在第一钝化层金属通孔240的中心，与信号焊盘111对应设置；
接地金属通孔242设置在信号金属通孔241的两侧，与接地焊盘112对应设置。
需要说明的是，信号金属通孔241的半径大于接地金属通孔242。
优选地，信号金属通孔241的半径为70μm，接地金属通孔242的半径为30μm。
在具体实践中，本实施例中的焊盘层110为GSG焊盘层。
需要说明的是，裸芯片100的背金面在图1-图2中显示为裸芯片100的底面，裸芯片100的功能面在图1-图2中显示为裸芯片100的正面。
需要说明的是，RDL层250的第一CPW信号导线251和第二CPW信号导线252开设在CPW信号导线接地金属253中，CPW信号导线接地金属253对称分布于第一CPW信号导线251和第二CPW信号导线252的两边。第一CPW信号导线251和第二CPW信号导线252具有匹配作用，用于调节第一钝化层220金属化通孔和UBM层260之间的阻抗失配。
需要说明的是，参照图2-图3，第一CPW信号导线251以第一钝化层金属通孔240的中心为起点，在第一方向上进行延伸；第二CPW信号导线252以信号焊球271为起点，在第二方向上进行延伸；第一方向与所述第二方向为垂直方向，从而使得第一CPW信号导线和所述第二CPW信号导线呈L形。在具体实践中，若第一方向为纵向，则第二方向为横向。
本实施例中还对第一CPW信号导线和第二CPW信号导线相交处做弧形弯折处理，使得传输信号的过渡更为平滑。
需要说明的是，RDL层250镶嵌在第二钝化层230中，第二钝化层230可以起到保护RDL层250的作用。
可以理解的是，本实施例中的第一CPW信号导线251和第二CPW信号导线252除了能够实现阻抗匹配外，还进行了弯折处理，相对于传统的走线形式，该方法能够极大的解决芯片布局面积大、布局难度高的问题。该CPW信号导线连接形式无截止频率，能够很好的束缚信号仿真空间辐射，能够实现宽带低损耗传输。
可以理解的是，本实施例中的第一CPW信号导线251和第二CPW信号导线252可完成射频信号由芯片部分的微带传输线形式向CPW信号导线形式转变，及CPW信号导线形式向类同轴焊球阵列传输形式转变的阻抗匹配，CPW信号导线不同的尺寸对应不同的匹配节，实现阻抗匹配的路径也不同，在实际设计中根据不同的阻抗匹配需求不局限于上述第一CPW信号导线251和第二CPW信号导线252。同时，本实施例中的晶圆级封装的信号扇出方式是通过CPW信号导线进行扇出，可以根据实际需求设计扇出走线。
需要说明的是，第一CPW信号导线251和第二CPW信号导线252均与CPW信号导线接地金属253存在间隙。
第一CPW信号导线251和第二CPW信号导线252的特征阻抗主要由第一CPW信号导线251和第二CPW信号导线252的宽度（第一CPW信号导线251的宽度为图3中所示的W1，第二CPW信号导线252的宽度为图3中所示的W2），第一CPW信号导线251和第二CPW信号导线252到两侧CPW信号导线接地金属253的间隙尺寸（图3中所示的S），介质基板的厚度（图1中所示的h）、第一CPW信号导线251和第二CPW信号导线252的等效介电常数共同决定。
在具体实践中，可以根据影响第一CPW信号导线251和第二CPW信号导线252的特征阻抗的参数来调节第一CPW信号导线251和第二CPW信号导线252的设计，从而实现宽带低损耗的宽带匹配。
需要说明的是，第一CPW信号导线251的宽度小于第二CPW信号导线252。
优选地，介质基板的厚度h为300μm，第一CPW信号导线251的宽度W1为120μm，第二CPW信号导线252的宽度W2为250μm，第一CPW信号导线251和第二CPW信号导线252到两侧CPW信号导线接地金属253的间隙尺寸S为50μm。
需要说明的是，参照图1，UBM层260与焊球270为一一对应关系，每个焊球270下方都对应了一个UBM层260。
需要说明的是，参照图2-图3，第一接地焊球组272与信号焊球271呈类同轴结构设置，类同轴结构是为了考虑封装芯片在实际中的加工使用，并不是完全均匀分布。
需要说明的是，参照图2-图3，第二接地焊球组273以相同间隔均匀分布在第一CPW信号导线251和第二CPW信号导线252两侧设置。
在类同轴结构中，信号焊球271作为内导体，第一接地焊球组272作为外导体。类同轴结构的阻抗主要由内导体的半径（图3中所示的r）、外导体半径（图3中所示的R）和介质的相对介电常数决定。
第一接地焊球组与信号焊球形成类同轴结构，完成CPW信号导线向PCB微带线形式信号垂直过渡，第一接地焊球组能够提供射频信号参考地，防止信号传输方式出现突变造成能量反射及辐射，提高传输效率。
第二接地焊球组的主要作用是给RDL层的CPW信号导线接地金属提供稳定可靠的参考地，同时在与PCB上对应的接地焊盘焊接后形成屏蔽腔，可有效降低信号传输的能量辐射损耗。
优选地，内导体的半径r为125μm，外导体的半径R为500μm。
本实施例中的适用于晶圆级封装的低损耗宽带过渡结构，封装后的芯片相较于裸芯片100宽度仅延伸了1mm，该封装过渡结构较为紧凑的实现了信号传输线弯折扇出，在改善布局面积上有较大作用。
本实施例中的适用于晶圆级封装的低损耗宽带过渡结构的仿真结果为，通带约为DC-45GHz，在45GHz内回波损耗小于-19dB,插入损耗为0.22dB,相对带宽约为200%。
可以理解的是，本实施例中的适用于晶圆级封装的低损耗宽带过渡结构，包括：裸芯片100和晶圆级封装200。裸芯片100包括：焊盘层110；晶圆级封装200包括：封装衬底210、第一钝化层220、第二钝化层230、第一钝化层金属通孔240、RDL层250、UBM层260和焊球270。其中，第一钝化层220覆盖在封装衬底210上方；第二钝化层230覆盖在第一钝化层220上方；裸芯片100封装在封装衬底210中，裸芯片100的背金面贴附在封装衬底210上，裸芯片100的功能面被第一钝化层220包覆；第一钝化层金属通孔240设置在第一钝化层220中；RDL层250镶嵌在第二钝化层230中；第一钝化层金属通孔240的中心与焊盘层110的中心重合，焊盘层110通过第一钝化层金属通孔240与RDL层250互连；RDL层250通过UBM层260与焊球270连接。RDL层250包括：第一CPW信号导线251、第二CPW信号导线252和CPW信号导线接地金属253；焊球270包括：信号焊球271、第一接地焊球组272和第二接地焊球组273。第一CPW信号导线251和第二CPW信号导线252开设在CPW信号导线接地金属253中；第一CPW信号导线251以第一钝化层金属通孔240的中心为起点，在第一方向上进行延伸；第二CPW信号导线252以信号焊球271为起点，在第二方向上进行延伸；第一方向与第二方向为不同方向，第一CPW信号导线251和第二CPW信号导线252相交处做弯折处理；第一接地焊球组272环绕信号焊球271设置；第二接地焊球组273分布在第一CPW信号导线251和第二CPW信号导线252两侧设置。本实施例中的技术方案，通过调整RDL层250的第一CPW信号导线251和第二CPW信号导线252的位置，以及第一接地焊球组272的位置，使得芯片在实际使用中更加易于装配，降低成本的同时提升装配的一致性。本实施例中的第一CPW信号导线251和第二CPW信号导线252除了能够实现阻抗匹配外，还进行了弯折处理，具体的，第一CPW信号导线251和第二CPW信号导线252弯折处采用切角设计，避免传输线存在尖锐的金属倒角，能够防止射频信号在尖锐金属处聚集辐射造成能量损耗，具体的倒角尺寸可根据实际的工作频率选择。在封装RDL层进行射频传输线弯折，对比传统的在PCB上进行弯折走线，具有损耗小、尺寸小和加工精度高等优点。该CPW信号导线连接形式无截止频率，能够很好的束缚信号仿真空间辐射，能够实现宽带低损耗传输。同时本实施例中的第一接地焊球组272环绕信号焊球271设置，信号焊球271作为内导体，第一接地焊球组272作为外导体，可通过调整阻抗实现匹配，第一接地焊球组272也能够较好的束缚信号，降低过渡损耗。
可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是，在本申请的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是指至少两个。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (8)
1.一种适用于晶圆级封装的低损耗宽带过渡结构，其特征在于，包括：
裸芯片和晶圆级封装；
所述裸芯片包括：焊盘层；
所述晶圆级封装包括：封装衬底、第一钝化层、第二钝化层、第一钝化层金属通孔、RDL层、UBM层和焊球；
所述第一钝化层覆盖在所述封装衬底上方；
所述第二钝化层覆盖在所述第一钝化层上方；
所述裸芯片封装在所述封装衬底，所述裸芯片的背金面贴附在所述封装衬底上，所述裸芯片的功能面被所述第一钝化层包覆；
所述第一钝化层金属通孔设置在所述第一钝化层中；
所述RDL层镶嵌在所述第二钝化层；
所述裸芯片与所述RDL层在俯视视角下满足：所述裸芯片封装在所述封装衬底的右下侧，所述RDL层镶嵌在所述第二钝化层的左下侧；
所述第一钝化层金属通孔的中心与所述焊盘层的中心重合，所述焊盘层通过所述第一钝化层金属通孔与所述RDL层互连；
所述RDL层通过所述UBM层与所述焊球连接；
所述RDL层包括：第一CPW信号导线、第二CPW信号导线和CPW信号导线接地金属；
所述焊球包括：信号焊球、第一接地焊球组和第二接地焊球组；
所述第一CPW信号导线和所述第二CPW信号导线开设在所述CPW信号导线接地金属中；所述第一CPW信号导线以所述第一钝化层金属通孔的中心为起点，在第一方向上进行延伸；所述第二CPW信号导线以所述信号焊球为起点，在第二方向上进行延伸；所述第一方向与所述第二方向为垂直方向，使所述第一CPW信号导线和所述第二CPW信号导线呈L形；所述第一CPW信号导线和所述第二CPW信号导线相交处做弧形弯折处理；
所述第一接地焊球组环绕所述信号焊球设置；
所述第二接地焊球组分布在所述第一CPW信号导线和所述第二CPW信号导线两侧设置。
2.根据权利要求1所述的适用于晶圆级封装的低损耗宽带过渡结构，其特征在于，所述第一接地焊球组与所述信号焊球呈类同轴结构设置。
3.根据权利要求1所述的适用于晶圆级封装的低损耗宽带过渡结构，其特征在于，所述第一CPW信号导线的宽度小于所述第二CPW信号导线。
4.根据权利要求1所述的适用于晶圆级封装的低损耗宽带过渡结构，其特征在于，所述第一CPW信号导线和所述第二CPW信号导线均与所述CPW信号导线接地金属存在间隙。
5.根据权利要求1所述的适用于晶圆级封装的低损耗宽带过渡结构，其特征在于，所述第二接地焊球组以相同间隔均匀分布在所述第一CPW信号导线和所述第二CPW信号导线两侧设置。
6.根据权利要求1所述的适用于晶圆级封装的低损耗宽带过渡结构，其特征在于，所述焊盘层包括：信号焊盘和接地焊盘；
所述信号焊盘设置在所述焊盘层的中心；
所述接地焊盘设置在所述信号焊盘的两侧。
7.根据权利要求6所述的适用于晶圆级封装的低损耗宽带过渡结构，其特征在于，所述第一钝化层金属通孔包括信号金属通孔和接地金属通孔；
所述信号金属通孔设置在所述第一钝化层金属通孔的中心，与所述信号焊盘对应设置；
所述接地金属通孔设置在所述信号金属通孔的两侧，与所述接地焊盘对应设置。
8.根据权利要求7所述的适用于晶圆级封装的低损耗宽带过渡结构，其特征在于，所述信号金属通孔的半径大于所述接地金属通孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410424237.6A CN118016638B (zh) | 2024-04-10 | 2024-04-10 | 一种适用于晶圆级封装的低损耗宽带过渡结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410424237.6A CN118016638B (zh) | 2024-04-10 | 2024-04-10 | 一种适用于晶圆级封装的低损耗宽带过渡结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118016638A CN118016638A (zh) | 2024-05-10 |
| CN118016638B true CN118016638B (zh) | 2024-07-12 |
Family
ID=90944924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410424237.6A Active CN118016638B (zh) | 2024-04-10 | 2024-04-10 | 一种适用于晶圆级封装的低损耗宽带过渡结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118016638B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097183A (zh) * | 2021-03-29 | 2021-07-09 | 电子科技大学 | 一种基于硅通孔的射频垂直互连传输结构 |
| CN114496986A (zh) * | 2022-02-10 | 2022-05-13 | 成都天成电科科技有限公司 | 超宽带晶圆级封装匹配结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120035394A (ko) * | 2010-10-05 | 2012-04-16 | 삼성전자주식회사 | 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치 |
| US8680647B2 (en) * | 2011-12-29 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with passive devices and methods of forming the same |
| US9171798B2 (en) * | 2013-01-25 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for transmission lines in packages |
| CN108063302B (zh) * | 2017-12-07 | 2021-02-05 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 射频基板垂直互联结构 |
| CN110797313A (zh) * | 2018-08-01 | 2020-02-14 | 德克萨斯仪器股份有限公司 | 在再钝化之前具有球附接的晶圆芯片级封装 |
| IT202000001819A1 (it) * | 2020-01-30 | 2021-07-30 | St Microelectronics Srl | Circuito integrato e dispositivo elettronico comprendente una pluralita' di circuiti integrati accoppiati elettricamente tramite un segnale di sincronizzazione |
| US11682630B2 (en) * | 2020-07-31 | 2023-06-20 | Samsung Electronics Co., Ltd. | Semiconductor package |
| CN114006139B (zh) * | 2021-10-22 | 2022-08-05 | 成都西科微波通讯有限公司 | 一种基于htcc的超宽带毫米波垂直互联结构 |
-
2024
- 2024-04-10 CN CN202410424237.6A patent/CN118016638B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097183A (zh) * | 2021-03-29 | 2021-07-09 | 电子科技大学 | 一种基于硅通孔的射频垂直互连传输结构 |
| CN114496986A (zh) * | 2022-02-10 | 2022-05-13 | 成都天成电科科技有限公司 | 超宽带晶圆级封装匹配结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118016638A (zh) | 2024-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6524986B2 (ja) | 高周波モジュール、アンテナ付き基板、及び高周波回路基板 | |
| US7911066B2 (en) | Through-chip via interconnects for stacked integrated circuit structures | |
| JP2763445B2 (ja) | 高周波信号用配線及びそのボンディング装置 | |
| US6911734B2 (en) | Semiconductor device and electronic device | |
| JP2008112992A (ja) | 多重接地シールド半導体パッケージ、そのパッケージの製造方法及びその接地シールドを用いたノイズ防止方法 | |
| JP6643714B2 (ja) | 電子装置及び電子機器 | |
| US9589908B1 (en) | Methods to improve BGA package isolation in radio frequency and millimeter wave products | |
| CN215600361U (zh) | 集成电路封装件和电子设备 | |
| CN211404488U (zh) | 一种毫米波芯片封装结构及其测试结构 | |
| EP3869555A2 (en) | Integrated circuit and electronic device comprising a plurality of integrated circuits electrically coupled through a synchronization signal routed through the integrated circuit | |
| US20220375885A1 (en) | Flip-chip ball grid array-type integrated circuit package for very high frequency operation | |
| JP2021141370A (ja) | 半導体パッケージ | |
| CN114496986A (zh) | 超宽带晶圆级封装匹配结构 | |
| US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
| CN118016638B (zh) | 一种适用于晶圆级封装的低损耗宽带过渡结构 | |
| KR100651038B1 (ko) | 고주파신호 전송구조 | |
| JP6465451B1 (ja) | 電子回路 | |
| US20060145350A1 (en) | High frequency conductors for packages of integrated circuits | |
| Namaki et al. | A tunable macro-modeling method for signal transition in mm-wave flip-chip technology | |
| US20200286874A1 (en) | Optical module and manufacturing method of optical module | |
| CN113113375B (zh) | 一种用于毫米波频段芯片封装的垂直互连结构 | |
| JP2004153179A (ja) | 半導体装置および電子装置 | |
| CN112397477B (zh) | 毫米波芯片封装系统 | |
| CN115692350B (zh) | 一种抑制高次模的芯片封装结构 | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |