[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7530007B2 - Ａｄコンバータ - Google Patents

Ａｄコンバータ Download PDF

Info

Publication number
JP7530007B2
JP7530007B2 JP2022529214A JP2022529214A JP7530007B2 JP 7530007 B2 JP7530007 B2 JP 7530007B2 JP 2022529214 A JP2022529214 A JP 2022529214A JP 2022529214 A JP2022529214 A JP 2022529214A JP 7530007 B2 JP7530007 B2 JP 7530007B2
Authority
JP
Japan
Prior art keywords
voltage
switch
capacitance
current source
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022529214A
Other languages
English (en)
Other versions
JPWO2021245831A1 (ja
Inventor
直志 美濃谷
賢一 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2021245831A1 publication Critical patent/JPWO2021245831A1/ja
Application granted granted Critical
Publication of JP7530007B2 publication Critical patent/JP7530007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、ＡＤコンバータに関する。
ＡＤコンバータは、既知の電圧を出力するＤＡコンバータ部、アナログ入力の電圧値を保持するサンプルホールド部と比較器で構成され、ＤＡコンバータ部の出力値を順次変化させ比較器の出力が低出力電圧から高出力電圧に変化する最小のＤＡコンバータ部の出力値を設定した時のデジタル値をＡＤコンバータの変換値として使用する（非特許文献１）。
A/D変換の概要と仕組み － ミームス(MEMEs)のサポートページ〔令和2年5月25日検索〕、インターネット（http://memes.sakura.ne.jp/memes/?page_id=1120）
高い線形性を得るために時間または処理回数で出力電圧を順次増加させる電流源と容量で構成される積算回路をＤＡコンバータ部に用いた場合では、寄生容量により線形性が劣化する課題がある。
本発明は、この課題を鑑みてなされたものであり、寄生容量による線形性の劣化を防止して変換誤差を低減させるＡＤコンバータを提供することを目的とする。
本発明の一態様に係るＡＤコンバータは、入力電圧を初期値として該初期値に単位電圧を積算する動作を繰り返すＡＤコンバータにおいて、前記単位電圧を生成させる電流源と、前記初期値を保持し前記単位電圧を積算する容量と、前記電流源を前記容量に接続させる第１スイッチと、前記第１スイッチが切断時に前記電流源と前記容量の間を接続させて、前記電流源と前記第１スイッチの寄生容量に蓄積された電荷の移動を抑制する誤差抑制部とを備えることを要旨とする。
本発明によれば、寄生容量による線形性の劣化を防止して変換誤差を低減させるＡＤコンバータを提供することができる。
本発明の第１実施形態に係るＡＤコンバータの機能構成例を示すブロック図である。 寄生容量を考慮した積算部の回路モデルを示す図である。 図２に示す寄生容量の端子電圧の変化例を模式的に示す図である。 図１に示す積分部と誤差抑制部の回路モデルを示す図である。 図４に示す寄生容量の端子電圧の変化例を模式的に示す図である。 本発明の第２実施形態に係るＡＤコンバータの機能構成例を示すブロック図である。 図６に示す積分部と誤差抑制部の回路モデルを示す図である。
以下、本発明の実施形態について図面を用いて説明する。複数の図面中同一のものには同じ参照符号を付し、説明は繰り返さない。
〔第１実施形態〕
図１に本発明にかかる第１実施形態のＡＤコンバータのブロック図を示す。図１に示すＡＤコンバータ１００は、入力電圧を容量Ｃ０に保持して初期値として単位電圧で積算した積算電圧がしきい値電圧と等しくなる積算回数に基づいて入力電圧をデジタル値に変換する。
ＡＤコンバータ１００は制御部、積算変換部２０とで構成され、積算変換部は、第３スイッチSW3、しきい値電圧部２１、比較器２２、積算部２３、誤差抑制部２４とで構成される。また、積算部２３は電流源２３０、第１スイッチSW1、容量Ｃ０で構成される。
変換する時では、第１スイッチSW1を切断状態にして第３スイッチSW3を一旦接続状態にしたのち切断状態にして、入力端子に入力される入力電圧を容量Ｃ０に保持する。この後、第１スイッチSW1の接続・切断を繰返して単位電圧VGを積算した積算電圧V0がしきい値電圧Vthと等しくなる時の積算回数kiを計測する。この時の積算電圧V0としきい値電圧Vthが等しい時には以下の式が成立する。
Figure 0007530007000001
（積算部のスイッチ接続・切断による誤差発生）
図２に電流源やスイッチの寄生容量を考慮した積算部の回路モデルを示す。図中Cpは寄生容量を表す。スイッチSW1が接続状態の時、電流源２３０から出力される電荷はCoとCpに蓄積され、１回の積算時間をΔtとすると単位電圧VGは以下の式で表される。
Figure 0007530007000002
図３にSW1の接続状態に対する図２の回路モデルでの電流源２３０の出力の電圧Vioのふるまいを示す。スイッチSW1が切断状態の時では、電流源２３０から出力される電荷は寄生容量Cpにのみに蓄積される。通常、寄生容量Cpは容量Coと比較してけた違いに小さいため、電流源２３０からの電流により急激に電圧が上昇する。電流源２３０の出力の電圧が過剰に上昇すると電流源２３０から電流が流れなくなり、電流源２３０の出力の電圧すなわち寄生容量Cpの電圧は飽和する。容量Coに関しては電荷が保持されるため電圧も保持される。この状態で再びスイッチSW1が接続状態になると容量Coには電流源２３０からの電荷だけでなく寄生容量Cpに蓄積された電荷も流れるため、式（２）で表される単位電圧に誤差が生じる。また、切断状態から接続状態になった時に寄生容量Cpから流れる電荷は容量Coの電圧で変化するため積算の特性が非線形となる。この寄生容量による線形性の劣化は、ＡＤコンバータの変換誤差の原因になる。
（誤差抑制部）
図４に第１実施形態に係る積算部２３と誤差抑制部２４の回路モデルを示す。第１スイッチSW1と第２スイッチSW2の接続状態の関係は、第１スイッチSW1が接続状態の時に第２スイッチSW2は切断状態となり、第１スイッチSW1が切断状態の時に第２スイッチSW2は接続状態となる。第１スイッチSW1が切断状態で第２スイッチSW2が接続状態の時では、誤差抑制部２４のOPアンプの利得をA1、オフセット電圧をVofとすると電流源２３０の出力電圧Vioは以下の式で表される。
Figure 0007530007000003
式（３）でVo,0は容量Coの電圧を表す。利得が十分大きければVio≒Vo,0となる。本実施形態では電流源２３０からの電荷が寄生容量Cpに蓄積されずに誤差抑制部２４のOPアンプに流れるため電流源２３０の出力の電圧の上昇はなくVoと同じになる。図５にSW1aの接続状態に対する本実施形態でのVioのふるまいを示す。第１スイッチSW1が切断状態で第２スイッチSW2が接続状態であってもVioは電流源２３０の出力の飽和電圧にならずVoに保持されている。次に第１スイッチSW1が接続状態、第２スイッチSW2が切断状態となった時では、寄生容量Cpの電圧はVoと同じであるため電荷の移動はない。従って本実施形態では寄生容量Cpによる積算の誤差は発生しない。
上述の説明のように、本実施形態により寄生容量Cpによる線形性の劣化を防止して変換誤差を低減させるＡＤコンバータを提供することができる。
〔第２実施形態〕
図６に本発明の第２実施形態に係るＡＤコンバータ２００のブロック図を示す。第１実施形態とは誤差抑制部３４の構成が異なる。第１スイッチSW1、第２スイッチSW2、誤差補正スイッチSW4の接続状態の関係は、第１スイッチSW1が接続状態の時では第２スイッチSW2が切断状態、誤差補正スイッチSW4のa1とc1が接続され、第１スイッチSW1が切断状態の時では第２スイッチSW2が接続状態となり誤差補正スイッチSW4のa1とb1が接続される。
図７に本実施形態の回路モデルを示す。第１スイッチSW1が切断状態、第２スイッチSW2が接続状態、誤差補正スイッチSW4のa1とb1が接続されている状態では、電流源２３０の出力の電圧Vioは以下の式で表される。
Figure 0007530007000004
式（４）でAとVofはそれぞれバッファアンプ（ＯＰアンプ）２５０の利得とオフセット電圧である。また、Vo,0はこのスイッチ状態でのCoの電圧を表す。誤差抑制容量Csおよび寄生容量Cpに蓄積されている電荷Qs,0およびQp,0は以下の式で表される。
Figure 0007530007000005
回路モデルではバッファアンプ２５０の出力に接続されている誤差抑制容量Csの電極を＋極としている。次に、第１スイッチSW1が接続状態、第２スイッチSW2が切断状態、誤差補正スイッチSW4のa1とc1が接続されている状態に変化した時の電荷の移動について考察する。このスイッチ状態での容量Coの電圧をVo,1とすると、スイッチ状態の変化の前後で電荷保存則が成立することから以下の式が成立する。
Figure 0007530007000006
式（７）において右辺第２項は寄生容量Cpに蓄積された電荷のVo,1に対する影響を表す。誤差抑制容量Csの大きさを予め寄生容量Cpと同程度とすることにより、式（７）右辺の第２項がゼロとなり、寄生容量Cpに蓄積された電荷の影響を無くすることができる。従って本実施形態では寄生容量Cpによる積算の誤差は発生しない。
以上説明した本実施形態に係るＡＤコンバータ２００の誤差抑制部２５は、電流源２３０と第１スイッチSW1の寄生容量Cpと同程度の容量値の誤差抑制容量Csと、容量Coが保持する電圧を複製した積算電圧を生成するバッファアンプ２５０と、第１スイッチSW1が接続時に誤差抑制容量Csを電流源２３０と共通電位の間に接続させ、第１スイッチSW1が切断時に誤差抑制容量Csに充電された誤差抑制電圧を積算電圧から減じる誤差補正スイッチSW4と、第１スイッチSW1が切断時に誤差抑制電圧を積算電圧から減じ電圧を電流源の出力に接続させる第２スイッチSW2とを備える。これにより、寄生容量Cpによる線形性の劣化を防止して変換誤差を低減させるＡＤコンバータを提供することができる。
本発明は、上記の実施形態に限定されるものではなく、その要旨の範囲内で変形が可能である。本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１０：制御部
２０：積算変換部
２１：しきい値電圧部
２２：比較器
２３：積算部
２４：誤差抑制部
２４０：第１演算増幅器
２４１：第２演算増幅器
SW1：第１スイッチ
SW2：第２スイッチ
SW3：第３スイッチ
SW4：誤差補正スイッチ

Claims (3)

  1. 入力電圧を初期値として該初期値に単位電圧を積算する動作を繰り返すＡＤコンバータ
    において、
    前記単位電圧を生成させる電流源と、
    前記初期値を保持し前記単位電圧を積算する容量と、
    前記電流源を前記容量に接続させる第１スイッチと、
    前記第１スイッチが切断時に前記電流源と前記容量の間を接続させて、前記電流源と前記第１スイッチの寄生容量に蓄積された電荷の移動を抑制する誤差抑制部と
    を備えるＡＤコンバータ。
  2. 前記誤差抑制部は、
    前記単位電圧が非反転入力端子に接続される第１演算増幅器と、
    前記第１演算増幅器の出力端子が非反転入力端子に接続され反転入力端子が出力端子と前記第１演算増幅器の反転入力端子に接続される第２演算増幅器と、
    前記第１演算増幅器の出力端子を前記電流源に接続させる第２スイッチと
    を備える請求項１に記載のＡＤコンバータ。
  3. 前記誤差抑制部は、
    前記寄生容量と同じ容量値の誤差抑制容量と、
    前記容量が保持する電圧を複製した積算電圧を生成するバッファアンプと、
    前記第１スイッチが接続時に前記誤差抑制容量を前記電流源と共通電位の間に接続させ、前記第１スイッチが切断時に前記誤差抑制容量に充電された誤差抑制電圧を前記積算電圧から減じる誤差補正スイッチと、
    前記第１スイッチが切断時に前記誤差抑制電圧を前記積算電圧から減じた電圧を前記電流源の出力に接続させる第２スイッチと
    を備える請求項１に記載のＡＤコンバータ。
JP2022529214A 2020-06-03 2020-06-03 Ａｄコンバータ Active JP7530007B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/021900 WO2021245831A1 (ja) 2020-06-03 2020-06-03 Ａｄコンバータ

Publications (2)

Publication Number Publication Date
JPWO2021245831A1 JPWO2021245831A1 (ja) 2021-12-09
JP7530007B2 true JP7530007B2 (ja) 2024-08-07

Family

ID=78830707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022529214A Active JP7530007B2 (ja) 2020-06-03 2020-06-03 Ａｄコンバータ

Country Status (2)

Country Link
JP (1) JP7530007B2 (ja)
WO (1) WO2021245831A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158446A (ja) 2001-11-20 2003-05-30 Oki Electric Ind Co Ltd チョッパ型コンパレータ
US20140085117A1 (en) 2012-09-21 2014-03-27 Analog Devices, Inc. Sampling circuit, a method of reducing distortion in a sampling circuit, and an analog to digital converter including such a sampling circuit
WO2020234995A1 (ja) 2019-05-21 2020-11-26 日本電信電話株式会社 自己校正機能付きａｄコンバータ
WO2021117133A1 (ja) 2019-12-10 2021-06-17 日本電信電話株式会社 Ａｄコンバータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158446A (ja) 2001-11-20 2003-05-30 Oki Electric Ind Co Ltd チョッパ型コンパレータ
US20140085117A1 (en) 2012-09-21 2014-03-27 Analog Devices, Inc. Sampling circuit, a method of reducing distortion in a sampling circuit, and an analog to digital converter including such a sampling circuit
WO2020234995A1 (ja) 2019-05-21 2020-11-26 日本電信電話株式会社 自己校正機能付きａｄコンバータ
WO2021117133A1 (ja) 2019-12-10 2021-06-17 日本電信電話株式会社 Ａｄコンバータ

Also Published As

Publication number Publication date
WO2021245831A1 (ja) 2021-12-09
JPWO2021245831A1 (ja) 2021-12-09

Similar Documents

Publication Publication Date Title
JP5979896B2 (ja) 固体撮像装置
JP4564558B2 (ja) 差動演算増幅回路とそれを用いたパイプライン型ａ／ｄ変換装置
US10224355B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US9954026B2 (en) Imaging apparatus and imaging system
US20110012765A1 (en) Comparator for a pipelined analog-to-digital converter and related signal sampling method
WO2018150920A1 (ja) Δς変調器、δσａ／ｄ変換器およびインクリメンタルδσａ／ｄ変換器
KR102677076B1 (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
JP5798715B2 (ja) ブースト型電荷転送回路
JP2011244099A (ja) サンプルホールド回路及びａ／ｄ変換装置
KR20150051422A (ko) 전류 보상 및 노이즈 제거 기능을 가지는 비교기 및 그를 이용한 아날로그-디지털 변환 장치
EP2456195A2 (en) Imaging device
JP2006115003A (ja) サンプルホールド回路およびそれを用いたパイプラインａｄ変換器
US9565379B2 (en) Ramp signal generator and CMOS image sensor having the same
JP7530007B2 (ja) Ａｄコンバータ
US6407592B2 (en) Sample-and-hold circuit
US20150264281A1 (en) Replica noise generator using pixel modeling and ramp signal generator including the same
JP4770577B2 (ja) 固体撮像装置
JP2009027282A (ja) サンプルホールド回路およびパイプラインａｄ変換器
US9413377B1 (en) Switched capacitor circuit and compensation method thereof, and analog to digital converter
EP2106586B1 (en) Analog error correction for a pipelined charge-domain a/d converter
KR101484335B1 (ko) 파이프라인 전하―도메인 신호―처리 회로에서 공통―모드 전하 제어
JP2020080480A (ja) Δς変調器、δς変調型ａ／ｄ変換器およびインクリメンタルδς変調型ａ／ｄ変換器
US20090231036A1 (en) Amplifier circuit
US12101105B2 (en) Delta-sigma modulation type A/D converter
JP7469702B2 (ja) Ａｄコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240708

R150 Certificate of patent or registration of utility model

Ref document number: 7530007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150