[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103311208A - 可用于芯片堆叠、芯片和晶片粘结的方法和材料 - Google Patents

可用于芯片堆叠、芯片和晶片粘结的方法和材料 Download PDF

Info

Publication number
CN103311208A
CN103311208A CN201310230691XA CN201310230691A CN103311208A CN 103311208 A CN103311208 A CN 103311208A CN 201310230691X A CN201310230691X A CN 201310230691XA CN 201310230691 A CN201310230691 A CN 201310230691A CN 103311208 A CN103311208 A CN 103311208A
Authority
CN
China
Prior art keywords
polymer
chip
layer
polymer composition
repetitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310230691XA
Other languages
English (en)
Inventor
C·阿帕尼厄斯
R·A·希克
H·恩格
A·贝尔
张伟
P·尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promerus LLC
Original Assignee
Promerus LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promerus LLC filed Critical Promerus LLC
Publication of CN103311208A publication Critical patent/CN103311208A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F32/00—Homopolymers and copolymers of cyclic compounds having no unsaturated aliphatic radicals in a side chain, and having one or more carbon-to-carbon double bonds in a carbocyclic ring system
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D145/00—Coating compositions based on homopolymers or copolymers of compounds having no unsaturated aliphatic radicals in a side chain, and having one or more carbon-to-carbon double bonds in a carbocyclic or in a heterocyclic system; Coating compositions based on derivatives of such polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G64/00—Macromolecular compounds obtained by reactions forming a carbonic ester link in the main chain of the macromolecule
    • C08G64/02—Aliphatic polycarbonates
    • C08G64/0208—Aliphatic polycarbonates saturated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

公开了材料，和使用此种材料的方法，它们可用于形成芯片堆叠体、芯片和晶片粘结和晶片减薄。此种方法和材料提供强粘结，同时还可容易地除去而几乎没有残留物。

Description

可用于芯片堆叠、芯片和晶片粘结的方法和材料
本申请发明是申请日为2007年3月21日、专利申请号为200780015765.0、发明名称为“可用于芯片堆叠、芯片和晶片粘结的方法和材料”的中国专利申请的分案申请。
相关申请的交叉引用
本申请要求于2006年3月21日提交的美国临时专利申请序列号60/784,187的优先权的利益，该文献在此引入作为参考。
技术领域
本发明大体上涉及芯片堆叠、芯片和晶片粘结和形成此种芯片堆叠体和芯片或晶片粘结物的有用材料，更具体地说涉及此种方法和材料，其中该材料提供强粘结同时可容易地除去而没有或几乎没有残留物，从而使得此种材料可再加工。
背景
历史上，在半导体制造中，单个半导体管芯（die）（或芯片）安装在密封包装内并且然后将此种包装安装到例如电路板上。于是可能为高级器件例如计算机、移动电话等提供各种功能性或提高的容量。当此种包装例如双排直插包装（DIP）或单列直插包装（SIP）用来为封装管芯提供对物理损坏、周围环境中的杂质的保护和提供管芯与其它电路的电连接时，此种包装也可以是庞大的并且要求电路板或模件的尺寸足够大以容纳许多这样的包装。
为了减小此类单包装的芯片要求的尺寸，当前趋向包括此类球格阵列、倒装晶片等的替代的包装开发。然而，尺寸的进一步减小和提供提高和/或更复杂功能性的能力要求对管芯包装和安装的替代方法。一种这样的替代方法是排除此种单一包装包装（当可能时）和按多重安装管芯，例如作为管芯的垂直地取向的堆叠体。此种按多重安装，或堆叠，同时能够提供与使用单一包装管芯相比显著减小的覆盖区需要提供一种方法和该方法可以采用的材料，将此种堆叠体中的每个管芯附贴到相邻的管芯上同时还提供为每个管芯电路提供电接触的方法。此外，由此种方法使用的此种材料还应该提供应力缓冲作用，其中它们用来将此种芯片或芯片堆叠体附贴到具有不同线膨胀系数的基材上，并因此防止由于环境中的波动引起的对一个或多个芯片或基材的损坏。
此种芯片堆叠体安装也可能需要提供相对于提供管芯的晶片的原始厚度减薄的此种管芯，这种减薄方法可以有利地用来保持芯片堆叠体高度到最小值，此外还使提供穿透芯片的通路成为可能，该穿透芯片的通路可以提供从管芯一个表面到其它表面的移动电接触。因此，还需要提供一种方法，和可以由该方法采用的材料，它们可以用来将基材例如半导体晶片粘结到晶片减薄方法中使用的另一个基材上。此种材料应该为粘结表面提供强粘结和保护，同时还允许在减薄操作完成之后容易地执行释放晶片的方法，和此种粘结材料从晶片的除去。
应该指出的是，虽然芯片堆叠体认为是近期趋势，参见2005年1月6日出版的标题为"Method For Stacking Chips Within A MultichipModule Package"的出版的美国专利申请2005/0078436，但是使用粘合剂材料将半导体管芯（芯片）附贴到基材上，将管芯附贴到引线框上或用于芯片堆叠也已经是研究主题多年。例如，1994年2月15日发布的标题为"Method For Attaching A Semiconductor Die To ALeadframe Using A Patterned Adhesive Layer"的美国专利号5,286,679的第3栏18-20行。然而，尽管这是早就已知的需要，但是材料和使用此种材料的方法还没有广泛地采用并因此需要用于芯片堆叠和晶片减薄的替代材料和方法。
附图说明
下面将参照以下附图描述本发明的实施方案。
图1是根据本发明一些实施方案的描述图案化聚合物层的示例性芯片堆叠实施方案的一部分的简化表示；
图2是根据本发明一些实施方案的描述与基材粘结的两个堆叠管芯导线的另一个示例性芯片堆叠实施方案的一部分的简化表示；
图3和4是根据本发明一些实施方案的又一个示例性芯片堆叠实施方案的部分的简化表示，其描述两个堆叠管芯的制造中的步骤，第一倒装晶片管芯覆盖第二管芯并与之电连接，该第二管芯与基材导线粘结；
图5和6是根据本发明一些实施方案的又一个示例性芯片堆叠实施方案的部分的简化表示，其描述两个堆叠管芯的制造中的工艺步骤，第一倒装晶片管芯覆盖并与第二倒装晶片管芯连接，该第二倒装晶片管芯覆盖并与基材电连接；和
图7是根据本发明一些实施方案的又一个实施方案的一部分的简化表示，其描述与基材或处理晶片可移除粘结的器件晶片。
详细描述
除在操作实施例中以外，或当另外说明时，在说明书和权利要求书中所使用关于成分数量、反应条件等的所有数值、数字和/或表达式在所有情况下应理解为由术语"大约"修饰。
本专利申请中公开了各种数值范围。因为这些范围是连续的，所以除非另外特别指出，它们包括每个范围的最小值和最大值和在它们之间的每一数字。另外，除非另外特意地说明，本说明书和权利要求书中规定的各种数值范围是近似值，它们反映获得这些值中遇到的各种测量不确定度。
根据本发明，实施方案提供使用涵盖乙烯基加成聚合物的聚合物的方法，该乙烯基加成聚合物含具有两个或更多个相异类型的重复单元的骨架，此种重复单元衍生自降冰片烯型单体，此种单体独立地选自由下面结构通式I表示的单体：
其中第一相异类型的重复单元包括至少一个缩水甘油醚官能化侧基，第二相异类型的重复单元包括至少一个芳烷基侧基，X、m、R1、R2、R3和R4如下面所限定。使用此种聚合物的方法包括形成具有低内应力的薄膜的聚合物组合物，该聚合物组合物能够暴露于超过300℃的加工温度，可以被光限定而形成图案，能够形成电子或光电子器件之间或此种器件和基材之间的可靠粘结并且其中此种组合物是可以用于光限定方法的可光限定的商业显影剂，例如环戊酮和甲基正戊基酮（2-庚酮）（"MAK"）。
如上面使用的那样，和整个说明书中，除非另有说明，以下术语应当理解为具有以下意义：
当涉及根据通式I的"乙烯基加成聚合物"时，应当理解此种聚合物包括具有两个或更多个相异或不同重复单元的骨架。例如，具有两个或更多个相异类型重复单元的聚合物可以具有两个、三个、四个或更多相异类型的重复单元。
术语"衍生的"是指聚合物重复单元是由根据通式I的多环降冰片烯型单体聚合（形成）的，其中所得的聚合物由如下所示的降冰片烯型单体的2,3匹配连接形成：
术语"聚合物"是指包括上述乙烯基加成聚合的聚合物，以及来自引发剂、催化剂及其它与此种聚合物的合成伴随的元素的残留物，其中此种残留物理解为没有以共价键方式引入其中。此种残留物及其它元素通常与该聚合物混合或共混杂以致将聚合物在容器之间或溶剂或分散介质之间转移时它们往往与聚合物保持一起。
术语"聚合物组合物"是指包括上述聚合物，以及在聚合物合成之后添加的材料。这些材料包括但不限于溶剂、抗氧化剂、光引发剂、敏化剂及其它将在下面更完全论述的材料。
当用来描述上述聚合物组合物的组分时，术语"溶剂"是指包括反应性溶剂和非反应性溶剂（稀释剂）。
术语"低K"一般是指比热形成二氧化硅的介电常数（3.9）小的介电常数并且当参照"低K材料"使用时，应当理解是指介电常数小于3.9的材料。
术语"模量"理解为是指应力与应变的比例并且除非另有说明，是指在应力-应变曲线的线弹性区域中测量的杨氏模量或拉伸模量。通常根据ASTM方法D1708-95测量模量值。具有低模量的薄膜理解为还具有低内应力。
术语"可光限定"是指材料或材料的组合物，例如根据本发明实施方案的聚合物组合物本身形成图案化层或结构的特性。以替代措辞，"可光限定层"不要求使用在其上形成的另一个材料层，例如光致抗蚀剂层，来形成上述图案化层或结构。应进一步理解，具有此种特性的聚合物组合物在形成电路的图案中用来形成图案化薄膜/层或结构。应指出的是，电路包括可光限定材料或层的"成像曝光"。此种成像曝光是指层的所选部分曝光到光化辐射中，其中保护未选择部分不曝光到此种光化辐射中。
短语"以光子形成催化剂的材料"是指这样一种材料，即当曝光于"光化辐射"中时它将分裂，分解或用某种其它方式改变其分子组成而形成能够引发聚合物中的交联反应的化合物，其中术语"光化辐射"是指包括任何类型的能够引起上述分子组成改变的辐射。例如，任何波长的紫外或可见光辐射，与此种辐射的来源无关或来自合适的X射线或电子束源的辐射。"以光子形成催化剂"的合适材料的非限制性实例包括光酸产生剂和光碱产生剂例如下面将详细论述的那些。还应当指出，通常地，"以光子形成催化剂的材料"如果被加热到合适的温度则还将形成催化剂。
连同组合物一起使用的术语"固化"例如"固化的组合物"将意指被该组合物包括的至少一部分可交联组分是至少部分交联的。在本发明的一些实施方案中，此种可交联组分的交联密度，即交联度基本上是完全交联的100%。在其它实施方案中，交联密度为完全交联的80%-100%。本领域技术人员应理解可以通过各种方法，例如下面论述的动态机械热分析（DMTA）测定交联的存在和程度（交联密度）。这一方法测定涂层或聚合物的自由膜的玻璃化转变温度和交联密度。已固化材料的这些物理性能与交联网络的结构有关。较高的交联密度值表明涂层或薄膜中较高的交联度。
连同本文描述的方法和聚合物组合物使用的术语粘结将意指本发明芯片堆叠实施方案中的芯片之间形成的粘结以及本发明晶片减薄实施方案中晶片和基材之间形成的粘结。另外，应当理解此种粘结通常在例如上述固化过程期间完成。
下面陈述，其中例如，R23和R24说成独立地选自一组取代基，是指R23和R24独立地选择，而且当R23变量在分子中出现不止一次时，那些出现独立地选择（例如，如果R1和R2各自是结构通式II的含环氧基的基团，R23在R1中可以是H，R23在R2中可以是甲基）。本领域技术人员应认识到取代基的尺寸和性质可以影响可以存在的其它取代基的数目和性质。
应该指出的是，在这里的本文、方案、实施例和表中的具有未得到满足的化合价的任何原子认为具有合适数目的氢原子来满足这些化合价。
所谓的"烃基"是指取代基是氢或仅由碳和氢原子组成。如本领域技术人员已知的那样，烃基连同那些定义适用的以下定义在内，与术语是否单独地或与其它术语结合使用无关，除非另有说明。因此，"烷基"的定义适用于"烷基"以及"芳烷基"、"烷芳基"等的"烷基"部分。
术语"烷基"是指脂族烃基，它可以是线性或支化无环或环状的并且在链中包含1-25个碳原子。在一个实施方案中，有用的烷基在链中包含1-12个碳原子。"支化"是指一个或多个低级烷基例如甲基、乙基或丙基与线性烷基链连接。烷基可以包含一个或多个选自O、N和Si的杂原子。适合的烷基的非限制性实例包括甲基、乙基、正丙基、异丙基、正丁基、叔丁基、正戊基、己基、庚基、壬基、癸基、环己基和环丙基甲基。
"芳基"是指含5-14个碳原子，优选6-10个碳原子的芳族单环或多环环系。芳基可以包含一个或多个选自O、N和Si的杂原子。芳基可以取代有一个或多个"环系取代基"，它们可以相同或不同，并且包括烃基取代基。适合的芳基的非限制性实例包括苯基、萘基、茚基、四氢萘基和茚满基。
"芳烷基"是指其中芳基和烷基都如先前所述的芳基-烷基基团。在一些实施方案中，有用的芳烷基包含低级烷基。这些适合的芳烷基的非限制性实例包括苄基、苯乙基和其中该芳烷基经由亚烷基与降冰片烯连接的naphthlenylmethyl。在一些实施方案中，芳烷基可以包含一个或多个选自O、N和Si的杂原子。
"环状烷基"或"环烷基"是指一般含3-10个碳原子，在一些实施方案中5-10个碳原子，在其它实施方案中5-7个碳原子的非芳族一或多环环系。环烷基可以取代有一个或多个"环系取代基"，它们可以相同或不同，并且包括烃基或芳基取代基。适合的单环环烷基的非限制性实例包括环丙基、环丁基、环戊基、环己基等。适合的多环环烷基的非限制性实例包括1-十氢萘基、降冰片基、金刚烷基等。环烷基可以包含一个或多个选自O、N和Si的杂原子（"杂环基"）。适合的单环杂环基环的非限制性实例包括哌啶基、吡咯烷基、哌嗪基、吗啉基、硫代吗啉基、噻唑烷基、1,3-二氧戊环基、1,4-二氧六环基、四氢呋喃基、四氢噻吩基、四氢硫吡喃基等。
名称"缩水甘油基甲基醚降冰片烯"和"甲基缩水甘油醚降冰片烯"在此可互换地使用并且是指相同的单体或衍生的重复单元。术语"辛基环氧基降冰片烯"和"环氧基辛基降冰片烯"在此可互换地使用并且是指相同的单体或衍生的重复单元。
正如前面提到的那样，根据本发明的实施方案涉及使用包括乙烯基加成聚合物的聚合物组合物的方法。此种聚合物进一步包括具有两个或更多个不同类型的重复单元的骨架，该重复单元衍生自降冰片烯型单体，此种单体独立地选自根据通式I的单体：
Figure BDA00003327792700071
其中X选自-CH2-、-CH2-CH2-和-O-；m是0-5，在一些情况下0-3，在其它情况下0-2的整数，R1、R2、R3和R4的每个出现独立地选自以下基团之一：
H，C1-C25线性、支化和环状烷基、芳基、芳烷基、烷芳基、烯基和炔基；或
C1-C25线性、支化和环状烷基、芳基、芳烷基、烷芳基、烯基和炔基，它们包含一个或多个选自O、N和Si的杂原子；或
根据通式II的缩水甘油醚结构部分：
Figure BDA00003327792700081
其中A是选自C1-C6线性、支化和环状亚烷基的连接基，R23和R24各自独立地选自H、甲基和乙基；或
R1、R2、R3和R4中通过选自C1-C25线性、支化和环状亚烷基和亚烷基芳基的连接基连接在一起的两个的任何组合；和
条件是至少两种根据通式I的相异类型的单体中的一种包括至少一个缩水甘油醚侧基并且该至少两种相异类型单体中的另一种包括至少一个芳烷基侧基。
通常地，根据本发明的实施方案的两个或更多个相异类型的重复单元衍生自根据通式I的包括缩水甘油醚侧基和芳烷基侧基的单体。一些实施方案包括衍生自具有此种上述侧基的单体的重复单元，该重复单元任选与一种或多种类型的衍生自烃基取代的降冰片烯型单体的重复单元结合。
具有缩水甘油醚侧基的适合的单体是由通式I表示的降冰片烯型单体，其中R1、R2、R3和R4中一个或多个独立地是由通式II表示的侧基：
其中A是选自C1-C6线性、支化和环状亚烷基的连接基，R23和R24各自独立地选自H、甲基和乙基。适合的连接基A的非限制性实例包括亚甲基、亚乙基、亚丙基、异亚丙基、亚丁基、异亚丁基和亚己基。有用的缩水甘油基烷基醚侧基的非限制性实例包括缩水甘油基甲基醚、缩水甘油基乙基醚、缩水甘油基丙基醚、缩水甘油基异丙基醚、缩水甘油基丁基醚、缩水甘油基异丁基醚、缩水甘油基己基醚和它们的混合物。
具有芳烷基侧基的适合的单体是由通式I表示的降冰片烯型单体，其中R1、R2、R3和R4中一个或多个是烷芳基例如苄基、苯乙基和naphthlenylmethyl苯乙基。
具有任选的烃基侧基的适合的单体是由通式I表示降冰片烯型单体，其中R1、R2、R3和R4中一个或多个各自独立地选自氢、线性和支化（C1-C20）烷基、烃基取代和未取代的（C5-C12）环烷基、烃基取代和未取代的（C6-C40）芳基、烃基取代和未取代的（C7-C15）芳烷基、（C3-C20）炔基、线性和支化（C3-C20）烯基或乙烯基；R1和R2或R3和R4中任一可以合起来形成（C1-C10）alkylidenyl，R2和R4当与和它们连接的两个环碳原子接合时可以代表含4-12个碳原子的饱和或不饱和环基或含6-17个碳原子的芳环；m是0、1、2、3、4或5。
对于一些适合的单体，m是0。因此，此种单体由下面通式（III）表示：
Figure BDA00003327792700091
其中X、R1、R2、R3和R4如上所讨论。
在本发明的一些实施方案中，采用具有第一类型相异重复单元的聚合物，该重复单元衍生自降冰片烯型单体，其中X是-CH2-，m是0，基团R1、R2、R2和R4中三个各自是H，第四个是根据通式II的含缩水甘油醚的基团，其中A是亚烷基，R23和R24各自是H。示例性单体包括但不限于缩水甘油基烷基醚降冰片烯型单体，例如缩水甘油基甲基醚降冰片烯、缩水甘油乙基醚降冰片烯、缩水甘油基丙基醚降冰片烯、缩水甘油基异丙醚降冰片烯、缩水甘油基丁基醚降冰片烯、缩水甘油基异丁基醚降冰片烯和/或缩水甘油基己基醚降冰片烯。
在一些实施方案中，采用的聚合物具有第二类型相异重复单元，该重复单元衍生自降冰片烯型单体，其中X是-CH2-，m是0，基团R1、R2、R2和R4中三个各自是H，第四个是芳烷基例如苄基、苯乙基和naphthlenylmethyl苯乙基。
在一些实施方案中，采用的聚合物具有第三类型相异重复单元，该重复单元衍生自降冰片烯型单体，其中X是-CH2-，m是0，基团R1、R2、R2和R4中三个各自是H，第四个是线性或支化烷基。非限制性实例包括正丁基、新戊基、己基、癸基或十二烷基。
在根据本发明的一个示例性实施方案中，采用的聚合物具有第一相异类型的重复单元和第二相异类型的重复单元，该第一相异类型的重复单元衍生自缩水甘油基甲基醚降冰片烯（GMENB）或环氧基辛基降冰片烯（EONB），该第二相异类型的重复单元衍生自苯乙基降冰片烯（PENB）。包含在该聚合物中的第一相异类型的重复单元的量可以为10-50摩尔%（mol%），基于用来制备该聚合物的单体的总摩尔%，其中第二相异类型的重复单元占该聚合物中重复单元的总量的其余部分。在其它实施方案中，第一相异类型的重复单元的量可以为20-40mol%。
在本发明的另一个示例性实施方案中，采用的聚合物具有衍生自GMENB或EONB的第一相异类型的重复单元，衍生自PENB的第二相异类型的重复单元和衍生自癸基降冰片烯（癸基NB）或十二烷基降冰片烯（十二烷基NB）的第三相异类型的重复单元。聚合物中包含的第一相异类型的重复单元的量可以为10-40mol%，第二相异类型的重复单元的量可以为5-50mol%，第三相异类型的重复单元的量可以为20-65mol%，都基于用来制备该聚合物的单体的总摩尔%。
在本发明又一个示例性实施方案中，采用的聚合物具有衍生自GMENB或EONB的第一相异类型的重复单元，衍生自PENB的第二相异类型的重复单元，衍生自癸基NB或十二烷基NB的第三相异类型的重复单元和衍生自三甲氧基甲硅烷基降冰片烯（TMSNB）、三乙氧基甲硅烷基降冰片烯（TESNB）或三甲氧基甲硅烷基酯降冰片烯（TMSESNB）的第四相异类型的重复单元。聚合物中包含的第一相异类型的重复单元的量可以为10-40mol%，第二相异类型的重复单元的量可以为5-50mol%，第三相异类型的重复单元的量可以为20-65mol%，第四相异类型的重复单元的量可以为2-15mol%，都基于用来制备该聚合物的单体的总摩尔%。
有利地，上述示例性聚合物各自包含经选择为聚合物提供合适性能的重复单元。例如，具有衍生自GMENB或EONB的重复单元的聚合物当适合地催化时与其它重复单元的侧基交联，有利地获得抗溶于一些溶剂的交联聚合物部分。这样，提供形成图案的手段，其中将聚合物薄膜成像曝光到活化辐射中并通过溶于合适的溶剂除去未曝光的非交联聚合物部分。具有衍生自癸基NB或十二烷基NB，以及具有其它烷基侧基的单体的重复单元的此种聚合物提供为最终聚合物薄膜定制模量和内应力的手段。已经发现，此种烷基重复单元还与聚合物对基材的粘附强度和聚合物在粘结后和预固化加工期间的粘性有关。应当指出，上面简要论述的数种类型重复单元的优点是非限制性实例并且该示例性重复单元可以具有其它优点并且其它类型的重复单元可以具有类似或其它的优点。
在合适的聚合催化剂存在下在溶液中使用来形成用于根据本发明实施方案的聚合物的单体聚合。可用于制备根据本发明实施方案的聚合物的乙烯基加成催化剂近来已变得已知并且包括例如，由以下通式表示的此种催化剂：En'Ni（C6F5）2其中n'是1或2，E代表中性2电子供体配体。当n'是1时，E优选是π-芳烃配体例如甲苯、苯和均三甲苯。当n'是2时，E优选选自二乙醚、THF（四氢呋喃）、乙酸乙酯和二
Figure BDA00003327792700111
烷。反应介质中单体与催化剂的比例可以在本发明一个示例性实施方案中为5000:1-50:1，在另一个示例性实施方案中可以为2000:1-100:1的比例。通常在适合的溶剂中在0℃-70℃范围内的合适温度下进行聚合，但是其它更低或更高的温度也可能是合适的。在一些实施方案中，该温度可以为10℃-50℃，在其它实施方案中为20℃-40℃。可以用来制备根据本发明实施方案的聚合物的上述通式的聚合催化剂包括但不限于，（甲苯）双（全氟苯基）镍、（均三甲苯）双（全氟苯基）镍、（苯）双（全氟苯基）镍、双（四氢呋喃）双（全氟苯基）镍、双（乙酸乙酯）双（全氟苯基）镍和双（二
Figure BDA00003327792700122
烷）双（全氟苯基）镍。其它有用的乙烯基-加成催化剂包括PCT WO97/33198和PCT WO00/20472中公开的镍化合物。
用于此种单体的乙烯基加成聚合的适合溶剂包括但不限于烃和芳族溶剂。可用于本发明的烃溶剂包括但不限于烷烃和环烷烃例如戊烷、己烷、庚烷和环己烷。芳族溶剂的非限制性实例包括苯、1,2-二氯苯、甲苯、甲乙酮（MEK）、二甲苯和均三甲苯。其它有机溶剂例如二乙醚、四氢呋喃、乙酸酯例如乙酸乙酯、酯、内酯、酮、酰胺和二氯甲烷也是有用的。上述溶剂中一种或多种的混合物也可以用作聚合溶剂。
有利地，可以容易地控制由上述聚合方法产生的聚合物的平均分子量（Mw）。例如，可以通过改变单体与催化剂比例获得此种控制。因此，如果所有其它情况相同，则使用5000:1的单体与催化剂比例的聚合将获得具有比此种比例是100:1时更高Mw的聚合物。此外，通过在链转移剂（CTA）存在下进行聚合将聚合物的Mw控制到大约10,000-500,000或更高的范围。示例性CTA可以是例如，在相邻碳原子之间具有端烯属双键的化合物，其中与该双键相邻的至少一个碳原子具有与其键接的两个氢原子。
有用的CTA化合物由以下通式IV表示：
Figure BDA00003327792700121
其中R'和R''各自独立地选自氢、支化或未支化（C1-C40）烷基、支化或未支化（C2-C40）烯基或卤素。上述链转移剂中，含2-10个碳原子的α-烯烃是优选的，例如乙烯、丙烯、4-甲基-1-戊烯、1-己烯、1-癸烯、1,7-辛二烯和1,6-辛二烯或异丁烯。
虽然采用烯属CTA获得特定结果的最佳条件可以由熟练技术人员用实验方法容易地确定，但是我们已经得知，一般而言，a-烯烃（例如乙烯、丙烯、1-己烯、1-癸烯、4-甲基-1-戊烯）是最有效的烯属CTA，而1,1-二取代的烯烃（例如异丁烯）不太有效。换句话说，其它条件都相同，要求达到给定分子量的异丁烯的浓度将比乙烯是所选CTA的情况高得多。
正如前面提到的那样，根据本发明的实施方案包括的聚合物具有优异的物理性能，尤其对于用于电气或电子器件的光可限定组合物。这些性能包括但不限于，低吸湿性（小于2wt%）、低介电常数（小于3.9）、低模量（小于4GigaPascal（GPa））、与电子和光电子器件的加工相容的固化温度和未交联聚合物、或聚合物薄膜的未交联部分在许多常用有机溶剂中的溶解性，所述有机溶剂包括常用的光刻显影剂。
在本发明的一些实施方案中，所使用的聚合物组合物包括低K聚合物，也就是利用此种聚合物的光限定形成的介电常数小于3.9的固化聚合物、薄膜、层或结构。在一些实施方案中，此种固化聚合物、薄膜、层或结构可以具有低到2.5，在一些情况下2.3，在其它情况下2.2的介电常数。应当理解，上述范围中的介电常数低到足以提供电气和/或电子器件中传导线间的传输延迟的减小和交互干扰的减轻。所述聚合物、聚合物组合物、含该聚合物组合物的可光限定聚合物组合物，和/或由此种可光限定聚合物组合物获得的固化层和/或薄膜的介电常数可以在上面列举的任何值之间改变。
用于根据本发明实施方案的聚合物有利地具有低模量。因此，根据本发明形成的一些固化聚合物、薄膜、层或结构具有小于4.0GPa和低到0.3GPa的模量，其它低到0.2GPa，其它还低到0.1GPa。如熟练技术人员已知的那样，如果模量太高，则此种高模量的薄膜通常还将具有高的内应力,这可能导致可靠性问题，例如电子器件包中的管芯破裂。
在其它示例性固化聚合物、薄膜、层或结构中，吸湿性的水平通常小于2wt%，在一些情况下小于0.8wt%，在其它情况下小于0.3wt%。当在本文使用时，"吸湿性"通过根据ASTM D570-98测量样品的重量增益来测定。
根据本发明实施方案形成的固化聚合物、薄膜、层或结构有利地具有至少170℃，在一些情况下至少200℃，在一些情况下至少220℃至高达350℃的玻璃化转变温度（Tg）。在一些实施方案中，Tg高达325℃，在其它实施方案中高达300℃，在一些实施方案中高达280℃。有利地，此种高Tg允许将固化聚合物、薄膜、层或结构用于各种应用和器件。作为一个非限制性实例，等于或大于300℃，在一些情况下，等于或大于350℃的Tg足以允许在用于微电子器件例如IC的包装期间达到成功的回流焊加工。聚合物的玻璃化转变温度可以在上面指出的任何值之间改变。如本文所涉及那样，使用Dynamic MechanicalAnalysis（DMA）在可以从TA Instruments，New Castle，DE获得的Rheometric Scientific Dynamic Analyzer Model RDAII上根据ASTMD5026-95（温度：以5℃/分钟的速度从环境至400℃）测定Tg。
固化聚合物、薄膜或层还显示在合适的加工之后良好的粘接强度。就是说，本发明一些实施方案得到具有至少10MPa的粘结剪切强度的粘结，而其它实施方案得到具有至少20MPa的粘结剪切强度的粘结。如本文所涉及那样，使用具有Zeta datalog/statistics system4.4版软件的Quad Group，Romulus III-A Universal Materials Tester测定粘结剪切强度。使用Die Shear Head2182运行程序设计的DieBond Breaking Point Test，其中速度设置到快速且力设置到980牛顿。
正如前面提到的那样，用于本发明实施方案的聚合物具有10,000-500,000的重均分子量（Mw）。对于一些实施方案，所采用的聚合物具有至少30,000，对于其它至少60,000，在还有的其它中至少90,000的Mw是有利的。一些这样的实施方案将聚合物Mw的上界限制到至多400,000，在其它中限制到至多250,000，在还有的其它中限制到至多140,000也是有利的，其中使用聚（苯乙烯）标准样品通过凝胶渗透色谱（GPC）测定Mw。应当理解，用于根据本发明的任何实施方案的聚合物的所选Mw将经选择足以在由其获得的固化聚合物、薄膜、层或结构中提供所需物理性能。此外，应当理解包括在这些实施方案内的聚合物的Mw可以在上面提供的任何Mw值之间改变。
用于根据本发明任何实施方案的聚合物组合物包括用量足以为所得组合物，以及由此种组合物形成的涂层和固化层提供上述所需物理性能的聚合物。对于可用于本发明实施方案的示例性聚合物组合物，该聚合物有利地以该可光限定聚合物组合物的至少10wt%，在其它中至少15wt%，在还有的其它中至少25wt%的量存在。一些这样的组合物将聚合物的上界限制到聚合物组合物的至多60wt%，在其它中至多50wt%，在还有的其它中至多40wt%的量也是有利的。存在于聚合物组合物中的聚合物的量可以在上面列举的任何值之间改变，其中此种用量基于专门应用的要求和待将聚合物组合物施加到基材上的方法选择。另外，应当理解虽然可用于本发明实施方案的许多聚合物组合物是可光限定组合物，但是其它有用的聚合物组合物不是。
此种上述聚合物组合物还包含选自反应性和/或非反应性化合物的合适的溶剂以用作聚合物及其它用来形成聚合物组合物的添加剂的载体。此种溶剂可以是一种或多种非反应性化合物例如烃溶剂、芳族溶剂、环脂族环醚、环醚、乙酸酯、酯、内酯、酮和酰胺或反应性化合物例如脂族一和多乙烯基醚、环脂族一和多乙烯基醚、芳族一和多乙烯基醚和环状碳酸酯。应当理解，因此，在一些情况下，溶剂可以仅选自非反应性的化合物，在其它情况下仅选自反应性化合物，在还有的其它情况中选自反应性和非反应性化合物的混合物。此外，在任何上述情况中，溶剂可以进一步包含任何单一化合物或合适的化合物的任何混合物。合适的溶剂的特定非限制性实例包括非反应性化合物例如环己烯、苯、甲苯、二甲苯、均三甲苯、四氢呋喃、茴香醚、terpenenoids、双（4-乙烯氧基苯基）甲烷、环己酮和2-庚酮（MAK）；反应性化合物例如氧化环己烯、氧化α-蒎烯、2,2'-[亚甲基双（4,1-亚苯氧基亚甲基）]双-环氧乙烷和1,4-环己烷二甲醇二乙烯基醚。
此外，在一些示例性实施方案中，反应性稀释剂包括选自环氧化物和由结构单元VI和VII描述的化合物的一种或多种化合物：
CH2=CH-O-R10-O-CH=CH2（VI）
CH2=CH-O-R11（VII）
其中R10是选自C1-C20线性、支化和环状烷基、亚烷基、亚芳基和亚烷基芳基、含2-6个碳原子的氧化烯、聚（氧化烯）的连接基，其中重复基团的亚烷基部分包含2-6个碳原子和该聚（氧化烯）具有50-1,000的分子量、-[-R13-N-C（O）-O-]m-R13-，其中R13的每次出现独立地选自C1-C20线性、支化和环状亚烷基、亚芳基和亚烷基芳基，m是1-20的整数；R11选自C1-C20线性和支化、烷基和羟烷基。
其它示例性反应性稀释剂包括一种或多种选自以下的材料：苯基乙烯基醚、1,4-丁二醇二乙烯基醚、1,6-己二醇二乙烯基醚、1,8-辛二醇二乙烯基醚、1,4-二甲醇环己烷二乙烯基醚、1,2-乙二醇二乙烯基醚、1,3-丙二醇二乙烯基醚、乙基乙烯基醚、丙基乙烯基醚、丁基乙烯醚、异丁基乙烯醚、环己基乙烯基醚、辛基乙烯基醚、癸基乙烯基醚、十二烷基乙烯基醚、十八烷基乙烯基醚、1,4-丁二醇乙烯基醚、1,6-己二醇乙烯基醚和1,8-辛二醇乙烯基醚。
在形成此种聚合物组合物中，上述溶剂通常以组合物的至少15wt%到至多90wt%的量存在。在一些实施方案中，至少30wt%的下限是合适的，在还有的其它实施方案中为组合物的至少50wt%。存在于此种可光限定聚合物组合物中的溶剂的量可以在上面列举的任何值之间改变，以致组合物的性能对用其涂覆基材的所选的方法适合并且适合提供具有其合适厚度的层。当上述溶剂包括反应性化合物时，此种化合物通常以用来形成聚合物组合物的溶剂的至少0.5%-100%的量存在。在一些这样的实施方案中，下限为至少2.5wt%，在还有的其它中为至少7.5wt%是有利的。此种性能的非限制性实例包括溶剂的粘度和蒸发速度。
因为用于本发明实施方案的聚合物组合物包含溶剂，所以这样的实施方案通常在环境温度下呈液态，并且具有合适量的聚合物、溶剂及其它添加剂以提供在至少100厘泊（cps）到至多25,000cps范围内的溶液粘度。此种溶液粘度通常在25℃下使用安装到BrookfieldDV-E粘度计（可以从Brookfield EngineeringLaboratories,Middleboro,MA获得）上的适当选择的转子测定。将应指出的是，根据本发明实施方案的溶液粘度是通过改变此种组合物中数种组分的浓度而控制的特性，这些组分包括但不限于上述聚合物和溶剂，其中溶剂的改变可以包括反应性和非反应性化合物（如果两者存在）的比例的改变。另外，选择适合的溶液粘度至少是待用于采用该聚合物组合物涂覆基材的方法和所需的所得层/薄膜的厚度的函数。因此，虽然上面提供了宽范围的溶液粘度，但是应当理解聚合物组合物实施方案的特定溶液粘度可以具有落入此种范围的任何值。
另外，此种聚合物组合物也可以包含以光子形成催化剂的材料，其中该形成的催化剂用来引发聚合物的交联。以光子形成催化剂的适合的材料包括但不限于光酸产生剂和光碱产生剂。
当此种聚合物组合物包含以光子形成催化剂的材料时，此种组合物可以是直接可光限定的组合物，因为当此种组合物的层成像曝光到合适的光化辐射中时，此种催化剂仅在该薄膜曝光于此种辐射中的那些部分中形成。此种可光限定实施方案通常是可用于各种电子和光电应用的负作用光敏聚合物组合物。此种应用的一些非限制性实例包括施加到半导体晶片上的图案化粘结层，该半导体晶片在其中形成了开口，该开口与用于电接触和/或管芯单片化的区域对应。进一步关于此种示例性实施方案，可光限定聚合物组合物可以形成用于包装集成电路以防止环境和机械应力的介电层或结构。此外，此种实施方案可用于逻辑器件常规芯片规模，和晶片级包装，该逻辑器件是例如微处理器、Application Specific Integrated Circuits（ASICs）、分立元件（discrete）、存储器和无源器件以及各种显示器件及其它可能受益于此种层的光电子器件。本发明的另一个示例性实施方案提供在半导体图像传感器器件的阵列传感器上方固定、但是与其间隔的玻璃或塑料覆盖物，其中采用的聚合物组合物用来同时将该覆盖物可固定地附贴和提供与该图像阵列合适的间隔。因此，可光限定聚合物组合物可以用于制造任何各种微电子、电子或光电子器件，这些器件可能受益于此种可光限定聚合物组合物作为层、薄膜或结构的引入。
当将光酸产生剂作为以光子形成催化剂的材料引入本发明聚合物组合物时，此种光酸产生剂可以包括一种或多种选自盐、含卤化合物和磺酸盐的化合物。可用于本发明实施方案的合适的光酸产生剂的非限制性实例包括一种或多种选自以下的化合物：4,4'-二叔丁基苯基碘
Figure BDA00003327792700181
三氟甲磺酸盐；4,4',4''-三（叔丁基苯基）锍三氟甲磺酸盐；二苯基碘
Figure BDA00003327792700182
四（五氟苯基）锍硼酸盐；三芳基锍-四（五氟苯基）硼酸盐；三苯基锍四（五氟苯基）锍硼酸盐；4,4'-二叔丁基苯基碘
Figure BDA00003327792700183
四（五氟苯基）硼酸盐；三（叔丁基苯基）锍四（五氟苯基）硼酸盐和4-甲基苯基-4-（1-甲基乙基）苯基碘
Figure BDA00003327792700184
四（五氟苯基）硼酸盐。
此种光酸产生剂通常以足以促进或引起固化和交联的水平存在。对于根据本发明的一些实施方案，此种足够的水平为至少0.5wt%至10wt%。在其它实施方案中，至少0.75wt%的下限是合适的，在还有的其它中，占可光限定聚合物组合物的至少1wt%是合适的。存在于本发明实施方案中的光酸产生剂的量可以在上面列举的任何值之间改变以满足可光限定组合物预期的应用的需要。
应当理解，由本发明示例性实施方案采用的聚合物组合物可以包括对配制和使用根据本发明的可光限定聚合物组合物必要的其它适合组分和/或材料。这些其它适合的组分和/或材料包括一种或多种选自敏化剂组分、反应性和非反应性溶剂、催化剂清除剂、粘合促进剂、抗氧化剂等的组分。
当合适时，一种或多种敏化剂组分可以包括在用于本发明实施方案的可光限定聚合物组合物中。通常，敏化剂允许特定类型或波长的光化辐射来引起光酸或光碱产生剂变得有效用于引发其中包括的聚合物中的交联。此种适合的敏化剂组分包括但不限于，蒽、菲、
Figure BDA00003327792700185
、苯并芘、荧蒽、红荧烯、芘、氧杂蒽酮、阴丹士林、噻吨-9-酮和它们的混合物。在一些示例性实施方案中，适合的敏化剂组分包括2-异丙基-9H-噻吨-9-酮、4-异丙基-9H-噻吨-9-酮、1-氯-4-丙氧基噻吨酮、吩噻嗪和它们的混合物。
对于本发明示例性实施方案中使用的同时具有以光子形成催化剂的材料和敏化剂组分的聚合物组合物，该敏化剂组分可以按占可光限定聚合物组合物至少0.1wt%到至多10wt%的量存在于该组合物中。在其它实施方案中，至少0.5wt%的下限是合适的，在还有的其它中，占可光限定聚合物组合物的至少1wt%是合适的。存在于此种可光限定聚合物组合物中的敏化剂组分的量可以在上面列举的任何值之间改变。
在根据本发明的一些实施方案中，将催化剂清除剂引入这些实施方案采用的可光限定聚合物组合物中。有用的清除剂包括除酸剂和/或除碱剂。可以用于本发明的适合的除碱剂的非限制性实例是三氟甲基磺酰胺。可以用于本发明的除酸剂的非限制性实例包括仲胺和/或叔胺，例如选自吡啶、吩噻嗪、N-甲基吩噻嗪、三（正丙基胺）、三乙胺和呈其任何异构化形式的二甲基吡啶的那些。
对于同时具有以光子形成催化剂的材料和催化剂清除剂的那些可光限定聚合物组合物，该催化剂清除剂可以按占可光限定聚合物组合物至少0.0005wt%到至多5wt%的量存在于该组合物中。在其它实施方案中，至少0.05wt%的下限是合适的，在还有的其它中，占可光限定聚合物组合物的至少0.25wt%是合适的。存在于此种可光限定聚合物组合物中的催化剂清除剂的量可以在上面列举的任何值之间改变。
已经发现，对于本发明的一些实施方案，将粘合促进剂添加到采用的聚合物组合物中是有利的。通常地，与聚合物组合物的数种其它组分和此种组合物预期的用途相容的任何这样的粘合促进剂可以用于本发明。适合的粘合促进剂改进可光限定聚合物组合物的涂覆层和其上涂有它的基材之间的粘结强度。在本发明的一个示例性实施方案中，粘合促进剂包括一种或多种选自3-缩水甘油氧基丙基三甲氧基硅烷、3-缩水甘油氧基丙基三乙氧基硅烷、3-氨基丙基三乙氧基硅烷和由以下通式V描述的化合物的化合物：
Figure BDA00003327792700191
其中z是0、1或2；R8是选自C1-C20线性、支化和环状亚烷基，含2-6个碳原子的亚烷氧基，和多（亚烷氧基）的连接基，其中该重复基团的亚烷基部分包含2-6个碳原子，该多（亚烷氧基）具有50-1,000的分子量；R9的每次出现独立地选自C1-C4线性和支化烷基；R18的每次出现选自H和C1-C4线性和支化烷基。应进一步指出，已经发现，对于本发明一些实施方案，可以将粘合促进剂引入用来形成聚合物组合物的聚合物的骨架，用作衍生自合适的单体的附加或替代的重复单元。可以作为重复单元引入此种聚合物以提供粘附促进的示例性单体包括但不限于三甲氧基甲硅烷基降冰片烯、三乙氧基甲硅烷基降冰片烯和三甲氧基甲硅烷基乙基降冰片烯。
用来形成本发明实施方案中使用的聚合物组合物的示例性聚合物包含至少两种相异类型的重复单元，该重复单元衍生自由上面所示的通式I表示的降冰片烯型单体。这些实施方案的进一步描述是，此种相异类型降冰片烯型单体中的一种具有至少一个含环氧基官能团的侧基，例如烷基缩水甘油醚侧基例如甲基缩水甘油醚，或环氧基烷基侧基例如环氧基辛基，而此种相异类型单体中另一种具有至少一个芳烷基侧基，例如苯乙基侧基。
当此种聚合物组合物包含由多于两种相异类型降冰片烯型单体制备的聚合物时，此种单体与上述单体相异。就是说，此种单体具有与上述那些第一和第二类型的单体不同的原子或不同的原子数目或位置。
仅出于说明性目的，一种示例性可光限定聚合物组合物包括通过反应器进料的聚合制备的聚合物，该反应器进料包含以下三种示例性降冰片烯型单体—30%癸基降冰片烯、40%苯基乙基降冰片烯和30%缩水甘油基甲基醚降冰片烯（mol%）和合适量的以下添加剂：可以从Rhodia获得的
Figure BDA00003327792700201
PI2074（4-甲基苯基-4-（1-甲基乙基）苯基碘
Figure BDA00003327792700204
四（五氟苯基）硼酸盐）；可以从Lambson Group Inc.获得的
Figure BDA00003327792700202
CPTX1-氯-4-丙氧基-9H-噻吨酮；吩噻嗪（AldrichChemical Company），得自Ciba Fine Chemicals的
Figure BDA00003327792700203
1076抗氧化剂（3,5-二-叔丁基-4-羟基氢肉桂酸酯）；1,4-二甲醇环己烷二乙烯基醚和3-缩水甘油氧基丙基三甲氧基硅烷（3-GTS或A-187）。如将在随后实施例中看出的那样，上述聚合物组合物只是许多可能和有利的组合物中的一种。
根据本发明的实施方案涉及在基材表面上形成聚合物组合物的层的方法，其中此种组合物可以是可光限定或不是可光限定的，和使用此种层形成可用于半导体晶片加工和芯片包装的结构的方法。例如，采用化学机械抛光方法和/或具有堆叠芯片阵列的芯片包装的晶片减薄方法或平面化方法（参见图2、5或6）。如下面将描述的那样，根据本发明的一些实施方案包括：提供基材，用聚合物组合物涂覆该基材表面以形成层，将该层成像曝光到合适的光化辐射中，通过除去该层的未曝光部分将图案显影，和固化残留的部分以在该表面上形成图案化层或结构的图案。同时还包括曝光于光化辐射中的其它实施方案包括全面曝光（blanket exposure）而不是成像曝光，因此此种实施方案通常不包括显影步骤。
对于一些实施方案，刚好在涂覆基材表面之前如下将其预处理是有利的：将该基材表面暴露到等离子体放电中以致待在其上形成的聚合物薄膜对基材表面的粘附提高到好于类似的未处理表面。虽然已经发现氧等离子体或氧/氩等离子体都对处理硅基材有效，但是非限制性实例是在300瓦的功率设置和300mTorr的压力下将硅晶片基材的表面暴露到March RIE CS1701等离子体发生器中的氧/氩等离子体（50:50体积%）中30秒，也可以采用其它合适的气体或气体混合物及其它合适的反应器条件。
任何适合的涂覆方法可用来用聚合物组合物涂覆基材。在一个示例性实施方案中，适合的涂覆法包括但不限于，旋涂、浸涂、刷涂、辊涂、喷涂、溶液流延、流化床沉积、挤出涂覆、幕涂、半月板涂覆、丝网或模板印刷等。在本发明的示例性实施方案中，旋涂通常用于形成上述聚合物组合物的薄膜，因为其简单并与当前微电子加工相容。
在一些实施方案中，在用聚合物组合物的层涂覆基材之后，任选地首先将该层加热到第一温度以从涂覆的层或薄膜上基本上除去全部任何残留溶剂或其它挥发物。有利地，此种首先加热也可以用来使由该涂覆过程产生的层中的任何应力松弛。此外，此种加热可以用来使该层硬化，从而使得它比没有经历首先加热的情况更耐用。发现，此种首先加热提供在后续加工期间的更方便处理以及该层的更均匀构图。
此种首先加热的适合的条件包括但不限于，足以从该层上基本上除去全部任何残留溶剂同时阻止此种层经历任何氧化过程或热引发固化的那些。虽然此种首先烘烤条件将部分地随含该聚合物的配方的组分而改变，但是以下示例性条件是指导性的。此种条件包括但不限于，分别从小于1分钟到30分钟和75℃到150℃的合适时间和温度。此外，适合的首先加热条件包括在真空、空气或惰性气氛例如氮气、氩气和氦气中加热。
然后通常将上述涂覆层暴露于光化辐射的任何适合的来源中。在一个非限制性实例中，光化辐射是波长为190nm到700nm，在一些情况下300nm到500nm，在其它情况下360nm到440nm的紫外或可见光辐射。在另一个非限制性实例中，此种用于曝光的光化辐射的剂量为50mJ/cm2到3,000mJ/cm2。
在本发明的一些实施方案中，通过将光掩膜放置在光化辐射源和该层之间以致仅该层所选的部分暴露于光化辐射中，将该层成像曝光。在该层的暴露于该辐射中的那些部分中，以光子形成催化剂的材料引发引入聚合物骨架的一些重复单元中的侧挂环氧基交联。此种交联将曝光部分内的聚合物材料转化成一般溶剂不溶的状态。该层的未曝光区域保持它们初始的一般溶剂可溶状态，从而允许使用溶剂（通常称为显影剂）容易地除去其中未曝光的聚合物材料，导致图案化层或布置在基材上的结构的图案形成，如稍后将说明的那样。
在暴露到光化辐射中之后并且在可能进行的任何显影步骤之前，本发明的一些实施方案一般包括曝光后烘烤。此种烘烤可以用来进一步促进该可光限定层的曝光部分内的侧挂环氧基的交联，其中此种烘烤的提高的温度用来提高由该曝光形成的酸物质的活动性，从而允许此种酸找到并与残存的未交联环氧基反应并因此进一步提高此种曝光区域内的交联度。应当理解，曝光部分内此种提高的交联可以提高曝光和未曝光部分之间的溶解性差异，其中此种曝光是成像曝光。因此，可以提高图案清晰度。在本发明的一些实施方案中，曝光后烘烤是75℃到至多140℃的温度保持1分钟到20分钟的时间。在其它实施方案中，此种烘烤是85℃到110℃的温度保持4分钟到10分钟的时间。另外，此种曝光后烘烤通常在惰性气氛（例如，氮气、氩气或氦气）下进行。
在本发明的一些实施方案中，在曝光后烘烤之后，在基材上形成可光限定层的方法包括将其中的图案或它们采用的结构显影。通常，此种显影包括使该曝光层与适合的显影剂材料接触。虽然可以使用任何合适的显影剂材料，但是合适的显影剂是能够除去该层可溶部分（例如未交联部分）的那些材料。此种显影剂材料包括但不限于，溶剂例如甲苯、均三甲苯、二甲苯、环戊酮和2-庚酮（MAK）。
另外，可以采用将结构的上述图案化层显影的任何适合的方法。此种适合的方法包括但不限于，喷涂、搅炼和/或浸渍显影技术。喷涂显影包括用显影溶剂的雾化或其它分散料流的连续流喷涂聚合物涂覆的基材一段足以从该基材上除去未交联聚合物（未曝光）的时间。可以用合适的溶剂例如醇对聚合物涂覆的基材进行最终冲洗。搅炼和浸渍技术包括在整个图案化涂层上搅炼显影溶剂或将该图案化涂层基材浸入显影溶剂中以溶解未交联的聚合物，然后在附加的显影溶剂或另一种合适的溶剂（例如醇）中冲洗该显影的基材。在所有上述显影技术中，显影的涂层基材可以高速旋转以除去残留溶剂和溶质和任选地在110℃-200℃的温度下经历显影后烘烤循环5-90分钟。
现参照图1，描绘了其上具有可光限定聚合物组合物的成像曝光和显影层（图案化层）的半导体基材10。如此图显示那样，此种图案化层通常包括覆盖基材10的聚合物组合物的部分20（它们没有被上述显影过程除去）和间隙30和40（代表被此种显影过程除去的其它部分）。如所示，间隙30暴露焊盘50（还称为电接触区域）并且间隙40代表切割道（用于管芯单片化）。虽然图1仅描绘了外围粘结或电接触区域和切割道开口，但是应当理解其它区域也可以打开，这些区域包括但不限于其它电接触区域（即"内粘结"部位）或成象阵列（例如可以在光电子管芯上找到）。
在上述显影之后，任选地将根据本发明的实施方案显影后烘烤并随后固化，其中此种固化用来在形成图2、5和6描绘的结构的过程中将涂层基材粘结到另一个基材上。
在一些实施方案中，可以采用两步固化循环。例如，在第一固化循环中，在5-100psi的压力下将聚合物层加热到110℃-300℃的第一固化温度保持30秒-120分钟。此种第一固化循环用来使可交联组分的交联继续进行，为光限定的特征和/或结构提供初始侧壁轮廓和形成基材间的第一粘结。在随后的第二固化循环中，将本发明的实施方案加热到第二固化温度，其比第一固化温度高。此种第二固化温度通常是110℃-300℃，其中继续此种加热20-120分钟，其中更短和/或更长的时间同样可能是合适的。这种第二固化循环的作用认为使基材的粘结完成和确保可交联组分的交联基本上完成并因此为所得薄膜和/或结构提供所需机械、物理和化学性能。这样的非限制性实例是将基材粘结到所需的剪切强度、低水分摄取性能、低模量和耐一些化学品性并且获得第二侧壁轮廓。应该指出的是，对于此种光限定的实施方案，如下改变光限定特征的总体上等于或接近于垂直（90度）的初始侧壁轮廓：二次加热到比该初始侧壁轮廓更倾斜（不太垂直）的第二侧壁轮廓。此种第二轮廓有利地为60度到85度。
在其它实施方案中，使用单一固化循环使光限定的聚合物组合物固化。就是说，在5-100psi的压力下将此种实施方案加热到120℃-300℃的温度保持2分钟-10小时。此种单一固化循环已经表明有效提供上述希望的性能并且还提供不太垂直并且总体上60度到85度的初始侧壁轮廓。应当理解，讨论固化循环中规定的时间、温度和压力是宽的范围，仅作为熟练技术人员的指导。因此，在所规定的宽范围内的任何和所有时间和温度在本发明范围和精神之内。
如上所述，此种固化步骤通常用来引起涂层基材粘结到另一个基材上。例如，参照图2，半导体管芯（芯片）140通过聚合物部分180与芯片170粘结。为了产生这种粘结的结构，已经发现在固化循环的至少一部分期间对该芯片施加压力是有利的。因此，如上所述，该两步固化循环仅在第一加热步骤期间提供此种压力，而一步固化循环提供连续压力。在图2中还看出芯片140通过连接材料130与基材120牢固地附贴并且芯片140和170都具有导线粘结物150以将芯片140的焊盘145和芯片170的焊盘175电连接到此种基材的焊盘125上。虽然连接材料130还没有如本文所描述和使用的聚合物组合物进行论述，但是应当理解材料130可以按形成图1描绘的部分20类似的方式那样连贯的并施加和形成在基材120上。
当可光限定层的选取部分已经暴露于光化辐射中并随后构图和固化时，该层呈覆盖该基材至少一部分表面的薄膜或多个结构形式。通常，该薄膜和任何所得的结构具有所需厚度是有利的。因为根据本发明的实施方案的加工可以改变，并且因为这种加工通常导致布置在基材上的聚合物组合物的最初施加的厚度改变成更小的最终厚度，所以已经发现测定该典型的厚度改变的试验允许测量初始厚度作为获得所需最终厚度的手段。将应指出的是，此种试验，例如经由工艺的整体加工布置在基材上的聚合物组合物层完全在熟练技术人员能力范围之内。
所需的最终厚度可以是任何适合的厚度。也就是，对薄膜待用于的特定微电子、电子或光电应用适合的任何厚度。例如，应当理解，对于本发明的将使用导线粘结物将两个或更多个管芯电连接到基材上的实施方案（例如图2所示），厚度不同于经由焊料凸点或球将此种管芯电连接的实施方案（例如倒装芯片构型中），此外也不同于包括晶片减薄工艺的实施方案。因此，此种改变的实施方案可以具有5微米（μm）-300μm的最终膜厚度。在一些实施方案中，此种厚度为10μm-100μm，在还有的其它中为25μm-75μm。最后，应该指出的是，获得的最终膜厚度可以在所提供的任何数值范围或这些范围的组合内改变。
作为暴露到光化辐射和各种固化步骤中的结果，交联反应基本上完成并且所得的图案化薄膜和/或结构具有为所采用的实际组合物和该组合物的实际加工特有的玻璃化转变温度（Tg）和粘结剪切强度。在本发明的一些实施方案中，在最终固化步骤之后，Tg通常大于275℃，粘结剪切强度通常大于或等于10MPa，并且通常比引起其上固定了该材料的基材破坏所要求的大。
现参照图3和4，在形成本发明另一个芯片堆叠体实施方案中的替代中间步骤在图3中示出，半导体管芯或芯片340显示具有覆盖此种芯片表面的焊盘或部位345。芯片370显示具有布置在聚合物部位382之间的焊盘375。还描绘了与垫375牢固和电连接的焊料球或块360。虽然图3是不按比例的，但是将应指出的是焊料球360按垂直方向延伸超过相邻的聚合物部位382第一距离392。现转到图4，描绘了芯片340和370的替代型式。如图3中那样，图4的芯片340和370各自分别包括焊盘345和375，并且芯片370进一步以图3所示的同样方式具有与垫375牢固和电连接的焊料球或块360。然而，按与图3中描绘的替代方式，芯片340和370中的每一个具有布置在其上的聚合物部分384，其中此种部分384共同基本上与图3的聚合物部分382的厚度相当。因此，部分384中的每一个比部分382薄并因此第二距离394（焊料球360延伸超过部分384的距离）比第一距离392大。
应该指出的是，虽然形成图4的结构包括需要提供图案化聚合物部分384的额外步骤，但是因为此种部分比图3的部分382薄，所以当需要小的几何结构时，部分384可以更容易形成。此外，通过任何合适的方法实现的焊料球360的形成可以更容易完成，归因于聚合物部分384与部分382相比更薄。
现参照图5和6，描绘了本发明还有的其它芯片堆叠实施方案。图5描绘了两芯片堆叠体，其中半导体管芯或芯片370经由压缩焊料球365与管芯340电连接并且经由聚合物部分380牢固地与管芯340连接。应当理解，该牢固和电的连接是根据图4或图3所描绘的结构粘结合适的中间结构的结果，其中采用上面相对于图2的结构描述的单步固化和粘结过程或两步固化和粘结过程。然而，因为图3和4的中间结构都包括焊料球或块360，虽然图2的结构没有此种块360，但是用于此种粘结和固化过程的温度和压力应该适合于所采用的特定焊料材料。继续参照图5，芯片370和芯片340的此种电连接经由压缩焊料球365与芯片370的两个焊盘375和芯片340的焊盘348的电接触。如应该看出的那样，芯片340包括覆盖此种芯片相对表面的焊盘348和344并且其中这些垫中仅一个与此种芯片的"有源"表面相邻。就是说，垫344或348之一与管芯340的形成了此种管芯的器件的表面相邻，并且另一个覆盖该相对表面。提供与覆盖该无源表面的焊盘电连接的任何方法可以用来提供此种电连接，示例性方法包括但不限于，"经由芯片通路"或"边缘镀金属"。
仍参照图5，可以看出焊盘225覆盖基材220上表面的基材220与芯片340以电和牢固地连接。牢固的连接是芯片340经由聚合物部分380与基材220粘结的结果并且经由压缩焊料球或块365的电连接实施焊盘225和344的此种连接。应该指出的是，在本发明的一些实施方案中，芯片340和370将首先连接然后与基材220第二连接，而在其它实施方案中，采用单一粘结和固化过程以单一过程将芯片340和370与基材220连接。或者，可以首先将芯片340和基材220连接然后与芯片370第二连接。
现转到图6，示出了本发明的又一个实施方案。将应指出的是，图6描绘的实施方案包括图2和图5描绘的实施方案的部分。就是说，图6的实施方案同时将导线粘结和压缩焊料球用于电连接。具体来说，看出基材420具有在其上形成的焊盘425。芯片440包括导线焊盘442和焊料焊盘444，其中垫442和425经由接合线450电连接。芯片440进一步经由连接材料430与基材420牢固连接，该连接材料430类似于连接材料130（图2）并且材料130的备选物的论述此前与该图的论述一起提供。如看出的那样，具有焊盘475的芯片470经由压缩焊料球465与芯片440电连接并且与焊料焊盘444接触。此外，芯片470经由聚合物材料480牢固地与芯片440连接。此种牢固的和电的连接按相对于图5论述的类似方式进行。
有利地，用来形成用于本发明实施方案的聚合物组合物以在电子或光电子基材间形成强粘结的聚合物也可以容易地通过固化/粘结的材料的热分解而除去。因此，已经发现当将此种材料加热到超过425℃的温度保持合适的时间时，此种聚合物材料可以热分解而几乎不留下残渣。应当理解，此种特性可以用于此前描述的本发明芯片堆叠实施方案，因为此种特性允许有价值的半导体管芯的回收并且允许此种回收应该变得必要的其它材料回收。然而，此种特性还提供替代实施方案，其中两个基材或基材和夹具或处理基材间的可除去粘结是要求的。
虽然本发明的聚合物组合物是可通过和经由成像曝光和随后的图案显影光限定的，但是在一些实施方案中，可能希望提供未成像薄膜。就是说，其中没有形成图案或由其形成的结构的层或薄膜。此种未成像的实施方案可以使用上述图像显影过程来提供，其中进行作为"全面曝光"的成像曝光（薄膜的所有部分暴露于光化辐射中）或其中薄膜完完全全不暴露到此种光化辐射中。当采用此种全面曝光时，上述没有显影步骤的图像提供过程将提供完全固化的薄膜。当不暴露到光化辐射中时，然后将仅通过热过程将薄膜固化。因此，以光子形成催化剂的适合的材料，即还以热方式形成催化剂的材料被包括在聚合物组合物中并且调节固化温度和时间（如果认为有必要）以将该材料完全固化。适合的热酸产生剂包括上面给出的
Figure BDA00003327792700281
盐、含卤化合物和磺酸盐并且适合的热固化剂或热酸产生剂包括但不限于，咪唑，伯、仲和叔胺，季铵盐，酸酐，多硫化物，多硫醇，酚，羧酸，聚酰胺，季
Figure BDA00003327792700282
盐和它们的结合物。最后，应该指出的是，当制备未成像的薄膜时，可以使用任何合适的光刻成像和构图方法使此种薄膜图案化。即，可以将光致抗蚀剂材料的层布置在固化的未成像层、该光致抗蚀剂层中形成的图案和通过任何适当手段蚀刻的基础未成像层上。
例如，参照图7，描绘了利用此种热分解的根据本发明的实施方案。如所示，基材520经由聚合物材料580与半导体基材或晶片540连接。当此种实施方案涉及晶片减薄方法时，晶片540的有源表面经布置面对基材520。或者，当此种实施方案是晶片平面化方法时，晶片540的有源表面经布置表面远离基材520。通常，晶片540与基材520的粘结在没有成像曝光的情况下实现，但是全面曝光使聚合物380内的交联反应开始，或者如果聚合物380包括热酸产生材料，如此前所述，不进行曝光并且经由热手段引发粘结过程。应当理解，在此种加工完成之后，可以经由上述聚合物580的热分解使晶片540与基材520分离。然而，应当指出，当描述此种分解的合适的时间时，此种时间将部分地是层380的厚度和晶片540的尺寸的函数。
本发明涂覆、图案化、显影和固化的薄膜具有优异的性能例如低的介电常数、低的吸湿性、韧性、耐溶剂开裂性和粘附性以及其它性能。具有这些性能中的至少一些的聚合物薄膜可用于制造微电子器件，其中要求高密度包装、互连和细微特征例如微通路。
由根据本发明的可光限定聚合物组合物形成的层和使用本文描述的方法制得的固化和图案化层、薄膜和结构，与它们相联系的基材一起可用作电气和/或电子器件以及各种光电子器件的组件，它们可以受益于所形成的此种薄膜、层和结构的高温稳定性和/或其它性能。在一些示例性实施方案中，电气和/或微电子器件是半导体器件。在其它示例性实施方案中，该电气或电子器件选自但不限于，逻辑芯片例如微处理器芯片，无源器件，存储芯片，微电机系统（MEMS）芯片，微光电机系统（MOEMS）芯片和专用集成电路（ASIC）芯片。在还有的其它示例性实施方案中，包括光电子器件例如显示器件、发光二极管和等离子体器件。
如将在以下仅出于说明性目的提供的实施例中看出的那样，本发明的实施方案提供可以经定制提供宽应用范围的特定性能和特性的聚合物。以下是用于以下实施例的一些材料的结构通式。
Figure BDA00003327792700301
实施例
聚合物合成实施例：
实施例1
如下制备包含衍生自苯乙基降冰片烯（PENB）、缩水甘油基甲基醚降冰片烯（MGENB）和癸基降冰片烯（癸基NB）的苯乙基、缩水甘油基甲基醚和癸基重复单元的聚合物：在110℃下干燥合适尺寸的反应容器18小时然后转移至N2吹扫的手套箱中。然后将以下物质装入该容器：乙酸乙酯（230g）、环己烷（230g）、PENB（14.17g，0.071mol）、MGENB（14.0g，0.100mol）和癸基NB（39.50g，0.168mol）。通过让干N2流穿过该溶液30分钟清除反应介质的氧气。在完成该清除之后，将溶于8ml甲苯的1.50g（3.10mmol）双（甲苯）双（全氟苯基）镍（NiARF）注入该反应器。在环境温度下搅拌该反应混合物18小时然后用过乙酸溶液（50摩尔当量，基于该镍催化剂，150mmol，如下制备：将57ml用大约130ml去离子水稀释的冰乙酸与用大约100ml去离子水稀释的115mL30wt%的过氧化氢结合）处理并再搅拌18小时。
停止搅拌允许水层和溶剂层分离。然后除去水层并通过添加水的等分试样用500mL蒸馏水洗涤剩余的溶剂层三次，搅拌20分钟，允许层分离然后除去水层。然后将洗涤的溶剂层添加到过量丙酮中以使聚合物沉淀，通过过滤回收该聚合物并在60℃下在真空烘箱中干燥一整夜。在干燥之后，获得了66.1g干聚合物（92%转化率）。通过GPC使用聚苯乙烯标准样品测定聚合物的分子量并发现Mw=105,138，Mn=46,439，多分散度（PDI）是2.26。使用1H NMR测定聚合物的组成，并发现是：20.2摩尔%（mol%）苯乙基降冰片烯；29.1mol%缩水甘油基甲基醚降冰片烯和50.7mol%癸基降冰片烯。
实施例2-4
使用下表1中指示的量的数种单体重复实施例1的程序。还采用合适量的溶剂和催化剂。
表1
对于实施例2，获得了49.2g干聚合物（90%转化率）；对于实施例3，获得了44.8g干聚合物（89%转化率）；对于实施例4，获得了93.0g干共聚物（93%转化率）。
实施例5
如下制备包含衍生自PENB、MGENB和十二烷基降冰片烯（十二烷基NB）的苯乙基、缩水甘油基甲基醚和癸基重复单元的聚合物：将甲苯（118.5g）、甲基乙基酮（MEK）（23.0g）、十二烷基NB（11.9g；0.045m）；MGENB（4.1g；0.023m）和PENB（9.0g；0.045m）加入适当尺寸的反应容器。用N2气体鼓泡该单体溶液30分钟，同时搅拌以除去溶解氧。在该鼓泡之后，然后使用套管将溶于甲苯（12.0g）的NiARP催化剂（0.845g；0.0018m）添加到该反应容器中。在环境温度下进行聚合反应6小时然后用去离子水（100g）、过氧化氢（50.0g）和乙酸（25.0g）的溶液处理以猝灭聚合反应。在环境温度下再搅拌所得的两相反应混合物18小时以除去残留催化剂。停止搅拌以允许有机和水相的相分离，轻轻倒出水相并用200mL去离子水洗涤有机相3次，将50mL THF添加到该第一水洗剂中以帮助水和有机相的相分离。
通过沉淀到7000mL甲醇中回收聚合物。通过过滤回收沉淀的固态聚合物，在空气中然后在真空下在45℃下干燥48小时。回收了23.5g（94.0%产率）固态聚合物（Mn=35,581；Mw=80,273；PDI=2.25）。通过1H NMR发现组成是十二烷基NB/MGENB/PENB（41/21/38）。
实施例6
按与实施例5类似的方式，分别使用40/30/30的单体配比制备包含衍生自PENB、环氧基辛基降冰片烯（EONB）和癸基NB的苯乙基、环氧基辛基和癸基重复单元的聚合物。回收了203.4g（96.0%产率）固态聚合物（Mn=29,892；Mw=76,260；PDI=2.55）。通过1H NMR测定组成为PENB/EONB/癸基NB40/30/30。
实施例7
在一种替代方法中，将25.4千克（kg）PENB、17.0kg MGENB、22.8kg癸基NB、261.0kg环己烷和261.0kg乙酸乙酯加入300加仑PFA衬里的不锈钢反应容器。然后在搅拌下将反应混合物加热到30℃+/-1℃。在温度稳定之后，添加1.228kg NiARF溶于29.48kg无水甲苯的溶液并允许反应温升以将反应容器的温度提高到45℃，在此温度下再保持5小时。然后在搅拌下用33kg乙酸、62.3kg30%过氧化氢和71.8kg去离子水的溶液处理该反应混合物，此后，允许该混合物分离成水相和溶剂相。除去水相并用水和乙醇混合物（129.3kg水和55.4kg乙醇）洗涤溶剂相三次，同时维持反应混合物温度在50℃。然后用醇的混合物处理所得的富聚合物的溶剂相以除去未反应的单体，冷却到4℃并除去上方醇层。然后通过溶剂交换回收为在2-庚酮（MAK）中的溶液的产物并通过真空蒸馏浓缩到大约50%聚合物。获得61.5kg聚合物（94%理论产率）。1H NMR分析表明聚合物的组成包括：41mol%PENB、29mol%MGENB和30mol%癸基NB。分子量发现是：Mn=33,137，Mw=70,697，和多分散指数（PDI）=2.13。
实施例8
将环己烷（403.7g）、乙酸乙酯（403.7g）、癸基NB（54.80g；0.234m）；MGENB（29.74g；0.165m）；PENB（21.78g；0.110m）和三甲氧基甲硅烷基降冰片烯（TMSNB）（8.84g；0.041m）加入适当尺寸的反应容器。用N2气体鼓泡该单体溶液30分钟以除去溶解氧。
在手套箱中，将NiARF催化剂（4.44g；0.0092m）和甲苯（40.0g）加入30mL浆液指管。将磁性搅拌棒添加到该浆液指管中，然后密封并从该手套箱中取出。搅拌该催化剂溶液30分钟以使催化剂完全地溶解在甲苯中。然后使用套管将催化剂添加到该单体溶液中。在环境温度下进行聚合反应5小时。
制备去离子水（349.56g）、过氧化氢（207.78g）和乙酸（110.0g）的溶液。将该水溶液添加到3L反应器中以猝灭聚合反应。在环境温度下搅拌该2相溶液18小时以除去残留催化剂然后停止搅拌以允许有机和水相的相分离。轻轻倒出水相并用1500mL去离子水洗涤有机相5次。将50mL THF添加到该第一水洗剂中以帮助水和有机相的相分离。通过沉淀到7000mL甲醇中回收聚合物。通过过滤回收沉淀的固态聚合物，在空气中然后在真空下在45℃下干燥48小时。回收了60.0g（69.0%产率）固态聚合物（Mn=47,944，Mw=148,404，PDI=3.095）。
实施例9-11
使用下表2中指示的量的数种单体重复实施例6的程序。还采用合适量的溶剂和催化剂并且如该表中指出的那样，将换用的甲硅烷基醚降冰片烯单体用于实施例7和9中的每一个，如该表后面的提示所给出。
Figure BDA00003327792700351
配制和方法实施例：
实施例A
将实施例5制备的101.0g聚合物溶液和50g2-庚酮（MAK）加入淡黄色宽颈瓶。混合该溶液直到固态聚合物完全地溶解，然后滤过0.45微米过滤器以除去颗粒。向该溶液中添加2.00g（1.97mmol）
Figure BDA00003327792700361
2074光引发剂、0.60g（1.97mmol）
Figure BDA00003327792700362
CTPX（Lambson Group Ltd.）、0.137g（0.688mmol）吩噻嗪（Aldrich）和2.657g Irganox1076（5.00mmol）。混合该溶液18小时以完全地分散该光活性化合物。
用4.0g聚合物溶液旋涂5英寸氧氮化物涂覆的硅晶片。在120℃下在热板上首先烘烤所得的涂层4分钟。通过成像曝光到300mJ/cm2UV辐射（365nm）中将该薄膜构图。通过在氮气干燥箱中在90℃下第二次加热该晶片5分钟增加该聚合物薄膜中的所得图案。在旋转显影机中通过用环戊酮喷涂该薄膜120秒以溶解该薄膜未曝光的部位将该图案显影。然后用丙二醇一甲醚乙酸酯（PGMEA）冲洗该湿膜30秒并在250℃下在氮气气氛下固化60分钟。
实施例B
将实施例1制备的191.25g聚合物材料和191g2-庚酮（MAK）加入淡黄色宽颈瓶。混合该溶液直到固态聚合物完全地溶解，然后滤过0.45微米过滤器以除去颗粒。向该溶液中添加3.825g（3.77mmol）
Figure BDA00003327792700363
2074光引发剂、1.148g（3.77mmol）
Figure BDA00003327792700364
CTPX（Lambson Group Ltd.）、0.262g（1.32mmol）吩噻嗪（Aldrich）和3.73g（7.03mmol）Irganox1076（Ciba）。混合该溶液18小时以完全地分散该光活性化合物。
用4.0g上面的聚合物溶液旋涂5英寸氧氮化物涂覆的硅晶片并如实施例A中所述进行加工而形成成像的聚合物层。
实施例C
将实施例1制备的37.5g聚合物材料和37.5g2-庚酮（MAK）加入淡黄色宽颈瓶。混合该溶液直到固态聚合物完全地溶解，然后滤过0.45微米过滤器以除去颗粒。向该溶液中添加0.9840g（0.97mmol）
Figure BDA00003327792700371
2074光引发剂、0.297g（0.97mmol）
Figure BDA00003327792700372
CTPX（Lambson Group Ltd.）、0.070g（0.35mmol）吩噻嗪（Aldrich）、0.73g（1.38mmol）Irganox1076（Ciba Fine Chemicals）、2.46g（10.4mmol）3-缩水甘油氧基丙基三甲氧基硅烷（Aldrich）和1.25g（6.36mmol）1,4-环己烷二甲醇二乙烯基醚。混合该溶液18小时以完全地分散该光活性化合物。
用4.0g上面的聚合物溶液旋涂5英寸氧氮化物涂覆的硅晶片并如实施例A中所述进行加工而形成成像的聚合物层。
实施例D
将实施例4制备的33.2g聚合物材料和47.6g2-庚酮（MAK）加入淡黄色宽颈瓶。混合该溶液直到固态聚合物完全地溶解，然后滤过0.45微米过滤器以除去颗粒。向该溶液中添加0.664g（0.65mmol）
Figure BDA00003327792700373
2074光引发剂、0.203g（0.668mmol）
Figure BDA00003327792700374
CTPX（LambsonGroup Ltd.）、0.051g（0.256mmol）吩噻嗪（Aldrich）、0.499g Irganox1076（0.939mmol）、1.667g（7.2mmol）3-缩水甘油氧基丙基三甲氧基硅烷（Aldrich）和0.831g（4.23mmol）1,4-环己烷二甲醇二乙烯基醚。混合该溶液18小时以完全地分散该光活性化合物。
用4.0g上面的聚合物溶液旋涂5英寸氧氮化物涂覆的硅晶片并如实施例A中所述进行加工而形成成像的聚合物层，不同之处在于在110℃下首先烘烤并且曝光能量是400mJ/cm2。
实施例E-N
下表3示出了为管芯剪切强度测量制备的试验样品的测得的管芯剪切强度。实施例E至N的这些聚合物组合物中的每一种按实施例A的方式制备，不同之处在于使用的具体聚合物如该表中指示的那样改变并且使用的Rhodosil、CTPX、吩噻嗪和Irganox的具体量分别是2.0、0.6、0.14和1.5（按份/100份聚合物）。当其它添加剂包括在任何组合物中时，这些材料和所使用的量在下表3的"附加的添加剂"一栏中给出（这些添加剂的化学结构提供在此前提供的这些结构的列表中）。如此前论述，使用低粘结压力（0.1MPa）和高粘结压力（0.7MPa）进行管芯剪切强度测量。对于这两种压力，将试验样品加热到170℃并施加压力2分钟。在试验样品恢复到环境温度之后进行测量。
表3
Figure BDA00003327792700381
应该指出的是，虽然用于制备实验E至N的样品的时间、温度和压力短于和低于可能通常采用的那些，但是报道的剪切强度接近于基材失效且没有粘结失效的点。即，被粘结的材料失效但粘结没有失效的点。另外，应该指出的是，经由完全粘结和固化过程获得的最终粘结剪切强度预期高于表3报道的剪切强度。
至此，应当理解本发明的实施方案提供以有利和新颖的方法使用所述聚合物组合物的方法。应进一步理解，这些方法和它们的聚合物组合物不限于任何所公开的特定实施方案，而是此种公开内容限定本发明的范围和精神，本发明旨在涵盖所公开的方法和组合物的修改，这些修改在由所附权利要求书限定的本发明精神和范围之内。

Claims (3)

1.一种半导体图像传感器器件，其在其中具有传感器阵列，该半导体图像传感器器件包含：
在半导体图像传感器器件上形成的结构；和
玻璃或塑料覆盖物，该玻璃或塑料覆盖物固定地附贴到该结构以使得该覆盖物在传感器阵列上方且与其间隔。
2.一种聚合物组合物，其包含降冰片烯型聚合物，该降冰片烯型聚合物包含分别衍生自苯乙基降冰片烯（PENB）、缩水甘油基甲基醚降冰片烯（MGENB）和癸基降冰片烯（癸基NB）的苯乙基、缩水甘油基甲基醚和癸基重复单元。
3.根据权利要求1所述的半导体图像传感器器件，其中所述结构由权利要求2所述的聚合物组合物形成。
CN201310230691XA 2006-03-21 2007-03-21 可用于芯片堆叠、芯片和晶片粘结的方法和材料 Pending CN103311208A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78418706P 2006-03-21 2006-03-21
US60/784,187 2006-03-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007800157650A Division CN101432867B (zh) 2006-03-21 2007-03-21 可用于芯片堆叠、芯片和晶片粘结的方法和材料

Publications (1)

Publication Number Publication Date
CN103311208A true CN103311208A (zh) 2013-09-18

Family

ID=38293384

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310230691XA Pending CN103311208A (zh) 2006-03-21 2007-03-21 可用于芯片堆叠、芯片和晶片粘结的方法和材料
CN2007800157650A Active CN101432867B (zh) 2006-03-21 2007-03-21 可用于芯片堆叠、芯片和晶片粘结的方法和材料

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2007800157650A Active CN101432867B (zh) 2006-03-21 2007-03-21 可用于芯片堆叠、芯片和晶片粘结的方法和材料

Country Status (7)

Country Link
US (1) US7932161B2 (zh)
EP (1) EP1997138B1 (zh)
JP (1) JP5618537B2 (zh)
KR (1) KR101236151B1 (zh)
CN (2) CN103311208A (zh)
TW (1) TWI443783B (zh)
WO (1) WO2007109326A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120168B2 (en) * 2006-03-21 2012-02-21 Promerus Llc Methods and materials useful for chip stacking, chip and wafer bonding
JP5417680B2 (ja) * 2006-03-31 2014-02-19 住友ベークライト株式会社 樹脂組成物、積層体、配線板および配線板の製造方法
JP5656349B2 (ja) * 2007-09-20 2015-01-21 プロメラス， エルエルシー チップを積層するために、そしてチップ及びウェハを接合させるために有用な方法及び材料
US20110091676A1 (en) * 2008-04-21 2011-04-21 Lg Chem, Ltd Pressure-sensitive adhesive film and back-grinding method using the same
US8092628B2 (en) 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
KR20100109111A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 네거티브형 포토레지스트 조성물, 이를 이용한 패턴의 형성방법 및 반도체 장치의 제조방법
US8771927B2 (en) * 2009-04-15 2014-07-08 Brewer Science Inc. Acid-etch resistant, protective coatings
TWI395317B (zh) * 2009-05-15 2013-05-01 Ind Tech Res Inst 晶片堆疊封裝結構及其製作方法
US8212342B2 (en) 2009-12-10 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with removable backing element having plated terminal leads and method of manufacture thereof
FR2964786B1 (fr) * 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils
KR101234225B1 (ko) * 2011-04-26 2013-02-18 국민대학교산학협력단 플렉서블 유기 메모리 소자 및 그 제조방법
WO2012092447A1 (en) * 2010-12-29 2012-07-05 Promerus, Llc Polymer compositions for temporary bonding
KR20120086952A (ko) 2011-01-27 2012-08-06 에스케이하이닉스 주식회사 반도체 메모리칩 및 이를 이용한 멀티칩 패키지
JP5289484B2 (ja) 2011-03-04 2013-09-11 株式会社東芝 積層型半導体装置の製造方法
WO2014078134A2 (en) * 2012-11-15 2014-05-22 Amkor Technology, Inc. Method and system for a semiconductor device package with a die-to-die first bond
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
US9040349B2 (en) 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
US9406577B2 (en) * 2013-03-13 2016-08-02 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
JP5847749B2 (ja) * 2013-03-21 2016-01-27 株式会社東芝 積層型半導体装置の製造方法
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
WO2015187413A1 (en) * 2014-06-03 2015-12-10 The Chemours Company Fc, Llc Passivation layer comprising a photocrosslinked fluoropolymer
JP2019016678A (ja) * 2017-07-06 2019-01-31 株式会社フジクラ 基板モジュール及び基板モジュールの製造方法
TWI631681B (zh) * 2017-12-15 2018-08-01 來揚科技股份有限公司 雙晶片封裝結構
CN113574663A (zh) * 2019-04-25 2021-10-29 昭和电工材料株式会社 具有支石墓结构的半导体装置及其制造方法
CN110103134A (zh) * 2019-05-14 2019-08-09 应达利电子股份有限公司 晶片加工方法
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
KR102426261B1 (ko) 2019-09-26 2022-07-29 주식회사 엘지화학 다이싱 테이프용 점착조성물 및 이를 포함하는 다이싱 테이프
WO2021060960A1 (ko) * 2019-09-26 2021-04-01 주식회사 엘지화학 다이싱 테이프용 점착조성물 및 이를 포함하는 다이싱 테이프
JP7374719B2 (ja) * 2019-10-31 2023-11-07 東京応化工業株式会社 接着剤組成物、積層体及びその製造方法、並びに電子部品の製造方法
KR102233338B1 (ko) 2020-10-12 2021-03-29 주식회사 저스템 플립칩 본딩 산화 방지 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036069A1 (en) * 2002-06-26 2004-02-26 Barton Eric J. Glass attachment over micro-lens arrays
WO2006016925A1 (en) * 2004-07-07 2006-02-16 Promerus Llc Photosensitive compositions based on polycyclic polymers
US20060060987A1 (en) * 2004-09-23 2006-03-23 Tian-An Chen High performance amine based no-flow underfill materials for flip chip applications
CN1770012A (zh) * 2004-09-29 2006-05-10 住友化学株式会社 着色感光性树脂组合物

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436492A (en) * 1992-06-23 1995-07-25 Sony Corporation Charge-coupled device image sensor
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
US5769696A (en) * 1995-02-10 1998-06-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using non-baked carrier film
US6165890A (en) * 1997-01-21 2000-12-26 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US5919606A (en) * 1997-05-09 1999-07-06 University Technology Corporation Liquid crystal cell and method for assembly thereof
US6110012A (en) * 1998-12-24 2000-08-29 Lucent Technologies Inc. Chemical-mechanical polishing apparatus and method
JP4034468B2 (ja) * 1999-04-15 2008-01-16 ローム株式会社 半導体装置の製造方法
JP4156154B2 (ja) * 1999-11-26 2008-09-24 富士フイルム株式会社 固体撮像装置
JP3651362B2 (ja) * 2000-05-24 2005-05-25 松下電器産業株式会社 半導体装置の製造方法
JP2002252338A (ja) * 2000-12-18 2002-09-06 Canon Inc 撮像装置及び撮像システム
US6548219B2 (en) * 2001-01-26 2003-04-15 International Business Machines Corporation Substituted norbornene fluoroacrylate copolymers and use thereof in lithographic photoresist compositions
US20030178715A1 (en) * 2002-03-20 2003-09-25 Bae Systems Method for stacking chips within a multichip module package
AU2003223188A1 (en) * 2002-03-22 2003-10-13 Exxonmobil Chemical Patents Inc. Adhesives
AU2003233470A1 (en) * 2002-04-02 2003-10-20 Dow Global Technologies Inc. Process for making air gap containing semiconducting devices and resulting semiconducting device
JP2003347254A (ja) * 2002-05-30 2003-12-05 Jsr Corp ウェハ固定化用組成物およびこれを用いたウェハの加工法
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
JP4424892B2 (ja) * 2002-08-06 2010-03-03 旭化成株式会社 絶縁性薄膜製造用塗布組成物
CA2499704A1 (en) * 2002-10-07 2004-04-15 Pirelli & C. S.P.A. Optical fiber with cured polymeric coating
JP4388265B2 (ja) * 2002-10-11 2009-12-24 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP4467235B2 (ja) * 2002-12-25 2010-05-26 旭化成株式会社 半導体装置を製造する方法
JP2004273604A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd 半導体装置と半導体電子部品との製造方法と半導体電子部品
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
JP4299642B2 (ja) * 2003-11-26 2009-07-22 積水化学工業株式会社 パターン形成方法
KR100538158B1 (ko) * 2004-01-09 2005-12-22 삼성전자주식회사 웨이퍼 레벨 적층 칩 접착 방법
US7226812B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JP2005311043A (ja) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 半導体装置とこの検査方法および検査装置
JP4491568B2 (ja) * 2004-05-12 2010-06-30 住友ゴム工業株式会社 シリカ充填ゴムをゴム成分とするゴム組成物、およびシリカ充填ゴムの製造方法
JP4614700B2 (ja) * 2004-07-08 2011-01-19 日東電工株式会社 ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
JP2006069120A (ja) * 2004-09-03 2006-03-16 Asahi Kasei Chemicals Corp 電子回路あるいは光学部材の製造方法
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US7300824B2 (en) * 2005-08-18 2007-11-27 James Sheats Method of packaging and interconnection of integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036069A1 (en) * 2002-06-26 2004-02-26 Barton Eric J. Glass attachment over micro-lens arrays
WO2006016925A1 (en) * 2004-07-07 2006-02-16 Promerus Llc Photosensitive compositions based on polycyclic polymers
US20060060987A1 (en) * 2004-09-23 2006-03-23 Tian-An Chen High performance amine based no-flow underfill materials for flip chip applications
CN1770012A (zh) * 2004-09-29 2006-05-10 住友化学株式会社 着色感光性树脂组合物

Also Published As

Publication number Publication date
CN101432867A (zh) 2009-05-13
TW200802752A (en) 2008-01-01
KR20090006085A (ko) 2009-01-14
KR101236151B1 (ko) 2013-02-22
JP2009530864A (ja) 2009-08-27
EP1997138A2 (en) 2008-12-03
US7932161B2 (en) 2011-04-26
WO2007109326A3 (en) 2008-07-17
US20070232026A1 (en) 2007-10-04
JP5618537B2 (ja) 2014-11-05
TWI443783B (zh) 2014-07-01
EP1997138B1 (en) 2011-09-14
WO2007109326A2 (en) 2007-09-27
CN101432867B (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN101432867B (zh) 可用于芯片堆叠、芯片和晶片粘结的方法和材料
US9263416B2 (en) Methods and materials useful for chip stacking, chip and wafer bonding
EP1771491B1 (en) Photosensitive compositions based on polycyclic polymers
TWI483389B (zh) 受光裝置
KR20190037268A (ko) 무수나드산 중합체 및 그로부터 유래한 감광성 조성물
CN100481404C (zh) 半导体晶片及半导体装置
JP5656349B2 (ja) チップを積層するために、そしてチップ及びウェハを接合させるために有用な方法及び材料
US20100120937A1 (en) Semiconductor device
JP4428189B2 (ja) 樹脂封止型半導体装置
JP5304592B2 (ja) 樹脂封止型半導体装置
JP2006098568A (ja) 感光性樹脂組成物及びそれを用いた半導体装置
JP2006096812A (ja) 半導体表面保護膜用樹脂組成物、及びそれを用いた半導体装置
JP2013048295A (ja) 樹脂封止型半導体装置
CN100521218C (zh) 光接收装置
JP4325531B2 (ja) 樹脂封止型半導体装置
JP2006286853A (ja) シリコンインターポーザーおよび半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130918