[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103199113B - 薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN103199113B
CN103199113B CN201310090696.7A CN201310090696A CN103199113B CN 103199113 B CN103199113 B CN 103199113B CN 201310090696 A CN201310090696 A CN 201310090696A CN 103199113 B CN103199113 B CN 103199113B
Authority
CN
China
Prior art keywords
layer
source
drain
conductive layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310090696.7A
Other languages
English (en)
Other versions
CN103199113A (zh
Inventor
陈海晶
王东方
姜春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310090696.7A priority Critical patent/CN103199113B/zh
Priority to US14/348,427 priority patent/US20150255618A1/en
Priority to JP2016503516A priority patent/JP6333357B2/ja
Priority to EP13840128.6A priority patent/EP2978012B1/en
Priority to PCT/CN2013/077590 priority patent/WO2014146363A1/zh
Priority to KR1020147009939A priority patent/KR20140123924A/ko
Publication of CN103199113A publication Critical patent/CN103199113A/zh
Application granted granted Critical
Publication of CN103199113B publication Critical patent/CN103199113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，属于薄膜晶体管技术领域，其可解决现有的薄膜晶体管开态电流低且性能不稳定的问题。本发明的薄膜晶体管包括源极、漏极、半导体层、栅极、栅极绝缘层，且还包括：设于所述半导体层表面的、相互间隔的源极导电层和漏极导电层，所述源极导电层与源极相连，所述漏极导电层与漏极相连；且所述源极导电层与漏极导电层间的最短距离小于所述源极与漏极间的最短距离。本发明的薄膜晶体管制备方法包括形成上述源极导电层和漏极导电层的步骤。本发明的阵列基板和显示装置包括上述薄膜晶体管。本发明的薄膜晶体管可用于显示装置中，尤其是用于液晶显示装置、有机发光二极管显示装置。

Description

薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明属于薄膜晶体管技术领域，具体涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
薄膜晶体管(Thin Film Transistor)是一种薄膜型的半导体器件，其在显示技术(液晶显示技术、有机发光二极管显示技术)、集成电路技术等领域中被广泛应用。
一种顶栅型薄膜晶体管的结构如图1所示，半导体层1(有源层)设于基底9上，半导体层1中部上方依次设有栅极绝缘层21和栅极2，半导体层1(包括栅极2和栅极绝缘层21)整体被保护层5覆盖，栅极绝缘层21两侧的半导体层1分别通过保护层5中的过孔与源极3和漏极4相连，其中，在薄膜晶体管导通时，位于源极3和漏极4之间的半导体层1部分用于传导电流，也就是形成“导电沟道”。
发明人发现现有技术中至少存在如下问题：为避免栅极2与源极3、漏极4间的保护层5被击穿，故源极3和漏极4间(即两个过孔间)需要有较大的距离；但是，源极3和漏极4之间的区域是通过半导体层1导电的，而半导体层1导电能力有限，故用于导电的半导体区的长度d越大则薄膜晶体管的开态电流越低，导电能力越差，这又要求而源极3和漏极4间的距离(或者说源极3和漏极4与半导体层1接触部分间的最小距离)应尽量小；同时，过孔在形成过程中易变形，例如原本设计的方孔在曝光时会变为圆孔(对小尺寸的过孔尤其明显)，而过孔的形状也会对用于导电的半导体区的长度d产生一定的影响，这会导致该长度d不稳定，影响薄膜晶体管性能的稳定性。
发明内容
本发明所要解决的技术问题包括，针对现有的薄膜晶体管的开态电流低且性能不稳定的问题，提供一种开态电流高且性能稳定的薄膜晶体管。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管，其包括源极、漏极、半导体层、栅极、栅极绝缘层，且薄膜晶体管还包括：
设于所述半导体层表面的、相互间隔的源极导电层和漏极导电层，所述源极导电层与源极相连，所述漏极导电层与漏极相连；且所述源极导电层与漏极导电层间的最短距离小于所述源极与漏极间的最短距离。
本发明的薄膜晶体管中设有源极导电层和漏极导电层，其源极和漏极上的电流可分别传导到源极导电层和漏极导电层上，故其中用于导电的半导体区的长度d是由两个导电层间的最短距离决定的，而非由源极和漏极间的距离(或者说过孔间的距离)决定；这样，只要两个导电层的位置、形状确定，则不论源极和漏极处于什么位置以及过孔形状如何，用于导电的半导体区的长度d都不会变化，因此该薄膜晶体管既可避免击穿问题，又可保证较大且稳定的开态电流。
优选的，所述源极导电层、漏极导电层、栅极绝缘层均形成在所述半导体层上，所述栅极形成在所述栅极绝缘层上；且，所述薄膜晶体管还包括：覆盖所述半导体层、源极导电层、漏极导电层、栅极、栅极绝缘层的保护层，所述源极和漏极通过保护层中的过孔分别与源极导电层和漏极导电层相连。
进一步优选的，所述半导体层上表面未被所述栅极绝缘层覆盖的部分被栅极绝缘层分割为独立的源极区和漏极区，所述源极导电层和漏极导电层分别覆盖所述源极区和漏极区。
进一步优选的，所述半导体层为金属氧化物半导体层；所述源极导电层和漏极导电层是通过化学镀工艺形成的。
优选的，所述半导体层为金属氧化物半导体层、非晶硅半导体层、多晶硅半导体层、有机半导体层中的任意一种。
优选的，所述源极导电层和漏极导电层由钼、铜、铝、钨中的至少一种金属制成。
优选的，所述源极导电层由至少两个相互重叠的子源极导电层构成；和/或所述漏极导电层由至少两个相互重叠的子漏极导电层构成。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法，所述薄膜晶体管包括源极、漏极、半导体层、栅极、栅极绝缘层，所述薄膜晶体管还包括设于所述半导体层表面的、相互间隔的源极导电层和漏极导电层，所述源极导电层与源极相连，所述漏极导电层与漏极相连；且所述源极导电层与漏极导电层间的最短距离小于所述源极与漏极间的最短距离；所述薄膜晶体管的制备方法包括：形成包括所述源极导电层和漏极导电层的图形。
由于本发明的方法制备的是上述的薄膜晶体管，故其制得的薄膜晶体管的开态电流高且性能稳定。
优选的，所述薄膜晶体管的制备方法还包括：通过构图工艺形成包括半导体层的图形；通过构图工艺形成包括位于所述半导体层上的栅极绝缘层以及位于所述栅极绝缘层上的栅极的图形；形成覆盖所述半导体层、源极导电层、漏极导电层、栅极、栅极绝缘层的保护层，并通过构图工艺在所述保护层中形成过孔；通过构图工艺形成包括源极和漏极的图形，所述源极和漏极通过保护层中的过孔分别与源极导电层和漏极导电层相连；其中，所述形成源极导电层和漏极导电层的步骤在形成半导体层的步骤和形成保护层的步骤之间进行。
进一步优选的，所述半导体层上表面未被所述栅极绝缘层覆盖的部分被栅极绝缘层分割为独立的源极区和漏极区，所述源极导电层和漏极导电层分别覆盖所述源极区和漏极区。
进一步优选的，所述半导体层为金属氧化物半导体层；所述形成源极导电层和漏极导电层的步骤在形成栅极绝缘层的步骤和形成保护层的步骤之间进行；且，所述形成包括所述源极导电层和漏极导电层的图形包括：通过化学镀工艺在所述半导体层上表面的源极区和漏极区中分别形成源极导电层和漏极导电层。
优选的，所述半导体层为金属氧化物半导体层、非晶硅半导体层、多晶硅半导体层、有机半导体层中的任意一种。
优选的，所述形成包括所述源极导电层和漏极导电层的图形包括：通过构图工艺形成包括所述源极导电层和漏极导电层的图形。
优选的，所述源极导电层和漏极导电层由钼、铜、铝、钨中的至少一种金属制成。
优选的，所述源极导电层由至少两个相互重叠的子源极导电层构成；和/或所述漏极导电层由至少两个相互重叠的子漏极导电层构成。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括：上述的薄膜晶体管。
由于本发明的阵列基板具有上述的薄膜晶体管，故其性能稳定，可用于实现高质量的显示。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的阵列基板。
由于本发明的显示装置具有上述的阵列基板，故其显示质量高且稳定。
本发明适用于显示装置中，尤其适用于液晶显示装置、有机发光二极管显示装置等。
附图说明
图1为现有的薄膜晶体管经过源极和漏极的面的剖视结构示意图；
图2为本发明的实施例2的薄膜晶体管经过源极和漏极的面的剖视结构示意图；
图3为本发明的实施例2的薄膜晶体管的制备过程中在形成导电层前的俯视结构示意图；
图4为图3的薄膜晶体管沿AA’面的剖视结构示意图；
图5为本发明的实施例2的薄膜晶体管的制备过程中在形成导电层后的俯视结构示意图；
图6为图5的薄膜晶体管沿BB’面的剖视结构示意图；
图7为本发明的实施例2的另一种薄膜晶体管的剖视结构示意图；
其中附图标记为：1、半导体层；2、栅极；21、栅极绝缘层；22、金属层；3、源极；31、源极导电层；4、漏极；41、漏极导电层；5、保护层；9、基底；d、用于导电的半导体区的长度。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
本实施例提供一种薄膜晶体管，其包括源极、漏极、半导体层、栅极、栅极绝缘层，且薄膜晶体管还包括：
设于所述半导体层表面的、相互间隔的源极导电层和漏极导电层，所述源极导电层与源极相连，所述漏极导电层与漏极相连；且所述源极导电层与漏极导电层间的最短距离小于所述源极与漏极间的最短距离。
本实施例的薄膜晶体管中设有源极导电层和漏极导电层，其源极和漏极上的电流可分别传导到源极导电层和漏极导电层上，故其中用于导电的半导体区的长度是由两个导电层间的最短距离决定的，而非由源极和漏极间的距离(或者说过孔间的距离)决定；这样，只要两个导电层的位置、形状确定，则不论源极和漏极处于什么位置以及过孔形状如何，用于导电的半导体区的长度都不会变化，因此该薄膜晶体管既可避免击穿问题，又可保证较大且稳定的开态电流。
实施例2：
本实施例提供一种薄膜晶体管，如图2至图7所示，其包括源极3、漏极4、半导体层1、栅极2、栅极绝缘层21、源极导电层31、漏极导电层41；其中，源极导电层31和漏极导电层41设于半导体层1表面(即两个导电层31、41均与半导体层1表面接触)，且两个导电层31、41相互隔开(即两个导电层31、41间不接触)。且源极导电层31与漏极导电层32间的最短距离d小于源极3与漏极2间的最短距离。
其中，作为薄膜晶体管的常规结构，栅极绝缘层21应将栅极2与半导体层1隔开，而源极3和漏极4分别与栅极绝缘层21两侧的半导体层1相连；与常规的薄膜晶体管不同，本实施例中源极3和漏极4是分别通过源极导电层31和漏极导电层41与栅极绝缘层21两侧的半导体层1相连，因此，该源极导电层31和漏极导电层41也不应与栅极2接触。
根据栅极2与栅极绝缘层21位置的不同，薄膜晶体管可分为顶栅型(栅极2设在半导体层1上方，比半导体层1更远离基底9)和底栅型(栅极2设在半导体层1与基底9之间)。
优选的，本实施例的薄膜晶体管为顶栅型薄膜晶体管，如图2所示，其半导体层1设在基底9上，栅极绝缘层21设在半导体层1的中部上，栅极2设在栅极绝缘层21上，源极导电层31和漏极导电层41分别设在栅极绝缘层21两侧的半导体层1表面上；同时，半导体层1、栅极2、栅极绝缘层21、源极导电层31、漏极导电层41等均被保护层5覆盖，源极3和漏极4通过保护层5中的过孔分别与源极导电层31和漏极导电层41相连。
对于顶栅型薄膜晶体管，因其源极3、漏极4、栅极2同样设在半导体层1的顶侧，故更容易发生源极3、漏极4、栅极2间的击穿，更适用于本发明。
进一步优选的，如图3所示，半导体层1上表面未被栅极绝缘层21覆盖的部分被栅极绝缘层21分割为独立的源极区（栅极绝缘层21左侧的区域）和漏极区（栅极绝缘层21右侧的区域），如图5所示，源极导电层31和漏极导电层41分别覆盖源极区和漏极区。
也就是说，源极导电层31和漏极导电层41分别覆盖满了半导体层1的裸露表面，并分别紧邻栅极绝缘层21的两侧，这种方式可将用于导电的半导体区的长度d减少到最小，同时这样的源极导电层31和漏极导电层41也便于用化学镀工艺制备。
优选的，源极导电层31和漏极导电层41由钼、铜、铝、钨中的至少一种金属制成(即由这些金属中的任意一种或多种组成的合金构成)。
以上的金属/合金材料为半导体领域的常用导电金属，不会对半导体器件的性能产生不良影响。当然，如果使用其他类型的导电材料，也是可行的。
优选的，源极导电层31由至少两个相互重叠的子源极导电层构成；和/或漏极导电层41由至少两个相互重叠的子漏极导电层构成。
也就是说，源极导电层31和漏极导电层41均可由多个重叠的层组成，其中每个层的材料可以相同或不同。通过采用这种多层的结构，可以更好的调整源极导电层31和漏极导电层41的性能（比如使其既与半导体层结合紧密又导电性能良好）。
优选的，半导体层1为金属氧化物半导体层，即薄膜晶体管为金属氧化物薄膜晶体管。
金属氧化物薄膜晶体管具有载流子迁移率高、制备工艺简单、成膜均匀性好、成本低等诸多优点，故是优选的。当然，如果以非晶硅半导体(a-Si)、多晶硅半导体(P-Si)、有机半导体等其他材料作为半导体层1，也是可行的。
同时，优选的，当半导体层1为金属氧化物半导体层时，源极导电层31和漏极导电层41可由化学镀工艺制造。
当然，应当理解，本实施例的薄膜晶体管并不限于顶栅型结构，其他形式的薄膜晶体管也是可行的；例如，可如图7所示，栅极2和栅极绝缘层21设于半导体层1与基底9之间(即为底栅型结构)；同时，根据具体的需要，薄膜晶体管中还可具有其他的结构，例如基底9上还可设有缓冲层，半导体层1中还可包括用于改善其性能的各种掺杂区等。由于薄膜晶体管的具体形式是多样的，故在此不再逐一描述，但只要其源极3和漏极4是分别通过源极导电层31和漏极导电层41与半导体层1相连的，即属于本发明的保护范围。
上述薄膜晶体管的制备可包括以下步骤：
S01、优选的，通过构图工艺(通常包括形成沉积层、光刻胶涂布、曝光、显影、刻蚀、光刻胶剥离等步骤)在基底9上形成包括半导体层1的图形。
S02、在完成上述步骤的基板上沉积栅极绝缘层薄膜。
S03、在完成上述步骤的基板上沉积栅金属薄膜，通过构图工艺形成包括栅极绝缘层21与栅极2的图形，得到如图3、图4所示的结构。
S04、形成源极导电层31和漏极导电层41，得到如图5、图6所示的结构。
优选的，对于如图2所示的顶栅型薄膜晶体管，若其半导体层1为金属氧化物半导体层，则其源极导电层31和漏极导电层41可通过化学镀工艺形成。
化学镀工艺简单易行，成本低；且由于其工艺特点，故其只会在金属或金属氧化物上成膜，而对于顶栅型薄膜晶体管，其基底9通常为玻璃材料，栅极绝缘层21通常为氮化硅等材料，故源极导电层31和漏极导电层41会直接形成在栅极绝缘层21两侧的半导体层1表面，而栅极绝缘层21和基底9上不形成导电层，这样其可直接制成如图5、图6所示的具有最短的用于导电的半导体区的长度d的薄膜晶体管。
当然，由于栅极2通常是金属材料的，故其上也会形成金属层22，但该层的存在对栅极2的性能没有影响。
以形成钼导电层作为化学镀工艺的例子：在室温至100℃间的温度下，将化学镀钼液涂布在具有如图3、图4所示结构的基底9上，待其反应完全即可得到如图5、图6所示的结构，之后清洗、烘干，进行后续步骤。其中，化学镀钼液的成分可包括：0.1～0.3mol/L的硫酸钼，0.05～0.15mol/L的硫化钠(稳定剂)，0.1～1mol/L的醋酸钠(缓冲剂)，0.1～1mol/L的酒石酸(络合剂)，余量的水。当然，以上只是化学镀钼液的一个具体例子，其成分可有不同，例如其中还可含有加速剂、pH值调节剂等其他物质，且各已有组分的浓度、物质选择也可不同。
由于通过化学镀形成导电层的工艺是已知的，故在此不再对其进行详细介绍。
当然，应当理解，通过化学镀工艺形成源极导电层31和漏极导电层41的步骤只要在形成栅极绝缘层21之后进行即可(当然应当在下述的形成保护层5的步骤之前)，也就是说，S03与S04步骤是可以互换的，即可以先成导电层31、41，再形成栅极2(当然这样栅极2上就不会再形成金属层22了)。
优选的，也可通过构图工艺形成包括源极导电层31和漏极导电层41的图形。
构图工艺虽然相对复杂，但是其适用范围广，可用于形成各种材料的导电层31、41(例如其可形成非金属材料的导电层)，且可形成任何形式的导电层31、41(例如其可形成如图7所示的只覆盖半导体层1表面一部分的导电层31、41，而化学镀工艺则难以形成这样的结构)。
当然，应当理解，如果是通过构图工艺形成源极导电层31和漏极导电层41，则此步骤只要在形成半导体层1的步骤之后即可(当然应当在下述的形成保护层5的步骤之前)，即其可与形成栅极2、形成栅极绝缘层21的步骤互换。
S05、优选的，形成保护层5，并通过构图工艺在保护层5中形成过孔。
S06、通过构图工艺形成包括源极3和漏极4的图形，其中源极3和漏极4通过保护层5中的过孔分别与源极导电层31和漏极导电层41相连。
当然，根据薄膜晶体管结构的不同，其具体制备方法也是多样的，在此不再逐一描述，但只要其包括形成源极导电层31和漏极导电层41的步骤即属于本发明的保护范围。
实施例3：
本实施例提供一种阵列基板，其包括上述的薄膜晶体管。
优选的，阵列基板可包括基底和形成于基底上的栅极线和数据线，栅极线和数据线相互交叉并定义了多个像素单元，每个像素单元中设有至少一个薄膜晶体管，且其中至少有一个薄膜晶体管是上述的薄膜晶体管。
当然，在阵列基板中还应具有存储电容、像素电极、有机发光二极管、像素限定层(PDL)等其他的已知结构，在此不再详细描述。
由于本实施例的阵列基板具有上述的薄膜晶体管，故其性能稳定，可用于实现高质量的显示。
实施例4：
本实施例提供一种显示装置，其包括上述的阵列基板。
优选的，所述显示装置为液晶显示装置或有机发光二极管显示装置。
当然，在显示装置中还应具有电源单元、框架、驱动单元、彩膜、液晶层等其他的已知结构，在此不再详细描述。
由于本实施例的显示装置具有上述的阵列基板，故其显示质量高且稳定。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (3)

1.一种薄膜晶体管的制备方法，所述薄膜晶体管包括源极、漏极、半导体层、栅极、栅极绝缘层，其特征在于，所述薄膜晶体管还包括设于所述半导体层表面的、相互间隔的源极导电层和漏极导电层，所述源极导电层与源极相连，所述漏极导电层与漏极相连；且所述源极导电层与漏极导电层间的最短距离小于所述源极与漏极间的最短距离；
所述薄膜晶体管的制备方法包括：
形成包括所述源极导电层和漏极导电层的图形；
所述薄膜晶体管的制备方法还包括：
通过构图工艺形成包括半导体层的图形；
通过构图工艺形成包括位于所述半导体层上的栅极绝缘层以及位于所述栅极绝缘层上的栅极的图形；
形成覆盖所述半导体层、源极导电层、漏极导电层、栅极、栅极绝缘层的保护层，并通过构图工艺在所述保护层中形成过孔；
通过构图工艺形成包括源极和漏极的图形，所述源极和漏极通过保护层中的过孔分别与源极导电层和漏极导电层相连；
其中，
所述形成源极导电层和漏极导电层的步骤在形成半导体层的步骤和形成保护层的步骤之间进行；
所述半导体层上表面未被所述栅极绝缘层覆盖的部分被栅极绝缘层分割为独立的源极区和漏极区，所述源极导电层和漏极导电层分别覆盖所述源极区和漏极区；
所述半导体层为金属氧化物半导体层；所述形成源极导电层和漏极导电层的步骤在形成栅极绝缘层的步骤和形成保护层的步骤之间进行；且，所述形成包括所述源极导电层和漏极导电层的图形包括：
通过化学镀工艺在所述半导体层上表面的源极区和漏极区中分别形成源极导电层和漏极导电层。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，
所述源极导电层和漏极导电层由钼、铜、铝、钨中的至少一种金属制成。
3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，
所述源极导电层由至少两个相互重叠的子源极导电层构成；
和/或
所述漏极导电层由至少两个相互重叠的子漏极导电层构成。
CN201310090696.7A 2013-03-20 2013-03-20 薄膜晶体管及其制备方法、阵列基板、显示装置 Active CN103199113B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201310090696.7A CN103199113B (zh) 2013-03-20 2013-03-20 薄膜晶体管及其制备方法、阵列基板、显示装置
US14/348,427 US20150255618A1 (en) 2013-03-20 2013-06-20 Thin-film transistor (tft), preparation method thereof, array substrate and display device
JP2016503516A JP6333357B2 (ja) 2013-03-20 2013-06-20 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレイ
EP13840128.6A EP2978012B1 (en) 2013-03-20 2013-06-20 Thin-film transistor and preparation method therefor, array substrate and display device
PCT/CN2013/077590 WO2014146363A1 (zh) 2013-03-20 2013-06-20 薄膜晶体管及其制备方法、阵列基板、显示装置
KR1020147009939A KR20140123924A (ko) 2013-03-20 2013-06-20 박막 트랜지스터(ｔｆｔ), 그의 제조 방법, 어레이 기판 및 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310090696.7A CN103199113B (zh) 2013-03-20 2013-03-20 薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN103199113A CN103199113A (zh) 2013-07-10
CN103199113B true CN103199113B (zh) 2018-12-25

Family

ID=48721558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310090696.7A Active CN103199113B (zh) 2013-03-20 2013-03-20 薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (6)

Country Link
US (1) US20150255618A1 (zh)
EP (1) EP2978012B1 (zh)
JP (1) JP6333357B2 (zh)
KR (1) KR20140123924A (zh)
CN (1) CN103199113B (zh)
WO (1) WO2014146363A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752517A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
GB2548721B (en) * 2014-12-16 2020-11-11 Lg Display Co Ltd Thin-film transistor array substrate
CN110262144B (zh) * 2015-01-13 2022-07-19 群创光电股份有限公司 显示面板
WO2018169024A1 (en) * 2017-03-17 2018-09-20 Ricoh Company, Ltd. Field-effect transistor, method for producing same, display element, display device, and system
JP2018157206A (ja) * 2017-03-17 2018-10-04 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
CN107170807B (zh) * 2017-05-11 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN108389867A (zh) * 2018-02-26 2018-08-10 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板的制作方法
CN108447916B (zh) * 2018-03-15 2022-04-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN110571226B (zh) * 2019-09-05 2021-03-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN110600517B (zh) 2019-09-16 2021-06-01 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN110729359A (zh) * 2019-10-25 2020-01-24 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管、显示面板及薄膜晶体管的制作方法
CN112635572A (zh) * 2020-12-24 2021-04-09 广东省科学院半导体研究所 薄膜晶体管及其制备方法和显示器件
CN117177621A (zh) * 2021-05-12 2023-12-05 厦门天马微电子有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241937A (zh) * 2007-02-08 2008-08-13 三菱电机株式会社 薄膜晶体管装置、其制造方法以及显示装置
US20080230835A1 (en) * 2007-03-23 2008-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102280488A (zh) * 2010-06-09 2011-12-14 三星移动显示器株式会社 Tft、包括tft的阵列基板及制造tft和阵列基板的方法
US20120228605A1 (en) * 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN203179896U (zh) * 2013-03-20 2013-09-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658806A (en) * 1995-10-26 1997-08-19 National Science Council Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
TWI351765B (en) * 2007-08-29 2011-11-01 Au Optronics Corp Display element and method of manufacturing the sa
JP4650521B2 (ja) * 2008-06-05 2011-03-16 ソニー株式会社 電極及びその形成方法、半導体デバイス
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US8435832B2 (en) * 2011-05-26 2013-05-07 Cbrite Inc. Double self-aligned metal oxide TFT
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102636927B (zh) * 2011-12-23 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法
CN102544104A (zh) * 2012-01-12 2012-07-04 清华大学 一种耐高压的隧穿晶体管及其制备方法
CN103000531A (zh) * 2012-12-14 2013-03-27 友达光电股份有限公司 一种用于低温多晶硅薄膜晶体管的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241937A (zh) * 2007-02-08 2008-08-13 三菱电机株式会社 薄膜晶体管装置、其制造方法以及显示装置
US20080230835A1 (en) * 2007-03-23 2008-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102280488A (zh) * 2010-06-09 2011-12-14 三星移动显示器株式会社 Tft、包括tft的阵列基板及制造tft和阵列基板的方法
US20120228605A1 (en) * 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN203179896U (zh) * 2013-03-20 2013-09-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置

Also Published As

Publication number Publication date
JP6333357B2 (ja) 2018-05-30
EP2978012A1 (en) 2016-01-27
EP2978012B1 (en) 2019-08-07
WO2014146363A1 (zh) 2014-09-25
CN103199113A (zh) 2013-07-10
KR20140123924A (ko) 2014-10-23
US20150255618A1 (en) 2015-09-10
JP2016520995A (ja) 2016-07-14
EP2978012A4 (en) 2016-10-19

Similar Documents

Publication Publication Date Title
CN103199113B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US9911762B2 (en) Display device
KR101679252B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
CN109148482B (zh) 显示背板及其制备方法、显示装置
US9613986B2 (en) Array substrate and its manufacturing method, display device
US9620651B2 (en) Thin film transistor, manufacturing method thereof and array substrate
US20100044708A1 (en) Thin film transistor, pixel structure and fabrication methods thereof
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
CN103730508A (zh) 显示面板的垂直式薄膜晶体管结构及其制作方法
US9059293B2 (en) Array substrate and its manufacturing method
CN102832254B (zh) 一种阵列基板及其制造方法、显示面板
US20170186784A1 (en) TFT and Manufacturing Method Thereof, Array Substrate and Manufacturing Method Thereof, and Display Device
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
KR20100042932A (ko) 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
CN110993610A (zh) 阵列基板及其制备方法、显示面板
KR102224457B1 (ko) 표시장치와 그 제조 방법
WO2019042251A1 (zh) 薄膜晶体管、薄膜晶体管制备方法和阵列基板
US10068924B2 (en) Display panel and display apparatus
CN104752437A (zh) 制造薄膜晶体管阵列基板的方法
US10437122B2 (en) Display device, array substrate, pixel structure, and manufacturing method thereof
CN108922892B (zh) 阵列基板及其制作方法、显示面板
EP3588562A1 (en) Array substrate and display device
CN105261636B (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant