[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN104752517A - 一种薄膜晶体管及其制备方法和应用 - Google Patents

一种薄膜晶体管及其制备方法和应用 Download PDF

Info

Publication number
CN104752517A
CN104752517A CN201310749962.2A CN201310749962A CN104752517A CN 104752517 A CN104752517 A CN 104752517A CN 201310749962 A CN201310749962 A CN 201310749962A CN 104752517 A CN104752517 A CN 104752517A
Authority
CN
China
Prior art keywords
film transistor
layer
semiconductor layer
silicon layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310749962.2A
Other languages
English (en)
Inventor
单奇
柳冬冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd, Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN201310749962.2A priority Critical patent/CN104752517A/zh
Publication of CN104752517A publication Critical patent/CN104752517A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明所述的一种薄膜晶体管，半导体层包括依次堆叠设置的金属氧化物半导体层和硅层，硅层正对半导体两端源区和漏区的区域掺杂有杂质离子；薄膜晶体管工作时，硅层的载流子迁移率远低于金属氧化物半导体层的载流子迁移率，电荷通过硅层中的掺杂区域直接进入金属氧化物半导体层中进行移动，极大的减少了背沟道层中的电荷量，避免了背沟道区域提前开启，从而减少了薄膜晶体管的漏电流。而且，硅层的掺杂区域的导电性能好，有效降低了源/漏电极层和半导体层的接触电阻，提高了薄膜晶体管的电学性能。同时，本发明所述的一种薄膜晶体管的制备方法，工艺简单，易实现大规模生产。

Description

一种薄膜晶体管及其制备方法和应用
技术领域
本发明涉及半导体技术领域，具体涉及一种薄膜晶体管及其制备方法以及在显示设备中的应用。
背景技术
薄膜晶体管（英文全称Thin Film Transistor，简称TFT）在显示技术领域有着广泛的应用，现有技术中底栅型薄膜晶体管，如图1所示，包括依次堆叠设置的栅极层1、第一绝缘层2、半导体层3、第二绝缘层4，以及分别通过设置在层间绝缘层4中的通孔与所述半导层3两侧的源区和漏区接触连接的源极51和漏极52。
低温多晶硅（英文全称为：Low Temperature Poly-Silicon，简称LTPS）的电子迁移率高，用作半导体层3的材料，不但可以提高显示器件的响应速度，还可以使薄膜电路做得更小更薄，功耗更低，提高显示器件的开口率，在现有的显示器件中得到了广泛使用。但是，由于LTPS的退火工艺成本很高，无论是生产过程、生产线的维修维护，还是生产线的升级换代，都不能轻易实现；而且，随着人们对大尺寸显示器件需要的增加，大尺寸的LTPS的均一性和稳定性也受到了考验，因此，现有技术中的LTPS仍局限于在小尺寸显示器件中的应用。
为了解决LTPS制作成本高、无法大尺寸化的问题，研发人员找到一类新的半导体材料——金属氧化物半导体，如IGZO（英文全称为IndiumGallium Zinc Oxide，译为铟镓锌氧化物）、IZO（英文全称为Indium ZincOxide，译为氧化铟锌）等，其载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率。更重要的是金属氧化物半导体TFT可以利用现有的非晶硅生产线生产，在成本方面比LTPS更有竞争力。
如图1所示，在底栅型金属氧化物薄膜晶体管中，由于源极51和漏极52与半导体层3的接触区域在半导体层的上表面，而导电沟道在半导体层的下表面；薄膜晶体管工作时，由于金属氧化物半导体材料的载流子迁移率高，易造成处于半导体层上表面的背沟道区域提前开启，产生上通道电流31，从而造成漏电流的产生。工作时，同时产生上通道电流31和下通道电流32，影响薄膜晶体管的性能（如图2所示）。另外，金属氧化物半导体层的寄生电阻较大，源/漏电极层与半导体层3之间为肖特基接触，接触电阻较大，工作时接触面会产生严重的电流拥挤效应，严重影响薄膜晶体管的电学性能，现有技术常采用增大源区和漏区面积的方法减小源/漏电极层与半导体层的接触电阻，然而该方法会增大薄膜晶体管的面积，在显示装置中使用直接导致开口率的下降。
发明内容
为此，本发明所要解决的是现有底栅型金属氧化物薄膜晶体管漏电流大以及半导体层与源/漏电极层接触电阻大的问题，提供一种能有效降低薄膜晶体管中漏电流以及半导体层与源/漏电极层接触电阻的薄膜晶体管及其制备方法，以及在显示装置中的应用。
为解决上述技术问题，本发明采用的技术方案如下：
本发明所述的一种薄膜晶体管，包括：依次堆叠设置的栅极层、第一绝缘层、半导体层以及源/漏电极层；
所述半导体层包括金属氧化物半导体层以及形成在所述半导体层远离所述栅极绝缘层的表面上的硅层，所述半导体层两端的源区和漏区对应的所述硅层掺杂有杂质离子，所述杂质离子与所述金属氧化物半导体均为N型或均为P型；所述源/漏电极层中的源极和漏极分别通过设置在所述第二绝缘层中的通孔与所述硅层两端的掺杂区域接触连接。
所述半导体层上还设置有第二绝缘层，所述源/漏电极层中的源极和漏极分别通过设置在所述第二绝缘层中的通孔与所述硅层两端的掺杂区域接触连接。
所述硅层为非晶硅层。
所述硅层的厚度为10nm～50nm。
所述杂质离子的掺杂浓度为1014～1016粒子/平方厘米（atoms/cm2）。
所述杂质离子为N离子、P离子、As离子、B离子、Ge离子、In离子中一种或多种的组合。
所述金属氧化物半导体包括IGZO、IZO、ZTO、Al-IZO、N-IZO中的一种。
本发明所述的薄膜晶体管的制备方法，包括如下步骤：
S1、在衬底上依次形成栅极层、第一绝缘层和金属氧化物半导体层；
S2、在金属氧化物半导体层上直接形成硅层；
S3、在硅层上直接形成第二绝缘层，并图案化，在第二绝缘层正对金属氧化物半导体层两端的源区和漏区形成两个通孔，以暴露硅层的源区和漏区；
S4、以图案化后的第二绝缘层为掩膜，在硅层的源区和漏区注入与金属氧化物半导体层极性相同的杂质离子，形成掺杂区域；
S5、在图案化后的第二绝缘层上直接形成源/漏电极层，并图案化，形成彼此分离，分别与掺杂区域接触连接的源极和漏极。
步骤S2还包括对所述硅层进行图案化的步骤，使得所述硅层仅覆盖所述半导体层。
本发明所述的一种平板显示装置，包括所述的薄膜晶体管。
本发明的上述技术方案相比现有技术具有以下优点：
1、本发明所述的一种薄膜晶体管，半导体层包括依次堆叠设置的金属氧化物半导体层和硅层，硅层正对半导体两端源区和漏区的区域掺杂有杂质离子；所述薄膜晶体管工作时，源极和漏极分别通过硅层中的掺杂区域与金属氧化物半导体层电连接，硅层中掺杂区域之间的区域相当于背沟道层，由于硅层的载流子迁移率远低于金属氧化物半导体层的载流子迁移率，电荷通过硅层中的掺杂区域直接进入金属氧化物半导体层中进行移动，极大的减少了背沟道层中的电荷量，避免了背沟道区域提前开启，从而减少了薄膜晶体管的漏电流。
2、本发明所述的一种薄膜晶体管，半导体层包括依次堆叠设置的金属氧化物半导体层和硅层，硅层正对半导体两端源区和漏区的区域掺杂有杂质离子，增大了掺杂区域的导电性能；使得源/漏电极层与半导体层形成欧姆接触，有效降低了接触电阻，提高了薄膜晶体管的电学性能。
3、本发明所述的一种薄膜晶体管的制备方法，在金属氧化物半导体层上加设部分掺杂的硅层就可以实现漏电流减少，以及有效降低源/漏电极层与半导体层接触电阻的目的，工艺简单，易实现大规模生产。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1是现有技术中薄膜晶体管的结构示意图；
图2是图1中薄膜晶体管的半导体层上下表面同时导电造成的异常电流曲线；
图3a-3d是本发明所述薄膜晶体管在制备流程中的结构示意图。
图中附图标记表示为：1-栅极层、2-第一绝缘层、3-半导体层、4-第二绝缘层、51-源极、52-漏极、6-硅层、61-掺杂区域。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。应当理解的是，当元件例如层、区域或基板被称作“形成在”或“设置在”另一元件“上”时，该元件可以直接设置在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接形成在”或“直接设置在”另一元件上时，不存在中间元件。
实施例
本实施例提供一种薄膜晶体管，如图3d所示，包括依次堆叠设置的栅极层1、第一绝缘层2、半导体层以及包括源极51和漏极52的源/漏电极层。
所述半导体层包括金属氧化物半导体层3以及形成在所述半导体层远离所述栅极绝缘层的表面上的硅层6，所述半导体层两端的源区和漏区对应的所述硅层掺杂有杂质离子，所述杂质离子与所述金属氧化物半导体均为N型或均为P型。
本实施例中，所述半导体层3上还设置有第二绝缘层4，所述源/漏电极层中的源极51和漏极52分别通过设置在所述第二绝缘层4中的通孔与所述硅层6两端的掺杂区域接触连接。
本实施例中所述硅层6优选为非晶硅层，作为本发明的其他实施例，所述硅层6还可以为多晶硅层或单晶硅层。
所述硅层6的厚度为10nm～50nm，本实施例优选为20nm。
所述杂质离子的掺杂浓度为1014～1016粒子/平方厘米（atoms/cm2），所述杂质离子为N离子、P离子、As离子、B离子、Ge离子、In离子中一种或多种的组合。本实施例中，所述杂质离子优选为P+，掺杂浓度为1015粒子/平方厘米。
所述栅极层1选自但不限于Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中的一种或多种或合金材料形成的单层或多层材料，本实施例优选Mo/Al/Mo的叠层结构；厚度可以为50nm～500nm，本实施例优选为50nm/250nm/50nm。
所述第一绝缘层2选自但不限于SiOx层与SiNx层中的一层或多层的堆叠结构，本实施例优选SiN层。
所述金属氧化物半导体包括IGZO（铟镓锌氧化物）、IZO（氧化铟锌）、ZTO（氧化锌氧化锡加合物）、Al-IZO（铝掺杂氧化铟锌）、N-IZO（氮掺杂氧化铟锌）中的一种，本实施例优选为IGZO。
所述第二绝缘层4为刻蚀阻挡层，选自但不限于SiOx层与SiNx层等无机绝缘材料中的一层或多层的堆叠结构，本实施例优选SiO2层。
所述源/漏电极层选自但不限于Al、Ti、Mo、Ag、Cr或其合金中的一种或多种的组合，本实施例中优选依次堆叠的Ti-Al-Ti三层结构，厚度为50nm/250nm/50nm，作为本发明的其他实施例，所述源/漏电极层的厚度还可以为50nm～500nm，均可以实现本发明的目的，属于本发明的保护范围。
所述的薄膜晶体管的制备方法，包括如下步骤：
S1、通过磁控溅射工艺在衬底上依次形成Mo/Al/Mo层，并通过光刻和刻蚀工艺形成栅极层1；通过等离子增强化学气相沉积工艺在所述栅极层1上直接形成覆盖所述栅极层1的第一绝缘层2；通过直流溅射工艺在所述第一绝缘层2上形成金属氧化物半导体层3。
所述栅极层1、所述第一绝缘层2、所述金属氧化物半导体层3的制备方法不限于此，作为本发明的其他实施例，还可以根据所述各层材料的选择进行工艺的选择。
S2、如图3a所示，通过等离子增强化学气相沉积工艺在所述金属氧化物半导体层3上直接形成硅层6，并通过光刻和刻蚀工艺进行图案化，使得所述硅层6仅覆盖所述金属氧化物半导体层3。
作为本发明的其他实施例，所述硅层6还可以通过化学气相沉积、直流溅射、射频溅射、反应溅射或磁控溅射等工艺形成，均可以实现本发明的目的，属于本发明的保护范围。
S3、如图3b所示，通过磁控溅射工艺在所述硅层6上直接形成第二绝缘层4，并通过光刻和刻蚀工艺图案化，在所述第二绝缘层4正对所述金属氧化物半导体层3两端的源区和漏区形成两个通孔，以暴露所述硅层6的源区和漏区。
所述第二绝缘层4的制备方法不限于此，作为本发明的其他实施例，还可以根据所述各层材料的选择进行工艺的选择。
S4、如图3c所示，以图案化后的第二绝缘层4为掩膜，在所述硅层6的源区和漏区注入与所述金属氧化物半导体层3极性相同的杂质离子，形成掺杂区域61；掺杂量为1015粒子/平方厘米，加速电压为15KeV。
作为本发明的其他实施例，所述掺杂离子的种类和掺杂量可以根据器件的性能需求进行选择，不限于本实施例。
S5、如图3d所示，通过磁控溅射工艺在图案化后的所述第二绝缘层4上直接形成源/漏电极层，并图案化，形成彼此分离，分别与所述硅层6中的掺杂区域接触连接的源极51和漏极52。
所述第二绝缘层4的制备方法不限于此，作为本发明的其他实施例，还可以根据所选材料进行工艺的选择。
对比例1
本对比例提供一种薄膜晶体管，具体结构和制备方法同实施例，不同的是：如图1所示，所述半导体层中仅含有金属氧化物半导体层3。
对比例2
本对比例提供一种薄膜晶体管，具体结构和制备方法同实施例，不同的是：所述硅层6不进行掺杂步骤，即不进行步骤S4。
通过半导体器件分析仪（购自安捷伦科技有限公司）对实施例和对比例中的薄膜晶体管进行载流子迁移率、导通电流、漏电流和阈值电压的测试，测试参数设置为栅极电压为Vg=-10～20V，施加的源极电压为Vd=0.1和10V。其测试结果如下表所示:
实施例1 对比例1 对比例2
迁移率（cm^2/vs） 20 11 0.4
导通电流（Id/μA） 100 30 10
漏电流（Id/pA） 1 30 1
电流开关比 108 106 107
接触电阻（Ω） 3000 1010 108
从上表数据可以看出，实施例所述薄膜晶体管在所述金属氧化物半导体层3上设置硅层6并在所述硅层6对应源区和漏区形成掺杂区域61，可有效提高所述薄膜晶体管的载流子迁移率、导通电流和电流开关比；并且，有效降低了源/漏电极层与所述掺杂区域61的接触电阻，提高了所述薄膜晶体管的性能，从而改善了使用所述薄膜晶体管的平板显示装置的性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种薄膜晶体管，包括：依次堆叠设置的栅极层、第一绝缘层、半导体层以及源/漏电极层；
其特征在于，
所述半导体层包括金属氧化物半导体层以及形成在所述半导体层远离所述栅极绝缘层的表面上的硅层，所述半导体层两端的源区和漏区对应的所述硅层掺杂有杂质离子，所述杂质离子与所述金属氧化物半导体均为N型或均为P型；所述源/漏电极层中的源极和漏极分别与所述硅层两端的掺杂区域接触连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述半导体层上还设置有第二绝缘层，所述源/漏电极层中的源极和漏极分别通过设置在所述第二绝缘层中的通孔与所述硅层两端的掺杂区域接触连接。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述硅层为非晶硅层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述硅层的厚度为10nm～50nm。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述杂质离子的掺杂浓度为1014～1016粒子/平方厘米（atoms/cm2）。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述杂质离子为N离子、P离子、As离子、B离子、Ge离子、In离子中一种或多种的组合。
7.根据权利要求1或2或4-6所述的薄膜晶体管，其特征在于，所述金属氧化物半导体包括IGZO、IZO、ZTO、Al-IZO、N-IZO中的一种。
8.一种权利要求2-7任一所述的薄膜晶体管的制备方法，其特征在于，包括如下步骤：
S1、在衬底上依次形成栅极层、第一绝缘层和金属氧化物半导体层；
S2、在金属氧化物半导体层上直接形成硅层；
S3、在硅层上直接形成第二绝缘层，并图案化，在第二绝缘层正对金属氧化物半导体层两端的源区和漏区形成两个通孔，以暴露硅层的源区和漏区；
S4、以图案化后的第二绝缘层为掩膜，在硅层的源区和漏区注入与金属氧化物半导体层极性相同的杂质离子，形成掺杂区域；
S5、在图案化后的第二绝缘层上直接形成源/漏电极层，并图案化，形成彼此分离，分别与掺杂区域接触连接的源极和漏极。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，步骤S2还包括对所述硅层进行图案化的步骤，使得所述硅层仅覆盖所述半导体层。
10.一种平板显示装置，其特征在于，包括权利要求1-7任一所述的薄膜晶体管。
CN201310749962.2A 2013-12-31 2013-12-31 一种薄膜晶体管及其制备方法和应用 Pending CN104752517A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310749962.2A CN104752517A (zh) 2013-12-31 2013-12-31 一种薄膜晶体管及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310749962.2A CN104752517A (zh) 2013-12-31 2013-12-31 一种薄膜晶体管及其制备方法和应用

Publications (1)

Publication Number Publication Date
CN104752517A true CN104752517A (zh) 2015-07-01

Family

ID=53591910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310749962.2A Pending CN104752517A (zh) 2013-12-31 2013-12-31 一种薄膜晶体管及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN104752517A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952963A (zh) * 2017-03-29 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN106990627A (zh) * 2015-12-22 2017-07-28 三菱电机株式会社 液晶显示装置及其制造方法
CN107331605A (zh) * 2017-06-29 2017-11-07 上海集成电路研发中心有限公司 一种红外传感器及其制备方法
WO2020010804A1 (zh) * 2018-07-12 2020-01-16 武汉华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法与显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840937A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 晶体管、具有该晶体管的半导体装置及它们的制造方法
CN101901839A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及其制造方法
US20120132914A1 (en) * 2010-11-30 2012-05-31 Chia-Hsiang Chen Oxide semiconductor thin film transistor structure and method of making the same
CN103199113A (zh) * 2013-03-20 2013-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840937A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 晶体管、具有该晶体管的半导体装置及它们的制造方法
CN101901839A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及其制造方法
US20120132914A1 (en) * 2010-11-30 2012-05-31 Chia-Hsiang Chen Oxide semiconductor thin film transistor structure and method of making the same
CN103199113A (zh) * 2013-03-20 2013-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106990627A (zh) * 2015-12-22 2017-07-28 三菱电机株式会社 液晶显示装置及其制造方法
CN106952963A (zh) * 2017-03-29 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN106952963B (zh) * 2017-03-29 2019-07-05 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN107331605A (zh) * 2017-06-29 2017-11-07 上海集成电路研发中心有限公司 一种红外传感器及其制备方法
CN107331605B (zh) * 2017-06-29 2020-03-20 上海集成电路研发中心有限公司 一种红外传感器及其制备方法
WO2020010804A1 (zh) * 2018-07-12 2020-01-16 武汉华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法与显示面板

Similar Documents

Publication Publication Date Title
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN102184968B (zh) 具有单栅双沟道结构的薄膜晶体管及其制造方法
CN102723367B (zh) 一种氧化物半导体薄膜晶体管
CN104966722A (zh) Tft基板结构及其制作方法
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN105405893B (zh) 一种平面分离双栅薄膜晶体管及其制备方法
CN103811549A (zh) 横向mosfet
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
US9923075B2 (en) Low temperature poly-silicon thin film transistor and manufacturing method thereof
WO2017161626A1 (zh) Tft基板的制作方法及制得的tft基板
CN102646715A (zh) 薄膜晶体管及其制造方法
CN107425075A (zh) 薄膜晶体管器件及其制造方法、阵列基板以及显示装置
CN104124277A (zh) 一种薄膜晶体管及其制作方法和阵列基板
CN104752517A (zh) 一种薄膜晶体管及其制备方法和应用
CN106601786A (zh) 薄膜晶体管及其制备方法、阵列基板
CN106024906A (zh) 一种薄膜晶体管、显示基板以及液晶显示装置
CN104576753A (zh) 一种低温多晶硅薄膜晶体管及其制造方法
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN109148597A (zh) 薄膜晶体管及其制备方法
CN106549041B (zh) 一种有效功率高的薄膜晶体管
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
CN106601621A (zh) 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管
CN104934444A (zh) 共平面型氧化物半导体tft基板结构及其制作方法
CN104112779A (zh) 基于氘化金属氧化物薄膜的薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150701