[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102651343B - 一种阵列基板的制作方法、阵列基板及显示装置 - Google Patents

一种阵列基板的制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN102651343B
CN102651343B CN201210071825.3A CN201210071825A CN102651343B CN 102651343 B CN102651343 B CN 102651343B CN 201210071825 A CN201210071825 A CN 201210071825A CN 102651343 B CN102651343 B CN 102651343B
Authority
CN
China
Prior art keywords
forming
photoresist
film
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210071825.3A
Other languages
English (en)
Other versions
CN102651343A (zh
Inventor
宁策
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210071825.3A priority Critical patent/CN102651343B/zh
Publication of CN102651343A publication Critical patent/CN102651343A/zh
Priority to PCT/CN2012/085702 priority patent/WO2013135075A1/zh
Application granted granted Critical
Publication of CN102651343B publication Critical patent/CN102651343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板的制作方法，包括以下步骤：通过构图工艺分别形成栅电极(1)、有源层(3)、源电极(5a)、漏电极(5b)以及像素电极(4)的图形，其中，所述源电极(5a)、漏电极(5b)的图形和像素电极(4)的图形通过一次构图工艺形成。相应地，提供一种采用上述方法制备的阵列基板及包括所述阵列基板的显示装置。本发明所述阵列基板的制作方法以及采用该方法制成的阵列基板与现有技术相比，能够进一步减少构图工艺次数，即只需采用三次构图工艺，而且还省去了用于制作像素电极的透明导电薄膜的沉积工艺，因而提高了生产效率，降低了生产成本。

Description

一种阵列基板的制作方法、阵列基板及显示装置
技术领域
本发明属于显示器制造技术领域，具体涉及一种阵列基板的制作方法、采用该方法制成的阵列基板、以及包括所述阵列基板的显示装置。
背景技术
随着显示器制造技术的发展，液晶显示器技术发展迅速，已经逐渐取代了传统的显像管显示器而成为未来平板显示器的主流。目前，绝大多数液晶显示器都是有源矩阵型液晶显示器(AM-LCD，Active Matrix Liquid Crystal Display)，其中，薄膜晶体管液晶显示器(TFT-LCD，Thin Film Transistor LCD)因具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
由于非晶硅(a-Si)易于在低温下大面积制备、技术成熟，是目前TFT-LCD中最广泛应用的技术，也使得非晶硅薄膜晶体管液晶显示器成为目前TFT-LCD的主流。但是非晶硅材料的带隙只有1.7V，对可见光不透明，且在可见光范围内具有光敏性，需增加不透明金属掩模板(黑矩阵)来阻挡光线，因此增加了TFT-LCD的工艺复杂性，提高了生产成本，降低了产品可靠性和单元像素的开口率；同时，为了获得足够的亮度，还需要增加背光源的光强，从而增加了产品的功耗。相对于非晶硅TFT，市场上还出现有多晶硅(poly-Si)TFT以及氢化非晶硅(a-Si:H)TFT。虽然多晶硅性能优越，但其制备工艺复杂，成本较高，同时对可见光亦不透明；而且随着TFT性能的不断提高，氢化非晶硅的技术已经成熟，其半导体的迁移率一般不超过1cm2·V-1·s-1，很难再有突破性的提高，且现有的氢化非晶硅TFT已经很难满足尺寸不断增大的液晶电视和更高性能的驱动电路的需求。
1997年Ohtomo研究小组首次报道了在蓝宝石衬底上制备出高结晶质量的ZnO薄膜，以及该薄膜紫外受激发射的现象，从此对ZnO这种宽带隙半导体的研究越来越受到人们的重视。ZnO材料价格低廉、原料充足、对环境人体均无害且制备简单。理论研究表明，Ⅱ～Ⅵ族的宽带隙半导体材料在常态下为六方纤锌矿晶体结构，熔点高、热稳定性好、介电常数低、光电耦合系数大，室温下禁带宽度E＝3.37eV，激子束60meV。其中ZnO纳米结构薄膜存在很强的紫外及蓝光发射，这使其在紫外光探测器件、紫外发光器件、压电透明薄膜晶体管、表面声波器件及太阳能电池等领域有着重要的应用前景。此外，ZnO还具有高的击穿强度和饱和飘移速度，比Si、GaAs、CdS、GaN等大部分半导体材料的抗辐照能力更强，可以应用在高速器件和空间器件方面。基于这些优点，ZnO TFT具有取代AM-LCD中常规a-Si TFT的趋势。
现有技术中，ZnO基薄膜晶体管阵列基板一般采用4mask～6mask，即四次～六次构图工艺完成。其中，所述四次构图工艺包括：通过一次构图工艺形成栅电极与栅线的图形的步骤、通过一次构图工艺形成栅绝缘层、有源层以及源漏电极的图形的步骤、通过一次构图工艺形成保护层的图形的步骤、通过一次构图工艺形成像素电极图形。
由于每次构图工艺均需要把掩模板图形转移到薄膜图形上，且每一层图形都需要精确的覆盖在另一层薄膜图形上，而在ZnO基薄膜晶体管阵列基板的制作过程中，所用到的掩模板的次数越少，则生产效率越高，生产成本越低，因此，如何进一步减少构图工艺的次数，提高生产效率，降低生产成本是行业内亟待解决的问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述问题，提供一种能够进一步减少构图工艺次数的阵列基板的制作方法、采用该方法制成的阵列基板、以及包括所述阵列基板的显示装置。
解决本发明技术问题所采用的技术方案如下：
所述阵列基板的制作方法包括以下步骤：
通过构图工艺分别形成栅电极、有源层、源电极、漏电极以及像素电极的图形，其中，所述源电极、漏电极的图形和像素电极的图形通过一次构图工艺形成，所述制作方法还包括有形成栅绝缘层、保护层、数据线以及栅线的步骤；
所述制作方法具体为：
1)在基板上形成栅电极与栅线的图形；
2)在完成步骤1)的所述基板上进行一次刻蚀，形成栅绝缘层(2)、有源层(3)、源电极(5a)、数据线(8)、TFT沟道以及像素电极(4)的图形；然后对上述基板进行灰化处理和一次刻蚀，形成漏电极(5b)的图形；
或者，在完成步骤1)的所述基板上进行一次刻蚀，形成栅绝缘层(2)、有源层(3)、源电极(5a)、数据线(8)、TFT沟道的图形；接着再进行一次刻蚀，形成像素电极(4)的图形；然后对上述基板进行灰化处理和一次刻蚀，形成漏电极(5b)的图形；
3)在完成步骤2)的所述基板上形成保护层的图形。
进一步优选的是，所述步骤2)具体为：
21)在完成步骤1)的所述基板上依次形成栅绝缘薄膜及有源层薄膜；
22)在完成步骤21)的所述基板上依次形成透明导电薄膜及源漏金属薄膜；
23)在完成步骤22)的所述基板上形成一层光刻胶，采用半色调掩模板或灰色调掩模板对所述光刻胶进行曝光、显影后，所述基板上形成光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域，所述光刻胶完全保留区域对应于形成漏电极的图形，所述光刻胶部分保留区域对应于形成像素电极的图形，所述光刻胶完全去除区域对应于形成栅绝缘层、有源层、源电极、数据线以及TFT沟道的图形；
24)根据形成透明导电薄膜及源漏金属薄膜的材料是否相同，对完成步骤23)的所述基板进行一次刻蚀，形成栅绝缘层、有源层、源电极、数据线、TFT沟道以及像素电极的图形；或者，对完成步骤23)的所述基板进行两次刻蚀，先形成栅绝缘层(2)、有源层(3)、源电极(5a)、数据线(8)、TFT沟道的图形，再形成像素电极(4)的图形；
25)对完成步骤24)的所述基板进行灰化处理，灰化掉所述光刻胶部分保留区域的光刻胶，然后对所述基板再次进行刻蚀，形成漏电极的图形。
更进一步优选的是，所述步骤22)包括：
所述透明导电薄膜与源漏金属薄膜采用相同的材料制成，其形成方法包括：采用离子注入的方法对步骤21)形成的有源层薄膜进行表面处理，使所述有源层薄膜表面形成透明导电薄膜及源漏金属薄膜；
或者，所述透明导电薄膜与源漏金属薄膜采用不同的材料制成，其形成方法为：采用离子注入的方法对步骤21)形成的有源层薄膜进行表面处理，使所述有源层薄膜表面形成透明导电薄膜，在所述透明导电薄膜上形成源漏金属薄膜。
优选的是，所述有源层薄膜采用ZnO或In2O3制成；所述离子注入包括在ZnO制成的有源层薄膜表面掺杂In、Sn、Al、B或Ga，或者在In2O3制成的有源层薄膜表面掺杂Zn或Sn。
优选的是，所述栅绝缘薄膜的厚度范围为300nm-400nm，其采用等离子增强化学气相沉积法并采用SiNx或SiOx制成，或者采用磁控溅射法并采用Al2O3或AlN制成；所述有源层薄膜的厚度范围为其采用磁控溅射法制成；所述透明导电薄膜的厚度范围为所述源漏金属薄膜的厚度范围为200nm-300nm。
优选的是，所述步骤1)包括：在基板上形成栅极薄膜，然后在其上形成一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成栅电极与栅线的图形的区域，再对暴露出来的栅极薄膜进行刻蚀，最后将所述光刻胶剥离，形成栅电极与栅线的图形。
进一步优选的是，所述栅极薄膜采用Mo、Al或Cu的单层膜制成，或者采用AlNd合金与Mo形成的双层膜制成；所述栅极薄膜采用溅射的方法形成。
优选的是，所述步骤3)包括：在完成步骤2)的所述基板上形成保护层薄膜，然后在其上形成一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成保护层的图形的区域，再对暴露出来的保护层薄膜进行刻蚀，最后将所述光刻胶剥离，形成保护层的图形；所述保护层薄膜的厚度范围为250nm-300nm，其采用等离子增强化学气相沉积法并采用SiNx或SiOx制成，或者采用磁控溅射法并采用Al2O3或AlN制成。
本发明同时提供一种阵列基板，所述阵列基板采用上述制作方法制成。
本发明同时还提供一种显示装置，所述显示装置包括上述阵列基板。
有益效果：
1)现有技术中，ZnO基薄膜晶体管阵列基板在各次构图工艺中都采用普通掩模板，使得源、漏电极的图形与像素电极的图形无法在一次构图工艺中形成，也使得至少需要四次构图工艺才能形成阵列基板，而本发明所述阵列基板的制作方法以及采用该方法制成的阵列基板在第二次构图工艺中采用半色调或灰色调掩模板，使得源、漏电极的图形与像素电极的图形在一次构图工艺中形成，因此本发明所述阵列基板的制作方法以及采用该方法制成的阵列基板只需采用三次构图工艺即可完成，与现有技术相比进一步减少了构图工艺次数、简化了阵列基板的制作工艺，提高了生产效率、缩短了制作时间、降低了生产成本。
2)现有技术一般采用沉积的方式形成透明导电薄膜，而本发明创新地采用离子注入的方法对有源层薄膜进行表面处理，在所述有源层薄膜的表面形成性能更优越的透明导电薄膜，因而省去了透明导电薄膜沉积工艺，进一步缩短了阵列基板的制造时间和生产成本。
3)本发明所述阵列基板中的源、漏电极的图形和像素电极的图形采用同一次构图工艺形成，像素电极和漏电极的连接无需过孔，连接性好，电学性能好。
附图说明
图1为本发明实施例1中阵列基板的制作方法的流程示意图；
图2为本发明实施例1中进行第一次构图工艺过程中的阵列基板的结构示意图；
其中：图2(a)为在基板上沉积了栅极薄膜之后的阵列基板的截面图；
图2(b)为完成第一次构图工艺之后的阵列基板的截面图；
图3为本发明实施例1中进行第二次构图工艺过程中的阵列基板的结构示意图；
其中：图3(a)为在图2(b)所示基板上沉积了栅绝缘薄膜、有源层薄膜之后的阵列基板的截面图；
图3(b)为对图3(a)所示的有源层薄膜进行表面处理后形成透明导电薄膜之后的阵列基板的截面图；
图3(c)为在图3(b)所示基板上沉积了源漏金属薄膜之后的阵列基板的截面图；
图3(d)为在图3(c)所示基板上沉积了光刻胶，并对所述光刻胶进行曝光、显影之后的阵列基板的截面图；
图3(e)为对图3(d)所示基板完成刻蚀之后的阵列基板的截面图；
图3(f)为对图3(e)所示基板完成灰化处理之后的阵列基板的截面图；
图3(g)为对图3(f)所示基板完成刻蚀之后的阵列基板的截面图；
图3(h)为将图3(g)所示基板上的光刻胶剥离之后的阵列基板的截面图；
图4为本发明实施例1中完成第三次构图工艺之后的阵列基板的结构示意图；
其中：图4(a)为完成第三次构图工艺之后的阵列基板的平面结构示意图；
图4(b)为图4(a)的A-A向截面图。
图中：1－栅电极；2－栅绝缘层；3－有源层；4－像素电极；5a－源电极；5b－漏电极；6－保护层；7－光刻胶；8－数据线；9－栅线。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明阵列基板的制作方法以及采用该方法制成的阵列基板作进一步详细的描述。
本发明中，所述阵列基板的制作方法包括以下步骤：通过构图工艺分别形成栅电极1、有源层3、源电极5a、漏电极5b以及像素电极4的图形，其中，所述源电极5a、漏电极5b的图形和像素电极4的图形通过一次构图工艺形成；所述制作方法还包括有形成栅绝缘层2、保护层6、数据线8以及栅线9的步骤；
所述制作方法具体为：
1)在基板上形成栅电极1与栅线9的图形；
2)在完成步骤1)的所述基板上进行一次刻蚀，形成栅绝缘层2、有源层3、源电极5a、数据线8、TFT沟道以及像素电极4的图形；然后对上述基板进行灰化处理和一次刻蚀，形成漏电极5b的图形；
或者，在完成步骤1)的所述基板上进行一次刻蚀，形成栅绝缘层2、有源层3、源电极5a、数据线8、TFT沟道的图形；接着再进行一次刻蚀，形成像素电极4的图形；然后对上述基板进行灰化处理和一次刻蚀，形成漏电极5b的图形；
3)在完成步骤2)的基板上形成保护层6的图形。
实施例1：
如图1所示，本实施例中，所述阵列基板的制作方法采用基于狭缝光刻技术的三次构图工艺，使得源电极5a、漏电极5b的图形和像素电极4的图形通过一次构图工艺形成。所述狭缝光刻技术的原理是在掩模板上设置特定尺寸的狭缝，通过产生光学衍射来控制光的透过率，从而有选择地控制光刻胶的厚度。所述光刻胶优选采用旋涂的方法形成。
所述阵列基板的制作方法具体包括如下步骤：
s101.在基板上通过第一次构图工艺形成栅电极1与栅线9的图形。
具体的，如图2(a)、2(b)所示，在基板上沉积栅极薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，其中，光刻胶保留区域对应于形成栅电极1与栅线9的图形的区域，再对暴露出来的栅极薄膜进行刻蚀，最后通过光刻胶剥离工艺将所述光刻胶剥离，形成栅电极1与栅线9的图形。
本实施例中，所述栅极薄膜的厚度范围为200nm-400nm，其采用金属或ITO(Indium Tin Oxide，铟锡氧化物)制成，优选采用Mo、Al或Cu的单层膜制成，或者采用AlNd合金与Mo形成的双层膜制成，所述栅极薄膜采用溅射的方法形成。
s102.在完成步骤s101的基板上通过第二次构图工艺依次形成栅绝缘层2、有源层3、像素电极4、源电极5a、漏电极5b以及数据线8的图形。本步骤中，所述栅绝缘层2、有源层3、像素电极4、源电极5a、漏电极5b以及数据线8的图形是采用多步刻蚀工艺(狭缝光刻工艺的核心工艺之一)在一次构图工艺中形成的。
具体的，所述步骤s102包括如下步骤：
s102-1.如图3(a)所示，在完成步骤s101的基板上依次沉积栅绝缘薄膜及有源层薄膜。
其中，所述栅绝缘薄膜的厚度范围为300nm-400nm，其采用等离子增强化学气相沉积法(PECVD，Plasma Enhanced ChemicalVapor Deposition)并采用SiNx或SiOx制成，或者采用磁控溅射法并采用Al2O3或AlN(氨化铝)制成；所述有源层薄膜的厚度范围为其采用磁控溅射法并采用ZnO制成。
s102-2.如图3(b)所示，在完成步骤s102-1的基板上形成透明导电薄膜。
其中，所述透明导电薄膜的厚度范围为 优选为 所述透明导电薄膜的形成方法为：采用离子注入的方法对 步骤s102-1形成的有源层薄膜进行表面处理，使所述有源层薄膜 表面形成透明导电薄膜，且所述透明导电薄膜全覆盖并均匀地形 成在有源层薄膜的表面上。优选所述离子注入的方法具体为：在 ZnO制成的有源层薄膜表面掺杂In、Sn、Al、B或Ga。
s102-3.如图3(c)所示，在完成步骤s102-2的基板上沉积源漏金属薄膜。所述源漏金属薄膜的厚度范围为200nm-300nm， 其采用磁控溅射法并采用Cu、Mo、Al、AlNd合金或Ti的单层膜 制成。
s102-4.在完成步骤s102-3的基板上涂敷一层光刻胶7。
s102-5.如图3(d)所示，采用半色调掩模板或灰色调掩模板对所述光刻胶进行曝光、显影，所述半色调掩模板或灰色调掩模板上设有非透射区域、部分透射区域以及透射区域，若所述光刻胶7为正性胶，则上述三个区域在所述光刻胶上分别对应形成光刻胶完全保留区域NP、光刻胶部分保留区域HP以及光刻胶完全去除区域WP；若所述光刻胶7为负性胶，则上述区域在所述光刻胶上分别对应形成光刻胶完全去除区域WP、光刻胶部分保留区域HP以及光刻胶完全保留区域NP；所述光刻胶完全保留区域NP的光刻胶被全部保留，其对应于形成漏电极5b的图形，所述光刻胶部分保留区域HP的光刻胶的厚度比光刻胶完全保留区域NP的光刻胶的厚度薄，其对应于形成像素电极4的图形，所述光刻胶完全去除区域WP的光刻胶被全部去除，其对应于形成栅绝缘层2、有源层3、源电极5a、数据线8以及TFT沟道的图形。
其中，形成光刻胶部分保留区域HP的原理是：由于曝光的分别是半色调或灰色调掩模板上带有狭缝的部分透射区域，不论所述光刻胶7为正性胶或是负性胶，所述狭缝的衍射效应与干涉效应使得曝光在该部分透射区域的光强度比曝光在透射区域的光强度弱，因此所述部分透射区域的光刻胶不如透射区域的光刻胶曝光严重，使得显影后光刻胶部分保留区域HP的光刻胶的厚度比光刻胶完全保留区域NP的光刻胶的厚度薄。
s102-6.如图3(e)所示，对完成步骤s102-5的基板进行刻蚀，形成栅绝缘层2、有源层3、源电极5a、数据线8、TFT沟道以及像素电极4的图形。
这里，由于源漏电极与像素电极采用的材料不同，为了获得更好的刻蚀效果，优选对完成步骤s102-5的基板进行两次刻蚀以形成上述图形，其中，通过第一次刻蚀形成栅绝缘层2、有源层3、 源电极5a、数据线8以及TFT沟道的图形，通过第二次刻蚀形成 像素电极4的图形。
s102-7.如图3(f)所示，对完成步骤s102-6的基板进行灰化处理，灰化掉所述光刻胶部分保留区域HP的光刻胶。
s102-8.如图3(g)所示，对完成步骤s102-7的基板进行刻蚀，形成漏电极5b的图形。
s102-9.如图3(h)所示，通过光刻胶剥离工艺将剩余的光刻胶(光刻胶完全保留区域NP的光刻胶)剥离。
s103.在完成步骤s102的基板上通过第三次构图工艺形成保护层6的图形。
具体的，如图4(a)、4(b)所示，在完成步骤s102的基板上沉积保护层薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成保护层6的图形的区域，再对暴露出来的保护层薄膜进行刻蚀，最后将所述光刻胶剥离，形成保护层6的图形。
本实施例中，所述保护层薄膜的厚度范围为250nm-300nm，其采用等离子增强化学气相沉积法并采用SiNx或SiOx制成，或者采用磁控溅射法并采用Al2O3或AlN制成。
如图4(a)、图4(b)所示，本实施例同时提供一种采用上述制作方法制成的阵列基板，其包括基板、栅线9、数据线8、以及由栅线9与数据线8彼此交叉限定的像素区域，在所述交叉处形成有薄膜晶体管，所述薄膜晶体管包括：形成在基板上的栅电极1，所述栅电极1与栅线9相连接；覆盖在栅电极1上并延伸至所述基板的暴露区域上的栅绝缘层2；覆盖在栅绝缘层2上的有源层3；形成在有源层3上的像素电极4；形成在像素电极4上的源电极5a与漏电极5b，所述源电极5a与漏电极5b之间设置有TFT沟道，所述漏电极5b与像素电极4相连接，所述源电极5a与数据线8相连接；覆盖源电极5a与漏电极5b，并延伸至暴露出的像素电极4及有源层3上的保护层6。
组成所述阵列基板结构的各层与上述阵列基板的制作方法中所形成的各层的材料、厚度均相同。
本实施例同时还提供一种显示装置，所述显示装置包括上述阵列基板。
实施例2：
本实施例所述阵列基板的制作方法与实施例1所述的制作方法的区别在于：
1)所述有源层薄膜采用In2O3制成；所述透明导电薄膜采用 在In 2 O 3 制成的有源层薄膜表面掺杂Zn或Sn的等离子注入方式形 成于有源层薄膜的表面。
2)所述源漏电极与像素电极采用的材料相同，即采用离子注 入的方法对有源层薄膜进行表面处理，使所述有源层薄膜表面依 次形成透明导电薄膜与源漏金属薄膜。且由于源漏电极与像素电 极采用的材料相同，在刻蚀形成栅绝缘层2、有源层3、源电极5a、 数据线8、TFT沟道以及像素电极4的图形时，只采用一次刻蚀即 可。
本实施例同时提供一种采用上述制作方法制成的阵列基板。
本实施例同时还提供一种显示装置，所述显示装置包括上述阵列基板。
组成本实施例阵列基板结构的各层以及本实施例阵列基板的制作方法中所形成的各层的材质、厚度均与实施例1相同，不再赘述。
本发明所述阵列基板的制作方法以及采用该方法制成的阵列基板只需采用三次构图工艺即可完成，与现有技术相比进一步减少了构图工艺次数、简化了阵列基板的制作工艺；本发明创新地采用离子注入的方法对有源层薄膜进行表面处理，在所述有源层薄膜的表面形成性能更优越的透明导电薄膜，因而省去了透明导电薄膜沉积工艺，进一步缩短了阵列基板的制造时间和生产成本；源、漏电极的图形和像素电极的图形采用同一次构图工艺形成，像素电极和漏电极的连接无需过孔，连接性好，电学性能好。
本发明所述阵列基板的制作方法以及采用该方法制成的阵列基板既可应用于显示装置中，包括液晶显示器、有机发光显示器等等，例如TFT-LCD，AM-OLED(Active Matrix-Organic LightEmitting Diode，有源矩阵型有机发光二极管显示器)。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种阵列基板的制作方法，包括以下步骤：通过构图工艺分别形成栅电极(1)、有源层(3)、源电极(5a)、漏电极(5b)以及像素电极(4)的图形，其中，所述源电极(5a)、漏电极(5b)的图形和像素电极(4)的图形通过一次构图工艺形成，其特征在于，所述制作方法还包括有形成栅绝缘层(2)、保护层(6)、数据线(8)以及栅线(9)的步骤；
所述制作方法具体为：
1)在基板上形成栅电极(1)与栅线(9)的图形；
2)在完成步骤1)的所述基板上进行一次刻蚀，形成栅绝缘层(2)、有源层(3)、源电极(5a)、数据线(8)、TFT沟道以及像素电极(4)的图形；然后对上述基板进行灰化处理和一次刻蚀，形成漏电极(5b)的图形；
或者，在完成步骤1)的所述基板上进行一次刻蚀，形成栅绝缘层(2)、有源层(3)、源电极(5a)、数据线(8)、TFT沟道的图形；接着再进行一次刻蚀，形成像素电极(4)的图形；然后对上述基板进行灰化处理和一次刻蚀，形成漏电极(5b)的图形；
3)在完成步骤2)的所述基板上形成保护层(6)的图形。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤2)具体为：
21)在完成步骤1)的所述基板上依次形成栅绝缘薄膜及有源层薄膜；
22)在完成步骤21)的所述基板上依次形成透明导电薄膜及源漏金属薄膜；
23)在完成步骤22)的所述基板上形成一层光刻胶，采用半色调掩模板或灰色调掩模板对所述光刻胶进行曝光、显影后，所述基板上形成光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域，所述光刻胶完全保留区域对应于形成漏电极(5b)的图形，所述光刻胶部分保留区域对应于形成像素电极(4)的图形，所述光刻胶完全去除区域对应于形成栅绝缘层(2)、有源层(3)、源电极(5a)、数据线(8)以及TFT沟道的图形；
24)根据形成透明导电薄膜及源漏金属薄膜的材料是否相同，对完成步骤23)的所述基板进行一次刻蚀，形成栅绝缘层(2)、有源层(3)、源电极(5a)、数据线(8)、TFT沟道以及像素电极(4)的图形；或者，对完成步骤23)的所述基板进行两次刻蚀，先形成栅绝缘层(2)、有源层(3)、源电极(5a)、数据线(8)、TFT沟道的图形，再形成像素电极(4)的图形；
25)对完成步骤24)的所述基板进行灰化处理，灰化掉所述光刻胶部分保留区域的光刻胶，然后对所述基板再次进行刻蚀，形成漏电极(5b)的图形。
3.根据权利要求2所述的制作方法，其特征在于，所述步骤22)包括：
所述透明导电薄膜与源漏金属薄膜采用相同的材料制成，其形成方法包括：采用离子注入的方法对步骤21)形成的有源层薄膜进行表面处理，使所述有源层薄膜表面形成透明导电薄膜及源漏金属薄膜；
或者，所述透明导电薄膜与源漏金属薄膜采用不同的材料制 成，其形成方法为：采用离子注入的方法对步骤21)形成的有源层薄膜进行表面处理，使所述有源层薄膜表面形成透明导电薄膜，在所述透明导电薄膜上形成源漏金属薄膜。
4.根据权利要求3所述的制作方法，其特征在于，所述有源层薄膜采用ZnO或In2O3制成；所述离子注入包括在ZnO制成的有源层薄膜表面掺杂In、Sn、Al、B或Ga，或者在In2O3制成的有源层薄膜表面掺杂Zn或Sn。
5.根据权利要求2-4之一所述的制作方法，其特征在于，所述有源层薄膜的厚度范围为所述透明导电薄膜的厚度范围为所述源漏金属薄膜的厚度范围为200nm-300nm。
6.根据权利要求1所述的制作方法，其特征在于，所述步骤1)包括：在基板上形成栅极薄膜，然后在其上形成一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成栅电极(1)与栅线(9)的图形的区域，再对暴露出来的栅极薄膜进行刻蚀，最后将所述光刻胶剥离，形成栅电极(1)与栅线(9)的图形。
7.根据权利要求1所述的制作方法，其特征在于，所述步骤3)包括：在完成步骤2)的所述基板上形成保护层薄膜，然后在其上形成一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成保护层(6)的图形的区域，再对暴露出来的保护层薄膜进行刻蚀，最后将所述光刻胶剥离，形成保护层(6)的图形；所述保护层薄膜的厚度范围为250nm-300nm，其采用等离子增强化学气相沉积法并采用SiNx或SiOx制成，或者采用磁控溅射法并采用Al2O3或AlN制成。
8.一种阵列基板，其特征在于，采用权利要求1-7任一所述的制作方法制成。
9.一种显示装置，其特征在于，包括权利要求8所述的阵列基板。
CN201210071825.3A 2012-03-16 2012-03-16 一种阵列基板的制作方法、阵列基板及显示装置 Active CN102651343B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210071825.3A CN102651343B (zh) 2012-03-16 2012-03-16 一种阵列基板的制作方法、阵列基板及显示装置
PCT/CN2012/085702 WO2013135075A1 (zh) 2012-03-16 2012-11-30 阵列基板的制作方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210071825.3A CN102651343B (zh) 2012-03-16 2012-03-16 一种阵列基板的制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN102651343A CN102651343A (zh) 2012-08-29
CN102651343B true CN102651343B (zh) 2014-12-24

Family

ID=46693315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210071825.3A Active CN102651343B (zh) 2012-03-16 2012-03-16 一种阵列基板的制作方法、阵列基板及显示装置

Country Status (2)

Country Link
CN (1) CN102651343B (zh)
WO (1) WO2013135075A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651343B (zh) * 2012-03-16 2014-12-24 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN103700663B (zh) * 2013-12-12 2016-09-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103700707B (zh) * 2013-12-18 2018-12-11 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN104992947B (zh) 2015-06-03 2018-01-12 合肥鑫晟光电科技有限公司 一种氧化物半导体tft阵列基板及其制备方法
CN106129071B (zh) * 2016-09-13 2018-12-25 京东方科技集团股份有限公司 一种阵列基板的制作方法及相应装置
CN106298807A (zh) * 2016-09-19 2017-01-04 昆山龙腾光电有限公司 薄膜晶体管阵列基板及制作方法
CN107093583A (zh) 2017-05-03 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109192704A (zh) * 2018-09-05 2019-01-11 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109545750B (zh) * 2018-10-08 2020-03-27 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板的制作方法及其薄膜晶体管基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325202A (zh) * 2007-06-14 2008-12-17 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN101656232A (zh) * 2008-08-19 2010-02-24 北京京东方光电科技有限公司 薄膜晶体管阵列基板制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
CN1272664C (zh) * 2003-12-03 2006-08-30 吉林北方彩晶数码电子有限公司 薄膜晶体管液晶显示器制造方法
CN100483232C (zh) * 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
JP5157611B2 (ja) * 2007-06-13 2013-03-06 株式会社リコー 磁気センサ及びその製造方法
CN101770121B (zh) * 2008-12-26 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101615582B (zh) * 2009-06-25 2012-02-15 浙江大学 一种合金氧化物透明薄膜晶体管的制备方法
CN102651343B (zh) * 2012-03-16 2014-12-24 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325202A (zh) * 2007-06-14 2008-12-17 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN101656232A (zh) * 2008-08-19 2010-02-24 北京京东方光电科技有限公司 薄膜晶体管阵列基板制造方法

Also Published As

Publication number Publication date
CN102651343A (zh) 2012-08-29
WO2013135075A1 (zh) 2013-09-19

Similar Documents

Publication Publication Date Title
CN102651343B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US7646442B2 (en) Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same
KR101533391B1 (ko) 박막 트랜지스터 기판과 그 제조 방법
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US7358528B2 (en) Liquid crystal display device and fabrication method thereof
US20080131818A1 (en) Method for fabrication liquid crystal display device and diffraction mask therefor
US9165956B2 (en) Array substrate and manufacturing method thereof
US8310613B2 (en) Active matrix substrate and liquid crystal device
TW201519416A (zh) 薄膜電晶體驅動背板及其製造方法
KR20190077570A (ko) 어레이 기판, 그 제조 방법 및 표시 장치
GB2530223B (en) Method for manufacturing thin-film transistor array substrate
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
WO2021120378A1 (zh) 一种阵列基板及其制作方法
US10269974B2 (en) Method of manufacturing lower temperature polycrystal silicon thin film transistor array substrate
CN203659865U (zh) 一种阵列基板和显示装置
CN111613578B (zh) 低温多晶硅阵列基板的制备方法、阵列基板、显示面板
KR100988575B1 (ko) 다결정질 박막트랜지스터를 포함하는 반사형 액정표시장치용 어레이기판과 제조방법
KR101765100B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 액정표시장치
KR20160001819A (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
CN110648965A (zh) 阵列基板的制造方法及阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant