[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102456660A - 堆叠式半导体封装件及其制造方法和半导体器件 - Google Patents

堆叠式半导体封装件及其制造方法和半导体器件 Download PDF

Info

Publication number
CN102456660A
CN102456660A CN2011103198148A CN201110319814A CN102456660A CN 102456660 A CN102456660 A CN 102456660A CN 2011103198148 A CN2011103198148 A CN 2011103198148A CN 201110319814 A CN201110319814 A CN 201110319814A CN 102456660 A CN102456660 A CN 102456660A
Authority
CN
China
Prior art keywords
electrode pad
package substrates
semiconductor package
package
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103198148A
Other languages
English (en)
Inventor
权兴奎
李秀昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102456660A publication Critical patent/CN102456660A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种堆叠式半导体封装件及其制造方法、一种半导体器件、一种存储卡和一种电子系统。堆叠式半导体封装件具有：第一半导体封装件，包括第一封装基底和安装在第一封装基底上的第一半导体芯片；第二半导体封装件，包括第二封装基底和安装在第二封装基底上的第二半导体芯片；多个连接件，将第一半导体封装件和第二半导体封装件电连接。连接件设置在第一封装基底的在第一半导体芯片外侧的外区域上。连接件沿第一封装基底的相对的较长的第一侧和相对的较短的第二侧设置。沿每个较长的第一侧设置的那些连接件的高度从较长的第一侧的中心区域到外区域(即，端部)逐渐地改变。

Description

堆叠式半导体封装件及其制造方法和半导体器件
本申请要求于2010年10月14日在韩国知识产权局提交的第10-2010-0100327号韩国专利申请的权益，该申请的公开内容通过引用被全部包含于此。
技术领域
本发明构思涉及半导体器件。更具体地说，本发明构思涉及堆叠类型的半导体封装件，并涉及制造堆叠类型的半导体封装件的方法。
背景技术
现在许多电子装置越小和越紧凑并且功能越多，它们趋于越加普遍。因此，越来越多地需求更小的、更薄的且更轻的半导体封装件，并且需求在给定量的空间内具有更高的容量(例如，数据存储容量)的半导体芯片。然而，关于半导体芯片在特定量的空间内可具有多少容量受到了限制。因此，正在积极地开发包括堆叠的半导体芯片或堆叠的半导体芯片封装件(例如，层叠封装件或POP)的堆叠式半导体封装件。
发明内容
根据本发明构思的一方面，提供了一种堆叠式半导体封装件，所述堆叠式半导体封装件包括第一半导体封装件、第二半导体封装件以及将第一半导体封装件和第二半导体封装件电连接的多个连接件，至少一些连接件具有不同的高度。所述第一半导体封装件包括第一封装基底和安装在所述第一封装基底上的第一半导体芯片。所述第一封装基底具有构成其外周边区域的侧面的第一侧和第二侧，其中，所述第一侧比所述第二侧长。所述第二半导体封装件包括第二封装基底和安装在所述第二封装基底上的第二半导体芯片。连接件沿所述第一封装基底的包括所述第一侧和所述第二侧的外周边区域设置在所述第一半导体芯片的外侧。第一组连接件沿着所述第一封装基底的较长的第一侧设置为沿所述较长的第一侧彼此隔开，并且这些连接件的高度从所述较长的第一侧的中心区域到外区域改变。
根据本发明构思的另一方面，提供了一种半导体器件，所述半导体器件包括母板、设置在所述母板上的多个外部接触电极、第一半导体封装件、第二半导体封装件以及将所述第一半导体封装件和所述第二半导体封装件电连接的连接件，至少一些连接件具有不同的高度。所述第一半导体封装件包括第一封装基底和安装在所述第一封装基底上的第一半导体芯片。所述第一封装基底具有构成其外周边区域的侧面的第一侧和第二侧，其中，所述第一侧比所述第二侧长。所述第二半导体封装件包括第二封装基底和安装在所述第二封装基底上的第二半导体芯片。连接件沿所述第一封装基底的包括所述第一侧和所述第二侧的外周边区域设置在所述第一半导体芯片的外侧。第一组连接件沿着所述第一封装基底的较长的第一侧设置为沿所述较长的第一侧彼此隔开，并且这些连接件的高度从所述较长的第一侧的中心区域到外区域改变。
根据本发明的另一方面，提供了一种制造堆叠式半导体封装件的方法，所述方法包括：提供包括第一封装基底和安装在所述第一封装基底上的第一半导体芯片的第一半导体封装件；提供包括第二封装基底和安装在所述第二封装基底上的第二半导体芯片的第二半导体封装件；在所述第一封装基底的顶表面的在半导体芯片外侧的外区域和所述第二封装基底的与所述外区域对应的区域之间形成多个连接部，其中，在连接部中，沿所述第一封装基底的较长侧设置的连接部的高度从所述较长侧的中心区域到外区域逐渐地改变；对连接部进行热处理，以将所述第二半导体封装件堆叠在所述第一半导体封装件上。
一种制造堆叠式半导体封装件的方法，所述方法包括：提供包括第一封装基底和安装在所述第一封装基底上的第一半导体芯片的第一半导体封装件；提供包括第二封装基底和安装在所述第二封装基底上的第二半导体芯片的第二半导体封装件；形成所述第一半导体封装件和所述第二半导体封装件并列放置的堆叠件，其中，所述第一封装基底的顶表面面对所述第二封装基底的底表面，并且在所述堆叠件中在所述第一封装基底的顶表面的在半导体芯片外侧的外区域和所述第二封装基底的底表面的与所述外区域对准的区域之间提供多个连接件，至少一些连接件具有不同的高度；随后对连接件进行热处理，以将所述第二半导体封装件固定到所述第一半导体封装件。具体地说，沿所述第一封装基底的所述较长的第一侧将第一组连接件提供为沿所述较长的第一侧彼此隔开，所述第一组连接件由从所述第一封装基底的较长的第一侧的中心区域到外区域改变的不同的高度形成。
根据本发明的另一方面，提供了一种存储卡，所述存储卡包括：存储器，包括前面所述的堆叠式半导体封装件；控制器，操作地连接到所述存储器，从而将电信号发射到所述存储器和从所述存储器接收电信号。
根据本发明的另一方面，提供了一种电子系统，所述电子系统包括：存储器，包括前面所述的堆叠式半导体封装件；总线；处理器，通过所述总线与所述存储器通信。
附图说明
通过下面结合附图对本发明构思的优选实施例进行的详细描述，本发明构思将更加易于理解，在附图中：
图1是应用了本发明构思的一般或理想形式的堆叠式半导体封装件的示意性剖视图；
图2是在制造图1的堆叠式半导体封装件期间执行回流焊接工艺时根据下半导体封装件和上半导体封装件的温度的参考表面的翘曲的曲线图；
图3是图1的一般或理想的堆叠式半导体封装件的下半导体封装件的平面图；
图4是图1的一般或理想的堆叠式半导体封装件的上半导体封装件的仰视图；
图5是与沿图3和图4的I-I’线截取的剖面对应的空间中的下半导体封装件和上半导体封装件之间的间隔的曲线图；
图6是与沿图3和图4的III-III’线截取的剖面对应的空间中的下半导体封装件和上半导体封装件之间的间隔的曲线图；
图7是作为回流焊接工艺的结果的图1的下半导体封装件的透视图；
图8是作为回流焊接工艺的结果的图1的上半导体封装件的透视图；
图9是根据本发明构思的沿图3和图4的I-I’线截取的堆叠式半导体封装件1的实施例的剖视图；
图10是沿图3和图4的II-II’线截取的图9的堆叠式半导体封装件的剖视图；
图11是沿图3和图4的III-III’线截取的图9的堆叠式半导体封装件的剖视图；
图12是沿图3和图4的IV-IV’线截取的图9的堆叠式半导体封装件的剖视图；
图13是沿图3和图4的I-I’线截取的堆叠式半导体封装件的另一实施例的剖视图；
图14是沿图3和图4的II-II’线截取的图13的堆叠式半导体封装件的实施例的剖视图；
图15是沿图3和图4的III-III’线截取的图13的堆叠式半导体封装件的实施例的剖视图；
图16是沿图3和图4的IV-IV’线截取的图13的堆叠式半导体封装件的实施例的剖视图；
图17是沿图3和图4的I-I’线截取的堆叠式半导体封装件的另一实施例的剖视图；
图18是沿图3和图4的II-II’线截取的图17的堆叠式半导体封装件1的实施例的剖视图；
图19是沿图3和图4的III-III’线截取的图17的堆叠式半导体封装件1的实施例的剖视图；
图20是沿图3的下半导体封装件和图4的上半导体封装件的IV-IV’线截取的图17的堆叠式半导体封装件1的实施例的剖视图；
图21是根据本发明构思的沿与图3的I-I’线对应的线截取的半导体器件的下半导体封装件与母板之间的间隔的曲线图；
图22是根据本发明构思的沿与图3的III-III’线对应的线截取的半导体器件的下半导体封装件与母板之间的间隔的曲线图；
图23是根据本发明构思的半导体器件的实施例的剖视图；
图24是根据本发明构思的半导体器件的另一实施例的剖视图；
图25是根据本发明构思的半导体器件的又一实施例的剖视图；
图26是根据本发明构思的制造堆叠式半导体封装件的方法的流程图；
图27是包括根据本发明构思的堆叠式半导体封装件的半导体模块的示例的示意图；
图28是包括根据本发明构思的堆叠式半导体封装件的半导体模块的另一示例的示意图；
图29是采用根据本发明构思的堆叠式半导体封装件的存储卡的示例的示意图；
图30是采用根据本发明构思的堆叠式半导体封装件的电子系统的示例的示意图。
具体实施方式
在下文中将参照附图更充分地描述本发明构思的各种实施例和实施例的示例。在附图中，为了清晰起见，会夸大在剖面中示出的元件、层和区域的尺寸和相对尺寸以及形状。具体地说，半导体器件和在它们的制造过程中制造的中间结构的剖视图是示意性的，因此，在不同的剖视图中呈现的相同元件可能没有总是被一致地描绘。另外，包括通过使用上标在内的相同的标号用于在全部附图中指示相同的元件。
还将理解的是，当元件或层被称作“在”另一元件或层“上”或者“连接到”另一元件或层时，该元件或层可以直接在另一元件或层上或者直接连接到另一元件或层，或者可以存在中间元件或中间层。相反，当元件或层被称作“直接在”另一元件或层“上”或者“直接连接到”另一元件或层时，不存在中间元件或中间层。
这里用于描述本发明构思的特定示例或实施例的目的所使用的其它术语应当在上下文中理解。例如，术语“包括”或“包含”在本说明书中使用时说明存在所述特征或过程，但是不排除其它特征或过程的存在。例如，如本领域技术人员将理解的，如这里使用的术语“金属互连部”可以表示由导电迹线、引线、槽脊和/或焊盘构成的图案化金属层。
此外，使用诸如“上”和“下”的空间相对术语来描述如在图中示出的元件和/或特征与其它元件和/或特征的关系。因此，空间相对术语可以应用于在使用中与在图中示出的方位不同的方位。明显地，虽然为了便于描述，所有这些空间相对术语是指在附图中示出的方位，但是未必具有限制性，因为根据本发明构思的实施例在使用时可以采用与在附图中示出的方位不同的方位。另外，如用于描述表面所使用的术语“顶”或“底”可以不是指在附图中描绘的方位，而是指其相对于另一元件或层的布置，这通过附图和书面描述的上下文将是一目了然的。例如，设置在基底上的电极焊盘的“顶”表面可以指电极焊盘的背对基底的表面，即使所述“顶”表面在附图中示出的方位中面向下，且因此在描绘的方位中是最下面的表面。
现在将参照图1详细地描述根据本发明构思的堆叠式半导体封装件1的第一实施例。
堆叠式半导体封装件1包括下半导体封装件10、上半导体封装件20和多个连接件30。上半导体封装件20通过连接件30堆叠在下半导体封装件10上。注意，为了方便起见，图1示出了作为本发明构思的结果(例如，在下半导体封装件10和上半导体封装件20没有任何翘曲的情况下)的下半导体封装件10和上半导体封装件20的理想形状。
作为示例，下半导体封装件10包括下封装基底11、金属互连部12、保护部13、第一半导体芯片14、导电凸起15、模塑构件16和外部接触电极17。
下封装基底11可以具有给定厚度的矩形板的形式，从而具有顶表面111和底表面112，并且下封装基底11由绝缘材料制成。在该后面的方面，下封装基底11可以由常规的硬树脂、光敏液体电介质、光敏干膜电介质、干(热固化)柔性聚酰亚胺膜、热固化液体电介质、涂覆树脂的铜箔(RCC)、热塑性塑料或柔性树脂制成。可选地，下封装基底11可以是陶瓷。然而，这些材料仅是示例。
金属互连部12包括位于下封装基底11的顶表面111上的第一电极焊盘121和位于下封装基底11的底表面112上的第二电极焊盘122。虽然未示出，但是第一电极焊盘121通过在下封装基底11中/穿过下封装基底11延伸的通孔电连接到第二电极焊盘122。此外，至少一个内互连层可以设置在下封装基底11内，并连接到通孔，从而将来自第一电极焊盘121的信号发送到第二电极焊盘122，反之亦然。
金属互连部12(即，电极焊盘121和122)可以由铝或铜形成。另外，金属互连部12的主暴露表面可以涂镀有锡(Sb)、金(Au)、镍(Ni)或铅(Pb)。如本领域技术人员本身熟知的，金属互连部12可以如下形成：通过浇铸、层叠或电镀在下封装基底11的顶表面111(和底表面112)上形成金属层；然后通过蚀刻金属层将金属层图案化。
保护部13可以包括覆盖下封装基底11的顶表面111的第一保护层131和覆盖下封装基底11的底表面112的第二保护层132。保护部13的每一层可以由绝缘材料形成。例如，保护部13的每一层可以由能够通过光刻而被图案化的光致抗蚀剂形成。
第一保护层131仅暴露每个第一电极焊盘121的上表面的中心区域。类似地，第二保护层132仅暴露每个第二电极焊盘122的上表面的中心区域。由基底11、电极焊盘121和122以及保护层131和132构成的结构称作阻焊层限定(SMD)互连线基底。在图9至图12中示出的堆叠式半导体封装件包括这样的SMD型互连线基底。
然而，保护部13的保护层可以完全地暴露第一电极焊盘121和第二电极焊盘122中的每个电极焊盘的上表面。如此构成的结构被称作为非阻焊层限定(NSMD)互连线基底。在图13至图16中示出的堆叠式半导体封装件包括NSMD互连线基底。
再参照图1，例如，第一半导体芯片14包括光电器件、逻辑器件、通信装置、数字信号处理器或芯片上系统。在示出的示例中，第一半导体芯片14安装在下封装基底11的顶表面111的中心区域上。然而，第一半导体芯片14可以改为安装在下封装基底11的底表面112上。
另外，在示出的示例中，第一半导体芯片14使用倒装芯片方法安装在第一封装基底11上。然而，第一半导体芯片14可以改为通过引线键合安装在第一封装基底11上。作为另一可选方案，第一半导体芯片14可以植入在下封装基底11中，在这种情况下，下半导体封装件10的厚度被最小化。
另外，在示出的示例中，下半导体封装件10仅具有一个半导体芯片。然而，下半导体封装件10可以具有堆叠在彼此上的两个或更多个半导体芯片。在这种情况下，例如，一个半导体芯片可以为逻辑器件，另一半导体芯片可以为中央处理单元(CPU)装置。
导电凸起15置于下封装基底11的顶表面111和第一半导体芯片14之间，并将下封装基底11电连接到第一半导体芯片14。更具体地说，形成在第一半导体芯片14上的接触焊盘(未示出)被设置为面向下封装基底11的顶表面111，并且第一半导体芯片14的接触焊盘经由导电凸起15分别电连接到形成在下封装基底11的顶表面111上的结合指或结合焊盘(未示出)。
模塑构件16可以在下封装基底11的顶表面111上由绝缘树脂(例如，环氧模塑料(EMC))形成，从而保护导电凸起15和连接件30。更具体地说，模塑构件16填充第一半导体芯片14和下封装基底11的顶表面111之间的空间，从而保护第一半导体芯片14和导电凸起15之间的电接触。另外，模塑构件16可以覆盖第一半导体芯片14的侧表面和连接件30的侧表面。
在当前实施例中，模塑构件16不在第一半导体芯片14的上表面上方延伸。即，第一半导体芯片14的上表面被暴露。因此，堆叠式半导体封装件1可以具有优异的结构特性、电学特性和物理特性。例如，堆叠式半导体封装件1可以具有优异的散热特性，并且可以相对薄。因此，堆叠式半导体封装件1具有耐翘曲或扭曲性，因此，下封装基底11和第一半导体芯片14保持得非常平坦。另外，物理压力可以直接施加于第一半导体芯片14，即，没有经由模塑构件16施加。因此，当前实施例有助于使用格栅阵列技术或多层模塑技术。
外部接触电极17可以是焊球、焊料凸起或焊糊，并可以以格栅进行排列，使得下半导体封装件具有球栅阵列(BGA)封装件的形式。在任何情况下，外部接触电极17分别形成在第二电极焊盘122上，并且作为这样的手段，即，下半导体封装件10通过外部接触电极17可以安装或设置在母板或另一半导体封装件上。在这方面，可以执行高温热处理工艺，例如波焊工艺或回流焊接工艺，从而经由外部接触电极17将第二电极焊盘122结合到母板或另一半导体封装件。
该实施例的上半导体封装件20的示例具有上封装基底21、金属互连部22、保护部23、第二半导体芯片24、粘结层25、结合焊盘26、结合引线27和模塑构件28。上半导体封装件20的结构在这方面与下半导体封装件10的结构类似，因此可以参考前面的描述，但是下面还将更详细地描述上半导体封装件20的一些部分/组成元件。
上封装基底21可以是绝缘材料制成的矩形板，从而具有顶表面211和底表面212。
金属互连部22包括形成在上封装基底21的顶表面211上的第一电极焊盘221和形成在上封装基底21的底表面212上的第二电极焊盘222。虽然未示出，但是第一电极焊盘221可以通过穿过上封装基底21的通孔电连接到第二电极焊盘222。另外，将第一电极焊盘221电连接到第二电极焊盘222的至少一个内互连层可以设置在上封装基底中。
保护部23由绝缘材料形成，以保护金属互连部22，在该示例中，保护部23包括覆盖上封装基底21的顶表面211的第一保护层231和覆盖上封装基底21的底表面212的第二保护层232。另外，在当前实施例中，第一保护层231仅暴露每个第一电极焊盘221的上表面的中心区域，第二保护层232仅暴露每个第二电极焊盘222的上表面的中心区域。然而，保护部23可以完全地暴露第一电极焊盘221和第二电极焊盘222中的每个电极焊盘的上表面。
第二半导体芯片24可以是易失性存储装置，例如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)，或者可以是非易失性存储装置，例如闪速存储器。此外，在示出的示例中，上半导体封装件20仅具有一个第一半导体芯片。然而，上半导体封装件20可以包括堆叠在彼此上的两个或更多个半导体芯片。
另外，在示出的示例中，第二半导体芯片24安装在上封装基底21的顶表面211的中心区域上，并通过粘结层25固定到该中心区域。然而，第二半导体芯片24可以改为安装在上封装基底21的底表面212上。
此外，在示出的示例中，第二半导体芯片24通过引线键合安装在上封装基底21上。更具体地说，结合焊盘26形成在第二半导体芯片24的顶表面上，并且结合焊盘26分别通过结合引线27电连接到第一电极焊盘221。然而，第二半导体芯片24可以改为通过倒装芯片键合安装在上封装基底21上。作为另一可选方案，第一半导体芯片24可以植入在上封装基底21中，在这种情况下，上半导体封装件20的厚度可以被最小化。
模塑构件28形成在上封装基底21的上表面211上，以保护第二半导体芯片24、粘结层25、结合焊盘26和结合引线27。为此，模塑构件28可以由绝缘树脂(例如，EMC)制成。
图2是当将相应的堆叠式半导体封装件的上封装件和下封装件彼此连接时作为对与连接件30对应的连接件执行的回流焊接工艺的结果，由与图1的堆叠式半导体封装件对应的堆叠式半导体封装件(但是其未应用本发明构思)展现出的相对于参考表面的翘曲的曲线图。在这方面，由于回流焊接工艺，因为下封装基底和其模塑构件之间的热膨胀系数(CTE)的不同，使得相应的下半导体封装件会翘曲。同样，由于上封装基底和其模塑构件之间的热膨胀系数(CTE)的不同，使得相应的上半导体封装件会翘曲。
在图2的曲线图中，沿X轴的点表示回流焊接工艺期间的温度(单位为℃)，沿Y轴的点表示正在发生的翘曲(单位为μm)。另外，曲线“PKG 1”表示作为回流焊接工艺的结果与下半导体封装件10对应的下半导体封装件的翘曲，即，作为下半导体封装件的“回流焊接轮廓”。曲线“PKG 2”是与上半导体封装件20对应的上半导体封装件的回流焊接轮廓。注意，在下半导体封装件的底表面和参考表面之间测量下半导体封装件的翘曲，并在上半导体封装件的底表面和参考表面之间测量上半导体封装件的翘曲。
在这方面，回流焊接工艺是通过使在两个部件之间的接合处提供的所准备的焊糊或焊膏(在这种情况下为连接件)的主体熔化来执行将这两个部件焊接在一起的工艺。例如，在部件之间提供熔点比待接合的部件的基体金属的熔点低的Sn/Pb或Sn/Pb/Au焊料，并使其熔化。得到的液体焊料将部件润湿，同时，焊料的金属组分在部件的基体金属的颗粒之间扩散，从而形成合金，部件通过该合金牢固地接合在一起。
在得出图2的曲线图中使用的回流焊接工艺在若干温度范围内执行，即，在从例如大约25℃的室温到大约100℃的加热温度范围、从大约100℃至大约200℃的均热温度范围、从大约200℃至(大约245℃的)峰值的回流焊接温度范围和从大约200℃至室温的冷却温度范围内执行。在这方面，回流焊接温度范围接近焊料的熔点。然而，焊料的熔点取决于其组成。例如，如果焊料含有96.5％锡(Sn)和3.5％银(Ag)，则焊料的熔点为大约221℃，如果焊料含有99.3％Sn和0.7％铜(Cu)，则焊料的熔点为大约227℃。因此，回流焊接温度范围取决于焊料的组成，因此，图2仅示出了回流焊接工艺的一个示例的结果。
参照图2，下半导体封装件在室温时的翘曲值是负的，这意味着在室温时，下半导体封装件向上凸地翘曲。另一方面，在高温时，即，在回流焊接温度范围内，下半导体封装件的翘曲值是正的，这意味着下半导体封装件在回流焊接温度范围时已经向下凸地翘曲。另外，上半导体封装件在室温时的翘曲值是负的，这意味着在室温时，上半导体封装件向上凸地翘曲。另一方面，一旦温度在回流焊接工艺的过程中已经升高，上半导体封装件的翘曲就具有正值。然而，当温度达到大约240℃的峰值并且之后在温度下降的同时，上半导体封装件的翘曲具有负值，因此，上封装件由于这些温度而向上凸地翘曲。
因此，在与连接件30对应的连接件固化的大约220℃附近的温度范围内，下半导体封装件的翘曲具有正值，并且上半导体封装件的翘曲具有负值。因此，当连接件固化时，上半导体封装件的中心区域与下半导体封装件的中心区域之间的间隔变得大于上半导体封装件的外周边区域与下半导体封装件的外周边区域之间的间隔。
另外，半导体封装件的相邻的焊球会由于上述类型的回流焊接工艺而短路。具体地说，非常有可能的是，当半导体封装件与母板或另一半导体封装件之间的间隙相对小时，由于半导体封装件的翘曲以及焊球在回流焊接温度范围时的熔化，导致半导体封装件的相邻的焊球变得短路。
根据下面将更详细地描述的本发明构思的一方面，用于将半导体封装件连接到母板或另一半导体封装件的焊料连接件的高度被设为彼此不同，以补偿半导体封装件在回流焊接温度范围内的翘曲。根据本发明构思的另一方面，用于将半导体封装件与母板或另一半导体封装件连接的焊料连接件的高度被设为彼此不同，从而在回流焊接工艺期间阻止相邻的焊球短路。
图3示出了图1的堆叠式半导体封装件1的下半导体封装件10的顶表面111。
参照图3，考虑到下半导体封装件10在回流焊接工艺期间可能发生的翘曲，下半导体封装件10的顶表面111上的第一电极焊盘121具有不同的尺寸。在这个示例中，下半导体封装件10的顶表面111具有其上安装有第一半导体芯片14的中心区域111A和其上设置有第一电极焊盘121的外区域111B。另外，将外区域111B细分为较长侧外区域111B_L和较短侧外区域111B_S，较长侧外区域111B_L分别由下半导体封装件10的顶表面111的沿封装件10的第一相对侧延伸的较长部分构成，较短侧外区域111B_S分别由下半导体封装件10的顶表面111的沿封装件10的第二相对侧延伸的较短部分构成。可以继而将每个较长侧外区域111B_L分为沿区域111B_L的长度排列的第一至第五区域A、B、C、D和E。
在该实施例的示例中，第一区域A上的第一电极焊盘121a的平均尺寸为大约0.24mm，第二区域B上的第一电极焊盘121b的平均尺寸为大约0.23mm，第三区域C上的第一电极焊盘121c的平均尺寸为大约0.22mm，第四区域D上的第一电极焊盘121d的平均尺寸为大约0.23mm，第五区域E上的第一电极焊盘121e的平均尺寸为大约0.24mm。
在这个示例中，较短侧外区域111B_S未被分为单独的区域，较短侧外区域111B_S上的第一电极焊盘121具有基本上相同的尺寸。在这个示例中，较短侧外区域111B_S上的第一电极焊盘121与较长侧外区域111B_L的第一区域A和第五区域E上的第一电极焊盘121a和121e具有相同的尺寸，例如，较短侧外区域111B_S以及第一区域A和第五区域E上的第一电极焊盘121的平均尺寸为大约0.24mm。
图4示出了图1的堆叠式半导体封装件1的上半导体封装件20的底表面212。
参照图4，考虑到下半导体封装件10在回流焊接工艺期间可能发生的翘曲，上半导体封装件20的底表面212上的第二电极焊盘222具有不同的尺寸。在这方面，将该示例的上半导体封装件20的底表面212分为中心区域212A和外区域212B，在中心区域212A的边界内提供第二半导体芯片24，第二电极焊盘222设置在外区域212B上。另外，与下半导体封装件10的底表面类似，将外区域212B细分为较长侧外区域212B_L和较短侧外区域212B_S。
在这个示例中，将每个较长侧外区域212B_L分为沿其长度排列的第一至第五区域F、G、H、I和J。在这个实施例中，再通过举例方式，第一区域F上的第二电极焊盘222a的平均尺寸为大约0.24mm，第二区域G上的第二电极焊盘222b的平均尺寸为大约0.23mm，第三区域H上的第二电极焊盘222c的平均尺寸为大约0.22mm，第四区域I上的第二电极焊盘222d的平均尺寸为大约0.23mm，第五区域J上的第二电极焊盘222e的平均尺寸为大约0.24mm。
较短侧外区域212B_S未被细分为单独的区域，较短侧外区域212B_S上的第二电极焊盘222具有基本上相同的尺寸。此外，较短侧外区域212B_S上的第二电极焊盘222的尺寸可以与较长侧外区域212B_L的第一区域F和第五区域J上的第二电极焊盘222a和222e的尺寸相同，即，在这个示例中，较短侧外区域212B_S以及第一区域F和第五区域J上的第二电极焊盘222的尺寸平均均为大约0.24mm。
图5是在沿图3和图4的I-I’线截取的剖面对准的空间中或与该空间对应的堆叠式半导体封装件的下半导体封装件和上半导体封装件之间的间隔的曲线图。
在图5的曲线图中，沿X轴的点表示沿下半导体封装件和上半导体封装件之间的空间的位置，在该位置处测量间隔，沿Y轴的点表示下半导体封装件和上半导体封装件之间的间隔，单位为μm。在这方面，图5的X轴的“左侧”部分对应于图3中的第一区域A和第二区域B以及图4中的第一区域F和第二区域G，“中心”对应于图3中的第三区域C和图4中的第三区域H，“右侧”对应于图3中的第四区域D和第五区域E以及图4中的第四区域I和第五区域J。即，X轴对应于堆叠式半导体封装件的较长外侧。
另外，在图5中，曲线“51”指示沿根据本发明构思的堆叠式封装件的每个较长侧的下半导体封装件10和上半导体封装件20之间的间隔，而曲线“52”、“53”和“54”指示堆叠式半导体封装件的其它示例中的间隔。
如曲线“51”所示，由于在回流焊接工艺期间下半导体封装件10和上半导体封装件20的翘曲，下半导体封装件10和上半导体封装件20之间的间隔在“中心”为大约35μm，在“左侧”为大约10μm，在“右侧”为大约20μm。
图6是由于在回流焊接工艺期间下半导体封装件10和上半导体封装件20的翘曲而在沿图3和图4的III-III’线截取的剖面对准的空间中或与该空间对应的堆叠式半导体封装件的下半导体封装件和上半导体封装件之间的间隔的曲线图。
在图6的曲线图中，沿X轴的点表示沿下半导体封装件和上半导体封装件之间的空间的位置，在该位置处测量间隔，沿Y轴的点表示下半导体封装件和上半导体封装件之间的间隔，单位为μm。在这方面，X轴的“左侧”部分对应于与图3和图4中的字母III相邻的区域，“右侧”对应于与图3和图4中的字母III’相邻的区域，“中心”对应于“左侧”和“右侧”之间的区域。即，X轴对应于堆叠式半导体封装件的较短外侧。
另外，在图6中，曲线“61”指示根据本发明构思的堆叠式封装件的下半导体封装件10和上半导体封装件20之间的间隔，而曲线“62”和“63”指示堆叠式半导体封装件的其它示例中的间隔。
如曲线“61”所示，下半导体封装件10和上半导体封装件20之间的间隔在“中心”处为大约15μm，其非常类似于在“右侧”处的下半导体封装件10和上半导体封装件20之间的间隔。另外，如曲线“63”所示，下半导体封装件10和上半导体封装件20之间的间隔在“中心”处为大约25μm，其非常类似于在“左侧”处的下半导体封装件10和上半导体封装件20之间的间隔。
图7是图3的下半导体封装件10的透视图，图8是图4的上半导体封装件20的透视图。
参照图7和图8，下半导体封装件10沿向下方向是凸的，更具体地说，下半导体封装件的基底的底表面112的较长(第一)侧是凸的，其顶表面111的较长(第一)侧是凹的。具体地说，下半导体封装件10的较长的相对侧翘曲的程度相对高，下半导体封装件10的较短的相对侧翘曲的程度相对小以致是可忽略的。
上半导体封装件20沿向上方向是凸的，更具体地说，下半导体封装件的基底的底表面212的较长侧是凹的，其顶表面111的较长侧是凸的。具体地说，与下半导体封装件10类似，上半导体封装件20的较长(第一)侧翘曲的程度相对高，上半导体封装件20的较短(第二)侧翘曲的程度相对小以致是可忽略的。
因此，沿着下半导体封装件10和上半导体封装件20的较长侧，下半导体封装件10和上半导体封装件20之间的间隔在其中心区域处最大，并朝较长侧的外区域减小。另外，在下半导体封装件10和上半导体封装件20的较短侧处，下半导体封装件10和上半导体封装件之间的间隔基本上相同。
图9是沿图3和图4的I-I’线截取的堆叠式半导体封装件1的示例的剖视图。
参照图3、图4和图9，下半导体封装件10是向下凸的，上半导体封装件20是向上凸的。因此，设置在下半导体封装件10和上半导体封装件20之间的连接件30的高度彼此不同。具体地说，连接件30的高度沿着第一半导体封装件1的每个相对的较长的第一侧从每个第一侧的中心区域到外区域减小。
此外，在当前实施例的示出的示例中，沿下半导体封装件10的每个外区域111B_L设置的第一电极焊盘121的顶表面的暴露区域的尺寸彼此不同。具体地说，暴露区域的尺寸从堆叠式半导体封装件1的每个较长侧的中心区域到外区域增大，如图3所示。另外，沿上半导体封装件20的每个第一外区域212B_L设置的第二电极焊盘222的顶表面的暴露区域的尺寸彼此不同。具体地说，这些暴露区域的尺寸也从堆叠式半导体封装件1的每个较长侧的中心区域到外区域增大，如图4所示。
在另一示例中，沿下半导体封装件10的每个较长的第一侧设置的第一电极焊盘121的顶表面的暴露区域的尺寸从堆叠式半导体封装件1的每个第一侧的中心区域到外区域增大，而沿上半导体封装件20的每个较长的第一侧设置的第二电极焊盘222的顶表面的暴露区域的尺寸相同。
在又一示例中，沿下半导体封装件10的每个较长的第一侧设置的第一电极焊盘121的顶表面的暴露区域的尺寸基本上相同，而沿上半导体封装件20的每个较长的第一侧设置的第二电极焊盘222的顶表面的暴露区域的尺寸从堆叠式半导体封装件1的每个较长侧的中心区域到外区域增大。
当对设置在第一电极焊盘121和第二电极焊盘222之间的相等体积的焊料分别执行回流焊接工艺时，第一电极焊盘121和/或第二电极焊盘222的顶表面的暴露区域的尺寸确定由回流焊接工艺形成的连接件30的高度。具体地说，暴露区域越大，连接件30变得越宽，因此，连接件30也变得越短。因此，沿堆叠式半导体封装件1的第一侧(对应于图3中的区域111B_L和图4中的区域212B_L)设置的每组连接件30的高度在上面描述的任何示例中从较长侧的中心区域到外区域减小。
在另一示例中，沿下半导体封装件10的每个外区域111B_L的第一电极焊盘121的顶表面的暴露区域的尺寸可以基本上相同，并且沿上半导体封装件20的每个外区域212B_L的第二电极焊盘222的顶表面的暴露区域的尺寸可以基本上相同。在这种情况下，用于沿堆叠式半导体封装件1的每个第一侧分别形成连接件30的焊料的主体具有不同的体积，因此，这些连接件30也具有不同的体积。具体地说，沿堆叠式半导体封装件1的第一较长侧(对应于图3中的区域111B_L和图4中的区域212B_L)设置的每组连接件30的体积从第一侧的中心区域到外区域减小，相应地，每个这样的组的连接件30的高度从第一侧的中心区域到外区域减小。
图10示出了沿图3和图4的II-II’线截取的堆叠式半导体封装件1的剖面。
参照图10，在该剖面中，在下半导体封装件10的基底11的顶表面111的中心区域111A上没有设置电极焊盘。而是，电极焊盘121仅设置在外区域111B_S上，在这种情况下，外区域111B_S上的第一电极焊盘121的顶表面的暴露区域的尺寸基本上相同。同样，没有电极焊盘设置在上半导体封装件20的基底21的底表面212的中心区域212A上。而是，电极焊盘121仅设置在外区域212B_S上，在这种情况下，外区域212B_S上的第二电极焊盘222的顶表面的暴露区域的尺寸基本上相同。
图11示出了沿图3和图4的III-III’线截取的堆叠式半导体封装件1的剖面。
参照图3、图4和图11，沿堆叠式半导体封装件的每个较短(第二)侧(对应于外区域111B_S和212B_S)设置在下半导体封装件10和上半导体封装件20之间的连接件30的高度基本上相同。
沿堆叠式半导体封装件10的该剖面，下半导体封装件10的第一电极焊盘121的顶表面的暴露区域的尺寸基本上相同。同样，沿该剖面，第二电极焊盘222的顶表面的暴露区域的尺寸基本上相同。因此，当在沿外区域111B_S和212B_S设置的第一电极焊盘121和第二电极焊盘222之间使用相等体积的焊料时，由焊接回流工艺形成的连接件30的高度将基本上相同。在这方面，沿该剖面的连接件30的高度可以与设置在图9中示出的剖面的最外面的区域处的连接件30(在示出的示例中为两个)的高度基本上相同。
图12示出了沿图3和图4的IV-IV’线截取的堆叠式半导体封装件1的剖面。
参照图3、图4和图12，沿该剖面，没有电极焊盘设置在中心区域111A上。而是，第一电极焊盘21仅设置在外区域111B_L上，在这种情况下，外区域111B_L上的第一电极焊盘121的顶表面的暴露区域的尺寸基本上相同。另外，沿该剖面，没有电极焊盘设置在中心区域212A上。而是，第二电极焊盘222仅设置在外区域212B_L上，在这种情况下，第二电极焊盘222的顶表面的暴露区域的尺寸基本上相同。因此，当在外区域111B_L和212B_L的中心区域C处的第一电极焊盘121和第二电极焊盘222之间使用相等体积的焊料时，由焊接回流工艺形成的连接件30的高度将基本上相同。
图13是堆叠式半导体封装件1′的另一实施例的剖视图。该实施例与在图1和图3至图12中示出的且在上面针对图1和图3至图12描述的实施例类似，该实施例的剖视图对应于沿图3和图4的I-I’线截取的剖视图，其中，示出了电极焊盘自身的相对尺寸，更具体地说，完全地示出了电极焊盘的顶表面，根据下面的描述，它们将变得更加清楚。
参照图3、图4和图13，在堆叠式半导体封装件1′的每个较长的第一侧处，下半导体封装件10′是向下凸的，上半导体封装件20′是向上凸的。因此，沿堆叠式半导体封装件1′的每个较长侧设置的连接件30′的高度从第一侧的中心区域到外区域减小，类似于上面描述的实施例。
在该实施例中，尽管在下半导体封装件10′中，设置在下封装基底11的顶表面111上的第一保护层131′覆盖第一电极焊盘121′的侧表面，但暴露每个第一电极焊盘121′的整个上表面。类似地，设置在下封装基底11的底表面112上的第二保护层132′覆盖第二电极焊盘122′的侧表面，但暴露每个第二电极焊盘122′的整个顶表面。另外，在上半导体封装件20′中，设置在上封装基底21的底表面212上的第二保护层232′覆盖第二电极焊盘222′的侧表面，但暴露每个第二电极焊盘222′的整个顶表面。如先前提及的，该结构称作NSMD型互连线基底。即，在NSMD型互连线基底中，电极焊盘的尺寸是指电极焊盘的顶表面的面积。
下半导体封装件10′的第一电极焊盘121′的尺寸彼此不同，具体地说，沿堆叠式半导体封装件1′的每个较长侧从中心区域到外区域增大，如在图3中示出的第一电极焊盘121a、121b、121c、121d和121e的相对尺寸所举例说明的。另外，上半导体封装件20′的第二电极焊盘222′的尺寸彼此不同，具体地说，沿堆叠式半导体封装件1′的每个较长侧从中心区域到外区域增大，如在图4中示出的第二电极焊盘222a、222b、222c、222d和222e的相对尺寸所举例说明的。
当对设置在第一电极焊盘121′和第二电极焊盘222′之间的相等体积的焊料分别执行回流焊接工艺时，第一电极焊盘121′和/或第二电极焊盘222′的尺寸确定由回流焊接工艺形成的连接件30′的高度。具体地说，电极焊盘越大，连接件30′变得越宽，因此，连接件30′也变得越短。因此，沿堆叠式半导体封装件1′的较长的第一侧(对应于图3中的区域111B_L和图4中的区域212B_L)设置的每组连接件30′的高度在上面描述的任何示例中从第一侧的中心区域到外区域减小。
在该实施例的另一示例中，下半导体封装件10′的外区域111B_L上的第一电极焊盘121′的尺寸沿堆叠式半导体封装件1′的第一侧从中心区域到外区域增大，上半导体封装件20′的外区域212B_L上的第二电极焊盘222′的尺寸基本上相同。
在该实施例的另一示例中，上半导体封装件20′的外区域212B_L上的第二电极焊盘222′的尺寸从堆叠式半导体封装件1′的第一侧的中心区域到外区域增大，下半导体封装件10′的外区域111B_L上的第一电极焊盘121′的尺寸基本上相同。
甚至在这些示例中，出于上面解释的理由，连接部30′的高度将从堆叠式半导体封装件1′的每个较长的第一侧的中心区域到外区域减小。
在另一实施例中，沿下半导体封装件10′的每个外区域111B_L的第一电极焊盘121′的尺寸可以基本上相同，沿上半导体封装件20′的每个外区域212B_L的第二电极焊盘222′的尺寸可以基本上相同。在这种情况下，用于沿堆叠式半导体封装件1′的每个较长的第一侧分别形成连接件30′的焊料的主体具有不同的体积，因此，这些连接件30′也具有不同的体积。具体地说，沿堆叠式半导体封装件1′的较长的第一侧(对应于图3中的区域111B_L和图4中的区域212B_L)设置的每组连接件30′的体积从第一侧的中心区域到外区域减小，相应地，每个这样的组的连接件30′的高度从第一侧的中心区域到外区域减小。
图14至图16是沿图3和图4的II-II’线、III-III’线和IV-IV’线截取的堆叠式半导体封装件1′的剖视图，其中，标号121a-121e和222a-222b示出了剖面中的电极焊盘自身的相对尺寸，更具体地说，示出了如在上面提及的暴露的顶表面的相对尺寸。因为在这些图中示出的方面/特征与在图10至图12的相应剖视图中描述的类似，因此，根据图10至图12的描述是明显的，所以将不再进一步详细地描述堆叠式半导体封装件1′的该实施例的这些方面/特征。
图17是根据本发明构思的如沿图3和图4的I-I’线截取的堆叠式半导体封装件1″的另一实施例的剖视图，在这种情况下，图3和图4再次示出了电极焊盘的顶表面的暴露的中心区域的相对尺寸。
参照图3、图4和图17，下半导体封装件10是向下凸的，上半导体封装件20是向上凸的。因此，设置在下半导体封装件10和上半导体封装件20之间的连接件30″的高度彼此不同。具体地说，连接件30″的高度沿第一半导体封装件1″的每个相对的较长的第一侧从每个第一侧的中心区域到外区域减小。
在堆叠式半导体封装件1″的该实施例中，每个连接件30″包括彼此电连接的第一接触电极31和第二接触电极32。每个第一接触电极31电连接到下半导体封装件10的相应的第一电极焊盘121，每个第二接触电极32电连接到上半导体封装件20的相应的第二电极焊盘222。
在图17中示出的示例中，第一接触电极31和第二接触电极32均是球形焊球。然而，成组的第一接触电极31和第二接触电极32中的至少一组的接触电极可以改为是半球形的。可选地，成组的第一接触电极31和第二接触电极32中的至少一组的接触电极可以是台形的、圆柱形的或多角柱形的。另外，导电构件(中间件)可以设置在成组的第一接触电极31和成组的第二接触电极32之间。
在任何情况下，通过在下半导体封装件10和上半导体封装件20上分别提供第一接触电极31和第二接触电极32，当下半导体封装件10和上半导体封装件20翘曲时，可以防止第一电极焊盘121和第二电极焊盘222的短路。
另外如在图17的实施例中所示，第二接触电极32的高度分别大于相应的(即，电连接的)第一接触电极31的高度。例如，第一电极焊盘121a和121e上的第一接触电极31a和31e的高度可以为大约0.155mm，第一电极焊盘121b和121d上的第一接触电极31b和31d的高度可以为大约0.160mm，第一电极焊盘121c上的第一接触电极31c的高度可以为大约0.167mm。另外，第二电极焊盘222a和222e上的第二接触电极32a和32e的高度可以为大约0.188mm，第二电极焊盘222b和222d上的第二接触电极32b和32d的高度可以为大约0.193mm，第二电极焊盘222c上的第二接触电极32c的高度可以为大约0.198mm。
然而，第一接触电极31的高度可以改为大于相应的第二接触电极32的高度。可选地，第一接触电极31的高度可以与相应的第二接触电极32的高度相同。
此外，在图17的实施例的示出的示例中，沿下半导体封装件10的每个外区域111B_L设置的第一电极焊盘121a-121e的顶表面的暴露区域的尺寸彼此不同。具体地说，暴露区域的尺寸从堆叠式半导体封装件1″的每个第一侧的中心区域到外区域增大。另外，沿上半导体封装件20的每个第一外区域212B_L设置的第二电极焊盘222a-222e的顶表面的暴露区域的尺寸彼此不同。具体地说，这些暴露区域的尺寸也从堆叠式半导体封装件1″的每个较长的第一侧的中心区域到外区域增大。
图18至图20是沿图3和图4的II-II’线、III-III’线和IV-IV’线截取的堆叠式半导体封装件1″的剖视图。因为在这些图中示出的方面/特征与在图10至图12的相应剖视图中描述的类似，因此，根据图10至图12的描述是明显的，所以将不再进一步详细地描述堆叠式半导体封装件1″的该实施例的这些方面/特征。
在根据本发明构思的堆叠式半导体封装件的另一实施例中，下半导体封装件10和上半导体封装件20可以均包括NSMD型互连基底以及与在图17至图20中示出的连接件30″类似的连接件。因此，在这种情况下，下半导体封装件10的第一电极焊盘的尺寸彼此不同，如由在图3中示出的第一电极焊盘121a、121b、121c、121d和121e的相对尺寸所举例说明的。同样，上半导体封装件20的第二电极焊盘的尺寸彼此不同，如由在图4中示出的第二电极焊盘222a、222b、222c、222d和222e的相对尺寸所举例说明的。
在上面描述的每个实施例及其示例中，堆叠式半导体封装件具有由用于形成将封装件电连接的连接件的回流焊接工艺形成的凹的下半导体封装件和凸的上半导体封装件。然而，根据本发明构思的堆叠式半导体封装件可以实施为具有凹的上半导体封装件。在这个实施例中，沿下封装基底的每个较长侧(对应于图3中的外区域111B_L)设置的连接件的高度从下封装基底的较长侧的中心区域到外区域增大。连接件的不同的高度可以以之前描述的任何方式来生产，例如通过使用设置在第一电极焊盘和第二电极焊盘之间的不同尺寸的(第一和/或第二)电极焊盘或不同体积的焊料。
图21是由于在回流焊接工艺期间的下半导体封装件10和母板的翘曲而在与沿图3的I-I’线截取的剖面对准的空间中堆叠式封装件的下半导体封装件10与母板之间的间隔的曲线图。
在图21的曲线图中，沿X轴的点表示沿下半导体封装件10和母板之间的空间的位置，在该位置处测量间隔，沿Y轴的点表示下半导体封装件和母板之间的间隔，单位为μm。在这方面，图21中的X轴的“左侧”部分对应于图3中的第一区域A和第二区域B，“中心”对应于图3中的第三区域C，“右侧”对应于图3中的第四区域D和第五区域E。即，X轴对应于堆叠式半导体封装件的外区域的较长侧。
另外，在图21中，曲线“71”指示根据本发明构思的下半导体封装件10和母板之间的间隔，而曲线“72”、“73”和“74”指示母板上的堆叠式半导体封装件的其它示例中的间隔。
如曲线“71”所示，下半导体封装件10和母板之间的间隔在“中心”为大约70μm，在“左侧”为大约90μm，在“右侧”为大约90μm。
图22是由于在回流焊接工艺期间的下半导体封装件10和母板的翘曲而在与沿图3的III-III’线截取的剖面对应的空间中下半导体封装件10和母板之间的间隔的曲线图。
在图22的曲线图中，沿X轴的点表示沿下半导体封装件和母板之间的空间的位置，在该位置处测量间隔，沿Y轴的点表示下半导体封装件和母板之间的间隔，单位为μm。在这方面，X轴的“左侧”部分对应于与图3中的字母III相邻的区域，“右侧”对应于与图3中的字母III′相邻的区域，“中心”对应于“左侧”和“右侧”之间的区域。即，X轴对应于堆叠式半导体封装件的外区域的较短侧。
另外，在图22中，曲线“81”指示根据本发明构思的下半导体封装件10和母板之间的间隔，而曲线“82”、“83”和“84”指示这种器件的其它示例中的间隔。
如曲线“81”所示，下半导体封装件10和母板之间的间隔在“中心”处为大约90μm，其非常类似于在“右侧”处下半导体封装件10和上半导体封装件20之间的间隔。另外，如曲线“63”所示，下半导体封装件10和上半导体封装件20之间的间隔在“中心”处为大约25μm，其非常类似于在“左侧”处下半导体封装件10和上半导体封装件20之间的间隔。
如曲线“81”至“84”各自所示，下半导体封装件和母板之间的间隔在“中心”处小，下半导体封装件和母板之间的间隔在“左侧”和“右侧”处相对大。然而，与来自图21的曲线图的结果相比，翘曲相对小。例如，如曲线“81”所示，下半导体封装件和母板之间的间隔在“中心”范围为大约90μm，下半导体封装件和母板之间的间隔在“左侧”处为大约95μm。即，在“中心”与在“左侧”范围的间隔之差为大约5μm。因此，与成对的相对较长侧相比，下半导体封装件10的成对的相对较短侧几乎不弯曲。
图23是如在图3和图4的I-I’线的情况下沿堆叠式半导体封装件的一个较长侧截取的根据本发明构思的包括堆叠式半导体封装件和母板的半导体器件2的剖视图。
在图23的示出的示例中，半导体器件2的堆叠式半导体封装件类似于图9至图12的堆叠式半导体封装件1。即，堆叠式半导体封装件1包括下半导体封装件10、上半导体封装件20和连接件30。
如先前描述的，在回流焊接温度范围中，下半导体封装件10可以呈现向下凸的形状。因此，在这种情况下，半导体器件2中的下半导体封装件10和母板40之间的间隔从堆叠式半导体封装件1的较长侧的中心区域到外(端部)区域增大。根据本发明构思的一方面，外部接触电极17由不同的高度形成，以补偿下半导体封装件10的翘曲。
在该器件2中，第二电极焊盘122设置在下半导体封装件10的下封装基底11的底表面112上，外部接触电极17设置在第二电极焊盘122上。此外，母板40包括(由绝缘材料制成的)板和设置在该板的顶表面上的外部接触端子41。外部接触电极17分别电连接到外部接触端子41。因此，下半导体封装件10通过外部接触端子41安装在母板40上。
在这个实施例中，第二电极焊盘122的顶部的暴露面积沿下封装基底11的每个较长的第一侧改变。在示出的示例中，第二电极焊盘122的暴露面积从下封装基底11的较长的第一侧的中心区域到外部区域减小。因此，在外部接触电极17受到回流焊接工艺之后形成的外部接触电极17的高度将从堆叠式半导体封装件1的较长侧的中心区域到外区域增大。因此，补偿了由于回流焊接工艺导致的下半导体封装件的翘曲，并且可以防止与底表面112的中心相邻的外部接触电极17短路。
在这个示例中，外部接触端子41的尺寸基本上相同。然而，可以基于第二电极焊盘122的暴露于外部接触电极的顶部区域的尺寸来确定外部接触端子41的尺寸。因此，外部接触端子41的尺寸可以从堆叠式半导体封装件1的较长的第一侧的中心区域到外区域减小。
在另一实施例中，外部接触电极17的体积可以改变。例如，外部接触电极17的体积从下封装基底11的底表面112的中心区域到外侧区域增大。以这种方式，外部接触电极17的高度可以改变，例如，从下封装基底11的底表面112的中心区域到外侧区域增大。此外，在这种情况下，第二电极焊盘122和/或外部接触端子41的暴露的顶部区域的尺寸可以基本上相同。另外，第二电极焊盘122和/或外部接触端子41的暴露的顶部区域的尺寸可以从堆叠式半导体封装件1的较长侧的中心区域到外区域减小。
图24是如在图3和图4的I-I’线的情况下沿堆叠式半导体封装件的一个较长侧截取的根据本发明构思的包括堆叠式半导体封装件和母板的半导体器件的另一实施例的剖视图。
在图24的示出的示例中，半导体器件2′的堆叠式半导体封装件与图13至图16的堆叠式半导体封装件1′类似。即，堆叠式半导体封装件1′包括下半导体封装件10′、上半导体封装件20′和连接件30′。
同样在该实施例中，根据本发明构思，外部接触电极17′使用由上面描述的相同机理由不同的高度形成，以补偿下半导体封装件10′的翘曲。
因为图24的实施例的其它特征和方面以及优点根据上面的图13至图16和图23的实施例的描述是明显的，所以将不再进一步详细描述这些特征和方面。另外，将明显的是，针对图13至图16和图23的实施例描述的各种变型，包括与外部接触端子41的相对尺寸、第二电极焊盘122的暴露的顶部区域的相对尺寸和外部接触电极17′的体积相关联的那些变型，可以同样应用于图24的该实施例。
图25是如在图3和图4的I-I’线的情况下沿堆叠式半导体封装件的一个较长侧截取的根据本发明构思的包括堆叠式半导体封装件和母板的半导体器件的又一实施例的剖视图。
在图25的示出的示例中，半导体器件2″的堆叠式半导体封装件与图17至图20的堆叠式半导体封装件1″类似。即，堆叠式半导体封装件1″包括下半导体封装件10、上半导体封装件20和连接件30″。
因为图25的实施例的其它特征和方面以及优点根据上面的图17至图20和图23的实施例的描述是明显的，所以将不再进一步详细描述这些特征和方面。另外，将明显的是，针对图17至图20和图23的实施例描述的各种变型，包括与外部接触端子41的相对尺寸、第二电极焊盘122的暴露的顶部区域的相对尺寸和外部接触电极17′的体积相关联的那些变型，可以同样应用于图25的该实施例。
图26是示出根据本发明构思的制造堆叠式半导体封装件的方法的流程图。该方法可以用于制造在图1和图3至图20中示出的和/或参照图1和图3至图20描述的任何堆叠式半导体封装件。
参照图26，在操作S90中，基于当连接件经受热处理时在封装件的基底中将发生的翘曲来预先确定连接件的不同高度。在操作S100中，提供包括第一封装基底和安装在第一封装基底上的第一半导体芯片的第一半导体封装件。第一封装基底包括顶表面和底表面，第一半导体芯片可以安装在第一封装基底的顶表面的中心区域上。第一半导体封装件可以包括堆叠在彼此上的两个或更多个半导体芯片。
在操作S200中，提供包括第二封装基底和安装在第二封装基底上的第二半导体芯片的第二半导体封装件。第二封装基底包括顶表面和底表面，第二半导体芯片安装在第二封装基底的顶表面的中心区域上。在这方面，第二半导体芯片比第一半导体芯片大。另外，第二半导体封装件可以包括堆叠在彼此上的两个或更多个半导体芯片。
在操作S300中，在第一封装基底的顶表面的在第一半导体芯片外侧的外区域和第二封装基底的底表面的与该外区域对应的区域之间提供构成连接件(例如，多个焊料主体)的材料。这可以例如作为利用在第二封装基底上提供的焊料主体在第一半导体封装件上堆叠第二半导体封装件(在制造图9至图16的实施例的情况下)的结果来实现，或者通过利用在第一封装基底和第二封装基底上提供的焊料主体将一个封装件堆叠在另一个封装件上(在制造图17至图20的实施例的情况下)来实现。在制造图17至图20的实施例的情况下，可以在相应的焊料主体组之间提供导电中间件。
在任何情况下，沿堆叠的第一封装件和第二封装件的相对的第一较长侧和相对的第二较短侧形成构成连接件的材料(即，在这个示例中为焊料主体)。
在操作S400中，对所述材料(焊料主体)执行热处理(例如，回流焊接工艺)，由此形成将第一半导体封装件和第二半导体封装件彼此连接的连接件。作为回流焊接工艺和在提供基底封装件和焊料主体的步骤中采取的手段(即，对导电焊盘的尺寸的适当选择或者对提供有焊料主体的导电焊盘的至少顶表面的暴露区域的尺寸的适当选择，以及对焊料主体的体积的适当选择)的结果，沿堆叠的封装基底的每个第一侧设置的连接件的高度从第一侧的中心区域到外区域改变。例如，连接件的高度从中心区域到外区域逐渐地减小。另一方面，沿每个第二侧设置的连接件的高度可以基本上相同。
图27示出了采用根据本发明构思的堆叠式半导体封装件的半导体模块的示例。
参照图27，半导体模块3A的该示例包括模块板包括模块板310、多个接触端子320和多个堆叠式半导体封装件330。模块板310可以是印刷电路板。堆叠式半导体封装件330安装在模块板310上，至少一个堆叠式半导体封装件330是根据本发明构思的堆叠式半导体封装件(例如，在图9至图20中示出的封装件1、1′和1″中的任何一种)。接触端子320形成在模块板310的一侧处，并电连接到堆叠式半导体封装件330。
图28示出了根据本发明构思的采用堆叠式半导体封装件的半导体模块的另一示例。
参照图28，半导体模块3B的该示例包括模块板340和安装在模块板340上的多个堆叠式半导体封装件350。模块板340可以是印刷电路板，至少一个堆叠式半导体封装件330是根据本发明构思的堆叠式半导体封装件(例如，在图9至图20中示出的封装件1、1′和1″中的任何一种)。
图29示出了采用根据本发明构思的堆叠式半导体封装件的存储卡的示例。存储卡4可以由各种便携式装置使用，以存储数据。例如，存储卡4可以是多媒体卡(MMC)或安全数字(SD)卡。
参照图29，该示例的存储卡4包括控制器410、存储器420以及容纳控制器410和存储器420的壳体430。控制器410和存储器420操作地连接，以彼此交换电信号。例如，根据控制器410的指令，存储器420和控制器410彼此交换数据。这样，存储卡4可以将数据存储在存储器420中，或者可以将来自存储器420的数据输出到外部。
存储器420包括至少一个根据本发明构思的堆叠式半导体封装件或含有堆叠式半导体封装件的半导体器件。
图30示出了采用根据本发明构思的堆叠式半导体封装件的电子系统5的示例。电子系统5可以用在例如移动电话、MP3播放器、导航装置、固态盘(SSD)或家用电器中。
参照图30，该示例的电子系统5包括处理器510、存储器520、输入/输出装置530和总线540。处理器510、存储器520和输入/输出装置530通过总线540彼此进行数据通信。处理器510执行程序，并控制电子系统5。输入/输出装置530可以输入或输出电子系统5的数据。电子系统5可以通过输入/输出装置530连接到外部装置，例如个人计算机或网络，从而与外部装置交换数据。存储器520可以存储用于操作处理器510的代码和数据，并包括至少一个根据本发明构思的堆叠式半导体封装件或含有堆叠式半导体封装件的半导体器件。
最后，上面已经详细描述了本发明构思的实施例及其示例。然而，本发明构思可以用许多不同的形式来实施，并且不应当解释为局限于上面描述的实施例。而是，描述这些实施例以使本公开是全面的且完整的，并将本发明构思充分地传达给本领域技术人员。因此，本发明构思的真实精神和范围不受上面描述的实施例和示例的限制，而是由权利要求书限定。

Claims (40)

1.一种堆叠式半导体封装件，所述堆叠式半导体封装件包括：
第一半导体封装件，包括第一封装基底和安装在所述第一封装基底上的第一半导体芯片，所述第一封装基底具有构成其外周边区域的侧面的第一侧和第二侧，其中，所述第一侧比所述第二侧长；
第二半导体封装件，包括第二封装基底和安装在所述第二封装基底上的第二半导体芯片；以及
多个连接件，将所述第一半导体封装件和所述第二半导体封装件电连接，所述多个连接件沿所述第一封装基底的包括所述第一侧和所述第二侧的外周边区域设置在所述第一半导体芯片的外侧，其中，第一组连接件沿着所述第一封装基底的较长的第一侧设置为沿所述较长的第一侧彼此隔开，并且所述第一组连接件的高度从所述较长的第一侧的中心区域到外区域改变。
2.根据权利要求1所述的堆叠式半导体封装件，其中，第二组连接件沿着所述第一封装基底的所述第二侧设置为沿较短的第二侧彼此隔开，并且所述第二组连接件的高度基本上相同。
3.根据权利要求1所述的堆叠式半导体封装件，其中，所述第一半导体封装件还包括多个第一电极焊盘，所述多个第一电极焊盘设置在所述第一封装基底的顶表面上，并分别电连接到连接件，以及
所述第二半导体封装件还包括多个第二电极焊盘，所述多个第二电极焊盘设置在所述第二封装基底的底表面上，并分别电连接到连接件。
4.根据权利要求3所述的堆叠式半导体封装件，其中，所述第一组连接件的高度从所述较长的第一侧的中心区域到外区域减小。
5.根据权利要求4所述的堆叠式半导体封装件，其中，所述第二封装基底具有构成其外周边区域的侧面的第一侧和第二侧，所述第二封装基底的所述第一侧比所述第二封装基底的所述第二侧长，所述第一封装基底的所述第一侧和所述第二侧分别与所述第二封装基底的所述第一侧和所述第二侧设置在所述堆叠式半导体封装件的相同侧处，
第一电极焊盘包括沿所述第一封装基底的较长的第一侧设置的第一组电极焊盘，
第二电极焊盘包括沿所述第二封装基底的较长的第一侧设置的第一组电极焊盘，以及
第一组电极焊盘中的至少一组电极焊盘中的暴露于连接件的电极焊盘的区域的尺寸从所述第一封装基底和所述第二封装基底的较长的第一侧的中心区域到外区域改变。
6.根据权利要求5所述的堆叠式半导体封装件，其中，第一电极焊盘包括沿所述第一封装基底的所述第二侧设置的第二组电极焊盘，
第二电极焊盘包括沿所述第二封装基底的所述第二侧设置的第二组电极焊盘，以及
第二组电极焊盘中的至少一组电极焊盘中的暴露于连接件的电极焊盘的区域的尺寸基本上相同。
7.根据权利要求5所述的堆叠式半导体封装件，其中，所述第一半导体封装件还包括第一保护层，所述第一保护层设置在所述第一封装基底的顶表面上，并且仅暴露每个第一电极焊盘的顶表面的中心区域，
所述第二半导体封装件还包括第二保护层，所述第二保护层设置在所述第二封装基底的底表面上，并且仅暴露每个第二电极焊盘的顶表面的中心区域，以及
电极焊盘的顶表面的中心区域分别是暴露于连接件的电极焊盘的区域。
8.根据权利要求5所述的堆叠式半导体封装件，其中，所述第一半导体封装件还包括第一保护层，所述第一保护层设置在所述第一封装基底的顶表面上，并完全地暴露每个第一电极焊盘的顶表面，
所述第二半导体封装件还包括第二保护层，所述第二保护层设置在所述第二封装基底的底表面上，并完全地暴露每个第二电极焊盘的顶表面，以及
第一电极焊盘的顶表面是第一电极焊盘的暴露于连接件的区域，第二电极焊盘的顶表面是第二电极焊盘的暴露于连接件的区域。
9.根据权利要求4所述的堆叠式半导体封装件，其中，第一组连接件中的连接件的体积从所述较长的第一侧的中心区域到外区域减小。
10.根据权利要求9所述的堆叠式半导体封装件，其中，第二组连接件沿所述第一封装基底的所述第二侧设置为沿所述第二侧彼此隔开，并且第二组连接件的体积基本上相同。
11.根据权利要求3所述的堆叠式半导体封装件，其中，连接件均包括：
多个第一接触电极，分别设置在第一电极焊盘上；以及
多个第二接触电极，分别设置在第二电极焊盘上，并且分别电连接到第一接触电极。
12.根据权利要求11所述的堆叠式半导体封装件，其中，所述第二封装基底具有构成其外周边区域的侧面的第一侧和第二侧，所述第二封装基底的所述第一侧比所述第二封装基底的所述第二侧长，所述第一封装基底的所述第一侧和所述第二侧分别与所述第二封装基底的所述第一侧和所述第二侧设置在所述堆叠式半导体封装件的相同侧处，以及
第一接触电极的高度和/或第二接触电极的高度从所述第一封装基底和所述第二封装基底的较长侧的中心区域到外区域减小。
13.根据权利要求12所述的堆叠式半导体封装件，其中，第一电极焊盘包括沿所述第一封装基底的较长的第一侧设置的第一组电极焊盘，
第二电极焊盘包括沿所述第二封装基底的较长的第一侧设置的第一组电极焊盘，以及
第一组电极焊盘中的至少一组电极焊盘中的暴露于连接件的电极焊盘的区域的尺寸从所述第一封装基底和所述第二封装基底的较长的第一侧的中心区域到外区域改变。
14.根据权利要求13所述的堆叠式半导体封装件，其中，所述第一电极焊盘包括沿所述第一封装基底的所述第二侧设置的第二组电极焊盘，
第二电极焊盘包括沿所述第二封装基底的所述第二侧设置的第二组电极焊盘，以及
第二组电极焊盘中的至少一组电极焊盘中的暴露于连接件的电极焊盘的区域的尺寸基本上相同。
15.根据权利要求13所述的堆叠式半导体封装件，其中，所述第一半导体封装件还包括第一保护层，所述第一保护层设置在所述第一封装基底的顶表面上，并且仅暴露每个第一电极焊盘的顶表面的中心区域，
所述第二半导体封装件还包括第二保护层，所述第二保护层设置在所述第二封装基底的底表面上，并且仅暴露每个第二电极焊盘的顶表面的中心区域，以及
电极焊盘的顶表面的中心区域分别是暴露于连接件的电极焊盘的区域。
16.根据权利要求13所述的堆叠式半导体封装件，其中，所述第一半导体封装件还包括第一保护层，所述第一保护层设置在所述第一封装基底的顶表面上，并完全地暴露每个第一电极焊盘的顶表面，
所述第二半导体封装件还包括第二保护层，所述第二保护层设置在所述第二封装基底的底表面上，并完全地暴露每个第二电极焊盘的顶表面，以及
第一电极焊盘的顶表面是第一电极焊盘的暴露于连接件的区域，第二电极焊盘的顶表面是第二电极焊盘的暴露于连接件的区域。
17.根据权利要求12所述的堆叠式半导体封装件，其中，第一接触电极包括沿所述第一封装基底的较长的第一侧设置的第一组接触电极，
第二接触电极包括沿所述第二封装基底的较长的第一侧设置的第一组接触电极，以及
第一组接触电极中的至少一组接触电极中的接触电极的体积从所述第一封装基底和所述第二封装基底的较长的第一侧的中心区域到外区域减小。
18.根据权利要求17所述的堆叠式半导体封装件，其中，第一接触电极包括沿所述第一封装基底的第二侧设置的第二组接触电极，
第二接触电极包括沿所述第二封装基底的第二侧设置的第二组接触电极，以及
第二组接触电极中的至少一组接触电极中的接触电极的体积基本上相同。
19.根据权利要求1所述的堆叠式半导体封装件，其中，连接件按照与所述第一封装基底的外周边边缘相邻的两行或更多行的形式设置。
20.一种半导体器件，所述半导体器件包括：
母板；
多个外部接触电极，设置在所述母板上；
第一半导体封装件，包括第一封装基底和安装在所述第一封装基底的顶表面上的第一半导体芯片，所述第一封装基底具有构成其外周边区域的侧面的第一侧和第二侧，其中，所述第一侧比所述第二侧长，并且所述第一半导体封装件通过外部接触电极电连接到所述母板；
多个连接件，沿所述第一封装基底的包括所述第一侧和所述第二侧的外周边区域设置在所述第一半导体芯片的外侧，其中，第一组连接件沿着所述第一封装基底的较长的第一侧设置为沿所述较长的第一侧彼此隔开，并且所述第一组连接件的高度从所述较长的第一侧的中心区域到外区域改变；以及
第二半导体封装件，包括第二封装基底和安装在所述第二封装基底上的第二半导体芯片，其中，所述第二半导体封装件通过连接件电连接到所述第一半导体封装件。
21.根据权利要求20所述的半导体器件，其中，第二组连接件沿着所述第一封装基底的所述第二侧设置为沿所述第二侧彼此隔开，并且所述第二组连接件的高度基本上相同。
22.根据权利要求20所述的半导体器件，其中，所述第一组连接件中的连接件的高度从所述第一侧的中心区域到外区域减小。
23.根据权利要求22所述的半导体器件，其中，所述第一半导体封装件还包括多个第一电极焊盘，所述多个第一电极焊盘设置在所述第一封装基底的顶表面上，并且电连接到连接件，以及
所述第二半导体封装件还包括多个第二电极焊盘，所述多个第二电极焊盘设置在所述第二封装基底的底表面上，并且电连接到连接件。
24.根据权利要求23所述的半导体器件，其中，所述第二封装基底具有构成其外周边区域的侧面的第一侧和第二侧，所述第二封装基底的所述第一侧比所述第二封装基底的所述第二侧长，所述第一封装基底的所述第一侧和所述第二侧分别与所述第二封装基底的所述第一侧和所述第二侧设置在所述堆叠式半导体封装件的相同侧处，
第一电极焊盘包括沿所述第一封装基底的较长的第一侧设置的第一组电极焊盘，
第二电极焊盘包括沿第二封装基底的较长的第一侧设置的第一组电极焊盘，以及
第一组电极焊盘中的至少一组电极焊盘中的暴露于连接件的电极焊盘的区域的尺寸从所述第一封装基底和所述第二封装基底的较长的第一侧的中心区域到外区域增大。
25.根据权利要求22所述的半导体器件，其中，所述第一组连接件的体积从较长的第一侧的中心区域到外区域减小。
26.根据权利要求20所述的半导体器件，其中，所述第一半导体封装件还包括：多个下电极焊盘，设置在所述第一封装基底的底表面上，并且分别电连接到外部接触电极。
27.根据权利要求26所述的半导体器件，其中，下电极焊盘包括：第一组下电极焊盘，沿所述第一封装基底的较长的第一侧设置，以及
所述第一组下电极焊盘中的暴露于与其连接的外部接触电极的下电极焊盘的区域的尺寸从所述较长的第一侧的中心区域到外区域改变。
28.根据权利要求20所述的半导体器件，其中，外部接触电极包括：第一组外部接触电极，沿所述第一封装基底的所述较长的第一侧设置，以及
所述第一组外部接触电极中的外部接触电极的高度从所述较长的第一侧的中心区域到外区域改变。
29.根据权利要求20所述的半导体器件，其中，外部接触电极包括：第一组外部接触电极，沿所述第一封装基底的所述较长的第一侧设置，以及
所述第一组外部接触电极的体积从所述较长的第一侧的中心区域到外区域改变。
30.根据权利要求28所述的半导体器件，其中，所述母板包括板和设置在所述板的顶表面上且分别电连接到外部接触电极的多个接触焊盘。
31.根据权利要求30所述的半导体器件，其中，接触焊盘的尺寸基本上相同。
32.一种制造堆叠式半导体封装件的方法，所述方法包括：
提供包括第一封装基底和安装在所述第一封装基底上的第一半导体芯片的第一半导体封装件，所述第一封装基底具有构成其外周边区域的侧面的第一侧和第二侧，其中，所述第一侧比所述第二侧长；
提供包括第二封装基底和安装在所述第二封装基底上的第二半导体芯片的第二半导体封装件；
形成所述第一半导体封装件和所述第二半导体封装件并列放置的堆叠件，其中，所述第一封装基底的顶表面面对所述第二封装基底的底表面，并且在所述堆叠件中在所述第一封装基底的所述顶表面的在所述第一半导体芯片外侧的外区域和所述第二封装基底的所述底表面的与所述外区域对准的区域之间且包括沿所述第一封装基底的较长的第一侧提供多个连接件，其中，沿所述第一封装基底的所述较长的第一侧将第一组连接件提供为沿所述较长的第一侧彼此隔开，所述第一组连接件的高度从所述较长的第一侧的中心区域到外区域改变；以及
随后对连接件进行热处理，以将所述第二半导体封装件固定到所述第一半导体封装件。
33.根据权利要求32所述的方法，其中，提供连接件的步骤包括：沿所述第一封装基底的所述第二侧将第二组连接件提供为沿所述第二侧彼此隔开，所述第二组连接件的高度基本上相同。
34.根据权利要求32所述的方法，其中，沿所述第一封装基底的较长的第一侧提供的所述第一组连接件的高度改变，以从所述较长的第一侧的中心区域到外区域减小。
35.根据权利要求34所述的方法，其中，提供所述第一半导体封装件的步骤包括在所述第一封装基底的所述顶表面上形成多个第一电极焊盘，
所述第二半导体封装件的步骤包括在所述第二封装基底的所述底表面上形成多个第二电极焊盘。
36.根据权利要求35所述的方法，其中，形成第一电极焊盘的步骤包括：沿所述第一封装基底的较长的第一侧形成第一组第一电极焊盘；对于所述第一组第一电极焊盘，暴露第一电极焊盘的顶区域，所述第一电极焊盘的顶区域的尺寸从所述第一封装基底的所述较长的第一侧的中心区域到外区域增大，以及
提供连接件的步骤包括在所述第一组电极焊盘的暴露的顶区域上提供所述第一组连接件。
37.根据权利要求35所述的方法，其中，将所述第二半导体封装件的所述第二封装基底提供为具有构成其外周边区域的侧面的第一侧和第二侧，所述第二封装基底的所述第一侧比所述第二封装基底的所述第二侧长，
形成第二电极焊盘的步骤包括：沿所述第二封装基底的较长的第一侧形成第一组第二电极焊盘；对于所述第一组第二电极焊盘，暴露第二电极焊盘的顶区域，所述第二电极焊盘的顶区域的尺寸从所述第二封装基底的较长的第一侧的中心区域到外区域增大，以及
提供连接件的步骤包括在所述第一组第二电极焊盘的暴露的顶区域上提供所述第一组连接件。
38.根据权利要求35所述的方法，其中，提供每个连接件的步骤包括：
在第一电极焊盘的相应的一个第一电极焊盘上形成第一接触电极；以及
在第二电极焊盘的相应的一个第二电极焊盘上形成第二接触电极。
39.一种存储卡，所述存储卡包括：
存储器，包括根据权利要求1所述的堆叠式半导体封装件；以及
控制器，操作地连接到所述存储器，从而将电信号发射到所述存储器和从所述存储器接收电信号。
40.一种电子系统，所述电子系统包括：
存储器，包括根据权利要求1所述的堆叠式半导体封装件；
总线；以及
处理器，通过所述总线与所述存储器通信。
CN2011103198148A 2010-10-14 2011-10-14 堆叠式半导体封装件及其制造方法和半导体器件 Pending CN102456660A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0100327 2010-10-14
KR1020100100327A KR101712043B1 (ko) 2010-10-14 2010-10-14 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
CN102456660A true CN102456660A (zh) 2012-05-16

Family

ID=45933438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103198148A Pending CN102456660A (zh) 2010-10-14 2011-10-14 堆叠式半导体封装件及其制造方法和半导体器件

Country Status (4)

Country Link
US (3) US8546954B2 (zh)
KR (1) KR101712043B1 (zh)
CN (1) CN102456660A (zh)
TW (1) TWI556324B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377181A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105164806A (zh) * 2013-02-21 2015-12-16 马维尔国际贸易有限公司 层叠封装结构
CN106373945A (zh) * 2015-07-23 2017-02-01 台湾积体电路制造股份有限公司 封装结构中的可变互连接头
CN107591383A (zh) * 2017-09-15 2018-01-16 中国电子科技集团公司第五十八研究所 Bga器件的可拆卸曲面封装结构
CN107946256A (zh) * 2016-11-01 2018-04-20 日月光半导体制造股份有限公司 半导体装置封装和其形成方法
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171427A (ja) * 2010-02-17 2011-09-01 Canon Inc 積層型半導体装置
KR101712043B1 (ko) 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
KR20130005465A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
US8698297B2 (en) * 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
US8907469B2 (en) * 2012-01-19 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package assembly and method of forming the same
JP2013179192A (ja) * 2012-02-28 2013-09-09 Canon Inc 基板及び実装方法
US9087830B2 (en) * 2012-03-22 2015-07-21 Nvidia Corporation System, method, and computer program product for affixing a post to a substrate pad
JP6021378B2 (ja) * 2012-03-29 2016-11-09 オリンパス株式会社 基板および半導体装置
KR20130123958A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI458113B (zh) * 2012-05-04 2014-10-21 Taiwan Ic Packaging Corp Proximity sensor and its manufacturing method
KR101975528B1 (ko) 2012-07-17 2019-05-07 삼성전자주식회사 패스트 어레이 영역을 갖는 반도체 메모리 셀 어레이 및 그것을 포함하는 반도체 메모리
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
US8901726B2 (en) 2012-12-07 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structure and method of manufacturing the same
TWI546911B (zh) * 2012-12-17 2016-08-21 巨擘科技股份有限公司 封裝結構及封裝方法
US20140291818A1 (en) * 2013-03-26 2014-10-02 Broadcom Corporation Integrated Circuit Device Facilitating Package on Package Connections
KR20140130922A (ko) * 2013-05-02 2014-11-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9691745B2 (en) 2013-06-26 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure for forming a package on package (PoP) structure and method for forming the same
US8970051B2 (en) * 2013-06-28 2015-03-03 Intel Corporation Solution to deal with die warpage during 3D die-to-die stacking
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9711485B1 (en) 2014-02-04 2017-07-18 Amkor Technology, Inc. Thin bonded interposer package
US20150340308A1 (en) * 2014-05-21 2015-11-26 Broadcom Corporation Reconstituted interposer semiconductor package
TWI548043B (zh) * 2014-11-17 2016-09-01 矽品精密工業股份有限公司 封裝結構及其製法
CN107004671B (zh) 2014-12-05 2019-11-19 三星电子株式会社 制造半导体装置的设备和利用其制造半导体封装件的方法
CN105742300B (zh) * 2014-12-11 2018-11-23 精材科技股份有限公司 晶片封装体及其制作方法
US9842831B2 (en) 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
US10685943B2 (en) * 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
CN107579061B (zh) 2016-07-04 2020-01-07 晟碟信息科技（上海）有限公司 包含互连的叠加封装体的半导体装置
US10068866B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio
EP3588550A4 (en) * 2017-02-22 2021-01-13 Kyocera Corporation SWITCH SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE
CN108695284A (zh) 2017-04-07 2018-10-23 晟碟信息科技（上海）有限公司 包括纵向集成半导体封装体组的半导体设备
US20190198474A1 (en) * 2017-04-27 2019-06-27 International Business Machines Corporation Multiple sized bump bonds
JP7189672B2 (ja) * 2018-04-18 2022-12-14 新光電気工業株式会社 半導体装置及びその製造方法
US10964660B1 (en) * 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
KR102499476B1 (ko) * 2019-08-19 2023-02-13 삼성전자주식회사 반도체 패키지
US11282716B2 (en) * 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining
CN114171656B (zh) * 2020-09-11 2024-02-02 成都辰显光电有限公司 接收基板及其制作方法
KR20220155139A (ko) * 2021-05-14 2022-11-22 삼성전자주식회사 반도체 패키지
CN113725190B (zh) * 2021-07-27 2024-03-29 南瑞联研半导体有限责任公司 一种功率器件覆铜陶瓷衬板结构及其封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0147576A1 (en) * 1983-11-25 1985-07-10 International Business Machines Corporation Process for forming elongated solder connections between a semiconductor device and a supporting substrate
JPH10209207A (ja) * 1997-01-28 1998-08-07 Matsushita Electric Ind Co Ltd チップの実装方法
CN1532931A (zh) * 2003-03-24 2004-09-29 精工爱普生株式会社 半导体装置及制法、半导体封装、电子设备及制法、电子仪器
US20070152350A1 (en) * 2006-01-04 2007-07-05 Samsung Electronics Co., Ltd. Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package
CN101632161A (zh) * 2007-02-15 2010-01-20 丘费尔资产股份有限公司 弯曲的晶片混合补偿
CN101681855A (zh) * 2007-05-24 2010-03-24 索尼化学&信息部件株式会社 电气装置、连接方法及粘接膜

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176928A (ja) 1999-12-20 2001-06-29 Nec Corp 半導体装置
US6633078B2 (en) * 2000-03-21 2003-10-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
JP2003188508A (ja) 2001-12-18 2003-07-04 Toshiba Corp プリント配線板、面実装形回路部品および回路モジュール
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
US7737539B2 (en) * 2006-01-12 2010-06-15 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
JP4719009B2 (ja) * 2006-01-13 2011-07-06 ルネサスエレクトロニクス株式会社 基板および半導体装置
JP2007281369A (ja) 2006-04-11 2007-10-25 Shinko Electric Ind Co Ltd 半田接続部の形成方法、配線基板の製造方法、および半導体装置の製造方法
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
KR20090026130A (ko) * 2006-05-19 2009-03-11 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치
KR20080022452A (ko) * 2006-09-06 2008-03-11 삼성전자주식회사 Ｐｏｐ 패키지 및 그의 제조 방법
KR100744151B1 (ko) * 2006-09-11 2007-08-01 삼성전자주식회사 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
KR100817075B1 (ko) * 2006-11-09 2008-03-26 삼성전자주식회사 멀티스택 패키지 및 그 제조 방법
TW200824067A (en) * 2006-11-29 2008-06-01 Advanced Semiconductor Eng Stacked chip package structure and fabricating method thereof
KR100809718B1 (ko) * 2007-01-15 2008-03-06 삼성전자주식회사 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
WO2008102476A1 (ja) * 2007-02-22 2008-08-28 Sharp Kabushiki Kaisha 電子回路装置、その製造方法及び表示装置
JP5075463B2 (ja) * 2007-04-19 2012-11-21 ルネサスエレクトロニクス株式会社 半導体装置
TW200847304A (en) * 2007-05-18 2008-12-01 Siliconware Precision Industries Co Ltd Stackable package structure and fabrication method thereof
US7816154B2 (en) * 2007-06-06 2010-10-19 Renesas Electronics Corporation Semiconductor device, a method of manufacturing a semiconductor device and a testing method of the same
US20100078788A1 (en) * 2008-09-26 2010-04-01 Amir Wagiman Package-on-package assembly and method
JP5259369B2 (ja) * 2008-12-16 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20100174858A1 (en) * 2009-01-05 2010-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Extra high bandwidth memory die stack
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
JP5193898B2 (ja) * 2009-02-12 2013-05-08 新光電気工業株式会社 半導体装置及び電子装置
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8624364B2 (en) * 2010-02-26 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation connector and method of manufacture thereof
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
KR101078743B1 (ko) * 2010-04-14 2011-11-02 주식회사 하이닉스반도체 스택 패키지
KR20120007840A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 두 개의 패키지 기판 사이에 배치된 스페이서를 가진 ｐｏｐ 반도체 패키지
US20120020040A1 (en) * 2010-07-26 2012-01-26 Lin Paul T Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
US8466567B2 (en) * 2010-09-16 2013-06-18 Stats Chippac Ltd. Integrated circuit packaging system with stack interconnect and method of manufacture thereof
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
US8299596B2 (en) * 2010-12-14 2012-10-30 Stats Chippac Ltd. Integrated circuit packaging system with bump conductors and method of manufacture thereof
US20120167466A1 (en) * 2010-12-30 2012-07-05 Kellogg Brown & Root Llc Systems and methods for maintaining sulfur concentration in a syngas to reduce metal dusting in downstream components
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
JP2012204631A (ja) * 2011-03-25 2012-10-22 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
JP5039223B1 (ja) * 2011-04-15 2012-10-03 株式会社東芝 磁気ヘッド、これを備えたヘッドジンバルアッセンブリ、およびディスク装置
US20120267782A1 (en) * 2011-04-25 2012-10-25 Yung-Hsiang Chen Package-on-package semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0147576A1 (en) * 1983-11-25 1985-07-10 International Business Machines Corporation Process for forming elongated solder connections between a semiconductor device and a supporting substrate
JPH10209207A (ja) * 1997-01-28 1998-08-07 Matsushita Electric Ind Co Ltd チップの実装方法
CN1532931A (zh) * 2003-03-24 2004-09-29 精工爱普生株式会社 半导体装置及制法、半导体封装、电子设备及制法、电子仪器
US20070152350A1 (en) * 2006-01-04 2007-07-05 Samsung Electronics Co., Ltd. Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package
CN101632161A (zh) * 2007-02-15 2010-01-20 丘费尔资产股份有限公司 弯曲的晶片混合补偿
CN101681855A (zh) * 2007-05-24 2010-03-24 索尼化学&信息部件株式会社 电气装置、连接方法及粘接膜

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105164806A (zh) * 2013-02-21 2015-12-16 马维尔国际贸易有限公司 层叠封装结构
CN104377181A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104377181B (zh) * 2013-08-15 2018-06-15 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN106373945A (zh) * 2015-07-23 2017-02-01 台湾积体电路制造股份有限公司 封装结构中的可变互连接头
CN111883443A (zh) * 2015-07-23 2020-11-03 台湾积体电路制造股份有限公司 封装结构中的可变互连接头
CN107946256A (zh) * 2016-11-01 2018-04-20 日月光半导体制造股份有限公司 半导体装置封装和其形成方法
CN107946256B (zh) * 2016-11-01 2019-11-15 日月光半导体制造股份有限公司 半导体装置封装和其形成方法
CN107591383A (zh) * 2017-09-15 2018-01-16 中国电子科技集团公司第五十八研究所 Bga器件的可拆卸曲面封装结构
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡

Also Published As

Publication number Publication date
US20140193951A1 (en) 2014-07-10
US20120091597A1 (en) 2012-04-19
KR20120038720A (ko) 2012-04-24
KR101712043B1 (ko) 2017-03-03
US9601458B2 (en) 2017-03-21
US8546954B2 (en) 2013-10-01
TWI556324B (zh) 2016-11-01
US20130334708A1 (en) 2013-12-19
TW201222681A (en) 2012-06-01
US8716872B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
CN102456660A (zh) 堆叠式半导体封装件及其制造方法和半导体器件
US9048168B2 (en) Semiconductor packages having warpage compensation
KR102448248B1 (ko) Pop형 반도체 패키지 및 그 제조 방법
KR20110085481A (ko) 적층 반도체 패키지
US20240145346A1 (en) Semiconductor device with through-mold via
US9324681B2 (en) Pin attachment
KR100573302B1 (ko) 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US20120161312A1 (en) Non-solder metal bumps to reduce package height
US20080290528A1 (en) Semiconductor package substrate having electrical connecting pads
JP5404513B2 (ja) 半導体装置の製造方法
KR100857365B1 (ko) 반도체 장치의 범프 구조물
CN101360388B (zh) 电路板的电性连接端结构及其制法
US8823183B2 (en) Bump for semiconductor package, semiconductor package having bump, and stacked semiconductor package
JP4417974B2 (ja) 積層型半導体装置の製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2019040924A (ja) 配線基板及びその製造方法と電子装置
KR20110108222A (ko) 반도체 패키지 및 그 제조 방법
US20070278677A1 (en) Semiconductor module featuring solder balls having lower melting point than that of solder electrode terminals of passive element device
KR102472045B1 (ko) 반도체 패키지
JP2010165852A (ja) 積層型半導体装置
JP2010278247A (ja) 電子部品内蔵モジュール
KR20120032762A (ko) 플립칩 패키지 및 이의 제조 방법
JP2015119163A (ja) 半導体センサーを表面実装する実装基板およびその実装方法
CN101989588A (zh) 封装基板的电性连接结构及封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516