CN102227765B - 显示器件以及包含显示器件的电子器件 - Google Patents

Abstract

一种用于显示器件的栅极驱动电路，包括移位寄存器。该移位寄存器包括多个触发器(200_1到200_N)。每个触发器(200_1到200_N)包括第一晶体管(101)、第二晶体管(102)、第三晶体管(103)、第四晶体管(104)、第五晶体管(131)、第六晶体管(132)、第七晶体管(133)、第八晶体管(134)、第九晶体管(135)和电容器(106)。本发明可以减少与电容器(106)连接的晶体管的数量。

Description

显示器件以及包含显示器件的电子器件

技术领域

本发明涉及半导体器件、显示器件、液晶显示器件、它们的驱动方法或者它们的生产方法。特别地，本发明涉及半导体器件、显示器件或者包括形成于与像素部分相同的基板之上的驱动电路的液晶显示器件，或者该器件的驱动方法。作为选择，本发明涉及包括该器件的电子器件。

背景技术

近年来，随着诸如液晶电视那样的大的显示器件的增加，显示器件已经得到了积极地研发。特别地，通过使用采用非单晶半导体形成的晶体管来将诸如栅极驱动器那样的驱动电路形成于与像素部分相同的基板之上的技术已经得到了有效地研发，因为该技术大大有助于成本的降低和可靠性的提高。

但是，在使用非单晶半导体形成的晶体管中引起诸如阈值电压增大或迁移率降低那样的劣化。随着晶体管的劣化的发展，存在着驱动电路变得难以操作并且图像不可以显示的问题。因此，专利文献1公开了可以抑制晶体管劣化的移位寄存器的结构。在专利文献1中，电容器的一个电极与时钟信号被输入其上的布线连接，并且电容器的另一个电极与两个晶体管的栅极连接，使得电容器的另一个电极的电位通过使电位与时钟信号同步而提高或降低。以这种方式，通过利用电容器的电容性耦合，与时钟信号同步的信号在这两个晶体管的栅极内生成。然后，通过使用与时钟信号同步的信号，晶体管的导通或截止受到控制。因此，由于晶体管导通时的时段以及晶体管截止时的时段被重复，晶体管的劣化可以得到抑制。

[参考文献]

[专利文献1]日本公开专利申请No.2006-24350

但是，在专利文献1中，由于电容器的另一个电极与这两个晶体管的栅极连接，因而存在着与电容器连接的节点的寄生电容高的问题。因此，存在着与时钟信号同步的信号的H电平的电位变低的问题。在那种情况下，存在着如果晶体管的阈值电压增加则晶体管可以被转换的时间就缩短的问题。也就是说，存在着移位寄存器的寿命被缩短的问题。作为选择，由于与电容器连接的节点的寄生电容高，因而存在着电容器的电容值应当大的问题。因此，由于电容器的一个电极与电容器的另一个电极相互重叠的面积需要是大的，因而存在着电容器的布局面积变大的问题。

在专利文献1中，由于电容器的面积需要是大的，因而存在着倾向于因灰尘等而引起一个电极与另一个电极之间的短路的问题。结果，存在着成品率降低并且成本增加的问题。

在专利文献1中，由于电容器的电容值需要是大的，因而存在着供应给电容器的信号(例如，时钟信号或反转时钟信号)的延迟或失真变得明显的问题。作为选择，存在着功率消耗增大的问题。

由于具有高电流驱动能力的电路被用作用于输出将供应给电容器的信号的电路，因而存在外部电路(以下也称为外电路)变大的问题。作为选择，存在着显示器件变大的问题。

在专利文献1中，存在上拉式晶体管Tu的栅极处于浮态时的时段。因此，因为上拉式晶体管Tu的栅极的电位是不稳定的，所以引起噪声等。因此，存在着移位寄存器失效的问题。

考虑到上述问题，一个目的是要减少与电容器连接的晶体管的数量。作为选择，一个目的是要减小与电容器连接的晶体管的寄生电容。作为选择，一个目的是要增大位于与时钟信号同步的信号的H电平的电位。作为选择，一个目的是要减小布局面积。作为选择，一个目的是要延长寿命。作为选择，一个目的是要减少信号的延迟或失真。作为选择，一个目的是要降低功率消耗。作为选择，一个目的是要减少噪声的不良影响。作为选择，一个目的是要抑制或减轻晶体管的劣化。作为选择，一个目的是要抑制失效。作为选择，一个目的是要防止在电容器的一个电极与该电容器的另一个电极之间的短路。作为选择，一个目的是要降低外部电路的电流驱动能力。作为选择，一个目的是要减小外部电路的尺寸。作为选择，一个目的是要减小显示器件的尺寸。注意，这些问题的描述并不妨碍其它问题的存在。

发明内容

在一种结构中，包括电容器和一个晶体管，电容器的一个电极与布线连接，并且电容器的另一个电极与晶体管的栅极连接。由于时钟信号被输入到布线，时钟信号通过电容器输入晶体管的栅极。然后，晶体管的导通/截止由与时钟信号同步的信号控制，使得晶体管导通的时段以及晶体管截止的时段被重复。以这种方式，晶体管的劣化可以得以抑制。

根据本发明的一种示例性的实施例，液晶显示器件包括驱动电路和像素。像素包括液晶元件。驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和电容器。第一晶体管的第一端子与第一布线电连接。第一晶体管的第二端子与第二布线电连接。第二晶体管的第一端子与第二布线电连接。第二晶体管的第二端子与第一晶体管的栅极电连接。第二晶体管的栅极与第一布线电连接。第三晶体管的第一端子与第三布线电连接。第三晶体管的第二端子与第一晶体管的栅极电连接。第四晶体管的第一端子与第三布线电连接。第四晶体管的第二端子与第三晶体管的栅极电连接。第四晶体管的栅极与第一晶体管的栅极电连接。电容器的一个电极与第一布线电连接。电容器的另一个电极与第三晶体管的栅极电连接。

注意，多种开关可以被用作开关。例如，可以使用电开关、机械开关等。也就是说，可以使用任意元件只要它可以控制电流流动，并不限于某一种元件。例如，晶体管(例如，双极型晶体管或MOS晶体管)、二极管(例如，PN二极管、PIN二极管、肖特基二极管、MIM(金属-绝缘体-金属)二极管、MIS(金属-绝缘体-半导体)二极管或二极管接法晶体管)等可以用作开关。作为选择，其中结合了此类元件的逻辑电路可以用作开关。

机械开关的一个实例是使用MEMS(微电机系统)技术形成的开关，例如数字微镜器件(DMD)。

注意，通过使用n沟道晶体管和p沟道晶体管这两者可以将CMOS开关用作开关。

注意，当明确描述了“A和B连接”时，其中包括了A和B电连接的情形，A和B在功能上连接的情形，以及A和B直接连接的情形。在此，A和B中的每个都是一个对象(例如，器件、元件、电路、布线、电极、端子、导电膜或层)。因此，另一个元件可以置于具有在附图和正文中所例示的连接关系的元件之间，并不限于预定的连接关系，例如，在附图和正文中所例示的连接关系。

例如，在A和B电连接的情形中，使A和B之间能够电连接的一个或更多个元件(例如，开关、晶体管、电容器、电感器、电阻器和/或二极管)可以被连接于A和B之间。作为选择，在A和B在功能上连接的情形中，使A和B之间能够在功能上连接的一个或更多个电路(例如，诸如逆变器、HAND电路或NOR电路那样的逻辑电路；诸如DA转换电路、AD转换电路或伽玛校正电路那样的信号转换电路；诸如电源电路(例如，dc-dc转换器、升压型dc-dc转换器或降压型dc-dc转换器)那样的电位电平转换电路或者用于改变信号的电位电平的电平移位电路；电压源；电流源；开关电路；放大电路，例如可以增大信号幅度、电流量等的电路，运算放大器、差分放大电路、源跟随电路或缓冲电路；信号发生电路；存储电路；和/或控制电路)可以被连接于A和B之间。例如，在即使当另一个电路置于A和B之间时来自A的信号输出也被传输到B的情形中，A和B在功能上连接。

注意，当明确描述了“A和B电连接”时，其中包括了A和B电连接的情形(即，A和B在另一个元件或另一个电路置于它们之间的情况下连接的情形)，A和B在功能上连接的情形(即，A和B在另一个电路置于它们之间的情况下在功能上连接的情形)，以及A和B直接连接的情形(即，A和B在没有另一个元件或另一个电路置于它们之间的情况下连接的情形)。也就是说，当明确描述了“A和B电连接”时，该描述与仅明确描述了“A和B连接”的情形相同。

注意，显示元件、作为包括显示元件的器件的显示器件、发光元件、以及作为包括发光元件的器件的发光器件可以使用各种模式并且可以包括各种元件。例如，其对比度、亮度、反射率、透射率等通过电磁作用改变的显示介质，例如EL(电致发光)元件(例如，包含有机材料和无机材料的EL元件，有机EL元件或无机EL元件)、LED(例如，白光LED、红光LED、绿光LED或蓝光LED)、晶体管(根据电流量来发光的晶体管)、电子发射体、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体显示屏(PDP)、数字微镜器件(DMD)、压电陶瓷显示器或碳纳米管，可以被用作显示元件、显示器件、发光元件或发光器件。注意，具有EL元件的显示器件包括：EL显示器；具有电子发射体的显示器件包括场发射显示器(FED)、SED型平板显示器(SED：表面导电电子发射显示器)等；具有液晶元件的显示器件，包括液晶显示器(例如，透射型液晶显示器、透反型液晶显示器、反射型液晶显示器、直视型液晶显示器或投射型液晶显示器)；具有电子墨水或电泳元件的显示器件，包括电子纸。

注意，液晶元件是通过液晶的光学调制作用来控制光的透射或不透射并且包括一对电极和液晶的元件。注意，液晶的光学调制作用由施加于液晶的电场(包括水平电场、垂直电场和对角电场)控制。注意，下列液晶可以用于液晶元件：向列型液晶、胆甾型液晶、近晶型液晶、盘状液晶、热致液晶、溶致液晶、低分子液晶、高分子液晶、聚合物分散液晶(PDLC)、铁电液晶、反铁电液晶、主链液晶、侧链高分子液晶、等离子体寻址液晶(PALC)、香蕉形液晶等。另外，下列模式可以用作液晶的驱动方法：TN(扭曲向列)模式、STN(超扭曲向列)模式、IPS(共面转换)模式、FFS(边缘场转换)模式、MVA(多畴垂直取向)模式、PVA(图形化垂直取向)模式、ASV(高级超视野)模式、ASM(轴对称取向微单元)模式、OCB(光学补偿双折射)模式、ECB(电控双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式、PDLC(聚合物分散液晶)模式、客主模式、蓝相位模式等。注意，本发明并不限定于此，并且因此多种液晶元件以及它们的驱动方法可以被用作液晶元件及其驱动方法。

注意，电致发光、冷阴极荧光灯、热阴极荧光灯、LED、激光源、汞灯等可以用作其中需要光源的显示器件的光源，例如液晶显示器(例如，透射型液晶显示器、透反型液晶显示器、反射型液晶显示器、直视型液晶显示器或投射型液晶显示器)、包括光栅光阀(GLV)的显示器件或者包括数字微镜器件(DMD)的显示器件。注意，本发明并不限定于此，并且多种光源可以用作光源。

注意，多种晶体管可以用作晶体管，并不限于某一种类型。例如，可以使用包含以非晶硅、多晶硅、微晶(也称为微晶、纳米晶或半非晶)硅等为代表的非单晶半导体膜的薄膜晶体管(TFT)。

注意，通过在形成微晶硅的情形中使用催化剂(例如，镍)，可以使结晶度进一步提高并且可以形成具有卓越的电学特性的晶体管。在这种情况下，结晶度可以在不执行激光照射的情况下通过只执行热处理来提高。因此，栅极驱动电路(例如，扫描线驱动电路)以及源极驱动电路的一部分(例如，模拟开关)可以使用与像素部分相同的基板来形成。另外，在不执行用于结晶的激光照射的情况下，硅的结晶度的不均匀性可以得以抑制。因此，可以显示高质量的图像。

注意，多晶硅和微晶硅可以在不使用催化剂(例如，镍)的情况下形成。

晶体管可以使用半导体基板、SOI基板等来形成。因此，可以形成特性、尺寸、形状等很少改变的，电流供应能力高的并且尺寸小的晶体管。通过使用该晶体管，电路的功率消耗可以得以降低或者电路可以被高度集成。

可以使用包含化合物半导体或氧化物半导体(例如ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO或SnO)的晶体管、通过使此类化合物半导体或氧化物半导体变薄所获得的薄膜晶体管等。因而，可以降低制造温度，并且此类晶体管可以在例如室温下形成。因此，晶体管可以直接形成于具有低耐热性的基板(例如塑料基板或膜基板)上。注意，此类化合物半导体或氧化物半导体不仅可以用于晶体管的沟道部分而且可以用于其它的应用。例如，此类化合物半导体或氧化物半导体可以用于电阻器、像素电极或透光性电极。此外，由于该元件可以与晶体管同时形成，因而可以降低成本。

可以使用由喷墨法或印刷法形成的晶体管等。因而，晶体管可以在室温下形成，可以在低真空下形成，或者可以使用大的基板形成。由于晶体管可以在不使用掩模(光罩)的情况下形成，因而晶体管的布局可以容易地改变。此外，由于并不一定要使用抗蚀剂，因而降低了材料成本并且可以减少步骤数。而且，由于膜仅形成于必要的部分内，因而与通过在膜形成于整个表面之上后执行蚀刻的制造方法相比并不浪费材料，从而可以降低成本。

可以使用包含有机半导体或碳纳米管的晶体管等。因而，此类晶体管可以形成于柔性基板之上。使用此类基板形成的半导体器件可以抗震。

此外，还可以使用具有多种结构的晶体管。例如，可以将MOS晶体管、结型晶体管、双极型晶体管等用作晶体管。通过使用MOS晶体管，可以减小晶体管的尺寸。因而，可以安装大量的晶体管。通过使用双极型晶体管，可以使大的电流流过。因而，电路可以高速操作。

注意，MOS晶体管、双极型晶体管等可以形成于一个基板之上。因而，功率消耗的降低、尺寸的减小、高速操作等可以得以实现。

而且，可以使用多种晶体管。

注意，晶体管可以使用多种基板来形成，不限于某一种类型。例如，可以将单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、不锈钢基板、包括不锈钢箔的基板等用作基板。

注意，晶体管的结构可以是多种结构，不限于某一种结构。例如，可以使用具有两个或更多栅电极的多栅极结构。通过使用多栅极结构，提供了其中多个晶体管串联连接的结构，因为沟道区被串联连接。

作为另一个实例，可以使用其中栅电极被形成于沟道之上及之下的结构。注意，当栅电极被形成于沟道之上及之下时，提供了其中多个晶体管并联连接的结构。

可以使用其中栅电极形成于沟道区之上的结构、其中栅电极形成于沟道区之下的结构、交错结构、反转交错结构、其中沟道区被划分成多个区域的结构或者其中沟道区并联或串联连接的结构。作为选择，可以使用其中源电极或漏电极与沟道区(或者沟道区的一部分)重叠的结构。此外，还可以设置LDD区。

注意，多种晶体管可以用作晶体管，并且晶体管可以使用多种基板来形成。因此，为实现预定功能所需的所有电路可以使用相同的基板来形成。例如，为实现预定功能所需的所有电路可以使用玻璃基板、塑料基板、单晶基板、SOI基板或任意其它基板来形成。作为选择，为实现预定功能所需的电路中的一些电路可以使用一个基板来形成，并且为实现预定的功能所需的电路中的一些电路可以使用另一个基板来形成。也就是说，并不要求为实现预定功能所需的全部电路都使用相同的基板来形成。例如，为实现预定功能所需的电路中的一些电路可以使用玻璃基板由晶体管形成，并且为实现预定功能所需的电路中的一些电路可以使用单晶基板来形成，使得使用单晶基板由晶体管形成的IC芯片可以通过COG(玻璃上芯片)与玻璃基板连接并且IC芯片可以被设置于玻璃基板之上。作为选择，IC芯片可以通过TAB(带式自动键合)与玻璃基板连接或者与印制线路板连接。作为选择，例如，当具有高驱动电压和高驱动频率的电路(该电路消耗大功率)使用单晶基板来形成(而不是使用相同的基板形成此类电路)并且由该电路形成的IC芯片被使用时，可以防止功率消耗增加。

注意，晶体管是具有至少栅极、漏极和源极这三个端子的元件。晶体管具有在漏极区和源极区之间的沟道区，并且电流可以流过漏极区、沟道区和源极区。在此，由于晶体管的源极和漏极根据晶体管的结构、操作条件等而改变，因而难以界定哪个是源极哪个是漏极。因而，起着源极和漏极的作用的区域在一些情况下并不称为源极或漏极。在这种情况下，例如，源极和漏极中的一个可以称为第一端子，并且源极和漏极中的另一个可以称为第二端子。作为选择，源极和漏极中的一个可以称为第一电极，并且源极和漏极中的另一个可以称为第二电极。作为选择，源极和漏极中的一个可以称为第一区域，并且源极和漏极中的另一个可以称为第二区域。

注意，晶体管可以是具有至少基极、发射极和集电极这三个端子的元件。在这种情况下，以相似的方式，发射极和集电极中的一个可以称为第一端子，并且发射极和集电极中的另一个可以称为第二端子。

注意，半导体器件对应于具有包含半导体元件(例如，晶体管、二极管或晶闸管)的电路的器件。半导体器件也可以对应于可以通过利用半导体特性而起作用的所有器件。另外，半导体器件对应于具有半导体材料的器件。

注意，显示器件对应于具有显示元件的器件。显示器件可以包括每个都具有显示元件的多个像素。注意，显示器件可以包括用于驱动多个像素的外围驱动电路。注意，用于驱动多个像素的外围驱动电路可以使用与该多个像素相同的基板来形成。显示器件可以包括通过布线键合或凸点键合设置于基板之上的外围驱动电路，即，通过玻璃上芯片(COG)连接的IC芯片或者通过TAB连接的IC芯片等。显示器件可以包括其上附接有IC芯片、电阻器、电容器、电感器、晶体管等的柔性印制电路(FPC)。注意，显示器件可以包括通过柔性印制电路(FPC)连接的并且其上附接有IC芯片、电阻器、电容器、电感器、晶体管等的印制线路板(PWB)。显示器件可以包括诸如偏光板或延迟板那样的光学片。显示器件可以包括照明器件、外壳、音频输入及输出器件、光学传感器等。

注意，照明器件可以包括背光单元、导光板、棱镜片、扩散片、反射片、光源(例如，LED或冷阴极荧光灯)、冷却器件(例如，水冷却器件或空气冷却器件)等。

注意，发光器件对应于具有发光元件等的器件。在发光器件包括作为显示元件的发光元件的情形中，发光器件是显示器件的具体实例之一。

注意，反射器件对应于具有光反射元件、光衍射元件、光反射电极等的器件。

注意，液晶显示器件对应于包含液晶元件的显示器件。液晶显示器件包括直视型液晶显示器、投射型液晶显示器、透射型液晶显示器、反射型液晶显示器、透反型液晶显示器等。

注意，驱动器件对应于具有半导体元件、电路或电子电路的器件。例如，控制从源极信号线到像素的信号输入的晶体管(也称为选择晶体管、开关晶体管等)、给像素电极供应电压或电流的晶体管、给发光元件供应电压或电流的晶体管等是驱动器件的实例。给栅极信号线供应信号的电路(也称为栅极驱动器、栅极线驱动电路等)、给源极信号线供应信号的电路(也称为源极驱动器、源极线驱动电路等)等也是驱动器件的实例。

注意，显示器件、半导体器件、照明器件、冷却器件、发光器件、反射器件、驱动器件等在一些情况下相互重叠。例如，显示器件在一些情况下包括半导体器件和发光器件。作为选择，半导体器件在一些情况下包括显示器件和驱动器件。

注意，当明确描述了“B形成于A上”或者“B形成于A之上”时，它并不一定意指形成B使之与A直接接触。该描述包括A和B彼此不直接接触的情形，即，另一个对象置于A和B之间的情形。在此，A和B中的每个都是一个对象(例如，器件、元件、电路、布线、电极、端子、导电膜或层)。

因此，例如，当明确描述了“层B形成于层A上(或之上)”时，它包括形成层B使之与层A直接接触的情形，以及形成另一个层(例如，层C或层D)使之与层A直接接触并且形成层B使之与层C或层D直接接触的情形。注意，另一个层(例如，层C或层D)可以是单层或多层。

以相似的方式，当明确描述了“B形成于A的上方”时，它并不一定意指形成B使之与A直接接触，并且另一个对象可以置于它们之间。因此，例如，当描述了“层B被形成于层A的上方”时，它包括形成层B使之与层A直接接触的情形，以及形成另一个层(例如，层C或层D)使之与层A直接接触并且形成层B使之与层C或层D直接接触的情形。注意，另一个层(例如，层C或层D)可以是单层或多层。

注意，当明确描述了“B形成于A上”，“B形成于A之上”，或者“B形成于A的上方”时，它包括B形成于A的斜上侧/斜上方的情形。

注意，当描述了“B形成于A之下”或“B形成于A的下方”时可以适用上述说法。

注意，当以单数形式明确描述对象时，该对象优选为单数的。注意，本发明并不限定于此，并且该对象可以是复数的。以相似的方式，当以复数形式明确描述对象时，该对象优选为复数的。注意，本发明并不限定于此，并且该对象可以是单数的。

注意，在一些情况下，为了简单起见，图中的尺寸、层厚或区域被放大。因此，本发明并不一定限定于比例。

注意，图形是理想实例的示意图，并且形状或值并不限于图中所示的那些。例如，有可能包括因制造技术或误差所致的形状变化，因噪声或时序差异所致的信号、电压值或电流值的变化。

注意，技术术语在许多情况下被使用以便描述具体的实施例或实例等，并且并不限定于此。

注意，没有定义的词语(包括用于科学和技术的词语，例如技术术语或学术术语)可以作为具有与本领域技术人员所理解的一般含义同样的含义的词语来使用。优选的是由词典等所定义的词语被解释成是与相关技术的背景含义一致的。

注意，诸如“第一”、“第二”、“第三”等词语用于将不同的元件、组件、区域、层及局域与其它那些区分开来。因此，注意“第一”、“第二”、“第三”等词语并不限定元件、组件、区域、层、局域等的数量。此外，例如，“第一”可以用“第二”、“第三”等来代替。

可以减少与电容器连接的晶体管的数量。作为选择，可以减小与电容器连接的晶体管的寄生电容。作为选择，可以降低处于与时钟信号同步的信号的H电平的电位。作为选择，可以减小布局面积。作为选择，可以延长寿命。作为选择，可以减少信号的延迟或失真。作为选择，可以降低功率消耗。作为选择，可以减少噪声的不良影响。作为选择，可以抑制或减轻晶体管的劣化。作为选择，可以抑制失效。作为选择，可以防止在电容器的一个电极与该电容器的另一个电极之间的短路。作为选择，可以降低外部电路的电流驱动能力。作为选择，可以减小外部电路的尺寸。作为选择，可以减小显示器件的尺寸。

附图说明

图1A是半导体器件的电路图，图1B是用于示出该半导体器件的驱动方法的时序图。

图2A到图2E是示出半导体器件的驱动方法的示意图。

图3A到图3E是半导体器件的电路图。

图4A到图4F是半导体器件的电路图。

图5A到图5E是半导体器件的电路图。

图6A是半导体器件的电路图，图6B和图6C是各自示出该半导体器件的驱动方法的时序图。

图7A到图7C是示出半导体器件的驱动方法的示意图。

图8A和图8B是示出半导体器件的驱动方法的示意图。

图9A到图9C是半导体器件的电路图。

图10A到图10C是半导体器件的电路图。

图11A到图11C是半导体器件的电路图。

图12A到图12C是半导体器件的电路图。

图13A到图13C是半导体器件的电路图。

图14A是移位寄存器的电路图，图14B是示出该移位寄存器的驱动方法的时序图。

图15是移位寄存器的电路图。

图16是移位寄存器的电路图。

图17A和图17B是移位寄存器的电路图。

图18是移位寄存器的布局视图。

图19A是半导体器件的电路图，图19B是示出该半导体器件的驱动方法的时序图。

图20A和图20B是半导体器件的电路图。

图21是移位寄存器的电路图。

图22A和图22B是显示器件的系统框图。

图23A到图23E是各自示出显示器件的结构的图形。

图24是移位寄存器的电路图。

图25A和图25B是各自示出移位寄存器的驱动方法的时序图。

图26A是信号线驱动电路的电路图，图26B是示出该信号线驱动电路的驱动方法的时序图。

图27A到图27C、图27E和图27F是像素的电路图，图27D和图27G是各自示出该像素的驱动方法的时序图。

图28A和图28B是像素的电路图，图28C到图28E和图28G是该像素的布局视图，图28F和图28H是各自示出该像素的驱动方法的时序图。

图29A是示出像素的驱动方法的时序图，图29B是该像素的电路图。

图30是移位寄存器的布局视图。

图31是移位寄存器的布局视图。

图32A到图32C是晶体管的截面图。

图33A到图33H是示出电子器件的图形。

图34A到图34H是示出电子器件的图形。

具体实施方式

以下，实施例将参考附图来描述。但是，实施例可以以各种模式来实现。对本领域技术人员而言易于理解的是在不脱离本发明的精神和范围的情况下可以以各种方式来改变模式及细节。因此，本发明不应当被解释成仅限于实施例的描述。注意，在下文所描述的本发明的结构中，相同的部分或具有相似功能的部分由相同的附图标记指示，并且不重复它们的描述。

注意，在一种实施例中所描述的内容(或者可以是该内容的一部分)可以应用于在同一实施例中所描述的不同内容(或者可以是该不同内容的一部分)和/或在一个或更多个不同的实施例中所描述的内容(或者可以是该内容的一部分)，与它们组合或者由它们所代替。

注意，在每个实施例中，在实施例中所描述的内容是参考多个图形所描述的内容或者是以在本说明书中所公开的段落来描述的内容。

注意，通过将一种实施例所描述的图形(或者可以是该图形的一部分)与该图形的另一部分、在同一实施例中所描述的不同图形(或者可以是该不同图形的一部分)和/或在一个或更多个不同的实施例中所描述的图形(或者可以是该图形的一部分)组合，可以形成更多的图形。

[实施例1]

在本实施例中，将描述半导体器件的一个实例。注意，该半导体器件可以被表示为驱动电路或触发器。

首先，本实施例的半导体器件的一个实例将参考图1A来描述。在图1A中的半导体器件包括电路100、晶体管101、晶体管102、晶体管103、晶体管104、电容器105和电容器106。晶体管101到104中的每个都是当在栅极和源极之间的电位差(Vgs)变得高于阈值电压(Vth)时导通的n沟道晶体管。但是，本实施例并不限定于此。晶体管101到104每个都可以是p沟道晶体管。p沟道晶体管在栅极和源极之间的电位差(Vgs)变得低于阈值电压(Vth)时导通。

将描述图1A中的半导体器件的连接关系。晶体管101的第一端子与布线123B连接。晶体管101的第二端子与布线121连接。晶体管102的第一端子与晶体管101的栅极连接。晶体管102的第二端子与布线121连接。晶体管102的栅极与布线123C连接。晶体管103的第一端子与布线122A连接。晶体管103的第二端子与晶体管101的栅极连接。晶体管104的第一端子与布线122B连接。晶体管104的第二端子与晶体管103的栅极连接。电容器105的一个电极与晶体管101的栅极连接。电容器105的另一个电极与布线121连接。电容器106的一个电极与布线123A连接。电容器106的另一个电极与晶体管103的栅极连接。

注意，晶体管101的栅极、晶体管102的第一端子、晶体管103的第二端子或晶体管104的栅极的连接部分被表示为节点A。然后，晶体管103的栅极、晶体管104的第二端子或电容器106的另一个电极的连接部分被表示为节点B。注意，节点A和节点B可以被表示为布线。

注意，布线121、布线123A、布线123B、布线123C、布线122A和布线122B可以被表示为端子。

描述可以被输入到每根布线(布线121、布线122A和122B以及布线123A到123C)的事物(例如，信号、电压或电流)的一个实例。但是，下文所描述的内容是实例并且本实施例并不限定于此。除了下面所描述的事物之外的多种事物可以被输入到每根布线。每根布线都可以处于浮态内。

例如，信号S1由布线121输出。因此，布线121可以起着信号线的作用。特别地，在布线121与像素连接的情形中，或者在其中布线121被设置为延伸至像素部分的情形中，布线121可以起着栅极线、扫描线或电容器线的作用。信号S1是半导体器件的输出信号并且在许多情况下是具有H电平和L电平的数字信号。信号S1可以起着输出信号、选择信号、栅极信号或扫描信号的作用。

例如，将电压V1供应给布线122A和122B。因此，布线122A和122B可以起着电源线的作用。电压V1在许多情况下具有处于L电平的信号S1近似相同的值并且可以起着接地电压、电源电压或负电源电压的作用。但是，本实施例并不限定于此。信号(例如时钟信号)可以输入到布线122A和122B。在那种情况下，布线122A和122B可以起着信号线或时钟信号线的作用。作为选择，可以将不同的电压或不同的信号输入到布线122A和122B。

注意，词语“近似”的意思是指值包括多种误差，例如由噪声引起的误差、由工艺变化引起的误差、由制造元件的步骤变化引起的误差和/或测量误差。

例如，将信号S2输入到布线123A到123C。因此，布线123A到123C可以起着信号线的作用。信号S2在许多情况下是在H电平和L电平之间按一定周期反复切换的数字信号，并且可以起着时钟信号(CK)的作用。但是，本实施例并不限定于此。电源电压可以供应给布线123A到123C。在那种情况下，布线123A到123C可以起着电源线的作用。作为选择，不同的电压或不同的信号可以被输入到布线123A到123C。

注意，在本实施例中，例如，当处于信号的L电平的电位是V1并且处于信号的H电平的电位是V2时，V2高于V1。但是，本实施例并不限定于此。

注意，电压在许多情况下指的是在一个电位和基准电位(例如，接地电位)之间的电位差。因此，电压、电位和电位差可以分别称为电位、电压和电压差。

将描述电路100、晶体管101到104、电容器105和电容器106所具有的功能的实例。但是，以下所描述的内容是一个实例，并且本实施例并不限于以下的内容。除了以下所描述的功能之外，电路100和每个元件还可以具有多种功能。作为选择，电路100和每个元件可以不具有以下所描述的功能。

电路100具有控制节点A的电位或状态的功能以及控制布线121的电位或状态的功能。例如，电路100具有提高节点A或布线121的电位的功能、降低节点A或布线121的电位的功能和/或使节点A或布线121进入浮态的功能等。晶体管101具有根据被输入到布线123B的信号(例如，信号S2)来提高布线121的电位的功能。晶体管102具有根据被输入到布线123C的信号(例如，信号S2)来控制布线121和节点A开始导电的时序的功能，并且起着开关的作用。晶体管103具有根据节点B的电位控制布线122A和节点A开始导电的时序的功能，并且起着开关的作用。晶体管104具有根据节点A的电位来控制布线122B和节点B开始导电的时序的功能并且起着开关的作用。电容器105具有根据布线126的电位来提高节点A的电位的功能和/或保持在晶体管101的栅极和第二端子之间的电位差的功能。电容器106具有根据被输入到布线123A的信号(例如，信号S2)来控制节点B的电位的功能。

然后，将参考图1B以及图2A到2E来描述图1A中的半导体器件的操作。图1B是用于示出半导体器件的操作的时序图的一个实例并且有时段T1、时段T2、时段T3、时段T4和时段T5。另外，图1B示出了信号S1、信号S2、节点A的电位Va和节点B的电位Vb。图2A是图1A中的半导体器件在时段T1期间的操作的示意图。图2B是图1A中的半导体器件在时段T2期间的操作的示意图。图2C是图1A中的半导体器件在时段T3期间的操作的示意图。图2D是图1A中的半导体器件在时段T4期间的操作的示意图。图2E是图1A中的半导体器件在时段T5期间的操作的示意图。

注意，当节点A的电位被提高时，半导体器件依次执行在时段T1内的操作、在时段T2内的操作以及在时段T3内的操作。之后，半导体器件依次重复在时段T4内的操作以及在时段T5内的操作直到节点A的电位再次被提高。

首先，信号S2在时段T1内进入L电平。然后，使晶体管102截止，使得节点A和布线121停止导电。同时，节点B的电位由于电容器106的电容性耦合而降低。当节点B的电位在那时变得低于布线122A的电位(V1)与晶体管103的阈值电压(Vth106)之和(V1+Vth106)时，晶体管103截止。因此，布线122A和节点A停止导电。另一方面，电路100开始提高节点A的电位。然后，当节点A的电位变得等于布线122B的电位(V1)与晶体管104的阈值电压(Vth104)之和(V1+Vth104)时，晶体管104导通。因此，使布线122B和节点B开始导电。因此，由于电压V1从布线122B供应到节点B，因而节点B的电位是V1。结果，由于使晶体管103保持截止，因而使布线122A和节点A保持不导电。类似地，当节点A的电位变得等于布线123B的电位(V1)与晶体管101的阈值电压(Vth101)之和(V1+Vth101)时，晶体管101导通。因此，使布线123B和布线121开始导电。因此，由于处于L电平的信号S2从布线123B供应到布线121，布线121的电位近似等于布线123B的电位(信号S2的L电平或V1)。之后，由于电路100在节点A的电位被提高至一定值(例如，大于或等于V1+Vth101且小于或等于V2)时停止给节点A供应信号，电路100和节点A停止导电。因此，节点A进入浮态，使得节点A的电位维持为大值。那时在节点A和布线121之间的电位差被保持于电容器105内。

注意，电路100在时段T1期间可以给布线121供应电压V1、处于L电平的信号等。作为选择，如果电路100不将信号等供应给布线121则可以使电路100和布线121停止导电。另外，电路100可以使布线121进入浮态。

然后，由于节点A的电位在时段T2内维持为大值，因而使晶体管104保持导通。因此，由于使布线122B和节点B保持导电，因而使节点B的电位保持为V1。结果，使晶体管103保持截止，从而使布线122A和节点A保持不导电。类似地，由于使节点A的电位维持为大值，因而使晶体管101保持导通。因此，使布线123B和布线121保持导电。在那时，信号S2的电平从L电平升高到H电平。因此，由于使布线123B和布线121保持导电，因而布线121的电位开始升高。由于使晶体管102同时导通，因而使节点A和布线121开始导电。但是，晶体管102在布线121的电位被提高至通过从布线123C的电位(V2)中减去晶体管102的阈值电压(Vth102)所获得的值(V2-Vth102)时截止。因此，使布线121和节点A停止导电。在此，电容器105在时段T1内继续保持布线121和节点A之间的电位差。因此，当布线121的电位被提高时，节点A的电位通过电容器105的电容性耦合被提高至(V2+Vth101+α)(α是正数)。所谓的自举操作被执行。因此，布线121的电位被提高直到它变得与布线123B的电位(信号S2的H电平或V2)相等。

注意，由于电路100在许多情况下在时段T2期间不将信号等供应给节点A，因而电路100和节点A在许多情况下不导电。以这种方式，电路100在许多情况下使节点A进入浮态。

注意，由于电路100在许多情况下在时段T2期间不将信号等供应给布线121，因而电路100和布线121在许多情况下不导电。

然后，在时段T3期间，电路100在信号S2的电位从H电平降到L电平之后将节点A的电位降低到V1。因此，晶体管101导通直到节点A的电位变得等于布线123B的电位(V1)与晶体管101的阈值电压(Vth101)之和(V1+Vth101)。因此，由于将处于L电平的信号S2从布线123B供应到布线121，因而布线121的电位降低到布线123B的电位(V1)。类似地，晶体管104导通直到节点A的电位变得等于布线122B的电位(V1)与晶体管104的阈值电压(Vth104)之和(V1+Vth104)。因此，由于电压V1从布线122B供应到节点B，因而节点B的电位保持为V1。结果，使晶体管103保持截止，从而使布线122A和节点A保持不导电。在那时，电容器106保持在布线123A的电位(信号S2的L电平或V1)与布线122B的电位(V1)之间的电位差。

注意，电路100在时段T3期间可以将电压V1、处于L电平的信号等供应给布线121。作为选择，如果电路100不将信号等供应给布线121则可以使电路100和布线121停止导电。另外，电路100可以使布线121进入浮态。

然后，信号S2的电平在时段T4期间从L电平升高到H电平。在那时，由于使节点A的电位保持为V1，因而使晶体管101和晶体管104保持截止。因此，由于使节点B保持于浮态，因而节点B的电位通过电容器106的电容性耦合来提高。当节点B的电位变得高于布线122A的电位(V1)与晶体管103的阈值电压(Vth103)之和(V1+Vth103)时，晶体管103导通。然后，使布线122A和节点A开始导电。因此，由于电压V1从布线122A供应到节点A，因而使节点A的电位维持为V1。同时，由于使晶体管102导通，因而使布线121和节点A开始导电。在那时，电压V1从布线122A供应到节点A。因此，由于电压V1从布线122A供应到布线121，因而使布线121的电位维持为V1。

注意，电路100在时段T4期间可以将电压V1、处于L电平的信号等供应给节点A。作为选择，如果电路100不将信号等供应给节点A则可以使电路100和布线121停止导电。另外，电路100可以使节点A进入浮态。

注意，电路100在时段T5期间可以将电压V1、处于L电平的信号等供应给布线121。作为选择，如果电路100不将信号等供应给布线121则可以使电路100和布线121停止导电。另外，电路100可以使布线121进入浮态。

然后，信号S2的电平在时段T5期间从H电平降低到L电平。在那时，由于使节点A的电位保持为V1，因而使晶体管101和晶体管104保持截止。因此，节点B的电位通过电容器106的电容性耦合来降低。当节点B的电位变得低于布线122A的电位(V1)与晶体管103的阈值电压(Vth103)之和(V1+Vth103)时，晶体管103截止。然后，使布线122A和节点A停止导电。类似地，由于使晶体管102截止，因而使布线121和节点A停止导电。在那时，如果电路100给节点A和布线121供应处于L电平的信号或电压V1，则使节点A的电位和布线121的电位维持为V1。但是，即使电路100不给节点A和布线121供应处于L电平的信号或电压V1，节点A和布线121也进入浮态，由此使节点A的电位和布线121的电位维持为V1。

在图1A的半导体器件中，与电容器106的另一个电极连接的晶体管的数量可以小于传统技术的晶体管数量。因此，与电容器106的另一个电极连接的节点的寄生电容，即，节点B的寄生电容可以变低。注意，寄生电容的意思是指总电容，例如晶体管的栅极电容、在晶体管的栅极和源极之间的寄生电容、在晶体管的栅极和漏极之间的寄生电容和/或布线电容。但是，本实施例并不限定于此。多个晶体管可以与电容器106的另一个电极连接。

作为选择，由于在图1A所示的半导体器件中可以减小节点B的寄生电容，因而可以使电容器106的电容值变得比传统技术的电容值更小。因此，由于可以减小电容器106的一个电极与电容器106的另一个电极相互重叠的面积，因而可以减小电容器106的布局面积。结果，可以防止由灰尘等所引起的在电容器106的一个电极与电容器106的另一个电极之间短路。因此，成品率的提高或成本的降低可以得以实现。作为选择，由于可以减小布线123A的负载，因而可以抑制被输入到布线123A的信号(例如，信号S2)的失真、延迟等。作为选择，由于可以使用于给布线123A供应信号的外部电路的电流驱动能力变低，因而可以减小外部电路的尺寸。

作为选择，由于在图1A的半导体器件中可以减小节点B的寄生电容，因而可以在布线123A的电位被改变的情况下使节点B的幅度电压变高。因此，在时段T4期间，由于可以使节点B的电位变得比传统技术的电位更高，因而可以使晶体管103的Vgs变大。也就是说，由于可以使晶体管103的导通电阻变低，因而在时段T4期间可以将节点B的电位容易地维持为V1。作为选择，由于可以使晶体管103的沟道宽度(W)变小，因而布局面积的减小可以得以实现。

作为选择，在图1A所示的半导体器件中，在时段T2期间，节点A和布线121在许多情况下是导电的直到晶体管102截止。因此，由于节点A的电位被降低，因而可以降低晶体管101和晶体管104的栅极电压。结果，可以抑制晶体管101和晶体管104的特性的劣化。作为选择，可以抑制晶体管101和晶体管104的击穿。作为选择，可以将通过使栅极绝缘膜变薄来提高其迁移率的晶体管用作晶体管。在使用此类晶体管的情形中，可以降低晶体管的沟道宽度(W)。因此，布局面积的减小可以得以实现。

作为选择，在图1A的半导体器件中的所有晶体管可以是n沟道晶体管或p沟道晶体管。因此，与CMOS电路相比，步骤数的减少、成品率的提高或成本的降低可以得以实现。特别地，如果所有的晶体管都是n沟道晶体管，则可以将非单晶半导体、微晶半导体、有机半导体或氧化物半导体用于晶体管的半导体层。因此，步骤数的减少、成品率的提高或成本的降低可以得以实现。但是，本实施例并不限定于此。图1A所示的半导体器件可以使用其中组合有p沟道晶体管和n沟道晶体管的CMOS电路来形成。

作为选择，在图1A所示的半导体器件中，晶体管101到104在时段T4和时段T5中的至少一个时段期间截止。因此，由于在一个操作时段期间没有使晶体管导通，因而可以抑制晶体管的特性的劣化，例如阈值电压的提高或迁移率的降低。

特别地，在将非单晶半导体、微晶半导体、有机半导体或氧化物半导体用于晶体管的半导体层的情形中，晶体管的特性的劣化变得明显。但是，在图1A所示的半导体器件中，可以抑制晶体管的特性的劣化；因此，非单晶半导体、微晶半导体、有机半导体或氧化物半导体可以用于晶体管的半导体层。但是，本实施例并不限定于此。多晶半导体或单晶半导体可以用于半导体层。

注意，可以将时段T2称为选择时段，并且可以将不同于时段T2的时段(时段T1、时段T3、时段T4和时段T5)称为非选择时段。作为选择，可以将时段T1、时段T2、时段T3、时段T4和时段T5分别称为设置时段、输出时段、复位时段、第一非选择时段和第二非选择时段。

注意，晶体管101的沟道宽度(W)可以大于晶体管102、晶体管103和/或晶体管104的沟道宽度。作为选择，晶体管101的沟道宽度可以是在该半导体器件中所包含的那些晶体管当中最大的。在那种情况下，由于晶体管101的导通电阻是低的，因而可以使由布线121输出的信号(例如，信号S1)的上升时间和下降时间变短。因此，在时段T2期间，使晶体管102截止的时序出现得更早。因此，可以抑制由节点A的电位的降低过大所引起的半导体器件的失效。但是，本实施例并不限定于此。晶体管101的沟道宽度可以小于晶体管102到104中的任一晶体管的沟道宽度或者小于该半导体器件所包含的晶体管中的任一晶体管的沟道宽度。

注意，还可以将晶体管的沟道宽度称为晶体管的W/L比(L：沟道长度)。

注意，被输入到布线123A、布线123B和/或布线123C的L电平的信号的电位可以低于V1。在那种情况下，可以将逆向偏压施加于晶体管，从而可以抑制晶体管的特性的劣化。特别地，由于晶体管102导通的时段是长的，因而被输入到布线123C的处于L电平的信号的电位优选低于V1。但是，本实施例并不限定于此。被输入到布线123A、布线123B和/或布线123C的处于L电平的信号的电位可以高于V1。

注意，被输入到布线123A、布线123B和/或布线123C的处于H电平的信号的电位可以低于V2。在那种情况下，晶体管的Vgs是小的，从而可以减轻晶体管的特性的劣化。特别地，由于晶体管102导通的时段是长的，因而被输入到布线123C的处于H电平的信号的电位优选低于V2。但是，本实施例并不限定于此。被输入到布线123A、布线123B和/或布线123C的处于H电平的信号的电位可以高于V2。

注意，被输入到布线123A、布线123B和/或布线123C的信号的幅度电压可以低于(V2-V1)。特别地，由于晶体管103导通的时段是长的，因而被输入到布线123A的信号的幅度优选低于(V2-V1)。以这种方式，由于可以使晶体管103的Vgs变小，因而可以印制晶体管103的特性的劣化。但是，本实施例并不限定于此。被输入到布线123A、布线123B和/或布线123C的信号的幅度电压可以高于(V2-V1)。

注意，可以将信号输入到布线122A和/或布线122B。以这种方式，由于可以去除电压V1，因而可以减少电源的数量。作为选择，由于可以将逆向偏压施加于晶体管，因而可以减轻晶体管的特性的劣化。特别地，可以将其电平在晶体管103导通的时段(例如，时段T1、时段T3和时段T5)期间进入到L电平的信号输入到布线122A。例如，可以给出信号S2的反转信号(以下也称为反转时钟信号)。可以将其电平在晶体管104导通的时段(例如，时段T3、时段T4和时段T5)期间进入到L电平的信号输入到布线122B。

注意，可以将电压(例如，电压V2)供应给布线123A、布线123B和/或布线123C。因此，半导体器件可以起着逆变电路或缓冲电路的作用。

注意，如图3A所示，由于在许多情况下将相同的电压(例如，电压V1)供应给布线122A和122B，因而可以使布线122A和布线122B共用。因此，晶体管103的第一端子和晶体管104的第一端子与布线122连接。布线122对应于布线122A或布线122B。可以将与被输入到布线122A或布线122B的信号相似的信号输入到布线122。

注意，“多根布线被共用”的说法意思是指与该多根布线连接的元件或电路与一根布线连接。作为选择，“多根布线被共用”的说法意思是指该多根布线相互连接。

注意，如图3B所示，由于在许多情况下将相同的信号(例如，信号S2)输入到布线123A到123C，因而可以使布线123A到123C共用。因此，晶体管101的第一端子、晶体管102的栅极和电容器106的一个电极与布线123连接。布线123对应于布线123A到123C。可以将与被输入到布线123A到123C的信号相似的信号输入到布线123。但是，本实施例并不限定于此。可以使布线123A到123C中的任意两根或更多根共用。

注意，如同在图3B中那样，在图3A中可以使布线123A到123C共用。

注意，如图3C所示，通过组合图3A和3B，可以使布线122A和布线122B共用并且还可以使布线123A到123C共用。例如，晶体管103的第一端子和晶体管104的第一端子可以与布线122连接。另外，晶体管101的第一端子、晶体管102的栅极以及电容器106的一个电极可以与布线123连接。

注意，如图3D所示，晶体管104的栅极可以与布线121连接。由于晶体管104的栅极与布线121连接，因而栅极的电压在晶体管104导通时为V1，该电压V1小于图1A中的晶体管104导通时的栅极的电压(V1+Vth101+α)。因此，可以抑制晶体管104的电介质击穿或者晶体管104的特性的劣化。

注意，如同在图3D中那样，晶体管104的栅极在图3A到3C中可以与布线121连接。

注意，如图3E所示，晶体管103的第二端子可以与布线121连接。由于晶体管103的第二端子与布线121连接，因而电压V1在时段T4期间由布线122A供应到布线121；因此，布线121的电位容易地维持为V1。

注意，如同在图3E中那样，晶体管103的第二端子在图3A到3D中可以与布线121连接。

注意，如图4A所示，可以去除电容器105。在那种情况下，可以将在晶体管101的栅极和第二端子之间的寄生电容用作电容器105。

注意，在图4A中，在将晶体管101的栅极和第二端子之间的寄生电容用作电容器105的情形中，在晶体管101的栅极和第二端子之间的寄生电容优选高于在晶体管101的栅极和第一端子之间的寄生电容。因此，在晶体管101中，起着栅电极的作用的导电层与起着源电极或漏电极的作用的导电层在第二端子一侧上相互重叠的面积优选大于在第一端子一侧上的重叠面积。但是，本实施例并不限定于此。

注意，如同在图4A中那样，在图3A到3E可以去除电容器105。

注意，如图4B所示，可以将MOS电容器用作电容器105。在图4B的实例中，晶体管105a被用作电容器105。晶体管105a是n沟道晶体管。晶体管105a的第一端子和第二端子与布线121连接。晶体管105a的栅极与节点A连接。以这种方式，由于节点A的电位在晶体管105a需要起着电容器的作用的时段(该时段是时段T1和T2)期间是高的，因而晶体管105a的栅极电容可以是高的。另一方面，由于节点A的电位在晶体管105a不需要起着电容器的作用的时段(该时段是时段T3、T4和T5)期间是低的，因而晶体管105a的栅极电容可以是低的。但是，本实施例并不限定于此。晶体管105a可以是p沟道晶体管。作为选择，晶体管105a的第一端子和第二端子中的一个可以处于浮态内。作为选择，晶体管105a的栅极可以与布线121连接。晶体管105a的第一端子和第二端子可以与节点A连接。作为选择，可以将杂质添加于晶体管105a的沟道区。

注意，如同在图4B中那样，在图3A到3E以及图4A中可以将晶体管105a用作电容器105，晶体管105a的第一端子和第二端子可以与布线121连接，并且晶体管105a的栅极可以与节点A连接。

注意，如图4C所示，可以将MOS电容器用作电容器106。在图4C的实例中，晶体管106a被用作电容器106。晶体管106a是n沟道晶体管。晶体管106a的第一端子和第二端子与节点B连接。晶体管106a的栅极与布线123A连接。但是，本实施例并不限定于此。晶体管106a可以是p沟道晶体管。作为选择，晶体管106a的第一端子和第二端子中的一个可以处于浮态中。作为选择，晶体管106a的栅极可以与节点B连接。晶体管106a的第一端子和第二端子可以与布线123A连接。作为选择，可以将杂质添加于晶体管106a的沟道区。

注意，如同在图4C中那样，在图3A到3E以及图4A和4B中，可以将晶体管106a用作电容器106，晶体管106a的第一端子和第二端子可以与节点B连接，并且晶体管106a的栅极可以与布线123A连接。

注意，如图4D所示，晶体管103可以用二极管103a代替。二极管103a对应于晶体管103。另外，二极管103a具有在节点B的电位低于节点A的电位时降低节点A的电位的功能，以及在节点B的电位高于节点A的电位时使节点A和节点B停止导电的功能。二极管103a的一个端子(以下也称为输入端子或阳极)与节点A连接。二极管103a的另一个端子(以下也称为输出端子或阴极)与节点B连接。

注意，在晶体管103在图4D中用二极管103a代替的情形中，可以将电压V2供应给布线122B。作为选择，可以将信号S2的反转信号(例如，反转时钟信号)输入到布线123A。

注意，如同在图4D中那样，在图3A到3E以及图4A到4C中，晶体管103可以用二极管103a来代替，二极管103a的一个端子可以与节点A连接，并且二极管103a的另一个端子可以与节点B连接。

注意，如图4E所示，晶体管104可以用二极管104a来代替。在图4E中，示出了其中不仅晶体管104而且晶体管103也以二极管来代替的情形的实例。二极管104a对应于晶体管104。另外，二极管104a具有在节点A的电位高于节点B的电位时提高节点B的电位的功能，以及在节点A的电位低于节点B的电位时使节点A和节点B停止导电的功能。二极管104a的一个端子与节点A连接。二极管104a的另一个端子与节点B连接。

注意，如同在图4E中那样，在图3A到3E以及图4A到4D中，晶体管104可以用二极管104a来代替，二极管104a的一个端子可以与节点A连接，并且二极管104a的另一端子可以与节点B连接。

注意，如图4F所示，可以将二极管接法晶体管用作二极管。二极管接法晶体管103和二极管接法晶体管104分别对应于二极管103a和二极管104a。晶体管103的第一端子与节点B连接。晶体管103的第二端子和栅极与节点A连接。晶体管104的第一端子和栅极与节点A连接。晶体管104的第二端子与节点B连接。但是，本实施例并不限定于此。晶体管103的栅极可以与节点B连接，并且晶体管104的栅极可以与节点B连接。

注意，如同在图4F中那样，在图3A到3E以及图4A到4E中，晶体管103的第一端子可以与节点B连接，晶体管103的第二端子可以与节点A连接，并且晶体管103的栅极可以与节点A连接。作为选择，晶体管104的第一端子可以与节点A连接，晶体管104的第二端子可以与节点B连接，并且晶体管104的栅极可以与节点A连接。但是，本实施例并不限定于此。晶体管103的栅极可以与节点B连接，并且晶体管104的栅极可以与节点B连接。

注意，如图5A所示，可以另外提供二极管107。二极管107具有在处于L电平的信号被输入到布线123A时降低节点B的电位的功能以及在处于H电平的信号被输入到布线123A时使布线123A和节点B停止导电的功能。二极管107的一个端子与节点B连接。二极管107的另一端子与布线123A连接。但是，本实施例并不限定于此。二极管107的另一个端子可以与不同于布线123A的布线连接。

注意，如同在图5A中那样，在图3A到3E以及图4A到4F中，可以另外提供二极管107，二极管107的一个端子可以与节点B连接，并且二极管107的另一个端子可以与布线123A连接。

注意，如图5B所示，可以另外提供二极管接法晶体管107a。二极管接法晶体管107a对应于二极管107并且是n沟道晶体管。晶体管107a的第一端子与布线123A连接。晶体管107a的第二端子和栅极与节点B连接。但是，本实施例并不限定于此。晶体管107a可以是p沟道晶体管。作为选择，晶体管107a的栅极可以与布线123A连接。

注意，如同在图5B中那样，在图3A到3E、图4A到4F以及图5A中，可以另外提供晶体管107a，晶体管107a的第一端子可以与布线123A连接，并且晶体管107a的第二端子和栅极可以与节点B连接。但是，本实施例并不限定于此。晶体管107a的栅极可以与节点B连接。

注意，如图5C所示，可以去除晶体管102。

注意，如同在图5C中那样，在图3A到3E、图4A到4F以及图5A和5B中，可以去除晶体管102。

注意，如图5D所示，可以去除电路100。

注意，如同在图5D中那样，在图3A到3E、图4A到4F以及图5A到5C中，可以省去电路100。

注意，如图5E所示，晶体管101、晶体管102、晶体管103和晶体管104可以分别以晶体管101p、晶体管102p、晶体管103p和晶体管104p来代替。晶体管101p到104p分别对应于晶体管101到104，并且是p沟道晶体管。

注意，在图5E中，电位的关系在许多情况下是与在图1A的半导体器件中的电位关系相反的。例如，可以将电压V2供应给布线122A和122B并且可以将信号S2的反转信号输入到布线123A和123B。类似地，信号S1的反转信号在许多情况下由布线121输出。

注意，在图5E中，电路100在许多情况下具有在时段T1期间降低节点A的电位的功能。作为选择，电路100在许多情况下具有在时段T3期间将节点A的电位提高到V2的功能。

注意，如同在图5E中那样，在图3A到3E、图4A到4F以及图5A到5D中，可以将p沟道晶体管用作晶体管101到104。

[实施例2]

在本实施例中，将描述半导体器件的一个实例。本实施例的半导体器件是在实施例1中所描述的半导体器件的具体实例。特别地，在本实施例中将描述电路100的具体实例。注意，在实施例1中所描述的内容可以应用于本实施例中的半导体器件。

电路100的具体实例将参考图6A来解释。但是，图6A是一个实例并且本实施例并不限定于此。除了具有图6A所示的结构的电路之外还可以将多种结构的电路用作电路100。注意，与图1A中的部分相似的部分由相同的附图标记指示并且省略其描述。

电路100包括晶体管131、晶体管132、晶体管133、晶体管134和晶体管135。晶体管131到135中的每个都是n沟道晶体管。但是，晶体管131到135中的每个都可以是p沟道晶体管。

将描述包含于电路100中的晶体管的连接关系。晶体管131的第一端子与布线125连接。晶体管131的第二端子与节点A连接。晶体管131的栅极与布线125连接。晶体管132的第一端子与布线125连接。晶体管132的第二端子与节点A连接。晶体管132的栅极与布线124A连接。晶体管133的第一端子与布线122E连接。晶体管133的第二端子与布线121连接。晶体管133的栅极与布线124B连接。晶体管134的第一端子与布线122C连接。晶体管134的第二端子与节点A连接。晶体管134的栅极与布线126连接。晶体管135的第一端子与布线122D连接。晶体管135的第二端子与布线121连接。晶体管135的栅极与布线126连接。

将描述可以被输入到布线122C到122E、布线124A和124B、布线125以及布线126的事物(例如，信号、电压或电流)的实例。但是，以下所描述的内容是一个实例并且本实施例并不限定于此。除了以下所描述的事物之外的多种事物可以被输入每根布线。另外，可以使每根布线处于浮态中。

与布线122A和122B类似，电压V1被供应给布线122C到122E。因此，布线122C到122E可以起着电源线的作用。但是，本实施例并不限定于此。可以将诸如时钟信号那样的信号输入到布线122C到122E。在那种情况下，布线122C到122E可以起着信号线的作用。作为选择，可以将不同的电压供应给布线122C到122E。

例如，信号S3被输入到布线124A和124B。因此，布线124A和124B可以起着信号线的作用。信号S3在许多情况下是信号S2的反转信号或者与信号S2异相大约180°的信号，并且可以起着反转时钟信号(CKB)的作用。但是，本实施例并不限定于此。可以将电压供应给布线124A和124B。在那种情况下，布线124A和124B可以起着电源线的作用。作为选择，可以将不同的信号输入到布线124A和124B。

例如，将信号S4输入到布线125。因此，布线125可以起着信号线的作用。信号S4在许多情况下是具有L电平和H电平的数字信号并且可以起着起始信号(SP)、来自不同行(级)的转移信号或者用于选择不同行的信号的作用。但是，本实施例并不限定于此。电压可以被供应给布线125。在那种情况下，布线125可以起着电源线的作用。

例如，将信号S5输入到布线126。因此，布线126可以起着信号线的作用。信号S5在许多情况下是具有L电平或H电平的数字信号，并且可以起着复位信号(RE)或用于选择不同行的信号的作用。但是，本实施例并不限定于此。电压可以被供应给布线126。在那种情况下，布线126可以起着电源线的作用。

将描述晶体管131到135的功能的一个实例。但是，以下所描述的内容是一个实例并且本实施例并不限定于此。除了以下所描述的功能之外晶体管131到135还可以具有多种功能。作为选择，晶体管131到135可以不具有以下所描述的功能。

晶体管131具有根据被输入到布线125的信号(例如，信号S4)来提高节点A的电位的功能并且起着二极管的作用。晶体管132具有根据被输入到布线124A的信号(例如，信号S3)来控制使布线125和节点A开始导电的时序的功能并且起着开关的作用。晶体管133具有根据被输入到布线124B的信号(例如，信号S3)来控制使布线122E和布线121开始导电的时序的功能并且起着开关的作用。晶体管134具有根据被输入到布线126的信号(例如，信号S5)来控制使布线122C和节点A开始导电的时序的功能并且起着开关的作用。晶体管135具有根据被输入到布线126的信号(例如，信号S5)来控制使布线122D和布线121开始导电的时序的功能并且起着开关的作用。

然后，图6A中的半导体器件的操作将参考图6B、图7A到7C以及图8A和8B来描述。图6B是用于示出半导体器件的操作的时序图的一个实例，并且有时段T1、时段T2、时段T3、时段T4和时段T5。图7A是图6A中的半导体器件在时段T1期间的操作的示意图。图7B是图6A中的半导体器件在时段T2期间的操作的示意图。图7C是图6A中的半导体器件在时段T3期间的操作的示意图。图8A是图6A中的半导体器件在时段T4期间的操作的示意图。图8B是图6A中的半导体器件在时段T5内的操作的示意图。注意，与图1A中的半导体器件同样的操作的描述被省略。

首先，在时段T1期间，由于信号S5处于L电平，因而晶体管134和晶体管135截止。因而，使布线122C和节点A停止导电并且使布线122D和布线121停止导电。同时，由于使信号S3和信号S4处于H电平，因而晶体管131、晶体管132和晶体管133导通。然后，使布线125和节点A开始导电并且使布线122E和布线121开始导电。因此，被输入到布线125的信号(处于H电平的信号S4)由布线125供应到节点A，由此使节点A的电位开始升高。此外，由于使布线122E和布线121开始导电，因而电压V1由布线122E供应到布线121。之后，当节点A的电位升高到通过从处于H电平的信号S4的电位(V2)中减去晶体管131的阈值电压(Vth131)所获得的值(V2-Vth131)时，晶体管131截止。类似地，当节点A的电位升高到通过从处于H电平的信号S3的电位(V2)中减去晶体管132的阈值电压(Vth132)所获得的值(V2-Vth132)时，晶体管132截止。当晶体管131和晶体管132截止时，不给节点A供应电荷。因此，节点A的电位维持为大值(至少大于或等于V1+Vth101)并且节点A进入浮态。在此，为了简单起见，当节点A的电位变成(V2-Vth131)时使晶体管131和晶体管132截止。因此，布线125和节点A停止导电。节点A的电位在那时维持为(V1-Vth131)并且节点A进入浮态。

然后，在时段T2期间，由于信号S4处于L电平，因而晶体管131保持截止。然后，由于信号S3进入L电平，因而晶体管132保持截止并且晶体管133截止。因此，布线125和节点A保持不导电并且布线122E和布线121停止导电。在那时由于信号S5保持于L电平，因而晶体管134和晶体管135保持截止。因此，布线122C和节点A保持不导电并且布线122D和布线121保持不导电。

然后，在时段T3期间，由于信号S4保持于L电平，因而晶体管131保持截止。然后，由于信号S5进入H电平，因而晶体管134和晶体管135导通。因此，布线122C和节点A开始导电并且布线122D和布线121开始导电。因此，由于电压V1由布线122C供应到节点A，因而使节点A的电位降低到V1。类似地，由于电压V1由布线122D供应到布线121，因而使布线121的电位降低到V1。同时，由于信号S3进入H电平，因而使晶体管132和晶体管133导通。因而，布线125和节点A开始导电并且布线122E和布线121开始导电。因此，由于处于L电平的信号S4被供应给节点A，因而使节点A的电位降低到V1。类似地，由于电压V1被供应给布线121，因而使布线121的电位降低到V1。

然后，在时段T4期间，由于信号S4保持于L电平，因而晶体管131保持截止。然后，由于信号S5进入L电平，因而使晶体管134和晶体管135截止。因此，布线122C和节点A停止导电并且布线122D和布线121停止导电。在那时，由于信号S4进入L电平，因而使晶体管132和晶体管133截止。因此，布线125和节点A停止导电并且布线122E和布线121停止导电。

然后，在时段T5期间，由于信号S4保持于L电平，因而晶体管131保持截止。然后，由于信号S5保持于L电平，因而晶体管134和晶体管135保持截止。因此，布线122C和节点A保持不导电并且布线122D和布线121保持不导电。在那时，由于信号S3进入H电平，因而使晶体管132和晶体管133导通。因此，布线125和节点A开始导电并且布线122E和布线121开始导电。因此，由于处于L电平的信号S4由布线125供应到节点A，因而使节点A的电位维持为V1。类似地，由于电压V1由布线122E供应到布线121，因而使布线121的电位维持为V1。

在图6A的半导体器件中，由于在时段T4和T5期间将处于L电平的信号或电压V1供应给节点A，因而可以降低节点A的噪声。因此，可以防止失效。

作为选择，在图6A的半导体器件中，由于在时段T1期间使晶体管131和晶体管132这两者导通，因而可以迅速地提高节点A的电位。作为选择，可以使晶体管131的沟道宽度或晶体管132的沟道宽度变小。

注意，晶体管131的沟道宽度可以大于晶体管134或晶体管103的沟道宽度。类似地，晶体管132的沟道宽度可以大于晶体管134或晶体管103的沟道宽度。这是因为节点A的电位在时段T2期间优选被快速提高并且节点A的电位在时段T3期间优选被缓慢降低。也就是说，当节点A的电位在时段T2期间被快速提高时，驱动频率的提高、通过电流的抑制、功率消耗的降低等可以得以实现。另一方面，当节点A的电位在时段T3期间被缓慢降低时，晶体管101的导通时间变长，由此可以缩短由布线121输出的信号(例如，信号S1)的上升时间。因此，具有在时段T2期间提高节点A的电位的功能的晶体管的沟道宽度优选大于在时段T3期间降低节点A的电位的晶体管的沟道宽度。但是，本实施例并不限定于此。晶体管131的沟道宽度可以小于晶体管134或晶体管103的沟道宽度。类似地，晶体管132的沟道宽度可以小于晶体管134或晶体管103的沟道宽度。

注意，晶体管131的沟道宽度与晶体管134的沟道宽度之和可以大于晶体管134的沟道宽度或晶体管103的沟道宽度。这是因为，在时段T2期间，处于H电平的信号S4通过并联连接的晶体管131和晶体管132这两个晶体管从布线125供应到节点A。但是，本实施例并不限定于此。晶体管131的沟道宽度与晶体管134的沟道宽度之和可以小于晶体管134的沟道宽度或晶体管103的沟道宽度。

注意，晶体管134的沟道宽度可以小于晶体管133的沟道宽度。类似地，晶体管132的沟道宽度可以小于晶体管133的沟道宽度。同样地，晶体管103的沟道宽度可以小于晶体管102的沟道宽度。这是因为在许多情况下布线121的负载(例如，布线电阻、寄生电容、待连接的晶体管等)高于节点A的负载。因此，具有将信号或电压供应给节点A的功能的晶体管的沟道宽度优选小于将信号或电压供应给布线121的晶体管的沟道宽度。但是，本实施例并不限定于此。晶体管134的沟道宽度可以大于晶体管133的沟道宽度。类似地，晶体管132的沟道宽度可以大于晶体管133的沟道宽度。类似地，晶体管103的沟道宽度可以大于晶体管102的沟道宽度。

注意，晶体管103的沟道宽度可以大于晶体管132的沟道宽度。这是因为晶体管103具有在时段T4期间将节点A的电位维持为V1的功能而晶体管132具有在时段T5期间将节点A的电位维持为V1的功能。特别地，被输入到布线123B的信号(例如，信号S2)在时段T4期间处于H电平。在那时，如果节点A的电位被提高并且使晶体管101导通，则布线121的电位被提高。因此，由于要求晶体管103将节点A的电位维持为V1并且使晶体管101保持截止，因而晶体管103的沟道宽度优选是大的。另一方面，由于被输入到布线123B的信号(例如，信号S2)在时段T5期间处于L电平，因而布线121的电位即便使晶体管101导通也没有被提高。也就是说，即使节点A的电位自V1被提高或者降低，布线121的电位也不被提高。因此，由于不太必要降低晶体管132的导通电阻，因而晶体管132的沟道宽度优选是小的。但是，本实施例并不限定于此。晶体管103的沟道宽度可以小于晶体管132的沟道宽度。这是因为晶体管132具有在时段T1期间提高节点A的电位的功能。通过增大晶体管132的沟道宽度，可以使节点A的电位迅速提高。

注意，晶体管102的沟道宽度可以小于晶体管133的沟道宽度。这是因为，如果晶体管102的沟道宽度太大，则节点A的电位在时段T2期间降低太多，由此半导体器件失效。特别地，晶体管102和晶体管133两者都具有将布线121的电位维持为V1的功能。但是，在时段T2期间，晶体管102导通直到布线121的电位被提高到通过从布线123C的电位(V2)中减去晶体管102的阈值电压(Vth102)所获得的值(V2-Vth102)。因此，为了防止节点A的电位在时段T2期间降低太多，晶体管102的沟道宽度优选是小的。另一方面，为了将布线121的电位维持为V1，晶体管133的沟道宽度优选为大的。但是，本实施例并不限定于此。晶体管102的沟道宽度可以大于晶体管133的沟道宽度。这是因为很有可能布线121的电位在信号S2在时段T4期间进入H电平时被提高。因此，通过增大晶体管102的沟道宽度，可以容易地抑制布线121的电位的升高。

注意，如同在实施例1中那样，被输入到布线124A、布线124B、布线125和/或布线126的处于L电平的信号的电位可以小于V1。特别地，由于晶体管132和晶体管133导通的时段是长的，因而被输入到布线124A和布线124B的处于L电平的信号的电位优选小于V1。

注意，如同在实施例1中那样，被输入到布线124A、布线124B、布线125和/或布线126的处于H电平的信号的电位可以小于V2。特别地，由于晶体管132和晶体管133容易劣化，因而被输入到布线124A和布线124B的处于H电平的信号的电位优选小于V2。

注意，如同在实施例1中那样，可以将信号输入到布线122C、布线122D或布线122E。例如，可以将在晶体管134导通的时段(例如，时段T3)期间进入L电平的信号输入到布线122C。例如，信号S2或信号S4可以作为信号给出。可以将在晶体管135导通的时段(例如，时段T3)期间进入L电平的信号输入到布线122D。例如，信号S2或信号S4可以作为信号给出。可以将在晶体管133导通的时段(例如，时段T1、时段T3和时段T5)期间进入L电平的信号输入到布线122E。例如，信号S2或信号S3可以作为信号给出。

注意，图13C示出了例如其中晶体管103的第一端子与布线124B连接，晶体管104的第一端子与布线126连接，晶体管133的第一端子与布线123A连接，晶体管134的第一端子与布线123A连接，以及晶体管135的第一端子与布线123A连接的结构。但是，本实施例并不限定于此。晶体管103的第一端子可以与布线124A或布线125连接。作为选择，晶体管133的第一端子、晶体管134的第一端子或晶体管135的第一端子可以与布线121、布线123B、布线123C或布线126连接。

注意，如同在中实施例1那样，可以将电压(例如，电压V1或电压V2)供应给布线124A、布线124B和/或布线126。以这种方式，半导体器件可以起着逆变电路或缓冲电路的作用。

注意，如图9A所示，由于相同的信号(例如，信号S3)被输入到布线124A和布线124B，因而可以使布线124A和布线124B共用。因此，晶体管132的栅极和晶体管133的栅极与布线124连接。布线124对应于布线124A或布线124B。可以将与被输入到这些布线的信号相似的信号输入到布线124。

注意，图9B示出了图3C和图9A组合于其中的结构。例如，晶体管101的第一端子、晶体管102的栅极以及电容器106的一个电极与布线123连接。晶体管132的栅极和晶体管133的栅极与布线124连接。晶体管103的第一端子、晶体管104的第一端子、晶体管133的第一端子、晶体管134的第一端子以及晶体管135的第一端子与布线122连接。

注意，如图9C所示，晶体管131的栅极可以与布线127连接。例如，电压V2被供应给布线127并且布线127可以起着电源线的作用。但是，本实施例并不限定于此。可以将诸如电流、电压或信号那样的多种事物输入到布线127。例如，由于在时段T1期间被输入到布线127的信号优选处于H电平并且在时段T2期间处于L电平，因而可以将信号S3输入到布线127。在那种情况下，布线127可以与布线124A或布线124B连接并且起着信号线的作用。

注意，在图9C中，尽管晶体管131的栅极与布线127连接，但是本实施例并不限定于此。例如，晶体管131的第一端子可以与布线127连接并且晶体管131的栅极可以与布线125连接。

注意，如同在图9C中那样，在图9A和9B中晶体管131的栅极可以与布线127连接。

注意，如图10A所示，可以去除晶体管131。即使去除了晶体管131，节点A的电位仍被提高，因为晶体管132在时段T1期间导通。

注意，如同在图10A中那样，在图9A到9C中可以去除晶体管131。

注意，如图10B所示，可以去除晶体管132。即使去除了晶体管132，节点A的电位也维持为V1，因为节点A在时段T5内进入浮态。

注意，如同在图10B中那样，在图9A到9C以及图10A中可以去除晶体管132。

注意，如图10C所示，可以去除晶体管134和晶体管135。作为选择，可以去除晶体管134和晶体管135中的一个。即使去除了晶体管134，节点A的电位也降低到V1，因为晶体管132在时段T3内被导通。类似地，即使去除了晶体管135，布线121的电位也降低到V1，因为晶体管133在时段T3内被导通。

注意，如同在图10C中那样，在图9A到9C以及图10A和10B中，可以去除晶体管134和晶体管135。

注意，如图11A所示，可以去除晶体管133。即使去除了晶体管133，布线121的电位也维持为V1，因为布线121在时段T5内进入浮态。

注意，如同在图11A中那样，在图9A到9C以及图10A到10C中，可以去除晶体管133。

注意，如图11B所示，可以去除晶体管102。即使去除了晶体管102，布线121的电位也维持为V1，因为布线121在时段T4内进入浮态。

注意，如同在图11B中那样，在图9A到9C、图10A到10C以及图11A中，可以去除晶体管102。

注意，如图11C所示，可以去除晶体管103、晶体管104和电容器106。即使去除了晶体管103、晶体管104和电容器106，布线121的电位也维持为V1，因为布线121在时段T4内进入浮态。

注意，如同在图11C中那样，在图9A到9C、图10A到10C以及图11A和11B中，可以去除晶体管103、晶体管104和电容器106。

注意，如图12A所示，晶体管133可以以二极管133a来代替。二极管133a对应于晶体管133。二极管133a具有在将处于L电平的信号输入到布线124B时降低布线121的电位的功能，以及在将处于H电平的信号输入到布线124B时使布线124B和布线121停止导电的功能。二极管133a的一个端子(以下称为输入端子或阳极)与布线121连接。二极管133a的另一个端子(以下称为输出端子或阴极)与布线124B连接。

注意，在图12A中，在晶体管133用二极管133a来代替的情形中，可以将信号S2输入到布线124B。因此，布线124B可以与布线123A到123C连接，并且可以使布线124B和布线123A到123C共用。

注意，如同在图12A中那样，在图9A到9C、图10A到10C以及图11A到11C中，晶体管133可以用二极管133a来代替，二极管133a的一个端子可以与布线121连接，并且二极管133a的另一个端子可以与布线124B连接。

注意，如12B所示，晶体管133可以是二极管接法的。二极管接法晶体管133对应于二极管133a。晶体管133的第一端子与布线124B连接。晶体管133的第二端子与布线121连接。晶体管133的栅极与布线121连接。但是，本实施例并不限定于此。晶体管133的栅极可以与布线124B连接。

注意，如同在图12B中那样，在图9A到9C、图10A到10C、图11A到11C以及图12A中，晶体管133的第一端子可以与布线124B连接，晶体管133的第二端子可以与布线121连接，并且晶体管133的栅极可以与布线121连接。但是，本实施例并不限定于此。晶体管133的栅极可以与布线124B连接。

注意，如图12C所示，晶体管134可以用二极管134a来代替，并且晶体管135可以以二极管135a来代替。二极管134a和二极管135a分别对应于晶体管134和晶体管135。二极管134a具有在将处于L电平的信号输入到布线126时降低节点A的电位的功能，以及在将处于H电平的信号输入到布线126时使布线126和节点A不导电的功能。二极管135a具有在将处于L电平的信号输入到布线126时降低布线121的电位的功能，以及在将处于H电平的信号输入到布线126时使布线126和布线121停止导电的功能。二极管134a的一个端子(以下称为输入端子或阳极)与节点A连接。二极管134a的另一个端子(以下称为输出端子或阴极)与布线126连接。二极管135a的一个端子(以下称为输入端子或阳极)与布线121连接。二极管135a的另一个端子(以下称为输出端子或阴极)与布线126连接。

注意，例如，在晶体管134和晶体管135用图12C中的二极管来代替的情形中，可以将信号S5的反转信号输入到布线126。

注意，在图12C中，可以用二极管来代替晶体管134和晶体管135中的仅一个。

注意，如同在图12C中那样，在图9A到9C、图10A到10C、图11A到11C以及图12A和12B中，晶体管134可以以二极管134a来代替，二极管134a的一个端子可以与节点A连接，以及二极管134a的另一端子可以与布线126连接。作为选择，晶体管135可以用二极管135a来代替，二极管135a的一个端子可以与布线121连接，并且二极管135a的另一个端子可以与布线126连接。

注意，如图13A所示，晶体管134和晶体管135可以是二极管接法的。二极管接法晶体管134和二极管接法晶体管135分别对应于二极管134a和二极管135a。晶体管134的第一端子与布线126连接。晶体管134的第二端子与节点A连接。晶体管134的栅极与节点A连接。晶体管135的第一端子与布线126连接。晶体管135的第二端子与布线121连接。晶体管135的栅极与布线121连接。但是，本实施例并不限定于此。晶体管134的栅极可以与布线126连接。晶体管135的栅极可以与布线126连接。

注意，如同在图13A中那样，在图9A到9C、图10A到10C、图11A到11C以及图12A到12C中，晶体管134的第一端子可以与布线126连接，晶体管134的第二端子可以与节点A连接，以及晶体管134的栅极可以与节点A连接。作为选择，晶体管135的第一端子可以与布线126连接，晶体管135的第二端子可以与布线121连接，以及晶体管135的栅极可以与布线121连接。但是，本实施例并不限定于此。晶体管134的栅极可以与布线126连接。晶体管135的栅极可以与布线126连接。

注意，如图13B所示，可以另外提供晶体管137和晶体管138。晶体管137和晶体管138是n沟道晶体管。但是，本实施例并不限定于此。晶体管137和晶体管138可以是p沟道晶体管。晶体管137的第一端子与布线122F连接。晶体管137的第二端子与布线121连接。晶体管137的栅极与布线128连接。晶体管138的第一端子与布线122G连接。晶体管138的第二端子与节点A连接。晶体管138的栅极与布线128连接。例如，信号S6被输入到布线128。因此，布线128可以起着信号线的作用。信号S6在许多情况下是具有H电平和L电平的数字信号。例如，信号S6可以起着使所有级复位的信号的作用。例如，电压V1被供应给布线122F和布线122G。因此，布线122F和布线122G可以起着电源线的作用。因此，可以使布线122A到122G共用。在那种情况下，晶体管137的第一端子和晶体管138的第一端子可以与布线122连接，如图11B所示。但是，可以将诸如电路、电压或信号那样的多种事物输入到布线128、布线122F和布线122G。

注意，在图13B中，信号S6在半导体器件开始操作之前的时段期间可以处于H电平。作为选择，在图13B所示的半导体器件被用作移位寄存器的情形中，信号S6在移位寄存器开始扫描之前的时段期间或者在移位寄存器已经完成扫描之后的时段期间可以处于H电平。因此，对于信号S6，可以使用移位寄存器的起始脉冲、来自移位寄存器的最低级的输出信号等。但是，本实施例的一个实例并不限定于此。

注意，在图13B中，可以另外提供晶体管137和晶体管138中的仅一个。

注意，如同在图13B中那样，在图9A到9C、图10A到10C、图11A到11C、图12A到12C以及图13A中，可以另外提供晶体管137，晶体管137的第一端子可以与布线122F连接，晶体管137的第二端子可以与布线121连接，并且晶体管137的栅极可以与布线128连接。作为选择，可以另外提供晶体管138，晶体管138的第一端子可以与布线122G连接，晶体管138的第二端子可以与节点A连接，并且晶体管138的栅极可以与布线128连接。

[实施例3]

在本实施例中，描述移位寄存器的一个实例。在本实施例中的移位寄存器可以包括实施例1和实施例2的半导体器件。注意，移位寄存器也可以称为半导体器件或栅极驱动器。注意，在实施例1和实施例2中所描述的内容可以应用于本实施例中的移位寄存器的内容。

首先，将参考图14A来描述移位寄存器的一个实例。移位寄存器220与布线201_1到201_N(N是自然数)、布线202、布线203、布线204、布线205及布线206连接。

布线202对应于在实施例1和实施例2中所描述的布线123(布线123A到布线123C)或者在实施例1和实施例2中所描述的布线124(布线124A和124B)，并且可以起着信号线或时钟信号线的作用。另外，信号GS2由电路221输入到布线202。信号GS2对应于在实施例1和实施例2中所描述的信号S2或信号S3并且可以起着时钟信号的作用。

布线203对应于在实施例1和实施例2中所描述的布线123(布线123A到123C)或者在实施例1和实施例2中所描述的布线124(布线124A和124B)，并且可以起着信号线或时钟信号线的作用。另外，信号GS3由电路221输入到布线203。时钟GS3对应于在实施例1和实施例2中所描述的信号S2或信号S3并且可以起着反转时钟信号的作用。

布线204对应于在实施例1和实施例2中所描述的布线122(布线122A到122G)并且可以起着电源线的作用。另外，电压V1由电路221输入到布线204。

布线205对应于在实施例1和实施例2中所描述的布线125并且可以起着信号线的作用。另外，信号GS4由电路221输入到布线205。信号GS4对应于在实施例1和实施例2中所描述的信号S4并且可以起着起始信号(以下称为起始脉冲)或垂直同步信号的作用。

布线206对应于在实施例1和实施例2中所描述的布线126并且可以起着信号线的作用。另外，信号GS5由电路221输入到布线206。信号GS5对应于在实施例1和实施例2中所描述的信号S5并且可以起着复位信号的作用。

但是，本实施例并不限定于以上描述。可以将诸如信号、电压或电流那样的多种事物输入到布线202到206。每根布线都可以处于浮态。

注意，如图6C所示，可以将不平衡的时钟信号用作信号S2或信号S3。在那种情况下，例如，时钟S3可以具有从S2的相位偏离180°的相位。因此，在本实施例的半导体器件被用作移位寄存器的情形中，可以防止在一个级内的选择信号与前一个级或下一个级内的选择信号重叠。

布线201_1到201_N各自对应于在实施例1和实施例2中所描述的布线121并且可以各自起着栅极线或扫描线的作用。另外，信号GS1_1到GS1_N分别由布线201_1到201_N输出。信号GS1_1到GS1_N各自对应于在实施例1和实施例2中所描述的信号S1并且可以各自起着输出信号、选择信号、扫描信号或栅极信号的作用。

注意，如图14B所示，信号GS1_1到GS1_N自信号GS1_1起按顺序进入H电平。例如，信号GS1_i-1(i是1到N中的任意一个)进入H电平。之后，当信号GS2和信号SG3反转时，信号GS1_i-1进入L电平并且信号GS1_i进入H电平。之后，当信号GS2和信号SG3再次反转时，信号GS1_i进入L电平并且信号GS1_i+1进入H电平。以这种方式，信号GS1_1到GS1_N依次进入H电平。换言之，布线201_1到201_N被依次选择。

电路221具有将信号、电压等供应给移位寄存器220以控制移位寄存器220的功能并且可以起着控制电路或控制器等的作用。在本实施例中，电路211将信号GS2、信号GS3、电压V1、信号GS4及信号GS5分别供应给布线202、布线203、布线204、布线205和布线206。但是，本实施例并不限定于此。移位寄存器220可以将信号、电流、电压等供应给除了这些布线之外的多个电路以控制这些电路。例如，电路221可以将信号、电压等供应给信号线驱动电路、扫描线驱动电路、像素等以控制这些电路。

例如，电路221包括电路222和电路223。电路222具有生成诸如正电源电压、负电源电压、接地电压或基准电压那样的电源电压的功能，并且可以起着电源电路或调节器的作用。电路223具有生成诸如时钟信号、反转时钟信号、起始信号、复位信号和/或视频信号那样的多种信号的功能并且可以起着时序发生器的作用。但是，本实施例并不限定于此。电路221可以包括除了电路222和电路223之外的多种电路或多种元件。例如，电路221可以包括振荡器、电平移位电路、逆变电路、缓冲电路、DA转换电路、AD转换电路、运算放大器、移位寄存器、查找表、线圈、晶体管、电容器、电阻器、分频器等。

然后，将参考图15来描述移位寄存器220的一个实例。图15中的移位寄存器包括触发器200_1到200_N(N是自然数)中的多个触发器。触发器200_1到200_N各自对应于在实施例1和实施例2中所描述的半导体器件。图15示出了作为实例的其中将图9B的半导体器件用作触发器的结构。

移位寄存器的连接关系被描述。首先，作为实例，描述触发器200_i的连接关系。在触发器200_i中，布线121、布线122、布线123、布线124、布线126及布线127分别与布线201_i、布线204、布线202、布线203、布线201_i-1及布线201_i+1连接。但是，与布线123和布线124连接的布线在许多情况下于奇数级的触发器及偶数级的触发器中切换。例如，如果在奇数级的触发器中布线123与布线202连接并且布线124与布线203连接，那么在偶数级的触发器中布线123与布线203连接并且布线124与布线202连接。另一方面，如果在奇数级的触发器中布线123与布线203连接并且布线124与布线202连接，那么在偶数级的触发器中布线123与布线202连接并且布线124与布线203连接。

注意，在触发器200_1中，布线125与布线205连接。

注意，在触发器200_N中，布线126与布线206连接。

然后，参考图14B所示的时序图来描述图15所示的移位寄存器的操作的一个实例。注意，省略关于与在实施例1和实施例2中所描述的半导体器件的操作相同的操作的描述。

描述触发器200_i的操作。首先，信号GS1_i-1进入H电平。然后，触发器200_i开始时段T1内的操作并且信号GS1_i进入L电平。之后，信号GS2和信号GS3被反转。然后，触发器200_i开始时段T2内的操作并且信号GS1_i进入H电平。信号GS1_i作为复位信号被输入到触发器200_i-1并且作为起始信号被输入到触发器200_i+1。因此，触发器200_i-1开始时段T3内的操作，并且触发器200_i+1开始时段T1内的操作。之后，信号GS2和信号GS3再次反转。然后，触发器200_i+1开始时段T2内的操作并且信号GS1_i+1进入H电平。信号GS1_i+1作为复位信号被输入到触发器200_i。因此，由于触发器200_i开始时段T3内的操作，因而信号GS1_i进入L电平。之后，在信号GS1_i-1再次进入H电平之前，触发器200_i在每次信号GS2和信号GS3被反转时重复在时段T4内的操作以及在时段T5内的操作。

注意，代替来自前一级的触发器的输出信号，信号GS4由外部电路通过布线205输入到触发器200_1。因此，当信号GS4进入H电平时，触发器200_1开始时段T1内的操作。

注意，代替来自后一级的触发器的输出信号，信号GS5由外部电路通过布线206输入到触发器200_N。因此，当信号GS5进入H电平时，触发器200_N开始时段T3内的操作。

通过将在实施例1和实施例2中所描述的半导体器件用作本实施例中的移位寄存器，可以获得与在实施例1和实施例2中所描述的半导体器件相似的优点。

注意，可以去除布线206。在那种情况下，例如，其中去除了在图10C中所示出的晶体管134和晶体管135的结构可以使用于触发器200_N。

注意，在使用信号而不是触发器200_1到200_N内的电压V1的情形中，可以去除布线204。

注意，可以像布线205的情形那样将信号GS4输入到布线206。在那种情况下，通过将布线206连接至布线205，可以使布线205和布线206共用。作为选择，可以像布线202的情形那样将信号GS2输入到布线206。在那种情况下，通过将布线206连接至布线202，可以使布线206和布线202共用。此外作为选择，可以像在布线203中的那样将信号GS3输入到布线206。在那种情况下，通过将布线206连接至布线203，可以使布线206和布线203共用。作为选择，可以像布线204的情形那样将电压V1输入到布线206。在那种情况下，通过将布线206连接至布线204，可以使布线206和布线204共用。

注意，在将像在图13B中那样需要信号GS6的结构用于触发器200_1到200_N的情形中，可以如图16所示的那样添加布线207。信号GS6被输入到布线207。信号GS6对应于在实施例2中所描述的信号S6并且在所有级中都可以起着复位信号的作用。另外，布线207对应于图13B中的布线128并且可以起着信号线的作用。

但是，本实施例并不限定于此。通过使布线207和不同的布线共用，布线数或者信号数或电源电压数可以得以减小。例如，可以像在布线205的情形中那样将信号GS4输入到布线207。因此，通过将布线207连接至布线205，可以使布线207和布线205共用。作为选择，可以像在布线206的情形中那样将信号GS5输入到布线207。因此，通过将布线207连接至布线206，可以使布线207和布线206共用。作为选择，可以将作为来自触发器200_N的输出信号的信号S1_N输入到布线207。因此，通过将布线207连接至布线201_N，可以使布线207和布线201_N共用。

注意，在将像在图9C中那样需要电压V2的结构用于触发器200_1到200_N的情形中，可以另外提供布线。电压V2被供应给所另外提供的布线。另外，该布线对应于图9C中的布线127并且可以起着电源线的作用。

注意，如在实施例1和实施例2中所描述的，在将处于其L电平的电位低于V1的信号、其处于H电平的电位低于V2的信号或者其幅度电压小于(V2-V1)的信号等输入到触发器以便抑制晶体管的特性的劣化的情形中，可以另外提供布线。信号被输入该布线。该布线可以起着信号线的作用。

注意，如图17A所示，移位寄存器可以包括电路212、电路213、电路214、电路215和/或电路216。电路212到216各自具有增大(或减小)输入信号的幅度电压或输入电压以及输出该输入信号的功能，并且可以起着电平移位电路的作用。作为选择，电路212到216具有反转输入信号并输出该反转输入信号的功能，并且可以起着逆变电路或缓冲电路的作用。布线202通过电路212与触发器连接。布线203通过电路213与触发器连接。布线204通过电路214与触发器连接。布线205通过电路215与触发器连接。布线206通过电路216与触发器连接。以这种方式，由于可以将具有低幅度的信号输入移位寄存器，因而可以降低外部电路的驱动电压。因此，外部电路的成本、功率消耗等的降低可以得以实现。

注意，如图17A所示，移位寄存器可以包括电路212到216中的任意一个、两个或更多的电路。

注意，如图17B所示，移位寄存器可以包括电路211_1到211_N。电路211_1到211_N各自具有提高输入信号的电流能力，提高输入信号的幅度电压或者反转输入信号的功能，并且可以起着缓冲电路、电平移位电路或逆变电路的作用。电路211_1到211_N被连接于相应的触发器200_1到200_N与相应的布线201_1到201_N之间。例如，电路211_i被连接于触发器200_i和布线201_i之间。然后，作为来自触发器200_i的输出信号的信号GS1_i通过电路211_i从布线201_i输出。以这种方式，由于可以使每个触发器驱动电压降低，因而可以实现功率消耗的降低、对晶体管的特性的劣化的抑制等。作为选择，由于可以使包含于每个触发器内的晶体管(特别地，晶体管101)的沟道宽度变小，因而可以实现布局面积的减小。

注意，在图17B所示的实例中，信号GS1_i作为复位信号通过电路211_i输入到触发器200_i-1。因此，在触发器200_i-1中，由于在时段T3期间晶体管101导通的时段是长的，因而可以缩短作为来自触发器200_i-1的输出信号的信号GS_i-1的下降时间。另一方面，在不通过电路211_i的情况下将信号GS1_i作为起始信号输入到触发器200_i+1。因此，在触发器200_i+1中，由于可以在时段T1期间将节点A的电位迅速提高，因而可以实现驱动频率的提高。但是，本实施例并不限定于此。信号GS1_i可以不通过电路211_i的情况下作为复位信号被输入到触发器200_i-1。作为选择，信号GS1_i可以通过电路211_i作为起始信号被输入到触发器200_i+1。

注意，在图14A所示的移位寄存器中，信号GS1_1到GS1_N的周期彼此间相差信号S2的半个周期或者信号S3的半个周期。但是，本实施例并不限定于此。信号GS1_1到GS1_N的周期可以彼此相差信号S2的周期的1/2×M(M是自然数)或者相差信号S3的周期的1/2×M。也就是说，其中在一行的信号GS1_1到GS1_N当中的信号进入H电平的时段以及其中在不同一行的信号GS1_1到GS1_N当中的信号进入H电平的时段可以彼此重叠。为了实现这种重叠，可以将具有2×M的相位的时钟信号输入到移位寄存器。

一个具体的实例参考图24中的移位寄存器来描述。图24仅示出了触发器200_i+1到200_i+2M+1。触发器200_i+1到200_i+M的布线123分别与布线203_1到203_M连接。触发器200_i+1到200_i+M的布线124分别与布线204_1到204_M连接。触发器200_i+M+1到200_i+2M的布线123分别与布线204_1到204_M连接。触发器200_i+M+1到200_i+2M的布线124分别与布线203_1到203_M连接。另外，触发器200_i+1的布线125与触发器200_i的布线121连接。触发器200_i+1的布线126与触发器200_i+M+1的布线121连接。注意，布线203_1到203_M对应于布线203。布线204_1到204_M对应于布线204。如图25A所示，信号GS2_1到GS2_M被分别输入到布线203_1到203_M。信号GS3_1到GS3_M被分别输入到布线204_1到204_M。信号GS2_1到GS2_M是其相位彼此相差周期的1/2M并且对应于信号GS2的M时钟信号。信号GS3_1到GS3_M是信号GS2_1到GS2_M的反转信号并且对应于信号GS3。以这种方式，信号S1_1到S1_N的周期可以与信号S2的周期相差周期的1/2×M(M是自然数)或与信号S3的周期相差周期的1/2×M。

注意，在图24中，触发器200_i+1的布线125可以与触发器200_i-M+1到200_i-1中的任意一个触发器的布线121连接。以这种方式，由于使在触发器200_i+1中的晶体管131导通的时序可以更早出现，因而使节点A的电位升高的时序可以更早出现。因此，可以提高驱动频率。作为选择，由于可以减小晶体管131或晶体管132的沟道宽度，因而可以实现布局面积的减小。

注意，在图24中，触发器200_i+1的布线126可以与触发器200_i+M+2到200_i+2M中的任意一个触发器的布线121连接。以这种方式，使在触发器200_i+1中的晶体管101截止的时序可以更迟出现，信号S1_i+1的下降时间可以得以缩短。

注意，在图24中，触发器200_i+1的布线126可以与触发器200_i+2到200_i+M中的任意一个触发器的布线121连接。以这种方式，可以使信号S1_1到S1_N的脉冲宽度变得比时钟信号的半个周期的宽度更小。因此，实现了可以在降低功率消耗时提高驱动频率。

注意，在图24中，优选的是M≤4。更优选的是M≤2。这是因为，在将图23A到23E内的移位寄存器用于显示器件的扫描线驱动电路的情形中，如果M是过大的数则有多种视频信号被写入像素。因此，其中不规则的视频信号被输入像素的时段变长并且显示质量在一些情况下受到损害。图25B示出了在M＝2的情形中的时序图的实例。

[实施例4]

在本实施例中，将描述半导体器件的实例以及包含半导体器件的移位寄存器。注意，在实施例1到3中所描述的内容可以应用于本实施例中的半导体器件和移位寄存器的内容。

首先，本实施例的半导体器件将参考图19A来描述。注意，与图1A的那些部分同样的部分由共同的附图标记指示，并且从而其描述被省略。

在图19A中的半导体器件包括电路100、晶体管101、晶体管102、晶体管103、晶体管104、电容器105、电容器106和晶体管301。晶体管301对应于晶体管101并且具有与晶体管101相似的功能。另外，晶体管301是n沟道晶体管。注意，晶体管301可以是p沟道晶体管。

晶体管301的第一端子与布线123D连接。晶体管301的第二端子与布线311连接。晶体管301的栅极与节点A连接。

布线123D对应于布线123A到123C。信号S2被输入到布线123D。因此，如同在图3D中那样，布线123D和布线123A到123C可以共用。在那种情况下，晶体管301的第一端子与布线123连接。信号S7由布线311输出。信号S7对应于信号S1。

然后，在图19A中的半导体器件的操作参考图19B中的时序图来描述。注意，与图1A中的半导体器件同样的操作的描述被省略。

首先，节点A的电位在时段T1内开始升高。然后，像晶体管101一样，晶体管301在节点A的电位变得等于布线123D的电位(V1)与晶体管301的阈值电压(Vth301)之和(V1+Vth301)时导通。然后，布线123D和布线311开始导电。因此，由于处于L电平的信号S2由布线123D供应到布线311，因而使布线311的电位降低到V1。

然后，由于节点A的电位在时段T2内达到了(V1+Vth101+α)，因而使晶体管301保持导通。因此，布线123D和布线311保持导电。因此，由于处于H电平的信号S2由布线123D供应到布线311，因而使布线311的电位升高到V2。

然后，节点A的电位在时段T3内开始下降到V1。像晶体管101一样，晶体管301导通直到节点A的电位变得等于布线123D的电位(V1)与晶体管301的阈值电压(Vth301)之和(V1+Vth301)。因此，由于处于L电平的信号S1由布线123D供应到布线311，因而使布线311的电位降低到V1。之后，当节点A的电位降低到(V1+Vth301)时，晶体管301截止。

在时段T4和时段T5期间，由于节点A的电位维持为V1，因而使晶体管301保持截止。因此，布线123D和布线311保持不导电。

在图19A的半导体器件中，布线121和布线311可以输出具有相同时序的信号。因此，由布线121输出的信号S1和由布线311输出的信号S7中的一个可以用来驱动诸如栅极线或像素那样的负载，并且这两个信号中的另一个可以用作用于驱动不同电路的信号，例如用于转移的信号。以这种方式，不同的电路在没有受到通过驱动负载等所引起的信号的失真、延迟等的不利影响的情况下可以被驱动。

注意，电容器可以连接于晶体管301的栅极和第二端子之间。该电容器对应于电容器105。

注意，如图20A所示，可以将晶体管301添加到图6A中的半导体器件。

注意，如图20B所示，可以添加晶体管302、晶体管303和/或晶体管304。晶体管302、晶体管303和晶体管304分别与晶体管134、晶体管102和晶体管133相对应并且具有与它们相似的功能。晶体管302的第一端子与布线122H连接。晶体管302的第二端子与布线331连接。晶体管302的栅极与布线126连接。晶体管303的第一端子与布线331连接。晶体管303的第二端子与节点A连接。晶体管303的栅极与布线123E连接。晶体管304的第一端子与布线122I连接。晶体管304的第二端子与布线331连接。晶体管304的栅极与布线124C连接。但是，本实施例并不限定于此。可以添加晶体管302、晶体管303和晶体管304中的仅一个或两个。

注意，在图20B中，由于与布线123A到123C相同的信号(例如，信号S2)被输入到布线123D和布线123E，因而可以使布线123D、布线123E以及布线123A到123C共用。在那种情况下，晶体管301的第一端子以及晶体管303的栅极与布线123连接。

注意，在图20B中，由于与布线122A到122E相同的电压(例如，电压V1)被输入到布线122H和布线122I，因而可以使布线122H、布线122I以及布线122A到122E共用。在那种情况下，晶体管302的第一端子以及晶体管304的栅极与布线122连接。

注意，在图20B中，像晶体管135一样，晶体管302可以用二极管或二极管接法晶体管来代替。作为选择，像晶体管133一样，晶体管304可以用二极管或二极管接法晶体管来代替。

然后，参考图21来描述包含上述半导体器件的移位寄存器的一个实例。注意，省略在实施例3中所描述的内容的描述。作为选择，与图14中的那些部分相同的部分由相同的附图标记指示并且它们的描述被省略。

移位寄存器包括触发器320_1到320_N中的多个触发器。触发器320_1到320_N对应于图14中的触发器200_1到200_N。作为选择，触发器320_1到320_N对应于图19A、图20A或图20B中的半导体器件。图21示出了在图20A中使用半导体器件的情形的一个实例。

在触发器320_i中，布线311与布线321_i连接。然后，布线126与布线321_i-1连接。

信号GS7_1到GS7_N分别由布线321_1到321_N输出。信号GS7_1到GS7_N对应于信号S7并且各自可以起着转移信号、输出信号、选择信号、扫描信号或栅极信号的作用。

然后，图21所示的移位寄存器的操作参考图14B中的时序图来描述。

描述触发器320_i的操作。首先，信号GS7_i-1进入H电平。然后，触发器320_i开始时段T2内的操作并且信号GS1_i和信号GS7_i进入L电平。之后，信号GS2和信号GS3被反转。然后，触发器320_i开始时段T2内的操作并且信号GS1_i和信号GS7_i进入H电平。信号GS1_i作为复位信号被输入到触发器320_i-1，并且信号GS7_i作为起始信号被输入到触发器320_i+1。因此，触发器320_i-1开始时段T3内的操作，并且触发器320_i+1开始时段T1内的操作。之后，信号GS2和信号GS3再次反转。然后，触发器320_i+1开始时段T2内的操作并且信号GS1_i+1进入H电平。信号GS1_i+1作为复位信号被输入到触发器320_i。因此，由于触发器320_i开始时段T3内的操作，信号GS1_i和信号GS7_i进入L电平。之后，在信号GS7_i-1再次进入H电平之前，触发器320_i在每次信号GS2和信号GS3被反转时重复时段T4内的操作以及时段T5内的操作。

在本实施例的移位寄存器中，由于将信号GS7_1到GS7_N用作起始信号，因而可以缩短信号S1_1到S1_N的延迟时间。这是因为，由于信号GS7_1到GS7_N没有被输入栅极线、像素等，因而与信号S1_1到S1_N相比，信号GS7_1到GS7_N的延迟或失真是轻微的。

作为选择，在本实施例的移位寄存器中，由于将信号GS1_1到GS1_N用作复位信号，因而可以使在时段T3期间于每个触发器的操作中晶体管101导通的时段变得更长。因此，可以缩短信号S1_1到S1_N的下降时间以及信号GS7_1到GS7_N的下降时间。

注意，可以将信号GS1_1到GS1_N作为起始信号输入到后一级内的触发器。例如，可以将信号GS1_i作为起始信号输入到触发器320_i+1。

注意，可以将信号GS7_1到GS7_N作为复位信号输入到前一级内的触发器。例如，可以将信号GS7_i作为复位信号输入到触发器320_i-1。

[实施例5]

在本实施例中，描述显示器件的实例。

首先，参考图22A描述液晶显示器件的系统时钟的实例。液晶显示器件包括电路5361、电路5362、电路5363_1、电路5363_2、像素部分5364、电路5365及照明器件5366。在像素部分5364内设置从电路5362延伸出的多根布线5371以及从电路5363_1和电路5363_2延伸出的多根布线5372。另外，在多根布线5371和多根布线5372彼此相交的相应区域内以矩阵方式提供了包括诸如液晶元件的显示元件的像素5367。

电路5361具有响应于视频信号5360将信号、电压等输出到电路5362、电路5363_1、电路5363_2和电路5365的功能并且可以起着控制器、控制电路、时序发生器、调节器等的作用。

例如，电路5361将诸如信号线驱动电路起始信号(SSP)、信号线驱动电路时钟信号(SCK)、信号线驱动电路反转时钟信号(SCKB)、视频信号数据(DATA)或锁存信号(LAT)那样的信号输出到电路5362。电路5362具有响应于此类信号将视频信号输出到多根布线5371的功能并且起着信号线驱动电路的作用。

注意，在将视频信号输入到多根布线5371的情形中，该多根布线5371可以起着信号线、视频信号线、源极线等的作用。

例如，电路5361将诸如扫描线驱动电路起始信号(GSP)、扫描线驱动电路时钟信号(GCK)或扫描线驱动电路反转时钟信号(GCKB)那样的信号输出到电路5363_1和电路5363_2。电路5363_1和电路5363_2各自具有响应于此类信号将扫描信号输出到多根布线5372的功能并且起着扫描线驱动电路的作用。

注意，在将扫描信号输入到多根布线5372的情形中，该多根布线5372可以起着信号线、扫描线、栅极线等的作用。

注意，由于相同的信号由电路5361输入到电路5363_1和电路5363_2，因而由电路5363_1输出到多根布线5367的扫描信号以及由电路5363_2输出到多根布线5367的扫描信号在许多情况下具有近似相同的时序。因此，可以减小由驱动电路5363_1和电路5363_2所引起的负载。因此，可以使显示器件变得更大。作为选择，显示器件可以具有更高的清晰度。作为选择，由于可以减小包含于电路5363_1和电路5363_2内的晶体管的沟道宽度，因而可以获得框架较窄的显示器件。

例如，电路5361将背光控制信号(BLC)输出到电路5365。电路5365具有根据背光控制信号(BLC)通过控制给照明器件5366供应的电功率的大小、给照明器件5366供应电功率的时间等来控制照明器件5366的亮度(或平均亮度)的功能，并且起着电源电路的作用。

注意，可以去除电路5363_1和电路5363_2中的一个。

注意，可以将诸如电容器线、电源线或扫描线那样的布线新设置于像素部分5364内。然后，电路5361可以将信号、电压等输出到此类布线。另外，可以另外设置与电路5363_1或电路5363_2类似的电路。另外设置的电路可以将诸如扫描信号那样的信号输出到另外提供的布线。

注意，像素5367可以包括作为显示元件的诸如EL元件那样的发光元件。在那种情况下，如图22B所示，由于显示元件发光，因而可以去除电路5365和照明器件5366。另外，为了给显示元件供应电功率，可以在像素部分5364内设置可以起着电源线的作用的多根布线5373。电路5361可以将称为电压(ANO)的电源电压供应给布线5373。布线5373可以根据颜色要素与像素单独连接或者与所有像素连接。

注意，图22B示出了其中电路5361将不同的信号供应给电路5363_1和电路5363_2的实例。电路5361将诸如扫描线驱动电路起始信号(GSP1)、扫描线驱动电路时钟信号(GCK1)以及扫描线驱动电路反转时钟信号(GCKB1)那样的信号输出到电路5363_1。另外，电路5361将诸如扫描线驱动电路起始信号(GSP2)，扫描线驱动电路时钟信号(GCK2)以及扫描线驱动电路反转时钟信号(GCKB2)那样的信号输出到电路5363_2。在那种情况下，电路5363_1可以只扫描该多根布线5372中的奇数行内的布线，并且电路5363_2可以只扫描该多根布线5372中的偶数行内的布线。因此，可以降低电路5363_1和电路5363_2的驱动频率，由此可以实现功率消耗的降低。作为选择，可以使其中可以布置一个级的触发器的区域变得更大。因此，显示器件可以具有更高的清晰度。作为选择，可以使显示器件变得更大。

注意，如同在图22B中那样，在图22A中电路5361可以将不同的信号供应给电路5363_1和电路5363_2。

然后，参考图23A到23E来描述显示器件的结构的一个实例。

在图23A中，具有将信号输出到像素部分5364(例如，电路5362、电路5363_1和电路5363_2)的功能的电路被形成于其上还形成有像素部分5364的基板5380之上。另外，电路5361被形成于与像素部分5364不同的基板之上。以这种方式，由于外部元件的数量被减少，因而可以实现成本的降低。作为选择，由于输入基板5380的信号或电压的数量被减少，因而可以减少在基板5380和外部元件之间的连接数。因此，可靠性的提高或者成品率的增加可以得以实现。

注意，在将电路形成于与像素部分5364不同的基板之上的情形中，可以通过TAB(带自动键合)方法将基板安装于FPC(柔性印制电路)上。作为选择，可以通过COG(玻璃上芯片)方法将基板安装于与像素部分5364相同的基板5380上。

注意，在将电路形成于与像素部分5364不同的基板之上的情形中，可以将使用单晶半导体形成的晶体管形成于基板上。因此，形成于基板之上的电路可以具有诸如提高驱动频率、提高驱动电压或者抑制输出信号变化的优点。

注意，信号、电压、电流等在许多情况下由外部电路通过输入端子5381输入。

在图23B中，具有低驱动频率的电路(例如，电路5363_1和电路5363_2)被形成于与像素部分5364同样的基板5380之上。另外，电路5361和电路5362被形成于与像素部分5364不同的基板之上。以这种方式，由于形成于基板5380之上的电路可以使用具有低迁移率的晶体管来形成，因而可以将非单晶半导体、微晶半导体、有机半导体、氧化物半导体等用于晶体管的半导体层。因此，显示器件的尺寸的增大、步骤数的减少、成本的降低、成品率的提高等可以得以实现。

注意，如图23C所示，电路5362的一部分(电路5362a)可以形成于其上形成有像素部分5364的基板5380之上，并且电路5362的另一部分(电路5362b)可以形成于与像素部分5364不同的基板之上。电路5362a在许多情况下包括可以使用具有低迁移率的晶体管来形成的电路(例如，移位寄存器、选择器或开关)。另外，电路5362b在许多情况下包括优选使用具有高迁移率的且特性很少变化的晶体管来形成的电路(例如，移位寄存器、锁存电路、缓冲电路、DA转移器电路或AD转移器电路)。以这种方式，如同在图23B中那样，可以将非单晶半导体、微晶半导体、有机半导体、氧化物半导体等用于晶体管的半导体层。此外，外部元件的减少可以得以实现。

在图23D中，具有将信号输出到像素部分5364的功能的电路(例如，电路5362、电路5363_1和电路5363_2)以及具有控制这些电路的功能的电路(例如，电路5361)被形成于与像素部分5364不同的基板之上。以这种方式，由于可以将像素部分及其外围电路形成于不同的基板之上，因而可以实现成品率的提高。

在图23E中，电路5361的一部分(电路5361a)形成于其上形成有像素部分5364的基板5380之上，并且电路5361的另一部分(电路5361b)形成于与像素部分5364不同的基板之上。电路5361a在许多情况下包括可以使用具有低迁移率的晶体管来形成的电路(例如，开关、选择器或电平移位电路)。另外，电路5361b在许多情况下包括优选使用具有高迁移率的且特性很少变化的晶体管来形成的电路(例如，移位寄存器、时序发生器、振荡器、调节器或模拟缓冲器)。

注意，对于电路5363_1和电路5363_2，可以使用在实施例1到4中的半导体器件或移位寄存器。在那种情况下，如果电路5363_1和电路5363_2形成于与像素部分相同的基板之上，形成于基板之上的所有晶体管的极性可以是n型或p型。因此，步骤数的减少、成品率的提高或者成本的降低可以得以实现。特别地，通过将所有晶体管的极性设置为n型，可以将非单晶半导体、微晶半导体、有机半导体、氧化物半导体等用于晶体管的半导体层。因此，显示器件的尺寸的增大、成本的降低、成品率的提高等可以得以实现。

注意，特性的劣化(例如阈值电压的增大或者迁移率的降低)在许多情况下发生于其半导体层使用非单晶半导体、微晶半导体、有机半导体、氧化物半导体等形成的晶体管内。但是，由于在实施例1到4的半导体器件或移位寄存器中可以抑制晶体管的特性的劣化，因而可以使显示器件的寿命变得更长。

注意，可以将在实施例1到4中的半导体器件或移位寄存器用作电路5362的一部分。例如，图23C所示的电路5362a可以包括实施例1到4中的半导体器件或移位寄存器。

[实施例6]

在本实施例中，将描述移位寄存器的布局视图(以下也称为顶视图)。在本实施例中，例如，将描述图15所示的移位寄存器的布局视图。注意，除了图15中的移位寄存器之外，在本实施例中所描述的内容还可以应用于在实施例1到5中的半导体器件、移位寄存器或显示器件。注意，本实施例中的布局视图是一个实例，并且本实施例并不限定于此。

在本实施例中的布局视图参考图30和图31来描述。图30示出了移位寄存器的一部分的布局视图的一个实例。例如，图31示出了触发器200_i的布局视图。

在图30和图31中示出的晶体管、电容器、布线等每个都包括导电层401、半导体层402、导电层403、导电层404和接触孔405。但是，本实施例并不限定于此。可以新形成不同的导电层、绝缘膜或者不同的接触孔。例如，可以另外提供使导电层401与导电层403连接的接触孔。

导电层401可以包括起着栅电极或布线的作用的部分。半导体层402可以包括起着晶体管的半导体层的作用的部分。导电层403可以包括起着布线或者源极或漏极的作用的部分。导电层404可以包括起着透明电极、像素电极或布线的作用的部分。可以使用接触孔405以便使导电层401和导电层404连接或者使导电层403和导电层404连接。

在图30的实例中，布线202包括开口部分411，并且布线203包括开口部分412。以这种方式，由于布线202和布线203包括开口部分，因而可以减小寄生电容。作为选择，可以抑制由静电放电所引起的晶体管的击穿。但是，本实施例并不限定于此。像布线204一样，可以去除开口部分411或开口部分412。作为选择，像布线202或布线203一样，可以给布线204设置开口部分。

在图30的实例中，通过在布线202或布线203与不同的布线的相交部分的一部分内设置开口部分，可以减小布线的交叠电容。因此，噪声的降低或者信号的延迟或失真的减少可以得以实现。

在图30的实例中，导电层404被形成于包含于布线204内的导电层403的一部分之上。然后，导电层404通过接触孔405与导电层403连接。以这种方式，由于可以使布线电阻变小，因而电压下降的抑制或者信号的延迟或失真的减少可以得以实现。但是，本实施例并不限定于此。导电层404和接触孔405可以被去除。作为选择，像布线204一样，导电层404可以形成于在布线202或布线203中的导电层403的一部分之上使得导电层404可以与导电层403连接。

在此，在图30的实例中，布线202的宽度、布线203的宽度以及布线204的宽度分别表示为布线宽度421、布线宽度422和宽度423。然后，开口部分411的宽度，开口部分411的长度、开口部分412的宽度以及开口部分412的长度分别表示为宽度424、长度425、宽度426和长度427。

注意，输入到布线202和布线203的信号在许多情况下是彼此反转的信号。因此，优选将布线202的布线电阻或寄生电容设置为近似等于布线203的布线电阻或寄生电容。因此，布线202优选包括其宽度近似等于布线宽度422的部分。作为选择，开口部分411优选包括其宽度近似等于开口部分412的宽度426的部分或者其长度近似等于开口部分412的长度427的部分。但是，本实施例并不限定于此。布线宽度421、布线宽度422、开口部分411的宽度424、开口部分411的长度425或者开口部分412的长度427可以具有多个值。例如，当布线202与不同布线的交叠电容高于布线203与不同布线的交叠电容时，可以通过减小布线202的布线电阻使输入到布线202和布线203的信号的延迟或失真变得近似相同。因此，布线202可以包括比布线宽度422宽的部分。作为选择，开口部分411可以包括比开口部分412的宽度426窄的部分。作为选择，开口部分411可以包括比开口部分412的长度427短的部分。另一方面，当布线202与不同布线的交叠电容小于布线203与不同布线的交叠电容时，布线202可以包括比布线宽度422窄的部分。作为选择，开口部分411可以包括比开口部分412的宽度426宽的部分。作为选择，开口部分411可以包括比开口部分412的长度427长的部分。

在布线204不包括开口部分的情形中，布线204优选包括比布线宽度421或布线宽度422窄的部分。这是因为布线204不包括开口部分，并且布线204的布线电阻是低的。但是，本实施例并不限定于此。布线204可以包括比布线宽度421或布线宽度422宽的部分。

在图31的实例中，电容器105和电容器106中的每个电容器的一个电极使用导电层401来形成，并且电容器105和电容器106中的每个电容器的另一个电极使用导电层403来形成。因此，由于每单位面积的电容值可以是大的，因而布局面积的减小可以得以实现。但是，本实施例并不限定于此。可以将半导体层402设置于导电层401和导电层403之间。以这种方式，可以抑制在导电层401和导电层403之间的短路。作为选择，电容器105或电容器106可以是MOS电容器。

在图31的实例中，在晶体管101、晶体管103、晶体管104、晶体管131、晶体管132、晶体管133、晶体管134和晶体管135中，第二端子的导电层401和导电层403相互重叠的面积优选小于第一端子的导电层401和导电层403相互重叠的面积。以这种方式，晶体管101的栅极或布线201_i的噪声的降低可以得以实现。作为选择，由于在第二端子上的电场集中可以得以抑制，晶体管的劣化或晶体管的击穿可以得以抑制。

注意，可以给导电层401和导电层403相互重叠的部分设置半导体层402。因此，可以减小在导电层401和导电层403之间的寄生电容，由此噪声的降低可以得以实现。由于相似的原因，可以给导电层401和导电层404相互重叠的部分设置半导体层402或导电层403。

注意，导电层404可以形成于导电层401的一部分之上并且可以通过接触孔405与导电层401连接。因此，可以减小布线电阻。作为选择，导电层403和导电层404可以形成于导电层401的一部分之上，使得导电层401与导电层404通过接触孔405连接，并且导电层403可以通过不同的接触孔405与导电层404连接。以这种方式，可以进一步减小布线电阻。

注意，导电层404可以形成于导电层403的一部分之上，使得导电层403可以通过接触孔405与导电层404连接。以这种方式，可以减小布线电阻。

注意，导电层401或导电层403可以形成于导电层404的一部分之下，使得导电层404可以通过接触孔405与导电层401或导电层403连接。以这种方式，可以减小布线电阻。

注意，在电容器105被去除的情形中，如同在实施例1中所描述的那样，在晶体管101的栅极和第二端子之间的寄生电容可以高于在晶体管101的栅极和第一端子之间的寄生电容。在图18中示出了那种情况下的晶体管101的布局视图的一个实例。在图18的实例中，可以起着晶体管101的第一电极的作用的导电层403的宽度被称为宽度431，并且可以起着晶体管101的第二电极的作用的导电层403的宽度被称为宽度432。另外，宽度431可以大于宽度432。以这种方式，如同在实施例1中所描述的那样，在晶体管101的栅极和第二端子之间的寄生电容可以高于在晶体管101的栅极和第一端子之间的寄生电容。但是，本实施例并不限定于此。

[实施例7]

在本实施例中，将描述信号线驱动电路的一个实例。注意，信号线驱动电路可以称为半导体器件或信号发生电路。

信号线驱动电路的连接关系将通过用电路502_1作为实例来描述。晶体管503_1到503_k的第一端子与布线505_1连接。晶体管503_1到503_k的第二端子分别与布线S1到Sk连接。晶体管503_1到503_k的栅极分别与布线504_1到504_k连接。例如，晶体管503_1的第一端子与布线505_1连接，晶体管503_1的第二端子与布线S1连接，并且晶体管503_1的栅极与布线504_1连接。

电路500具有将信号通过布线504_1到504_k供应给电路502_1到502_N的功能，并且可以起着移位寄存器或解码器等的作用。信号在许多情况下是数字信号并且可以起着选择信号的作用。另外，布线504_1到504_k可以起着信号线的作用。

电路501具有将信号输出至电路502_1到502_N的功能并且可以起着视频信号发生电路等的作用。例如，电路501通过布线505_1将信号供应给电路502_1。同时，电路501通过布线505_2将信号供应给电路502_2。信号在许多情况下是模拟信号并且可以起着视频信号的作用。另外，布线505_1到505_N可以起着信号线的作用。

电路502_1到502_k每个都具有选择来自电路501的输出信号所要输出到的布线的功能并且可以起着选择电路的作用。例如，电路502_1具有选择布线S1到Sk中的一个来输出由电路501到布线505_1所输出的信号的功能。

晶体管503_1到503_k具有根据电路500的输出信号来控制在布线505_1与布线S1到Sk之间的导电状态的功能并且起着开关的作用。

然后，图26A所示的信号线驱动电路的操作参考图26B中的时序图来描述。图26B示出了被输入到布线504_1的信号514_1、被输入到布线504_2的信号514_2、被输入到布线504_k的信号514_k、被输入到布线505_1的信号515_1以及被输入到布线505_2的信号515_2的实例。

注意，信号线驱动电路的一个操作时段对应于显示器件中的一个栅极选择时段。一个栅极选择时段是在其中选择属于某一行的像素并且可以将视频信号写入该像素的时段。

注意，一个栅极选择时段被划分成时段T0以及时段T1到时段Tk。时段T0是用于为了同时给属于所选行的像素预充电而施加电压的时段并且可以用作预充电时段。时段T1到Tk每个都是将视频信号写入属于所选行的像素的时段并且可以用作写入时段。

注意，为了简单起见，信号线驱动电路的操作通过使用操作的电路502_1作为实例来描述。

首先，在时段T0期间，电路500将处于H电平的信号输出至布线504_1到504_k。然后，使晶体管503_1到503_k导通，由此使布线505_1以及布线S1到Sk开始导电。在那时，电路501将预充电电压Vp供应给布线505_1，使得预充电电压Vp通过晶体管503_1到503_k分别输出至布线S1到Sk。然后，将预充电电压Vp写入属于所选行的像素，由此给属于所选行的像素预充电。

然后，在时段T1期间，电路500将处于H电平的信号输出至布线504_1。然后，使晶体管503_1导通，由此使布线505_1和布线S1开始导电。然后，使布线505_1以及布线S2到Sk停止导电。在那时，电路501将信号数据(S1)供应给布线505_1，从而使信号数据(S1)通过晶体管503_1输出到布线S1。以这种方式，将信号数据(S1)写入属于所选行的像素，其中所述像素与布线S1连接。

然后，在时段T2期间，电路500将处于H电平的信号输出到布线504_2。然后，使晶体管503_2导通，由此使布线505_2和布线S2开始导电。然后，使布线505_1和布线S1停止导电，而使布线505_1以及布线S3到Sk保持不导电。在那时，当电路501将信号数据(S2)输出到布线505_1时，信号数据(S2)通过晶体管503_2输出到布线S2。以这种方式，将信号数据(S2)写入属于所选行的像素，其中所述像素与布线S2连接。

之后，由于电路500将处于H电平的信号依次输出到布线504_1到501_k直到时段Tk结束，因而电路500从时段T3到时段Tk将处于H电平的信号依次输出到布线504_3到504_k，如同在时段T1和时段T2内那样。因此，由于使晶体管503_3到503_k依次导通，因而晶体管503_1到503_k依次导通。因此，将由电路501所输出的信号依次输出到布线S1到Sk。以这种方式，可以将信号写入属于所选行的像素。

由于在本实施例中的信号线驱动电路包括起着选择器的作用的电路，因而可以减少信号或布线的数量。作为选择，由于用于预充电的电压在视频信号写入像素之前已写入像素(在时段T0内)，因而可以缩短视频信号的写入时间。因此，显示器件的尺寸的增大以及显示器件更高的分辨率可以得以实现。但是，本实施例并不限定于此。可以去除时段T0，从而不给像素预充电。

注意，如果k是过大的数，则像素的写入时间被缩短，由此将视频信号写入像素在一些情况下于写入时间内并没有完成。因此，优选的是k≤6。更优选的是k≤3。还要优选的是k＝2。

特别地，在将像素的颜色要素划分成n(n是自然数)个的情形中，使k＝n是可能的。例如，在将像素的颜色要素划分成红色(R)、绿色(G)和蓝色(B)的情形中，k＝3是可能的。在那种情况下，一个栅极选择时段被划分成时段T0、时段T1、时段T2和时段T3。然后，可以在时段T1、时段T2和时段T3内将视频信号分别写入红色(R)的像素、绿色(G)的像素和蓝色(B)的像素。但是，本实施例并不限定于此。时段T1、时段T2和时段T3的顺序可以适当地设置。

特别地，在将像素划分成n(n是自然数)个子像素的情形中，k＝n是可能的。例如，在将像素划分成两个子像素的情形中，k＝2是可能的。在那种情况下，将一个栅极选择时段划分成时段T0、时段T1和时段T2。然后，视频信号可以在时段T1期间写入两个子像素中的一个，并且视频信号可以在时段T2期间写入两个子像素中的另一个。

注意，由于在许多情况下电路500及电路502_1到502_N的驱动频率是低的，因而电路500及电路502_1到502_N可以形成于与像素部分相同的基板之上。以这种方式，由于可以减少其上形成有像素部分的基板与外部电路之间的连接数，因而成品率的增加、可靠性的提高等可以得以实现。此外，如图23C所示，还通过将扫描线驱动电路形成于与像素部分相同的基板之上，使在其上形成有像素部分的基板与外部电路之间的连接数可以进一步减少。

注意，在实施例1到4中所描述的半导体器件或移位寄存器可以用作电路500。在那种情况下，在电路500中的所有晶体管的极性可以是n沟道的或者在电路500中的晶体管的极性可以是p沟道的。因此，步骤数的减少、成品率的增加或者成本的降低可以得以实现。

注意，不仅包含于电路500内的所有晶体管而且在电路502_1到502_N中的所有晶体管的极性都可以是n沟道的，或者在电路502_1到502_N中的所有晶体管的极性都是p沟道的。因此，在电路500及电路502_1到502_N形成于与像素部分相同的基板之上的情形中，步骤数的减少、成品率的增加或者成本的降低可以得以实现。特别地，通过将所有晶体管的极性设置为n沟道的，非单晶半导体、微晶半导体、有机半导体或氧化物半导体可以用于晶体管的半导体层。这是因为电路500及电路502_1到502_N的驱动频率在许多情况下是低的。

[实施例8]

在本实施例中，描述可以应用于液晶显示器件的像素的结构和操作。

图27A示出了可以应用于液晶显示器件的像素结构的实例。像素5080包括晶体管5081、液晶元件5082和电容器5083。晶体管5081的栅极与布线5085电连接。晶体管5081的第一端子与布线5084电连接。晶体管5081的第二端子与液晶元件5082的第一端子电连接。液晶元件5082的第二端子与布线5087电连接。电容器5083的第一端子与液晶元件5082的第一端子电连接。电容器5083的第二端子与布线5086电连接。

布线5084可以起着信号线的作用。信号线是用于将从像素的外部输入的信号电压传输到像素5080的布线。布线5085可以起着扫描线的作用。扫描线是用于控制晶体管5081的导通和截止的布线。布线5086可以起着电容器线的作用。电容器线是用于将预定的电压施加于电容器5083的第二端子的布线。晶体管5081可以起着开关的作用。电容器5083可以起着存储电容器的作用。存储电容器是用来在即使开关断开时也将信号电压继续施加于液晶元件5082的电容器。布线5087可以起着对电极的作用。对电极是用于将预定的电压施加于液晶元件5082的第二端子的布线。注意，每根布线的功能并不限定于此，并且每根布线都可以具有多种功能。例如，通过改变施加于电容器线的电压，施加于液晶元件的电压可以得到调整。注意，晶体管5081可以是p沟道晶体管或n沟道晶体管，因为它仅起着开关的作用。

图27B示出了可以应用于液晶显示器件的像素结构的实例。除了布线5087被去除以及液晶元件5082的第二端子与电容器5083的第二端子彼此电连接之外，图27B所示的像素结构的实例与图27A中的像素结构的实例是相同的。图27B中的像素结构的实例可以特别地应用于使用水平电场模式(包括IPS模式和FFS模式)的液晶元件的情形。这是因为在水平电场模式的液晶元件中，液晶元件5082的第二端子和电容器5083的第二端子可以形成于一个基板之上，并且从而使液晶元件5082的第二端子和电容器5083的第二端子容易电连接。通过图10B中的像素结构，可以去除布线5087，由此可以简化制造工艺，并且可以降低制造成本。

在图27A或图27B中示出的多种像素结构可以按矩阵方式排列。因此，形成了液晶显示器件的显示部分，并且可以显示多种图像。图27C示出了其中在图27A中示出的多种像素结构按矩阵方式排列的电路配置。图27C是示出在包含于显示部分内的多个像素当中的四个像素的电路图。排列于第i行和第j列(i和j每个都是自然数)的像素表示为像素5080_i，j，并且布线5084_i、布线5085_j及布线5086_j与像素5080_i，j电连接。类似地，布线5084_i+1、布线5085_j及布线5086_j与像素5080_i+1，j电连接。类似地，布线5084_i、布线5085_j+1及布线5086_j+1与像素5080_i，j+1电连接。类似地，布线5084_i+1、布线5085_j+1及布线5086_j+1与像素5080_i+1，j+1电连接。注意，每根布线可以由与同一行或同一列中的多个像素共同使用。在图27C所示的像素结构中，布线5087是由所有像素共同使用的对电极；因此，布线5087并不以自然数i或j来指示。此外，例如，由于图27B中的像素结构同样可以使用于本实施例中，因而布线5087即使在其中描述了布线5087的结构中也不是必需的，并且在另一根布线起着布线5087的作用时可以去除。

在图27C中的像素结构可以通过多种驱动方法来驱动。特别地，当像素由称为交流电驱动的方法来驱动时，可以抑制液晶元件的退化(老化)。图27D是在执行作为一种交流电驱动的点反转驱动的情况下施加于在图27C的像素结构中的每根布线的电压的时序图。通过点反转驱动，可以抑制在交流电驱动被执行时所看见的闪烁。注意，图27D示出了被输入到布线5085_j的信号5185_j、被输入到布线5085_j+1的信号5185_j+1、被输入到布线5084_i的信号5184_i、被输入到布线5084_i+1的信号5184_i+1以及供应给布线5086_j和布线5086_j+1的电压5186。

在图27C的像素结构中，使在与布线5085_j电连接的像素中的开关在一个帧周期内的第j个栅极选择时段中进入选择状态(导通状态)，并且在其它的时段中进入非选择状态(截止状态)。然后，在第j个栅极选择时段之后提供第(j+1)个栅极选择时段。通过以这种方式执行连续的扫描，使所有的像素在一个帧周期内依次进入选择状态。在图27D的时序图中，当电压处于高电平时，使像素中的开关进入选择状态；当电压处于低电平时，使开关进入非选择状态。注意，这是像素中的晶体管为n沟道晶体管的情形。在使用p沟道晶体管的情形中，在电压和选择状态之间的关系与使用n沟道晶体管的情形中的关系相反。

在图27D所示的时序图中，在第k帧(k是自然数)的第j个栅极选择时段内，将正信号电压施加于用作信号线的布线5084_i，并且将负信号电压施加于布线5084_i+1。然后，在第k帧的第(j+1)个栅极选择时段内，将负信号电压施加于布线5084_i，并且将正信号电压施加于布线5084_i+1。之后，将其极性在每个栅极选择时段内都被反转的信号交替地供应给信号线。因而，在第k帧中，将正信号电压施加于像素5080_i，j和5080_i+1，j+1，以及将负电压施加于像素5080_i+1，j和5080_i，j+1。然后，在第(k+1)帧中，将其极性与在第k帧中所写入的信号电压的极性相反的信号电压写入到每个像素。因而，在第(k+1)帧中，将正信号电压施加于像素5080_i+1，j和5080_i，j+1，以及将负信号电压施加于像素5080_i，j和5080_i+1，j+1。以这种方式，点反转驱动是其中在一帧内施加其极性在相邻的像素之间不相同的信号电压并且用于像素的电压信号的极性在每帧内都被反转的驱动方法。通过点反转驱动，当要显示的图像的整体或一部分为均匀时则可以抑制所看见的闪烁，同时抑制了液晶元件的退化。注意，施加于包括布线5086_j和5086_j+1的所有布线5086的电压可以是固定电压。而且，在时序图中仅示出了用于布线5084的信号电压的极性，信号电压实际上在所示极性中可以具有多个值。在此，描述了其中每个点(每个像素)都反转极性的情形；但是，本实施例并不限定于此，并且极性可以每多个像素被反转。例如，要写入的信号电压的极性每两个栅极选择时段就被反转，由此可以降低由写入信号电压所消耗的功率。作为选择，极性可以每列(源极线反转)或每行(栅极线反转)地反转。

注意，可以在一个帧周期内将固定的电压施加于像素5080中的电容器5083的第二端子。由于施加于用作扫描线的布线5085的电压在一个帧周期的大部分时候都处于低电平，这意味着将基本上恒定的电压施加于布线5085；因此，像素5080中的电容器5083的第二端子可以与布线5085连接。图27E示出了可以应用于液晶显示器件的像素结构的实例。与图27C中的像素结构相比，在图27E中的像素结构的特征是布线5086被去除并且在像素5080中的电容器5083的第二端子与在前一行中的布线5085相互电连接。特别地，在图27E所示的范围内，在像素5080_i，j+1和5080_i+1，j+1中的电容器5083的第二端子与布线5085_j电连接。通过以这种方式将在像素5080中的电容器5083的第二端子与在前一行中的布线5085电连接，可以去除布线5086，从而可以提高像素的开口率。注意，电容器5083的第二端子可以与在另一行中的而不是在上一行中的布线5085连接。此外，在图27E中的像素结构可以通过与在图27C的像素结构中的驱动方法相似的驱动方法来驱动。

注意，可以通过使用电容器5083以及与电容器5083的第二端子电连接的布线来使施加于用作信号线的布线5084的电压变得更低。在那种情况下的像素结构和驱动方法将参考图27F和27G来描述。与图27A中的像素结构相比，在图27F中的像素结构的特征是每个像素行提供两根布线5086，并且在相邻的像素中，一根布线与每隔一个电容器5083的第二端子电连接，并且另一根布线与剩下的每隔一个电容器5083的第二端子电连接。两根布线5086被称为布线5086-1和布线5086-2。特别地，在图27F所示的范围内，在像素5080_i，j中的电容器5083的第二端子与布线5086-1_j电连接；在像素5080_i+1，j中的电容器5083的第二端子与布线5086-2_j电连接；在像素5080_i，j+1中的电容器5083的第二端子与布线5086-2_j+1电连接；以及在像素5080_i+1，j+1中的电容器5083的第二端子与布线5086-1_j+1电连接。注意，图27G示出了被输入到布线5085_j的信号5185_j、被输入到布线5085_j+1的信号5185_j+1、被输入到布线5084_i的信号5184_i、被输入到布线5084_i+1的信号5184_i+1、被输入到布线5086-1_j的信号5186-1_j、被输入到布线5086-2_j的信号5186-2_j、被输入到布线5086-1_j+1的信号5186-1_j+1以及被输入到布线5086-2_j+1的信号5186-2_j+1。

例如，当如图27G所示的那样在第k帧内将正信号电压写入像素5080_i，j时，布线5086-1_j变成低电平，并且在第j个栅极选择时段之后被改变至高电平。然后，在一个帧周期内使布线5086-1_j保持于高电平，并且在第(k+1)帧的第j个栅极选择时段内写入了负信号电压之后，布线5086-1_j被改变至高电平。以这种方式，使与电容器5083的第二端子电连接的布线的电压在正信号电压被写入像素之后改变为正方向，由此可以使施加于液晶元件的电压由预定的量改变为正方向。也就是说，因此可以减小写入像素的信号电压，从而可以降低由信号写入所消耗的功率。注意，当在第j个栅极选择时段内写入负信号电压时，与电容器5083的第二端子电连接的布线的电压在负信号电压被写入像素之后改变为负方向。因此，施加于液晶元件的电压可以根据预定的大小来改变为负方向，并且可以如同在正极性的情形中那样来减小写入像素的信号电压。换言之，对于与电容器5083的第二端子电连接的布线，不同的布线在一帧内优选用于同一行中施加了正信号电压的像素和施加了负信号电压的像素。图27F示出了其中布线5086-1与在第k帧内施加了正信号电压的像素电连接，并且布线5086-2与在第k帧内施加了负信号电压的像素电连接的实例。注意，这只是一个实例，并且例如，在使用其中每两个像素排列施加了正信号电压的像素和施加了负信号电压的像素的驱动方法的情形中，布线5086-1和5086-2因而优选与交替的每两个像素电连接。而且，在将相同极性的信号电压写入某一行内的所有像素(栅极线反转)的情形中，可以每行设置一根布线5086。换言之，在图27C的像素结构中，可以使用其中如同参考图27F和27G所描述的那样降低被写入到像素的信号电压的驱动方法。

然后，描述优选使用的像素结构和驱动方法，特别是在液晶元件使用以MVA模式和PVA模式为代表的垂直取向(VA)模式的情形中。VA模式具有诸如在制造中没有摩擦步骤、在黑屏显示时的很少小的光泄漏以及低驱动电压那样的优点，但是具有当从一个斜角来观看屏幕时图像质量被降低(视角较窄)的问题。为了增大VA模式中的视角，其中如图28A和28B所示的那样一个像素包括多个子像素的像素结构是有效的。图28A和28B所示的像素结构是其中像素5080包括两个子像素(子像素5080-1和子像素5080-2)的实例。注意，在一个像素中的子像素的数量并不限定于两个并且可以是其它的数量。视角可以随子像素的数量的增加而进一步增大。多个子像素可以具有相同的电路配置；在此，所有子像素都具有图27A所示的像素配置。第一子像素5080-1包括晶体管5081-1、液晶元件5082-1及电容器5083-1。连接关系与在图27A的电路配置中的连接关系相同。类似地，第二子像素5080-2包括晶体管5081-2、液晶元件5082-2和电容器5083-2。连接关系与在图27A的电路配置中的连接关系相同。

在图28A中的像素结构包括，对于形成一个像素的两个子像素、两根用作扫描线的布线5085(布线5085-1和布线5085-2)、一根用作信号线的布线5084以及一根用作电容器线的布线5086。当信号线和电容器线以这种方式与两个子像素共用时，可以提高开口率。此外，由于可以简化信号线驱动电路，因而可以降低制造成本。而且，由于可以减少在液晶屏和驱动电路IC之间的连接数，因而可以提高成品率。在图28B中的像素结构包括，对于形成一个像素的两个子像素，一根用作扫描线的布线5085、两根用作信号线的布线5084(布线5084-1和布线5084-2)以及一根用作电容器线的布线5086。当扫描线和电容器线以这种方式与两个子像素共用时，可以提高开口率。此外，由于可以降低扫描线的总数，因而一个栅极线选择时段即使在高清晰度的液晶屏中也可以是足够长的，并且可以在每个像素中写入适当的信号电压。

图28C和28D示出了其中在图28B的像素结构中的液晶元件由像素电极的形状所代替以及每个元件的电连接被示意性地示出的实例。在图28C和28D中，电极5088-1表示第一像素电极，并且电极5088-2表示第二像素电极。在图28C中，第一像素电极5088-1对应于图28B中的液晶元件5082-1的第一端子，以及第二像素电极5088-2对应于图28B中的液晶元件5082-2的第一端子。也就是说，第一像素电极5088-1与晶体管5081-1的源极和漏极中的一个电连接，并且第二像素电极5088-2与晶体管5081-2的源极和漏极中的一个电连接。在图28D中，在像素电极和晶体管之间的连接关系与图28C中的连接关系相反。也就是说，第一像素电极5088-1与晶体管5081-2的源极和漏极中的一个电连接，以及第二像素电极5088-2与晶体管5081-1的源极和漏极中的一个电连接。

通过使多个如图28C或图28D所示的像素结构按矩阵方式排列，可以实现突出的效果。图28E和28F示出了此类像素结构及驱动方法的实例。在图28E的像素结构中，与像素5080_i，j和5080_i+1，j+1对应的部分具有图28C所示的结构，并且与像素5080_i+1，j和5080_i，j+1对应的部分具有图28D所示的结构。当这种结构如图28F的时序图所示的那样来驱动时，正信号电压被写入到像素5080_i，j中的第一像素电极以及像素5080_i+1，j中的第二像素电极，并且负信号电压被写入到像素5080_i，j中的第二像素电极以及像素5080_i+1，j中的第一像素电极。然后，在第k帧的第(j+1)个栅极选择时段内，正信号电压被写入到像素5080_i，j+1中的第二像素电极以及像素5080_i+1，j+1中的第一像素电极，并且负信号电压被写入到像素5080_i，j+1中的第一像素电极以及像素5080_i+1，j+1中的第二像素电极。在第(k+1)帧中，信号电压的极性在每个像素内被反转。因此，施加于信号线的电压的极性在一个帧周期内可以是相同的，而与点反转驱动对应的驱动被实现于包含子像素的像素结构中，由此可以显著地降低由将信号电压写入像素所消耗的功率。注意，施加于包括布线5086_j和5086_j+1的所有布线5086的电压可以是固定的电压。注意，图27F示出了被输入到布线5085_j的信号5185_j、被输入到布线5085_j+1的信号5185_j+1、被输入到布线5084-1_i的信号5184-1_i、被输入到布线5084-2_i的信号5184-2_i、被输入到布线5084-1_i+1的信号5184-1_i+1、被输入到布线5084-2_i+1的信号5184-2_i+1以及供应给布线5086_j及布线5086_j+1的电压5186。

此外，利用在图28G和28H中示出的像素结构及驱动方法，可以使写入到像素的信号电压的电平降低。在该结构中，包含于每个像素内的多个子像素与各自的电容器线电连接。也就是说，根据在图28G和28H中示出的像素结构及驱动方法，一根电容器线与一行中的子像素共用，其中相同极性的信号电压在一帧内被写入所述子像素；以及在一帧内被写入不同极性的信号电压的子像素使用一行中的不同电容器线。然后，当完成了每个行的写入时，电容器线的电压在其中写入了正信号电压的子像素中被改变为正方向，并且在其中写入了负信号电压的子像素中被改变为负方向；因而，可以使写入像素的信号电压的电平降低。特别地，给每行设置两根用作电容器线的布线5086(布线5086-1和5086-2)。在像素5080_i，j中的第一像素电极和布线5086-1_j通过电容器来电连接。在像素5080_i，j中的第二像素电极和布线5086-2_j通过电容器来电连接。在像素5080_i+1，j中的第一像素电极和布线5086-2_j通过电容器来电连接。在像素5080_i+1，j中的第二像素电极和布线5086-1_j通过电容器来电连接。在像素5080_i，j+1中的第一像素电极和布线5086-2_j+1通过电容器来电连接。在像素5080_i，j+1中的第二像素电极和布线5086-1_j+1通过电容器来电连接。在像素5080_i+1，j+1中的第一像素电极和布线5086-1_j+1通过电容器来电连接。在像素5080_i+1，j+1中的第二像素电极和布线5086-2_j+1通过电容器来电连接。注意，这只是一个实例，并且例如，在使用其中每两个像素就排列施加了正信号电压的像素和施加了负信号电压的像素的驱动方法的情形中，布线5086-1和5086-2因而优选与交替的每两个像素电连接。而且，在将相同极性的信号电压写入某一行内的所有像素(栅极线反转)的情形中，可以每行设置一根布线5086。换言之，在图28E的像素结构中，可以使用其中如同参考图28G和28H所描述的那样降低写入像素的信号电压的驱动方法。注意，图28H示出了输入到布线5085_j的信号5185_j、输入到布线5085_j+1的信号5185_j+1、输入到布线5084-1_i的信号5184-1_i、输入到布线5084-2_i的信号5184-2_i、输入到布线5084-1_i+1的信号5184-1_i+1、输入到布线5084-2_i+1的信号5184-2_i+1、输入到布线5086-1_j的信号5186-1_j、输入到布线5086-2_j的信号5186-2_j、输入到布线5086-1_j+1的信号5186-1_j+1以及输入到布线5086-2_j+1的信号5186-2_j+1。

通过本实施例中的像素与实施例1到7中的半导体器件、移位寄存器或显示器件的组合，可以获得多种优点。例如，在使用具有子像素结构的像素的情形中，由于为驱动显示器件所需的信号的数量被增加，因而在一些情况下增加了栅极线或源极线的数量。结果，在其上形成了像素部分的基板与外部电路之间的连接数在一些情况下被大量增加。但是，即使增加了栅极线的数量，扫面线驱动电路也可以形成于与像素部分相同的基板之上，如实施例5所示的那样。因此，可以在没有大量增加在其上形成了像素部分的基板与外部电路之间的连接数的情况下使用具有子像素结构的像素。作为选择，即使增加了源极线的数量，源极线的数量也可以通过使用实施例7中的信号线驱动电路来减少。因此，可以在没有大量增加在其上形成了像素部分的基板与外部电路之间的连接数的情况下使用具有子像素结构的像素。

作为选择，在信号被输入电容器线的情形中，在像素部分形成其上的基板与外部电路之间的连接数在一些情况下被大量增加。因此，通过使用实施例1到4中的半导体器件或移位寄存器可以将信号供应给电容器线。另外，在实施例1到4中的半导体器件或移位寄存器可以形成于与像素部分相同的基板之上。因此，信号可以在没有大量增加在其上形成了像素部分的基板与外部电路之间的连接数的情况下被输入电容器线。

作为选择，在使用交流电驱动的情形中，视频信号到像素的的写入时间变长。结果，在一些情况下无法获得视频信号到像素的的足够的写入时间。同样地，在使用具有子像素结构的像素的情形中，视频信号到像素的的写入时间被缩短。结果，在一些情况下无法获得到像素的视频信号的足够的写入时间。通过使用实施例7中的信号线驱动电路，可以将视频信号写入到像素。在那种情况下，由于用于预充电的电压在视频信号被写入到像素之前被写入到像素，因而视频信号可以在短时间内写入到像素。作为选择，如图24及图25A和25B所示，通过使其中某一行被选择的时段与其中不同行被选择的时段相互重叠，可以将在不同行中的视频信号用作用于预充电的电压。

注意，通过在本实施例中的像素驱动方法与在图24及图25A和25B中示出的驱动方法的组合，可以缩短到像素的视频信号的写入时间。这参考图29A中的时序图和图27C中的像素结构进行详细的描述。在第k帧中，正视频信号被输入到布线5084_i并且负视频信号被输入到布线5084_i+1。另外，在第(k+1)帧中，负视频信号被输入到布线5084_i并且正视频信号被输入到布线5084_i+1。在第(k+1)帧中，执行所谓的源极线反转驱动。而且，例如，其中H信号被输入到布线5085_j的时段的后一半与其中H信号被输入到布线5085_j+1的时段的前一半相互重叠。此外，在第(k-1)帧中，负视频信号被写入并保持于像素5080_i和5080_j+1中。正视频信号被写入并保持于像素5080_i+1和5080_j+1中。注意，图29A示出了输入到布线5085_j的信号5185_j、输入到布线5085_j+1的信号5185_j+1、输入到布线5084_i的信号5184_i以及输入到布线5084_i+1的信号5184_i+1。

首先，在第k帧中，在其中H信号被输入到布线5085_j的时段与其中H信号被输入到布线5085_j+1的时段相互重叠的时段期间，正视频信号被写入到像素5080_i和5080_j并且负视频信号被写入到像素5080_i+1和5080_j。在那时，正视频信号还被写入像素5080_i和5080_j+1并且负视频信号还被写入像素5080_i+1和5080_j+1。以这种方式，第(j+1)行像素使用被写入到第j行像素的视频信号来预充电。之后，在第k帧中，在其中H信号被输入到布线5080_j+1的后一半时段内，正视频信号被写入到像素5080_i和5080_j+1并且负视频信号被写入到像素5080_i+1和5080_j+1。不用说，正视频信号被写入到像素5080_i和像素5080_j+2，由此像素5080_i和5080_j+2被预充电。类似地，负视频信号被写入到像素5080_i+1和5080_j+2，由此像素5080_i+1和5080_j+2被预充电。以这种方式，通过使用被写入到第j行中的像素的视频信号来给第(j+1)行中的像素预充电，可以缩短视频信号到第(j+1)行像素的写入时间。

注意，通过图29A中的驱动方法与图29B中的像素结构的组合，可以实现点反转驱动。在图29B的像素结构中，像素5080_i和5080_j与布线5084_i连接。另一方面，像素5080_i和5080_j+1与布线5084_i+1连接。也就是说，在第i列中的每个像素交替地与相对于某一行的布线5084_i或布线5084_i+1连接。以这种方式，由于正视频信号或负视频信号被交替地写入到第i列中的每个像素，因而可以实现点反转驱动。但是，本实施例并不限定于此。在第i列中每个像素可以交替地与相对于多个行(例如，两行或三行)的布线5084_i或布线5084_i+1连接。

[实施例9]

在本实施例中，参考图32A、32B和32C来描述晶体管的结构的实例。

图32A示出了顶栅晶体管的结构的实例。图32B示出了底栅晶体管的结构的实例。图32C示出了使用半导体基板形成的晶体管的结构的实例。

图32A示出了：基板5260；形成于基板5260之上的绝缘层5261；形成于绝缘层5261之上的并且设置有区域5262a、区域5262b、区域5262c、区域5262d及区域5262e的半导体层5262；被形成为覆盖半导体层5262的绝缘层5263；形成于半导体层5262和绝缘层5263之上的导电层5264；形成于绝缘层5263和导电层5264之上的并且设置有开口的绝缘层5265；在绝缘层5265之上以及在形成于绝缘层5265内的开口中形成的导电层5266；形成于导电层5266及绝缘层5265之上并且设置有开口的绝缘层5267；在绝缘层5267之上以及在形成于绝缘层5267内的开口中形成的导电层5268；形成于绝缘层5267及导电层5268之上并且设置有开口的绝缘层5269；在绝缘层5269之上以及在形成于绝缘层5269内的开口中形成的发光层5270；以及形成于绝缘层5269及发光层5270之上的导电层5271。

图32B示出了：基板5300；形成于基板5300之上的导电层5301；被形成为覆盖导电层5301的绝缘层5302；形成于导电层5301及绝缘层5302之上的半导体层5303a；形成于半导体层5303a之上的半导体层5303b；形成于半导体层5303b及绝缘层5302之上的导电层5304；形成于绝缘层5302及导电层5304之上并且设置有开口的绝缘层5305；在绝缘层5305之上以及在形成于绝缘层5305内的开口中形成的导电层5306；形成于绝缘层5305及导电层5306之上的液晶层5307；以及形成于液晶层5307之上的导电层5308。

图32C示出了：包括区域5353和区域5355的半导体基板5352；形成于半导体基板5352之上的绝缘层5356；形成于半导体基板5352之上的绝缘层5354；形成于绝缘层5356之上的导电层5357；形成于绝缘层5354、绝缘层5356及导电层5357之上并且设置有开口的绝缘层5358；以及在绝缘层5358之上以及在形成于绝缘层5358内的开口中形成的导电层5359。因而，晶体管被形成于区域5350和区域5351中的每个区域内。

绝缘层5261可以起着基膜的作用。绝缘层5354起着元件隔离层(例如，场氧化膜)的作用。绝缘层5263、绝缘层5302及绝缘层5356中的每个都可以起着栅极绝缘膜的作用。导电层5264、导电层5301及导电层5357中的每个都可以起着栅电极的作用。绝缘层5265、绝缘层5267、绝缘层5305及绝缘层5358中的每个都可以起着层间膜或平坦化膜的作用。导电层5266、导电层5304及导电层5359中的每个都可以起着布线、晶体管的电极、电容器的电极等的作用。导电层5268和导电层5306中的每个都可以起着像素电极、反射电极等的作用。绝缘层5269可以起着岸堤的作用。导电层5271和导电层5308中的每个都可以起着对电极、公共电极等的作用。

对于基板5260和基板5300中的每个基板，例如，可以使用玻璃基板、石英基板、硅基板、金属基板、不锈钢基板、柔性基板等。对于玻璃基板，例如，可以使用钡硼硅酸盐玻璃基板、铝硼硅酸盐玻璃基板等。对于柔性基板，例如，可以使用柔性的合成树脂(例如以聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)及聚醚砜(PES)为代表的塑料)或者丙烯酸树脂。作为选择，可以使用(使用聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等形成的)附着膜、纤维材料纸、(使用聚酯、聚酰胺、无机气相沉积膜、纸等形成的)基体材料膜等。

对于半导体基板5352，例如，可以使用具有n型或p型导电性的单晶硅基板。注意，本实施例并不限定于此，并且可以使用与基板5260相似的基板。例如，区域5353是其中将杂质添加于半导体基板5352的区域并且起着阱的作用。例如，在半导体基板5352具有p型导电性的情形中，区域5353具有n型导电性并且起着n阱的作用。另一方面，在半导体基板5352具有n型导电性的情形中，区域5353具有p型导电性并且起着p阱的作用。例如，区域5355是其中将杂质添加于半导体基板5352的区域并且起着源极区或漏极区的作用。注意，LDD区可以形成于半导体基板5352内。

对于绝缘层5261，例如，可以使用单层结构或叠层结构的含有氧或氮的绝缘膜，例如氧化硅(SiO_x)、氮化硅(SiN_x)、氧氮化硅(SiO_xN_y)(x＞y)或氮氧化硅(SiN_xO_y)(x＞y)。在其中绝缘膜5261具有双层结构的实例中，氮化硅膜和氧化硅膜可以分别形成为第一绝缘膜和第二绝缘膜。在其中绝缘膜5261具有三层结构的实例中，氧化硅膜、氮化硅膜和氧化硅膜可以分别形成为第一绝缘膜、第二绝缘膜和第三绝缘膜。

作为半导体层5262、半导体层5303a及半导体层5303b中的每个半导体层的实例，可以给出单层结构或叠层结构的非晶半导体、微晶(微晶体)半导体、多晶半导体、单晶半导体、氧化物半导体(例如，氧化锌(ZnO)或IGZO(InGaZnO))或化合物半导体(例如，砷化镓(GaAs))。

注意，例如，区域5262a是其中没有将杂质添加于半导体层5262的本征区并且起着沟道区的作用。但是，微量的杂质可以添加于区域5262a。添加于区域5262a的杂质的浓度优选低于添加于区域5262b、区域5262c、区域5262d或区域5262e的杂质的浓度。区域5262b和区域5262d中的每个都是杂质以低浓度添加的区域并且起着LDD(轻掺杂漏极)区的作用。注意，可以去除区域5262b和区域5262d。区域5262c和区域5262e中的每个都是杂质以高浓度添加的区域并且起着源区或漏区的作用。

注意，在将半导体层5262用于晶体管的情形中，区域5262c的导电类型和区域5262e的导电类型优选是相同的。

注意，半导体层5303b是将磷等作为杂质元素添加于其中的半导体层并且具有n型导电性。

注意，在将氧化物半导体或化合物半导体用于半导体层5303a的情形中，可以去除半导体层5303b。

对于绝缘层5263、绝缘层5302和绝缘层5356中的每个绝缘层，例如，可以使用单层结构或叠层结构的含有氧或氮的绝缘膜，例如氧化硅(SiO_x)，氮化硅(SiN_x)、氧氮化硅(SiO_xN_y)(x＞y)或氮氧化硅(SiN_xO_y)(x＞y)。

对于导电层5264、导电层5266、导电层5268、导电层5271、导电层5301、导电层5304、导电层5306、导电层5308、导电层5357和导电层5359中的每个导电层，例如，可以使用具有单层结构或叠层结构的导电膜等。例如，对于该导电膜，可以使用含有选自铝(Al)、钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、钕(Nd)、铬(Cr)、镍(Ni)、铂(Pt)、金(Au)、银(Ag)、铜(Cu)、锰(Mn)、钴(Co)、铌(Nb)、硅(Si)、铁(Fe)、钯(Pd)、碳(C)、钪(Sc)、锌(Zn)、磷(P)、硼(B)、砷(As)、镓(Ga)、铟(In)、锡(Sn)和氧(O)中的一种元素的单层膜；含有选自以上元素组的一种或更多种元素的化合物等。例如，该化合物是含有选自以上元素组的一种或更多种元素的合金(例如，合金材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、含有氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO)、氧化镉锡(CTO)、铝-钕(Al-Nd)、镁-银(Mg-Ag)、钼-铌(Mo-Nb)、钼-钨(Mo-W)或钼-钽(Mo-Ta))；含有氮和选自以上元素组的一种或更多种元素的化合物(例如，含有氮化钛、氮化钽、氮化钼等的氮化物膜)；或者含有硅和选自以上元素组的一种或更多种元素的化合物(例如，含有硅化钨、硅化钛、硅化镍、硅化铝或硅化钼的硅化物膜)等。作为选择，可以使用纳米管材料(例如碳纳米管)、有机纳米管、无机纳米管或金属纳米管。

注意，硅(Si)可以含有n型杂质(例如，磷)或p型杂质(例如，硼)。

注意，在将铜用于导电层的情形中，优选使用叠层结构以便提高附着力。

注意，对于与氧化物半导体或硅接触的导电层，优选使用钼或钛。

注意，通过将含有钕和铝的合金材料用于导电层，铝不会容易地引起小丘。

注意，在将诸如硅那样的半导体材料用于导电层的情形中，可以与晶体管的半导体层同时形成诸如硅那样的半导体材料。

注意，由于ITO、IZO、ITSO、ZnO、Si、SnO、CTO、碳纳米管等具有透光性质，因而可以将此类材料用于光通过的部分，例如像素电极、对电极或公共电极。

注意，通过使用含有低电阻材料(例如，铝)的叠层结构，可以降低布线电阻。

注意，通过使用其中将低耐热性材料(例如，铝)置于高耐热性材料(例如，钼、钛或钕)之间的叠层结构，可以有效地利用低耐热性材料的优点并且可以提高布线、电极等的耐热性。

注意，其性质通过与不同材料的反应来改变的材料可以被置于不容易与该不同材料反应的材料之间或者用此类材料来覆盖。例如，在ITO和铝彼此连接的情形中，可以将钛、钼或钕合金置于ITO和铝之间。例如，在硅和铝彼此连接的情形中，可以将钛、钼或钕合金置于硅和铝之间。注意，此类材料可以用于布线、电极、导电层、导电膜、端子、通孔、插头等。

注意，在形成上述导电膜使之具有叠层结构的情形中，例如，其中将Al夹在Mo、Ti等之间的结构是优选的。因而，可以提高Al的耐热性或抗化学反应性。

对于绝缘层5265、绝缘层5267、绝缘层5269、绝缘层5305和绝缘层5358中的每个绝缘层，例如，可以使用具有单层结构或叠层结构的绝缘膜等。对于该绝缘膜，例如，可以使用含有氧或氮的绝缘膜，例如氧化硅(SiO_x)，氮化硅(SiN_x)、氧氮化硅(SiO_xN_y)(x＞y)或氮氧化硅(SiN_xO_y)(x＞y)；含有碳的膜，例如类金刚石碳(DLC)；诸如硅氧烷树脂，环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙烯酸树脂那样的有机材料等。

对于发光层5270，例如，可以使用有机EL元件、无机EL元件等。对于有机EL元件，例如，可以使用单层结构或叠层结构的使用空穴注入材料形成的空穴注入层、使用空穴输运材料形成的空穴输运层、使用发光材料形成的发光层、使用电子输运材料形成的电子输运层、使用电子注入材料形成的电子注入层或者其中混合了多种这些材料的层。

注意，可以将起着取向膜的作用的绝缘层，起着凸出部分的作用的绝缘层等形成于绝缘层5305和导电层5306之上。

注意，可以将起着彩色滤光片、黑色基底或凸出部分的作用的绝缘层等形成于导电层5308之上。可以将起着取向膜的作用的绝缘层形成于导电层5308之下。

注意，可以在图32A的截面结构中去除绝缘层5269、发光层5270和导电层5271，并且可以将在图32B中示出的液晶层5307和导电层5308形成于绝缘层5267和导电层5268之上。

注意，可以在图32B的截面结构中去除液晶层5307和导电层5308，并且可以将在图32A中示出的绝缘层5269、发光层5270和导电层5271形成于绝缘层5305和导电层5306之上。

注意，在图32C的截面结构中，可以将在图32A中示出的绝缘层5269、发光层5270和导电层5271形成于绝缘层5358和导电层5359之上。作为选择，可以将在图32B中示出的液晶层5307和导电层5308形成于绝缘层5267和导电层5268之上。

在本实施例中的移位寄存器可以用于在实施例1到8中的半导体器件、移位寄存器或显示器件。特别地，在将非单晶半导体、微晶半导体、有机半导体、氧化物半导体等用作图32B内的晶体管的半导体层的情形中，晶体管在一些情况下劣化。在这种情况下，在实施例1到8的半导体、移位寄存器或显示器件中也可以抑制晶体管的劣化。

[实施例10]

在本实施例中，描述电子器件的实例。

图33A到33H和图34A到34D是示出电子器件的图形。这些电子器件可以每个都包括外壳5000、显示部分5001、扬声器5003、LED灯5004、操作键5005、连接端子5006、传感器5007(传感器具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、流体、磁力、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流率、湿度、梯度、振荡、气味或红外线的功能)、传声器5008等。

图33A是除上述对象外还可以包括开关5009、红外线端口5010等的移动计算机。图33B示出了设置有存储介质的便携式图像再现器件(例如，DVD再现器件)，该便携式图像再现器件除以上对象外还可以包括第二显示部分5002、存储介质读取部分5011等。图33C示出了除以上对象外还可以包括第二显示部分5002、支撑部分5012、耳机5013等的眼镜型显示器。图33D示出了除以上对象外还可以包括存储介质读取部分5011等的便携式游戏机。图33E是除上述对象外还可以包括光源5033、投影透镜5034等的投影仪。图33F是除上述对象外还可以包括第二显示部分5002、存储介质读取部分5011等的便携式游戏机。图33G是除上述对象外还可以包括调谐器、图像处理部分等的电视接收机。图33H示出了除以上对象外还可以包括可以发送及接收信号的充电器5017等的便携式电视接收机。图34A示出了除以上对象外还可以包括支撑板5018等的显示器。图34B是除上述对象外还可以包括外部连接端口5019、快门按钮5015、图像接收器部分5016等的照相机。图34C是除上述对象外还可以包括定点装置5020、外部连接端口5019、读出器/写入器5021等的计算机。图34D示出了除以上对象外还可以包括天线5014、用于移动电话和移动终端的单波段部分接收服务(“1seg”)的调谐器等的移动电话。

在图33A到33H以及图34A到34D中所示出的电子器件可以具有多种功能。例如，可以给出在显示部分上显示多种信息(静态图像、运动图像、文本图像等)的功能，触摸屏功能，显示日历、日期、时间等的功能，以多种软件(程序)来控制处理的功能，无线通信功能，以无线通信功能与多种计算机网络连接的功能，以无线通信功能发送及接收多种数据的功能，以及读取存储于存储介质内的程序或数据并且将该程序或数据显示于显示部分上的功能。此外，包括多个显示部分的电子器件可以具有将图像信息主要显示于一个显示部分上而将文本信息显示于另一个显示部分上的功能，通过将其中考虑了视差的图像显示于多个显示部分上来显示三维图像的功能等。而且，包括图像接收器部分的电子器件可以具有拍摄静止图像的功能、拍摄运动图像的功能、自动或手动校正所拍摄的图像的功能，将所拍摄的图像存储于存储介质(外部存储介质或者合并于照相机内的存储介质)中的功能，将所拍摄的图像显示于显示部分上的功能等。注意，可以给在图33A到33H及图34A到34D中示出的电子器件提供的功能并不限定于此，并且电子器件可以具有多种功能。

在本实施例中所描述的电子器件的特征在于具有用于显示某种信息的显示部分。通过使本实施例中的电子器件与实施例1到9中的半导体器件、移位寄存器或显示器件组合，可以实现可靠性的提高、成品率的提高、成本的降低、显示部分的尺寸的增大、显示部分的清晰度的提高等。

然后，描述半导体器件的应用实例。

图34E示出了其中设置半导体器件使之与建筑物结合的实例。在图34E中，包括外壳5022、显示部分5023、作为操作部分的远程控制器件5024、扬声器5025等。半导体器件作为壁挂类型合并于所构造的物体内并且可以在不需要大的空间的情况下设置。

图34F示出了其中半导体器件合并于所构造的物体内的实例。显示屏5026与预制的浴室结合，使得洗浴的人可以观看显示屏5026。

注意，虽然本实施例给出了墙壁和预制的浴室作为建筑物的实例，但是本实施例并不限定于它们并且半导体器件可以设置于多种建筑物内。

然后，描述半导体器件与运动物体合并的实例。

图34G示出了其中将半导体器件设置于车辆内的实例。显示屏5028被设置于车辆的主体5029内并且可以根据要求显示由主体的操作或主体的外部输入的信息。注意，该半导体器件可以提供导航功能。

图34H示出了其中设置了半导体器件以使之与客机结合的实例。图34H示出了当将显示屏5031设置于客机内的座位上方的天花板5030上时的使用方式。显示屏5031通过铰链部分5032与天花板5030结合，并且乘客可以通过延伸或收缩铰链部分5032来观看显示屏5031。显示屏5031在由乘客操作时具有显示信息的功能。

注意，尽管本实施例给出了车辆的主体以及飞机的主体作为运动体的实例，但是本实施例并不限定于此。半导体器件可以设置于多种运动体，例如两轮机动车、四轮车辆(包括小汽车、公共汽车等)、火车(包括单轨、铁路等)及船舶。

本申请基于在2008年11月28日提交日本专利局的日本专利申请No.2008-304124，该专利申请的全文在此通过引用的方式被并入。

Claims (5)

1.一种显示器件，包括：

驱动电路；以及

像素，

其中，所述驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和电容器，

其中，所述第一晶体管的第一端子与第一布线电连接，并且所述第一晶体管的第二端子与第二布线电连接，

其中，所述第二晶体管的第一端子与所述第二布线电连接，所述第二晶体管的第二端子与所述第一晶体管的栅极电连接，并且第二晶体管的栅极与所述第一布线电连接，

其中，所述第三晶体管的第一端子与第三布线电连接，并且所述第三晶体管的第二端子与所述第一晶体管的所述栅极电连接，

其中，所述第四晶体管的第一端子与所述第三布线电连接，所述第四晶体管的第二端子与所述第三晶体管的栅极电连接，并且所述第四晶体管的栅极与所述第一晶体管的所述栅极电连接，

其中，所述第五晶体管的第一端子与第四布线电连接，所述第五晶体管的第二端子与所述第一晶体管的所述栅极电连接，并且所述第五晶体管的栅极与所述第四布线电连接，

其中，所述第六晶体管的第一端子与所述第四布线电连接，所述第六晶体管的第二端子与所述第一晶体管的所述栅极电连接，以及所述第六晶体管的栅极与第五布线电连接，

其中，所述第七晶体管的第一端子与所述第三布线电连接，所述第七晶体管的第二端子与所述第二布线电连接，并且所述第七晶体管的栅极与所述第五布线电连接，

其中，所述第八晶体管的第一端子与所述第三布线电连接，所述第八晶体管的第二端子与所述第一晶体管的所述栅极电连接，并且所述第八晶体管的栅极与第六布线电连接，

其中，所述第九晶体管的第一端子与所述第三布线电连接，所述第九晶体管的第二端子与所述第二布线电连接，并且所述第九晶体管的栅极与所述第六布线电连接，并且

其中，所述电容器的一个电极与所述第一布线电连接，并且所述电容器的另一个电极与所述第三晶体管的所述栅极电连接。

2.根据权利要求1所述的显示器件，其中，所述驱动电路被形成于与包含于所述像素中的晶体管相同的基板之上。

3.根据权利要求1所述的显示器件，其中，所述第一晶体管的沟道宽度大于所述第二晶体管到所述第九晶体管中的每个晶体管的沟道宽度。

4.根据权利要求1所述的显示器件，其中，所述像素包括液晶元件。

5.一种电子器件，包含：

根据权利要求1所述的显示器件；以及

操作开关。