[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102137540A - 电路板叠层模块和电子装置 - Google Patents

电路板叠层模块和电子装置 Download PDF

Info

Publication number
CN102137540A
CN102137540A CN2010105952188A CN201010595218A CN102137540A CN 102137540 A CN102137540 A CN 102137540A CN 2010105952188 A CN2010105952188 A CN 2010105952188A CN 201010595218 A CN201010595218 A CN 201010595218A CN 102137540 A CN102137540 A CN 102137540A
Authority
CN
China
Prior art keywords
circuit board
noise
circuit
hole
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105952188A
Other languages
English (en)
Inventor
松本一治
柳川周作
冈修一
六波罗真仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102137540A publication Critical patent/CN102137540A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种电路板叠层模块，包括：具有多层结构的第一电路板，其中在多个层中提供接地层；安装在第一电路板上的第二电路板；以及安装在第二电路板上的半导体芯片，其中在第一电路板中，在电磁噪声的发生地点的周围方向上，在与期望保护不受电磁噪声影响的电路部分或电路元件不同的一侧提供噪声引导贯通孔，其将在半导体芯片中生成的电磁噪声引导到下层侧。

Description

电路板叠层模块和电子装置
技术领域
本发明涉及电路板叠层模块(laminated module)，其中第二电路板安装在第一电路板上，并且半导体芯片是安装在第二电路板的上表面上的裸芯片。此外，本发明涉及一种电子装置，其中作为母板的第一电路板具有电路板叠层模块的结构。
背景技术
电子产品已小型化、厚度减少、功能改进并且对于高频得到改进。电子产品的电路部分通常通过将半导体集成电路(以下称为IC芯片)和许多其它电路部件安装在印刷布线板上来构造。
在构成电子产品的IC芯片中，精细度的改进和集成的改进进步，并且通过一个半导体芯片形成实现整个功能块的系统LSI，该功能块传统上由印刷布线板、多个IC和其它电路部件构成。
另一方面，要求印刷布线板和安装的部件支持更高频率和更高速度，以及实现精细度和更高集成的改进。
对于电子装置的小型化和厚度的减少，除了IC芯片，要求将如电感器、电容器和电阻器的无源元件的多个电路元件(器件)安装在相同板上的小的空间内。为了符合该要求，其中多个IC芯片和无源部件安装在一个封装上的封装内系统(SiP)被投入实际使用。
此外，为了进一步小型化和高度减少(厚度减少)，积极开发了在印刷布线板的内部形成无源元件的技术。通过该技术，减少了目前情况下难以并入IC中的外部部件的成本，此外，防止外部部件阻碍整个板的小型化和高度减少变为可能。
当小型化和高度减少进步时，担心出现这样的现象，其中在电路操作主要包括有源元件时，周围无源元件的特性通过从电路发射的电磁波或电磁场辐射而改变，这反馈到电路，并且电路特性劣化。
为了防止如上所述的电磁干扰，必须通过适当地形成屏蔽结构来避免影响。
然而，例如，在如自身生成电磁场的电感器的无源元件中，当保持在地电势的导电层在其附近存在时，通过进入地电势的层中的磁通量生成涡流损失。然后，因为返回电感器的磁通量的强度减少，所以Q值和电感(L值)减少。
作为避免这种缺点的对策，屏蔽层与电感分开(例如，见JP-A-10-199734(专利文献1))。
发明内容
然而，如在专利文献1中，用于将屏蔽层或接地层与如电感的电路元件分开的对策要求大的屏蔽盒，并且阻碍电路板叠层模块的小型化和成本减少。
此外，在电路板叠层模块中，接地层在其许多层中安排，并且它们相互电连接。因此，存在这样的情况，其中来自包括有源元件的电路的辐射噪声(电磁波等)使接地层的电势波动，并且这被传播并劣化了电路特性。
由于无源元件通过使用多层布线结构安装在电路板中，并且必须防止无源元件之间的干扰，因此在许多层中提供接地层。因此，不能没有理由地移除接地层。
因此，期望提供一种具有以下结构的电路板叠层模块，其中快速减少从电路中生成的电磁噪声的影响而不显著改变电路板叠层模块中的接地层的形状。此外，期望提供一种电子装置，其中作为母板的第一电路板包括电路板叠层模块。
根据本发明的实施例，提供了一种电路板叠层模块，包括第一电路板、第二电路板和半导体芯片。
第一电路板具有多层结构，其中在多个层中提供接地层。
第二电路板安装在第一电路板上。
半导体芯片安装在第二电路板上。
在第一电路板的多个接地层上，形成用于将半导体芯片中生成的电磁噪声引导到下层侧的噪声引导贯通孔(through via)。在电磁噪声的发生地点的周围方向上，在与期望保护不受电磁噪声影响的电路部分或电路元件不同的一侧不均匀地提供噪声引导贯通孔。
这里，考虑这样的情况，其中不同于上述结构，不存在噪声引导贯通孔。
在半导体芯片中生成的电磁噪声穿过叠层板的绝缘层，首先进入第一电路板中的最接近的接地层，并且使电势波动。当接地层是平面形状并具有大的面积时，电磁噪声二维扩散。然而，当噪声强度高并且噪声不能被单个接地层吸收时，接地层的电势显著变化。因为该变化直接变为半导体芯片的共同噪声，所以对电路特性施加大的影响。此外，还对在第一和第二电路板的内部或上表面上形成的无源元件施加影响。
顺带提及，尽管接地层还连接到另一接地层，但是连接地点受限，并且不能总是执行快速的噪声传播。
在该实施例中，在有效地点安排用于将电磁噪声传播到下层侧的噪声引导贯通孔。这里，有效地点例如是与期望保护不受电磁噪声影响的电路元件不同的一侧，并且更期望是包括与电路元件相对的一侧的特定范围。当存在多个噪声引导贯通孔时，确保各通孔之间的距离到一定程度，并且选择孔的数量以有效地用于快速引导电磁噪声。当接收电磁噪声的范围大到一定程度时，这是优选的。
噪声引导贯通孔自身可以是小的，并且其位置和数量是重要的。因为电磁噪声的强度高，所以噪声通过小的通孔有效地泄露到下层。通孔(噪声贯通孔)可以形成为具有容易制造的尺寸。在一般的印刷布线板的形成期间可以形成贯通孔，因为通过利用钻孔机钻孔和电镀生长，可以对贯通孔给予导电性。因此，贯通孔的大小优选与普通的贯通孔的大小相同，但是即使该贯通孔大于或小于普通的贯通孔也不导致任何问题。将参考下面描述的剖面结构给出贯通孔的制造的细节。
从上面可知，本发明实施例的噪声引导贯通孔在几乎没有影响的情况下快速传播并扩散具有高能量强度的辐射噪声到下面区域，同时保持在导电层中传播的传播噪声的移除性能。
根据本发明的另一实施例，提供了一种电子装置，其在装置外壳的内部包括作为母板的第一电路板。类似于前述电路板叠层模块，第一电路板包括第二电路板、半导体芯片和噪声引导贯通孔。
根据本发明的实施例，可以提供具有用于快速减少电磁噪声的影响的结构的电路板叠层模块。此外，根据本发明的实施例，可以提供这样的电子装置，其中作为母板的第一电路板是电路板叠层模块。
附图说明
图1是实施例的电路板叠层模块的示意性剖面图。
图2是示出依赖于电感器和接地层之间的距离的L值改变率数据的曲线图。
图3是形成为图1的半导体芯片中的一个芯片的TV调谐器的前端电路的方块结构图。
图4A到4D是示出通过电磁场仿真获得的电场分布的图，该电场分布与L1面到L4面的接地层图案重叠，并且在采取根据本发明实施例的对策之前获得。
图5A到5D是示出通过电磁场仿真获得的电场强度分布的图，该电场强度分布与L1面到L4面的接地层图案重叠，并且在安排根据本发明实施例的噪声引导贯通孔之后获得。
图6是是示出对其应用本发明实施例的电视的透视图。
具体实施方式
将参考附图按照下面的顺序描述本发明的实施例，同时高频电路模块用作示例。
1.模块的剖面结构
2.电感器下面的接地层开口
3.高频电路的示例
4.噪声引导贯通孔的适当安排及其效果
5.产品应用的示例
<1.模块的剖面结构>
图1是实施例的电路板叠层模块的示意性剖面图。
图1所示的电路板叠层模块1大致包括第一电路板10和安装在第一电路板10的上表面上的第二电路板20。
第一电路板10包括核心基底11，布线层12A形成在核心基底11的前表面上，并且布线层13A形成在核心基底11的后表面上。
因为依赖于电路配置布线层12A可以用作电源层，所以布线层12A与接地层分开地形成图案。
作为基底树脂层的绝缘基底12粘合到在其上形成布线层12A的核心基底11的前表面侧。类似地，作为另一基底树脂层的绝缘基底13粘合到在其上形成布线层13A的核心基底11的后表面侧。
变为布线层的导电膜(如铜箔)之前形成在与核心基底相对的绝缘基底12和13的每个的表面上，并且通过对导电膜形成图案来形成布线层。
在图1中，省略了在绝缘基底12的前表面侧的布线层的说明。另一方面，绝缘基底13的后表面侧的布线层形成为接地平面14的后表面，该接地平面14是在绝缘基底13的后表面上占据相对大的面积的导电层。顺带提及，接地平面是根据本发明的接地层中的最低层。因为特别形成最低层的接地层以具有相对宽的面积，所以使用该名称。
图1所示的第一电路板10具有内建的多层布线结构，其中四个布线层(在图示示例中所有层都是接地层)从最低层的后表面接地平面14到未示出的最上布线层按顺序向上层压。布线层不限于四层，并且层数可以是大于二的任何数字。当使得叠层的层数为四或更多时，将在上表面具有导电层(如铜箔)的绝缘基底粘合到绝缘基底12，并且后表面侧的层压也通过粘合具有铜箔的绝缘基底来执行。以任何方式，称为后表面接地平面的层最终位于第一电路板10的后表面上，并且形成为具有相对大的面积的导电层。
使用电镀方法或任何导电层形成技术执行各个层的布线层的图案形成。电镀方法可以使用无电镀或电解电镀。作为另一导电层形成技术，可以采用蚀刻，其使用通过双侧掩膜对准形成的抗蚀图。
在核心基底11中的基底贯通孔的形成中，在形成布线层12A、13A、14和16后，通过钻孔或激光处理预先形成通孔(via hole)。当通过电解电镀形成布线层12A、13A、14和16时，在形成方法中要求的薄导电膜覆盖通孔的内壁，并且还对通孔的内部执行电镀生长，使得形成基底贯通孔。当不能通过电镀嵌入导电层时，额外要求嵌入绝缘树脂的处理。
一些基底贯通孔用于提取基底内部的无源元件的电极，并且用于各元件之间的连接，并且其它一些通孔还用于接地布线连接。在图1中用参考标号15表示用于接地布线连接的基底贯通孔的示例。后表面接地平面14、第一电路板10内部的接地布线层和最上层的接地布线层(前表面)通过第一基底贯通孔15具有几乎相同的电势(地电势)。
稍后描述的噪声引导贯通孔GH以与基底贯通孔相同的方式同时形成。
作为其它叠层电路板的第二电路板20安装在具有上述结构的第一电路板10的上表面。包括IC的电路部件安装在例如第一电路板相对侧上的第二电路板20的主要表面(前表面)上。图1示出作为电路部件的裸的半导体芯片和电感器L。
在如上所述的电路板叠层模块结构中，稍后所述的电子装置的所谓印刷布线板对应于第一电路板10，并且这通常称为母板。插入在构成电子电路的电子部件组和母板之间的第二电路板20通常称为插入器，并且与母板不同。
作为插入器的第二电路板20具有与第一电路板10(内建电路板)相同的基本结构。
即，第二电路板20包括核心基底21，未示出的布线层形成在核心基底21的前表面上，并且未示出的布线层还形成在核心基底21的后表面上。
作为基底树脂层的绝缘基底22粘合到其上形成布线层的核心基底21的前表面侧。类似地，作为另一基底树脂层的绝缘基底23粘合到其上形成其它布线层的核心基底21的后表面层。
变为布线的导电膜(如铜箔)之前形成在核心基底的相对侧的绝缘基底22和23的每个的表面上，并且导电膜形成图案使得形成布线层。
在图1中，除了电感器部分，几乎省略前侧的基底树脂层22的布线层(以下称为上布线层)的说明。
从板的内部到前表面，通过相互连接多个线圈布线图案形成电感器L，该线圈布线图案通过贯通孔由第二电路板20的多个分层布线层形成。
所示示例的电感器L通过层压通过将布线层处理成螺旋形状的布线层而获得的四层线圈布线形成在第二电路板20中。层数和处理的线圈布线的形状不受限制。因此，线圈布线的形状不限于曲线，并且可以是正方形、直线或那些的组合。
顺带提及，尽管未示出，图1所示的电感器L的导线布线通过在图1未示出的地点处的布线粘合或通过第二电路板20的内部布线和通过芯片后侧连接电连接到半导体芯片30的特定电路块。
该实施例的特征是在第一电路板10的四个接地层的布线层中，在来自包括后表面接地表面14的三层(即，布线层10、13A和14)中的上层的一些层中，提供称为噪声引导贯通孔GH的小的贯通孔。
噪声引导贯通孔GH的数量不受限制。然而，关于位置，用半导体芯片的电磁噪声的发生地点(噪声源NSG)作为参考，并且在与期望保护不受电磁噪声影响的电路元件(这里是电感器L)不同的一侧，更优选地，在包括相对侧的指定范围内，安排噪声引导贯通孔GH。稍后将描述噪声引导贯通孔GH的操作和效果、详细的安排形式和安排示例。
这里，最上层的布线层16称为L1面，低层的布线层12A称为L2面，下一低层的布线层13A称为L3面，并且最低层的后表面接地平面14称为L4面。
<2.电感器下面的接地层开口>
此外，该实施例的另一特征是移除电感器L的下面区域中的L1面(布线层16)、L2面(布线层12A)和L3面(布线层13A)的部件，并且形成开口16B、12B和13B。开口的大小大于电感器L的占据区域。因此，电感器L的接地层实际上是后表面接地平面14。
该结构具有以下的操作和效果：防止从电感器L发射的磁通量在导电层中生成涡流，以及由于涡流导致的损失(磁通量的吸收)减少电感器L的Q值和L值。
图2示出依赖于电感器和接地层之间的距离的L值改变率数据。
图2的曲线图的水平轴指示电感器L和接地层之间在板厚度方向上的距离x(单位：mm)，并且垂直轴指示L值减少率(单位：％)。
这里，准备了三种L值(初始值)，它们是参考值、参考值两倍的值和大于参考值20倍的值，并检查L值改变的距离依赖性。
从该曲线图，随着接地层接近电感器L，L值的减少率增加。当L值高时，当距离变为1mm或更少时减少率变得显著，并且变化变大。尽管依赖于L值，但当距离为1mm或更多时，获得稳定的数据。
<3.高频电路的示例>
通过半导体芯片30实现的电路的功能不限于本发明的应用。
然而，在该实施例中，为了更具体和实用的描述，将使用半导体芯片30作为示例来进行描述，在半导体芯片30中，将电视接收机等中使用的调谐器电路的前端部分的部件形成为一个芯片。
通常，为了将振荡器、滤波器、匹配电路、调制电路等集成到一个封装中，必须使用多个电感器和多个电容器。
例如，在TV调谐器中，通过包括电容器和电感器的调谐电路将通过天线接收的广播信号调谐到目标频率是必须的。此外，经由高频放大器，通过包括电容器和电感器的级间调谐电路调谐接收的信号是必须的。关于上述调谐器，尽管调谐电路的电容器可以并入前述电路板叠层模块1中的IC中，但是在目前情况下将电感器从外部附接到IC。
顺带提及，在不同于电视接收机的使用中，在例如调制便携式无线终端的基带信号并获得无线信号的调制电路、执行与此相反的处理的解调电路或包括本地振荡电路以生成用于调制和解调的载波的高频电路中使用电感器。
图3是形成为在图1的半导体芯片30(以下简称为IC)中的一个芯片的TV调谐器的前端电路的方块结构图。
图3所示的调谐器前端IC(半导体芯片30)支持46到147MHz(VL频带)、147到401MHz(VH频带)和401到887MHz(U频带)的接收频率的三个频带。这些对应于在不同国家的电视广播中使用的频带。半导体芯片30包括三组带通滤波器(BPF)和RF放大器作为用于接收三个频带中的输入信号的结构。具体地，在输入端并行提供对应于VL频带的滤波器31VL和RF放大器32VL、对应于VH频带的滤波器31VH和RF放大器32VH和对应于U频带的滤波器31U和RF放大器32U。
每个带通滤波器(滤波器31)包括用于每个频带的电容器和电感器，以便选择每个接收频带中的期望频率。尽管图3中未示出，但是电感器提供为外部电路元件。
接收部分的结构对应于这样的装置(contrivance)，其用于通过简化电路来替代其中为每个频带提供使用变容二极管、RF放大器和级间调谐电路的调谐电路的接收系统来执行频带划分。调谐电路还要求相对大L值的电感器，并且本发明可以应用。因此，结构可以变为适于调谐电路系统的一种结构。在该情况下，要求用于给出可变容量作为数字数据的如存储器的装置。
顺带提及，作为不同于IC的单独部件的平衡-不平衡变换器(balun)40(用于阻抗调整的相位调整器)连接在输入端和天线端子T1之间。此外，在IC的初级提供未示出的天线开关。对于通过平衡-不平衡变换器40从天线输入到IC的接收信号，可以通过未示出的天线开关选择用于三个频带的处理路径(包括滤波器(BPF)和RF放大器的处理路径)。
用于混合振荡信号和接收信号并执行频率转换(下转换)的两个混频器33A和33B连接到接收部分的IC中的后级。此外，提供振荡器(VCO 34)和用于分频VCO输出并将其转换为相位上90°不同的两个振荡信号的IQ生成部分35。
图像拒绝部分36、用于噪声移除的滤波器37和IF放大器38串联连接到两个混频器33A和33B的后级。在用于每个频带的IF放大器38和RF放大器32中，可以通过外部输入执行增益控制。
另一方面，作为与VCO 34一起构成PLL的一部分的用于PLL控制的电路，提供PLL控制电路41、振荡电路43等。
VCO 34以对应于来自PLL控制电路41的控制电压的频率振荡。
PLL控制电路41通过内置分频器来分频VCO输出，并且内置相位比较器比较VCO输出和从外部给出的参考信号。比较结果提供到PLL控制电路41中的环路滤波器，并且提取其电平根据分频器的输出和参考信号之间的相位差改变的DC电压。该DC电压作为振荡频率的控制电压给到VCO 34。振荡电路43基于外部晶体振荡器控制环路滤波器的控制时钟。
在TV调谐器中，以乱真(spurious)性能为典型，要求抑制噪声特性等。
噪声特性(电阻属性)涉及高频失真，并且高频失真主要由混频器的非线性导致。因此，通过图像拒绝部分36下转换的接收信号经历噪声抑制。然而，用于生成高频噪声的噪声源(如PLL)在混频器的附近存在以便处理数字信号。尽管通常在IC内部采取针对噪声源的对策，但是重要的是防止公共噪声模式中的噪声传播，其主要通过接地路径影响外部电路元件。
然而，在其中为了小型化要求高密度安装的电路板叠层模块中，难以确保噪声源和电路元件之间的距离。此外，即使确保了距离，通常也不能防止通过接地层的噪声传播。
特别是，当噪声通过接地层传播到电感器L时，减少了TV调谐器的乱真性能。
由于以上原因，通过接地层的噪声传播是阻碍小型化和更高密度的因素。因此，必须改进包括接地层的地电势提供层。
<4.噪声引导贯通孔的适当安排及其效果>
在该实施例中，通过噪声引导贯通孔GH的适当安排有效地防止了噪声传播到噪声传播阻断对象，例如电感器L。
此后，将对通过使用电磁场仿真的反复试验处理获得的噪声引导贯通孔GH的适当安排位置、及其存在的效果差进行描述。
图4A到4D示出通过电磁场仿真获得的电场强度分布，其与L1面到L4面的接地层图案重叠。
这里，通过使用图4A的L1面(布线层16)说明附图。粗实线指示布线层轮廓。此外，最接近L1面的中心并且其中安排4×4小的圆形标记的部分对应于半导体芯片的后表面BMP，并且半导体芯片30主要安排在该部分中。
对应于半导体芯片30的上侧和左侧的反L型部分对应于电感器L的安排区域下面的开口16B。在图4B的L2面(布线层12A)中，在类似位置提供开口12B。此外，在图4C的L3面(布线层13A)中，在类似位置提供开口13B。另一方面，在L4面(后表面接地平面14)中不形成开口。
噪声源NSG(例如，PLL)存在于半导体芯片30的左边角的附近。
在电磁场仿真结果中，指示500A/m或更高的高电场区域(斜线部分)、中间电场区域下限和低电场区域下限。
当注意斜线的高电场区域时，在最接近噪声源的L1面中，高电场区域集中在相对窄的区域中。然而，在L2面和L3面中，高电场区域传播并扩散到非常宽的区域。这延伸到刚好在电感器L的安排区域下面的部分。尽管这个因为没有导电层而不能仿真，但是这个可以从周围扩散的状态容易地推断。此外，输入/输出电路也包括在高电场区域中。
在最下层的L4面中，高电场区域趋于减少。
图5A到5D示出在适当地安排噪声引导贯通孔GH以采取对策后的电磁场仿真结果。
图5A的图案与图4A的图案不同在于：存在四个噪声引导贯通孔GH，其安排为接近噪声源NSG，并且沿着与安排电感器L的一侧的芯片侧不同的芯片侧逐渐地远离噪声源NSG，尽管它们是小的并且难以看到。
此外，因为电磁场趋于依赖于导电层图案而被引导，所以在跨越反L形的右边角附近的导电层(L3面和L4面)的狭窄部分的开口的相对侧形成三个横向安排的噪声引导贯通孔GH。顺带提及，在图4A和4B以及图5A和5B中，每个具有比噪声引导贯通孔GH大10倍或更多倍的直径的圆形、六边形和葫芦型孔是贯通孔的通孔。
因为L2表面是电源线，所以噪声引导贯通孔GH没有连接到相邻的布线。然而，电磁场通过通孔引导到低层。
当比较图5A到5D和图4A到4D时，大大地减少了高电场区域。这是因为电磁场通过噪声引导贯通孔GH并且快速分散和传送到低层，由此，充分展示了四个接地层的总的电磁场吸收能力。
此外，要理解高电场区域的分布中心在与电感器L分开的方向上移动。由此，可以说噪声引导贯通孔GH将电磁场噪声快速引导到低层，并且还在与电感器L分开的方向上移动分布中心。
关于噪声引导贯通孔GH的适当安排，上面的视图总结如下。
(1)期望噪声引导贯通孔在噪声源的周围方向上不均匀地提供在与期望保护不受电磁噪声影响的电路元件的一侧不同的一侧。
(2)更期望地，噪声引导贯通孔提供在包括关于噪声源与电路元件分开的方向的指定范围内。当存在多个噪声引导贯通孔时，根据噪声引导贯通孔的数目和噪声引导贯通孔之间的间隔，从安排的必要性确定指定范围。此外，确定指定范围同时关于噪声源在与电路元件分开的方向上提供对称轴不是必须的。存在这样的情况，其中可以形成噪声引导贯通孔的地点受到接地层的图案的限制。例如，即使在这种情况下，如果噪声引导贯通孔的形成地点不是关于噪声源的电路元件的一侧也是足够的，并且更优选地，形成地点包括远离电路元件的一侧。
此外，除了上述(1)和(2)，优选安排噪声引导贯通孔GH以满足下面的因素(3)和(4)之一。
(3)即使在噪声引导贯通孔的直径近似比用于连接不同层的电路布线的贯通孔的通孔小一位数时，也具有足够的电磁场引导效果。因此，噪声引导贯通孔可以小于贯通孔的通孔。然而，噪声引导贯通孔可以具有基本上与贯通孔或其通孔相同的大小。
(4)关于噪声源，将噪声引导贯通孔提供在最靠近噪声源的电路元件的安排中心的相对侧。可替代地，优选将噪声引导贯通孔提供在远离电路元件的一侧。同样在该情况下，类似于上面，优选将多个噪声引导贯通孔安排在指定范围内，同时确保它们之间的距离。
顺带提及，除了上述(1)到(4)的任一或它们的任意组合，期望第二电路板20的至少一个接地层电连接到其中提供噪声引导贯通孔的第一电路板10的至少一个接地层。电磁噪声同样通过各接地层之间的电连接路径引导到下层侧。因此，获得更快的噪声消除效果。
根据实施例，可以获得下面的效果。
当使用调谐器IC和插入器的布线层形成具有多个内置电感器的SiP时，接地层不形成在插入器中，而是形成在母板侧。此时，为了确保离电感器的距离，只在最低层中形成接地层以便面对电感器的下表面。由此，可能有效地防止电感器的L值和Q值减少。
关于母板侧的接地层的布局，在噪声生成源的正下面及其附近提供噪声引导贯通孔GH，并且提供用于将高磁场的分布引导到尽可能最低层的电流路径，以便防止通过相同层和各层之间的传播发生。此外，提供噪声引导贯通孔GH，使得电磁场分布的中心远离电感器和输入/输出电路。
当噪声传播路径远离电感器和输入/输出电路时，大大地改进以乱真性能为典型的高频电路的噪声特性。
<5.产品应用的示例>
上面的结构可应用于例如图6所示的电视显示设备(以下称为电视)和其它电子装置，特别是包括调谐器的电子装置。此后，将描述对其应用实施例的电子装置的典型示例。
图6是示出对其应用本发明的电视的透视图。应用示例的电视包括图像显示屏幕部分110，其包括前面板120、滤色镜130等。本发明可应用于外壳中的未示出的印刷线路板或其上安装的模块盘。
本申请包含涉及于2009年12月25日向日本专利局提交的日本优先权专利申请JP 2009-296130中公开的主题，在此通过引用并入其全部内容。
本领域技术人员应当理解，依赖于设计需求和其它因素可以出现各种修改、组合、子组合和更改，只要它们在权利要求或其等效物的范围内。

Claims (11)

1.一种电路板叠层模块，包括：
具有多层结构的第一电路板，其中在多个层中提供接地层；
安装在所述第一电路板上的第二电路板；以及
安装在所述第二电路板上的半导体芯片，其中
在所述第一电路板中，在电磁噪声的发生地的周围方向上，在与期望保护不受所述电磁噪声影响的电路部分或电路元件不同的一侧提供噪声引导贯通孔，所述噪声引导贯通孔将在所述半导体芯片中生成的电磁噪声引导到下层侧。
2.如权利要求1所述的电路板叠层模块，其中所述噪声引导贯通孔的直径等于或小于用于连接不同层的电路布线的贯通孔的通孔的直径。
3.如权利要求2所述的电路板叠层模块，还包括作为所述半导体芯片的外部元件的多个电路元件，其安排在所述第二电路板上，并且使用基底布线层形成，其中
关于所述电磁噪声的发生地，在与其中安排多个电路元件的特定电路元件的安排中心相对的一侧提供所述噪声引导贯通孔，当不存在所述噪声引导贯通孔时，所述电磁噪声被施加到所述特定电路元件。
4.如权利要求3所述的电路板叠层模块，其中多个所述噪声引导贯通孔提供在与其中安排所述特定电路元件的安排中心相对的一侧，并且相互隔开。
5.如权利要求2所述的电路板叠层模块，还包括多个电路元件，其是所述半导体芯片的外部元件，安排在所述第二电路板上，并且使用基底布线层形成，其中
关于所述电磁噪声的发生地，所述噪声引导贯通孔提供在与最靠近所述发生地的电路元件的安排中心相对的一侧。
6.如权利要求5所述的电路板叠层模块，其中多个所述噪声引导贯通孔相互隔开，并且关于所述电磁噪声的发生地，提供在作为安排中心并且与其中安排最靠近所述电磁噪声的发生地的多个电路元件中的一个电路元件的安排中心相对的一侧。
7.如权利要求1到6任一所述的电路板叠层模块，其中所述第二电路板的多个层包括至少一个接地层，其电连接到提供有所述噪声引导贯通孔的所述第一电路板的接地层。
8.如权利要求7所述的电路板叠层模块，其中所述电路元件包括使用所述第二电路板的布线层形成的叠层电感器。
9.如权利要求1所述的电路板叠层模块，其中所述电路元件包括使用所述第二电路板的布线层形成的叠层电感器。
10.如权利要求8或9所述的电路板叠层模块，其中在所述叠层电感器下面的区域中，在所述第二电路板的接地层和除了所述第一电路板的最底层的后表面接地层外的所述第一电路板的接地层的所有接地层中，形成大于所述叠层电感器的面积的开口。
11.一种电子装置，包括：
装置外壳中的第一电路板，所述第一电路板是包括多个层中的接地层的母板，其中
所述第一电路板包括
安装在所述第一电路板上的第二电路板；以及
安装在所述第二电路板上的半导体芯片，并且
在所述第一电路板中，在电磁噪声的发生地的周围方向上，在与期望保护不受所述电磁噪声影响的电路部分或电路元件不同的一侧提供噪声引导贯通孔，所述噪声引导贯通孔将在所述半导体芯片中生成的电磁噪声引导到下层侧。
CN2010105952188A 2009-12-25 2010-12-20 电路板叠层模块和电子装置 Pending CN102137540A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009296130 2009-12-25
JP296130/09 2009-12-25
JP262181/10 2010-11-25
JP2010262181A JP2011151367A (ja) 2009-12-25 2010-11-25 回路基板積層モジュール及び電子機器

Publications (1)

Publication Number Publication Date
CN102137540A true CN102137540A (zh) 2011-07-27

Family

ID=44187317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105952188A Pending CN102137540A (zh) 2009-12-25 2010-12-20 电路板叠层模块和电子装置

Country Status (3)

Country Link
US (1) US8254144B2 (zh)
JP (1) JP2011151367A (zh)
CN (1) CN102137540A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102958275A (zh) * 2011-08-31 2013-03-06 鸿富锦精密工业（深圳）有限公司 电路板
CN110769592A (zh) * 2019-11-06 2020-02-07 苏州浪潮智能科技有限公司 一种印刷电路板及其设计方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
CN102144289B (zh) * 2008-09-05 2015-08-05 三菱电机株式会社 高频电路封装件及传感器模块
JP5783186B2 (ja) * 2013-01-21 2015-09-24 株式会社村田製作所 積層基板モジュール
US9767957B2 (en) * 2013-08-12 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a tunable three dimensional inductor
US9824995B2 (en) * 2014-09-29 2017-11-21 Nxp Usa, Inc. Flexible circuit leads in packaging for radio frequency devices
US10477684B2 (en) * 2015-09-25 2019-11-12 Intel Corporation Apparatus, system, and method including a bridge device for interfacing a package device with a substrate
US9780048B1 (en) * 2016-08-03 2017-10-03 Qualcomm Incorporated Side-assembled passive devices
JP6536751B2 (ja) * 2016-08-18 2019-07-03 株式会社村田製作所 積層コイルおよびその製造方法
US10109903B2 (en) * 2016-10-06 2018-10-23 Invensas Corporation Flipped RF filters and components
US10454163B2 (en) * 2017-09-22 2019-10-22 Intel Corporation Ground layer design in a printed circuit board (PCB)
JP7066528B2 (ja) * 2018-05-31 2022-05-13 日東電工株式会社 配線回路基板、その製造方法および配線回路シート
US10818646B2 (en) * 2019-02-13 2020-10-27 Infineon Technologies Ag Power stage device with carrier frame for power stage module and integrated inductor
US11848262B2 (en) 2021-02-16 2023-12-19 Infineon Technologies Ag Semiconductor package and passive element with interposer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201115260Y (zh) * 2007-08-01 2008-09-10 青岛海信电器股份有限公司 电磁干扰抑制电路和具有所述电路的电视机
US20080266018A1 (en) * 2007-04-30 2008-10-30 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US20090244877A1 (en) * 2008-04-01 2009-10-01 Wei-Hao Yeh PCB layout structrue for suppressing EMI and method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644175B2 (ja) 1997-01-14 2005-04-27 株式会社村田製作所 空芯コイルの電磁シールド構造
JP4418250B2 (ja) * 2004-02-05 2010-02-17 株式会社ルネサステクノロジ 高周波回路モジュール
JP2008078184A (ja) * 2006-09-19 2008-04-03 Alps Electric Co Ltd 高周波チップ搭載用多層配線板および高周波回路モジュール
JP2008263077A (ja) * 2007-04-12 2008-10-30 Sony Corp 半導体装置および電子装置
DE602007009375D1 (de) * 2007-07-27 2010-11-04 Fujitsu Semiconductor Ltd Rauscharme Flip-Chip-Verpackungen und Flip-Chips dafür

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080266018A1 (en) * 2007-04-30 2008-10-30 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
CN201115260Y (zh) * 2007-08-01 2008-09-10 青岛海信电器股份有限公司 电磁干扰抑制电路和具有所述电路的电视机
US20090244877A1 (en) * 2008-04-01 2009-10-01 Wei-Hao Yeh PCB layout structrue for suppressing EMI and method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102958275A (zh) * 2011-08-31 2013-03-06 鸿富锦精密工业（深圳）有限公司 电路板
CN102958275B (zh) * 2011-08-31 2017-02-15 鸿富锦精密工业（深圳）有限公司 电路板
CN110769592A (zh) * 2019-11-06 2020-02-07 苏州浪潮智能科技有限公司 一种印刷电路板及其设计方法
CN110769592B (zh) * 2019-11-06 2021-07-30 苏州浪潮智能科技有限公司 一种印刷电路板及其设计方法

Also Published As

Publication number Publication date
JP2011151367A (ja) 2011-08-04
US8254144B2 (en) 2012-08-28
US20110157857A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
CN102137540A (zh) 电路板叠层模块和电子装置
CN102164258B (zh) 电路基板层叠模块及电子设备
US8400307B2 (en) Radio frequency IC device and electronic apparatus
US8035991B2 (en) Electromagnetic bandgap structure and printed circuit board
EP0880150A2 (en) Printed wiring board
KR101338173B1 (ko) 무선 통신 디바이스
EP2928015A1 (en) Radio frequency ic device and electronic apparatus
US20010024360A1 (en) Printed wiring board
US9258019B2 (en) Communication device
US6600208B2 (en) Versatile system for integrated circuit containing shielded inductor
US20200051927A1 (en) Semiconductor device with an em-integrated damper
US10454440B2 (en) Directional coupler and wireless communication device using the same
CN108346855B (zh) 一种毫米波天线单体
JP5045727B2 (ja) 高周波モジュールおよび受信装置
JP5278579B2 (ja) 高周波モジュールおよび受信装置
JP5211948B2 (ja) 集積装置および電子機器
JPH08162559A (ja) マイクロ波集積回路
JP2008278099A (ja) テレビジョンチューナ装置
US8014161B2 (en) Communication device and electronic apparatus using the same
CN108966480B (zh) 高频系统、通信链路
JP2010135960A (ja) 高周波信号受信装置とこれを用いた電子機器
US20200051925A1 (en) Semiconductor device with an em-integrated damper
WO2002025302A2 (en) Gps receiver with mounted antenna and pcb integrated shield

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110727