[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011151367A - 回路基板積層モジュール及び電子機器 - Google Patents

回路基板積層モジュール及び電子機器 Download PDF

Info

Publication number
JP2011151367A
JP2011151367A JP2010262181A JP2010262181A JP2011151367A JP 2011151367 A JP2011151367 A JP 2011151367A JP 2010262181 A JP2010262181 A JP 2010262181A JP 2010262181 A JP2010262181 A JP 2010262181A JP 2011151367 A JP2011151367 A JP 2011151367A
Authority
JP
Japan
Prior art keywords
circuit board
noise
circuit
layer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010262181A
Other languages
English (en)
Inventor
Kazuharu Matsumoto
一治 松本
Shusaku Yanagawa
周作 柳川
Shuichi Oka
修一 岡
Masahito Rokuhara
眞仁 六波羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010262181A priority Critical patent/JP2011151367A/ja
Priority to US12/926,901 priority patent/US8254144B2/en
Priority to CN2010105952188A priority patent/CN102137540A/zh
Publication of JP2011151367A publication Critical patent/JP2011151367A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】回路基板積層モジュール内のグランド層を大きく形状変更することなく回路から発生した電磁界ノイズの影響を速やかに軽減する。
【解決手段】半導体チップ30がインターポーザ(20)を介して搭載されるマザーボード(10)の複数のグランド層に、半導体チップ30からの電磁界ノイズを下層側に導くノイズ案内貫通ビアGHが設けられている。ノイズ案内貫通ビアGHは、ノイズ源の周回方向においてインダクタと異なる側に設けられている。
【選択図】図1

Description

本発明は、第1回路基板の上に第2回路基板を搭載し、第2回路基板の上面に半導体チップをベアチップ実装した回路基板積層モジュールに関する。また、本発明は、当該回路基板積層モジュールの構造をマザーボードとしての第1回路基板に有する電子機器に関する。
電子製品の小型化、薄型化、高機能化、高周波化が進んでいる。電子製品の回路部は、一般に、プリント配線基板に半導体集積回路(以下、ICチップと呼ぶ)、その他の回路部品を多数実装して構成される。
電子製品を構成するICチップは、微細化および高集積化が進展し、旧来はプリント配線基板に複数のIC、その他の回路部品で構成していた機能ブロック全体を1つの半導体チップで実現するシステムLSI化が進展している。
その一方で、プリント配線基板および実装部品の高周波化、高速化への対応および微細化、高集積化が求められている。
電子機器の小型化および薄型化のために、ICチップの他にインダクタ、キャパシタ、レジスタといった受動素子など複数の回路素子(デバイス)を同一の基板上の小さな空間に実装することが要求されている。その要求に応えるために、複数のICチップや受動部品を1つのパッケージに搭載したシステムインパッケージ(SiP)が実用化されている。
また、さらなる小型化、低背化(薄型化)のために、受動素子をプリント配線基板の内部に形成する技術の開発が活発化している。この技術により、IC内に現状では取り込むことが難しい外付け部品のコストを下げ、さらに、この外付け部品が基板全体の小型化や低背化を阻害しないようにすることが可能となる。
小型化、低背化が進展すると、能動素子を主体とした回路動作時に、回路から発せられる放射電磁波や電磁界によって周囲の受動素子の特性変動を起こし、これが回路にフィードバックされて回路特性が低下する現象が懸念される。
このような電磁気的干渉を防止するにはシールド構造を適宜形成して、その影響を受けないようにする必要がある。
しかしながら、例えばインダクタのように、それ自体が電磁界を発生する受動素子では、近くにグランド電位で保持された導電層が存在すると、グランド電位に入る磁束によって渦電流損失が発生する。すると、インダクタに戻る磁束密度が低下することが原因で、Q値やインダクタンス(L値)が低下する。
かかる不都合を回避する対策として、シールド層をインダクタンスから離す対策が施される(例えば、特許文献1参照)。
特開平10−199734号公報
しかしながら、特許文献1のようにシールド層やグランド層をインダクタンス等の回路素子から離す対策は、大きなシールドボックスを必要として回路基板積層モジュールの小型化や低コスト化を阻害する。
また、回路基板積層モジュールには、その多くの階層にグランド層が配置されており、それらが互いに電気的に共通化されている。したがって、能動素子をもつ回路からの放射ノイズ(電磁波等)がグランド層の電位を揺らし、これが伝搬して回路特性を悪くする場合もある。
多くの階層にグランド層を有するのは、回路基板内に受動素子がその多層配線構造を利用して実装されており、受動素子間の干渉を防止する目的であるから、むやみに削除できない事情がある。
本発明は、回路基板積層モジュール内のグランド層を大きく形状変更することなく回路から発生した電磁界ノイズの影響を速やかに軽減する構造を有する回路基板積層モジュールを提供するものである。また、本発明は、かかる回路基板積層モジュールをマザーボートとしての第1回路基板に有する電子機器を提供するものである。
本発明に関わる回路基板積層モジュールは、第1回路基板と、第2回路基板と、半導体チップとを有する。
前記第1回路基板は、複数の階層にグランド層を有する多層構造となっている。
前記第2回路基板は、前記第1回路基板に搭載されている。
前記半導体チップは、前記第2回路基板に実装されている。
そして、前記第1回路基板の複数のグランド層に、前記半導体チップで発生した電磁界ノイズを下層側に導くノイズ案内貫通ビアが設けられている。ノイズ案内貫通ビアは、前記電磁界ノイズの発生箇所の周回方向において、電磁界ノイズの影響を阻止したい回路部分あるいは回路素子と異なる側に偏在して設けられている。
ここで、上記構成のようにノイズ案内貫通ビアがない場合を想定する。
半導体チップで発生した電磁界ノイズが、積層基板の絶縁層を超えてまず、第1回路基板内の最も近いグランド層に飛び込み、その電位を揺らす。グランド層がプレーン状に大きな面積の場合、電磁界ノイズが平面的に拡散するが、それ以上にノイズ強度が強いと、単一のグランド層では吸収できず、そのグランド層の電位が大きく変動する。この変動は、そのまま半導体チップのコモンノイズとなるため、回路特性に影響が大きい。また、第1および第2回路基板の内部や上面に形成または実装された受動素子等にも影響する。
なお、このグランド層は他のグランド層等とも接続されているが、接続箇所が限られており、速やかなノイズ伝達ができるとは限らない。
本実施形態では、電磁界ノイズを下層側に伝搬させるノイズ案内貫通ビアを、効果的な場所に配置する。ここで効果的な場所とは、例えば電磁界ノイズの影響を抑えたい回路素子と異なる側、さらに望ましくは当該回路素子と反対側を含む所定範囲である。ノイズ案内貫通ビアが複数の場合は、ビア同士の距離をある程度離した上で電磁界ノイズの速やかな誘導に効果的な数とする。これは電磁界ノイズを受ける範囲がある程度大きい場合に好適である。
このノイズ案内貫通ビア自身は小さくてもよく、その位置と数が重要である。電磁界ノイズ強度が大きいため、小さいビアからもノイズが効果的に下層に漏れる。このビア(ノイズ案内貫通ビア)は、作製しやすい大きさで形成されればよい。貫通ビアはドリルによる孔開けとメッキ成長による導通を得るため、一般的なプリント基板の形成過程で作製できるため、通常の貫通ビアと同じ大きさが望ましいがそれが大きくても小さくても問題はない。製造工程は下記の断面構造にて詳細を説明する。
以上より、本発明におけるノイズ案内貫通ビアは、導電層を伝わる伝播性ノイズの除去性能を維持したままエネルギー強度的に強い放射性ノイズを影響が小さい下層領域側に速やかに伝搬させて拡散させるものである。
本発明に関わる電子機器は、マザーボードとしての第1回路基板を機器筐体の内部に有する。この第1回路基板は、第2回路基板と、半導体チップと、ノイズ案内貫通ビアとを前述した回路基板積層モジュールと同様に有する。
本発明によれば、回路から発生した電磁界ノイズの影響を速やかに軽減する構造を有する回路基板積層モジュールを提供することができる。また、本発明によれば、かかる回路基板積層モジュールをマザーボートとしての第1回路基板に有する電子機器を提供することができる。
実施形態に関わる回路基板積層モジュールの概略断面図である。 インダクタとグランド層との距離依存のL値変化率データを示すグラフである。 図1の半導体チップに1チップ化されるTVチューナのフロントエンド回路のブロック構成図である。 本発明による対策前に関するものであり、L1面〜L4面までのグランド層パターンに重ねて電磁界シミュレーションによる電界強度分布を示す図である。 本発明が適用されたノイズ案内貫通ビアを配置後のL1面〜L4面までのグランド層パターンに重ねて電磁界シミュレーションによる電界強度分布を示す図である。 本発明が適用されるテレビを示す斜視図である。
本発明の実施形態を、高周波回路モジュールを例として、図面を参照して以下の順に説明する。
<1.モジュール断面構造>
<2.インダクタ下方のグランド層開口部>
<3.高周波回路例>
<4.ノイズ案内貫通ビアの適正配置とその効果>
<5.製品適用例>
<1.モジュール断面構造>
図1に、本実施形態に関わる回路基板積層モジュールの概略断面図を示す。
図1に図解する回路基板積層モジュール1は、大別すると、第1回路基板10と、第1回路基板10の上面に搭載される第2回路基板20とを有する。
第1回路基板10はコア基板11を有し、コア基板11の表面に配線層12Aが形成され、コア基板11の裏面に配線層13Aが形成されている。
配線層12Aは、回路構成によるが電源層として用いられることからグランド層とは分けてパターンニングされる。
配線層12Aが形成されたコア基板11の表面側に、基板樹脂層となる絶縁基板12が貼られている。同様に、配線層13Aが形成されたコア基板11の裏面に、他の基板樹脂層となる絶縁基板13が貼られている。
絶縁基板12と13は、それぞれコア基板と反対側の面に銅箔等の配線となる導電膜が予め形成されており、その導電膜をパターニングすることで配線層が形成される。
図1では、絶縁基板12の表面側の配線層は図示を省略している。一方、絶縁基板13の裏面側の配線層は、裏面グランドプレーン14として絶縁基板13の裏面内の比較的大きな面積を占める導電層として形成されている。なおグランドプレーンは、本発明の“グランド層”の最下層であり、特に最下層のグランド層は比較的広い面積で形成されているため、この呼び方を用いている。
図1に示す第1回路基板10では、最下層の裏面グランドプレーン14から順次上層に向かって、不図示の最表面の配線層まで4層の配線層(図示例では全てグランド層)を積層するビルドアップ型の多層配線構造を示す。この配線層は4層に限らず2層以上、何層でも構わない。4層より多い積層数とする場合、さらに絶縁基板12の上に上面に銅箔等の導電層を有する絶縁基板を貼付け、また、裏面側の積層も同様に銅箔付きの絶縁基板の貼付けによって行われる。何れにしても、裏面グランドプレーンと呼ぶ層は、最終的に第1回路基板10の裏面に位置し比較的大きな面積を占める導電層として形成されている。
各層の配線層のパターニングは、メッキ法、その他の導電層形成技術を用いて行われる。メッキ法は無電解メッキ、電解メッキのいずれを用いてもよい。その他の導電層形成技術としては、両面マスク合わせで形成されたレジストパターンを用いたエッチング等が採用できる。
コア基板11における基板貫通ビアの形成は、配線層12A、13A及び14、16を形成したのちに、予めドリルやレーザ加工等でビアホールが形成される。配線層12A、13A及び14、16を電解メッキで形成する場合、その形成法で必要な薄い導電膜がビアホールの内壁を覆い、このビアホール内部にもメッキ成長が行われることで基板貫通ビアが形成される。メッキで導電層が埋め込めない場合は、別途絶縁樹脂を埋め込む工程が必要となる。
基板貫通ビアは、その幾つかが基板内部の受動素子の電極取り出しや素子間接続等に用いられるほか、他の幾つかがグランド配線接続にも用いられる。このグランド配線接続のための基板貫通ビアの一例を図1では符号“15”により示す。第1基板貫通ビア15を介して、裏面グランドプレーン14と、第1回路基板10の内部のグランド配線層、さらには最上層(表面)のグランド配線層が電気的にほぼ同電位(グランド電位)となる。
後述するノイズ案内貫通ビアGHも、基板貫通ビアと同じ方法で一括して形成される。
このような構造を有する第1回路基板10の上面に、他の積層回路基板である第2回路基板20が搭載されている。第2回路基板20の、例えば前記第1回路基板と反対側の主面(表面)にはICを含む回路部品が実装される。図1では、この回路部品としてベアの半導体チップとインダクタLを図示している。
このような回路基板積層モジュール構造においては、後述する電子機器のいわゆるプリント配線基板が第1回路基板10に相当し、これを一般にマザーボードと呼ぶ。また、電子回路を構成する電子部品群とマザーボードの間に挿入された第2回路基板20を一般にインターポーザと呼び、マザーボードと区別する。
インターポーザとしての第2回路基板20は、その基本構造はマザーボートとしての第1回路基板10(ビルドアップ型回路基板)と同じである。
つまり、第2回路基板20は、コア基板21を有し、コア基板21の表面に不図示の配
線層が形成され、コア基板211の裏面にも不図示の配線層が形成されている。
配線層が形成されたコア基板21の表面側に、基板樹脂層となる絶縁基板22が貼られている。同様に、他の配線層が形成されたコア基板21の裏面に、他の基板樹脂層となる絶縁基板23が貼られている。
絶縁基板22と23は、それぞれコア基板と半反側の面に銅箔等の配線となる導電膜が予め形成されており、その導電膜をパターニングすることで配線層が形成される。
図1では、基板樹脂層22の表面側の配線層(以下、上面配線層という)は、インダクタ部分以外は、図示をほとんど省略している。
インダクタLについては、第2回路基板20が有する複数の階層化された配線層で形成される複数のコイル線パターンを、スルーホールによって相互接続することで、基板内部から表面にかけて形成されている。
図示例のインダクタLは、配線層をスパイラル形状に加工したコイル配線を4層重ねて第2回路基板20内に形成している。この層数やコイル配線の加工形状に制限はない。したがって、コイル配線の形状は曲線に限定するものではなく、四角形や直線、またはそれらの組み合わせでもよい。
なお、図1に示すインダクタLは、その取り出し配線は図示を省略しているが、図1に現れない箇所でワイヤボンドにより、あるいは、第2回路基板20の内部配線を介してチップ裏面側接続を介して半導体チップ30の所定の回路ブロックに電気的に接続されている。
本実施形態の特徴として、第1回路基板10内の4層のグランド層をなす配線層のうち裏面グランドプレーン14を含めた3層(配線層10、13A、14)のうち、上層から幾つかの層にノイズ案内貫通ビアGHと呼ぶ小さい貫通孔を有することである。
ノイズ案内貫通ビアGHの数に限定はない。但し、位置については、半導体チップの電磁界ノイズの発生箇所(ノイズ源NSG)を基準として、電磁界ノイズの影響を阻止したい回路素子(ここではインダクタL)と異なる側、より望ましくは反対側を含む所定範囲にノイズ案内貫通ビアGHが配置される。ノイズ案内貫通ビアGHの作用効果、配置の細かい態様と配置例については後述する。
ここで、最上層の配線層16を“L1面”、下層の配線層12Aを“L2面”、次に下層の配線層13Aを“L3面”、そして最下層の裏面グランドプレーン14を“L4面”と呼ぶ。
<2.インダクタ下方のグランド層開口部>
また、本実施形態の他の特徴として、インダクタLの下層領域における、L1面(配線層16)、L2面(配線層12A)およびL3面(配線層13A)の一部が除去されて開口部16B,12Bおよび13Bが形成されている。これらの開口部の大きさはインダクタLの占有面積より大きい。そのため、インダクタLのグランド層が事実上、裏面グランドプレーン14となっている。
この構成は、インダクタLから発せられる磁束が導電層で渦電流を発生させ、その渦電流による損失(磁束の吸収)によってインダクタLのQ値やL値が低下するのを防止する作用効果がある。
図2に、インダクタとグランド層との距離依存のL値変化率データを示す。
図2のグラフの横軸はインダクタLとグランド層との基板厚さ方向の距離x(単位:[
mm])を示し、縦軸はL値の低下率(単位:[%])を示す。
ここではL値(初期値)を基準値、基準値の2倍、基準値の20倍の3種類用意してL値変化の距離依存性を調べた。
このグラフから、それぞれのインダクタLにグランド層が近くなるにつれてL値の低下率が増加する。L値が高い場合、1[mm]以下になると低下が顕著になり、バラツキも大きくなる。L値にもよるが1[mm]以上であれば安定したデータが得られる。
<3.高周波回路例>
半導体チップ30で実現される回路は、本発明の適用において、その機能に限定はない。
ただし、本実施形態では、より具体的で実施可能な説明のため、テレビジョン受信機等に用いられるチューナ回路のフロントエンド部の一部を1チップ化した半導体チップ30を具体例として説明する。
一般に、発振器やフィルタ、整合回路、変調回路などの機能を1つのパッケージの中に集積するためには、インダクタやキャパシタを複数個使用することが必要となる。
例えばTVチューナは、アンテナによって受信された放送信号をキャパシタとインダクタの同調回路によって目的とする周波数に同調させる必要がある。また、この受信信号は、高周波アンプを通じて、キャパシタとインダクタによって構成された段間同調回路にて同調させる必要がある。このようなチューナを上述した回路基板積層モジュール1において同調回路のキャパシタはICに内蔵されることも可能であるが、現状ではインダクタはICに外付けされる。
なお、テレビジョン受信機以外の用途では、例えば携帯無線端末のベースバンド信号を変調して無線信号を得る変調回路、その逆の処理を行なう復調回路、変復調に用いる搬送波を生成する局部発振回路を含む高周波回路にインダクタが使用される。
図3は、図1の半導体チップ30(以下、単にICとも呼ぶ)において1チップ化されるTVチューナのフロントエンド回路のブロック構成図である。
図3に図解するチューナ・フロントエンドIC(半導体チップ30)の受信周波数が、46〜147[MHz](VLバンド)、147〜401[MHz](VHバンド)、401〜887[MHz](Uバンド)の3バンド対応となっている。これらは、各国のテレビ放送で使用されている周波帯域に対応している。この半導体チップ30は、入力信号を3バンドで受信するための構成としてバンドパスフィルタ(BPF)とRFアンプを3組持っている。具体的には、VLバンド対応のフィルタ31VLおよびRFアンプ32VLと、VHバンド対応のフィルタ31VHおよびRFアンプ32VHと、Uバンド対応のフィルタ31UおよびRFアンプ32Uとが入力端子に並列に設けられている。
各バンドパスフィルタ(フィルタ31)は、それぞれの受信バンドにおいて所望の周波数を選択するため、バンドごとにキャパシタとインダクタで構成されている。図3には現れていないが、このうちインダクタは外付けの回路素子として設けられている。
この受信部の構成は、バリキャップダイオードによる同調回路、RFアンプおよび段間同調回路をバンドごとに持つ受信方式に代えて、簡素化された回路で帯域分割を行う仕組みに対応している。同調回路にも比較的大きなL値のインダクタは必要であり、本発明の適用が可能であることから、この構成を同調回路方式に適合したものに変更可能である。その場合、可変容量をデジタルデータとして与えるメモリ等の仕組みが必要となる。
なお、入力端子とアンテナ端子T1との間に、ICとは別の個別部品としてバラン40(インピーダンス調整のための位相整合器)が接続される。また、ICの初段には不図示のアンテナスイッチが設けられている。アンテナからバラン40を経てIC内に入力された受信信号は、図示を省略しているアンテナスイッチにより上記3つのバンドごとの処理経路(フィルタ(BPF)とRFアンプの処理経路)が選択可能となっている。
受信部のIC内後段には、発振信号と受信信号をミキシングして周波数変換(ダウンコンバート)する2つのミキサ33A,33Bが接続されている。また、発振器(VCO34)と、VCO出力を分周して位相が90°異なる2つの発振信号に変換するIQ発生部35とが設けられている。
2つのミキサ33A,33Bの後段には、イメージ除去部36、ノイズ除去のためのフィルタ37およびIFアンプ38が直列接続されている。IFアンプ38と前記したバン
ドごとのRFアンプ32は、外部入力によりゲイン制御が可能となっている。
一方、VCO34とともにPLLの一部を構成するPLL制御のための回路として、PLL制御回路41発振回路43等が設けられている。
VCO34は、PLL制御回路41からの制御電圧に応じた周波数で発振する。
PLL制御回路41は、内蔵する分周器でVCO出力を分周するとともに、内蔵する位相比較部でVCO出力を、外部から与えられる基準信号と比較する。この比較結果が、PLL制御回路41内のループフィルタに供給されて分周器の出力と基準信号の位相差に応じてレベルが変化する直流電圧が取り出される。この直流電圧はVCO34に発振周波数の制御電圧として与えられる。発振回路43はループフィルタの制御クロックを外付けの水晶発振器に基づいて制御する。
TVチューナではスプリアス性能に代表されるようにノイズ特性などの抑制が必要とされる。
ノイズ特性(耐性)は、高調波歪みと関係しており、高調波歪みは主にミキサの非線形性に起因して生じるため、イメージ除去部36でダウンコンバートされた受信信号に対しノイズ抑圧を行っている。しかし、ミキサの近くにはデジタルを扱うため高調波ノイズを発するPLL等のノイズ源が存在する。ノイズ源対策はIC内部では取られていることが普通であるが、外部の回路素子に主にグランド経路を介して影響するコモンノイズモードのノイズ伝搬阻止が重要である。
しかしながら、小型化のため高密度実装が要求される回路基板積層モジュールでは、ノイズ源から回路素子までの距離をとることが困難であり、距離をとってもグランド層を介したノイズ伝搬は防げないことが多い。
特にグランド層を介したノイズがインダクタLにノイズとして伝搬することによって、TVチューナに代表されるスプリアス性能の低下につながる。
以上の理由から、グランド層を介したノイズ伝搬が小型化、高密度化の阻害要因となっている。このためグランド層を含むグランド電位の供給層を強化することが必要である。
<4.ノイズ案内孔の適正配置とその効果>
本実施形態は、前述したノイズ案内貫通ビアGHの適正配置によってノイズ伝搬阻止対象、例えばインダクタLへのノイズ伝搬を有効に抑止する。
以下、電磁界シミュレーションを用いて試行錯誤したノイズ案内貫通ビアGHの適正配置位置と、その有無の効果の違いを述べる。
図4に、L1面〜L4面までのグランド層パターンに重ねて、電磁界シミュレーションによる電界強度分布を示す。
ここで、図4(A)のL1面(配線層16)で図の解説をすると、太い実線が配線層輪郭を示している。また、L1面のほぼ中央付近で小さい丸印が4×4個配列されたものが半導体チップの裏面BMPに相当し、この部分を中心に半導体チップ30が配置される。
半導体チップ30の上片と左辺に対応して逆さL字型の部分が、インダクタLの配置領域下方の開口部16Bに相当する。図4(B)のL2面(配線層12A)では、同様な位置に開口部12Bが設けられ、図4(C)のL3面(配線層13A)にも同様な位置に開口部13Bが設けられている。一方、L4面(裏面グランドプレーン14)には開口部は形成されていない。
ノイズ源NSG(例えばPLL)は、半導体チップ30の左隅付近に存在するとしている。
電磁界シミュレーション結果は、500[A/m]以上の高電界領域(斜線部)と、中電界領域下限と、低電界領域下限とを示す。
斜線を引いた高電界領域に着目すると、ノイズ源に最も近いL1面では比較的狭い領域に高電界領域が集中しているが、L2面とL3面では非常に広い範囲にまで高電界領域が伝搬し拡大している。これはインダクタLの配置領域の真下にまで及んでいる。このことは、導電層がないのでシミュレーションはできないが、周囲の拡散の様子から容易に類推できる。また入出力回路も高電界領域に入るようになる。
最下層のL4面になると高電界領域は縮小傾向になる。
図5に、ノイズ案内貫通ビアGHを適性配置して対策を施した後の電磁界シミュレーション結果を示す。
図5のパターンが図4と異なるのは、小さくて見えにくいが、ノイズ源NSGに近く、インダクタLが配置された側のチップ辺と異なるチップ辺に沿って、徐々にノイズ源NSGから遠くなるように配置された4個のノイズ案内貫通ビアGHを有する。
また、電磁界が導電層パターンに依存して誘導される傾向にあるため、開口部の逆さL字形状の右端隅付近の導電層の狭窄部を挟んで反対の側にも3つの横並びのノイズ案内孔GHを形成している(L3面とL4面)。なお、図4および図5においてノイズ案内貫通ビアGHより径が10倍近く大きな丸、六角形、ひょうたん形の孔は、グランド層に接続されない信号ラインなど貫通ビアの通り穴もしくは配線層がエッチングにて除去されたものである。
ノイズ案内貫通ビアGHは、L2面が電源ラインのため周りの配線には接続されていないがこの通り穴を通って電磁界が下層に誘導されている。
図5を図4と比較すると、高電界領域が大幅に縮小している。これは、ノイズ案内貫通ビアGHを通ることで速やかに電磁界が下層に分散移動し、これにより4層のグランド層がトータルとしてもつ電磁界吸収能力がいかんなく発揮された結果と言える。
また、高電界領域の分布中心が、インダクタLから離れる向きに移動していることが分かる。このことから、ノイズ案内貫通ビアGHが速やかに下層に電磁界ノイズを誘導し、また、分布中心もインダクタLから離れる向きに移動させていると言える。
ノイズ案内貫通ビアGHの適性配置に関し、以上の観点をまとめると以下のごとくである。
(1)ノイズ案内貫通ビアは、ノイズ源の周回方向において、電磁界ノイズの影響を阻止したい回路素子と異なる側に偏在して設けることが望ましい。
(2)より望ましくは、ノイズ源を基準に回路素子から遠ざかる方向を含む所定範囲にノイズ案内貫通ビアを設けるとよい。この所定範囲は、ノイズ案内貫通ビアが複数存在する場合に、ノイズ案内貫通ビアの数や間隔に応じた配置の必要から決めるとよい。また、ノイズ源を基準に回路素子から遠ざかる方向を対称軸として所定範囲が決められる必要もない。グランド層のパターンの制約もありノイズ案内貫通ビアが形成できる箇所が限られる場合がある。例えば、このような場合であっても、ノイズ案内貫通ビアの形成箇所は、ノイズ源を基準に回路素子の側でなければよく、回路素子から遠ざかる側を含んでいれば、なおよい。
さらに、上記(1)および(2)に加えて、以下の(3)または(4)のいずれかの要件を満たすように、ノイズ案内貫通ビアGHを配置するとよい。
(3)ノイズ案内貫通ビアは、異なる階層の回路配線間を接続する貫通ビアの通し孔より直径が1桁程度小さくても、十分な電磁界誘導効果がある。このため、ノイズ案内貫通ビアは、貫通ビアの通し孔より小さくてもよい。但し、ノイズ案内貫通ビアは、通常の貫通ビア、あるいは、その通し孔と同程度の大きさでもよい。
(4)ノイズ案内貫通ビアは、ノイズ源を基準として、これに最も近い回路素子の配置中心と反対の側に設ける、または、回路素子から遠ざける側に設けるとよい。この場合も、前記と同様に所定範囲内で互いの距離をおいて複数のノイズ案内貫通ビアを配置するとよい。
なお、上記(1)から(4)の何れか、または、任意の組み合わせに加えて、第2回路基板20の少なくとも1つのグランド層が、ノイズ案内貫通ビアが設けられている第1回路基板10の少なくとも1つのグランド層と電気的に接続されていることが望ましい。このグランド層間の電気的接続経路を介しても電磁界ノイズが下層側に誘導される。そのため、一層の速やかなノイズ消失効果が得られる。
本実施形態によれば、以下の効果が得られる。
チューナICとインターポーザの配線層を用いて複数のインダクタが内蔵されたSiP
技術で形成する場合、インターポーザでのグランド層を形成せず、マザーボード側で形成する。そのとき、インダクタとの距離を稼ぐために最下層にのみ、インダクタ下面と面するようにグランド層を形成する。これによりインダクタのL値、Q値の低下を有効に防止できる。
マザーボード側のグランド層のレイアウトはノイズ発生源の直下及び近傍にノイズ案内貫通ビアGHを設けて強磁界の分布をできるだけ下層へ電流パスを設け、同層及び層間を介しての伝搬が起こらないようにする。また、インダクタや入出力回路から電磁界分布中心を遠ざけるようにノイズ案内貫通ビアGHを配置する。
ノイズの伝搬経路をインダクタや入出力回路から遠ざけると、スプリアスに代表される高周波回路のノイズ特性が大幅に改善される。
<5.製品適用例>
上記構造は、例えば図6に示すテレビジョン表示装置(以下、テレビと略称する)、その他の電子機器、特にチューナを有する電子機器に適用することができる。以下に、本実施形態が適用される電子機器の代用的な例について説明する。
図6は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル120やフィルターガラス130等から構成される映像表示画面部110を含む。筐体内の不図示のプリント配線板またはそれに実装されるモジュール板に本発明を適用することができる。
1…回路基板積層モジュール、10…第1回路基板、12A…配線層(L2面)、13A
…配線層(L3面)、14…裏面グランドプレーン(L4面)、15…第1基板貫通ビア
、16…配線層(L1面)、20…第2回路基板、24…第2基板貫通ビア、30…半導
体チップ、31…フィルタ、31A…同調回路、31B…段間同調回路、32…RFアンプ、32A…電圧ゲインアンプ、39…回路接地線、L…インダクタ、GH…ノイズ案内貫通ビア、NSG…ノイズ源。

Claims (11)

  1. 複数の階層にグランド層を有する多層構造の第1回路基板と、
    前記第1回路基板に搭載されている第2回路基板と、
    前記第2回路基板に実装されている半導体チップと、
    を有し、
    前記第1回路基板の複数のグランド層に、前記半導体チップで発生した電磁界ノイズを下層側に導くノイズ案内貫通ビアが、前記電磁界ノイズの発生箇所の周回方向において、電磁界ノイズの影響を阻止したい回路部分あるいは回路素子と異なる側に設けられている
    回路基板積層モジュール。
  2. 前記ノイズ案内貫通ビアの直径は、異なる階層の回路配線間を接続する貫通ビアの通し孔の直径と同等以下である
    請求項1に記載の回路基板積層モジュール。
  3. 前記半導体チップの外付け素子として、前記第2回路基板に配置され基板配線層を利用して形成されている複数の回路素子を有し、
    前記ノイズ案内貫通ビアは、前記電磁界ノイズの発生箇所を基準として、前記複数の回路素子のうちノイズ案内貫通ビアがない場合に電磁界ノイズが及ぶ特定の回路素子が配置されている配置中心と反対の側に設けられている
    請求項2に記載の回路基板積層モジュール。
  4. 複数の前記ノイズ案内貫通ビアが、前記特定の回路素子が配置されている配置中心と反対の側で互いに距離をおいて設けられている
    請求項3に記載の回路基板積層モジュール。
  5. 前記半導体チップの外付け素子として、前記第2回路基板に配置され基板配線層を利用して形成されている複数の回路素子を有し、
    前記ノイズ案内貫通ビアは、前記電磁界ノイズの発生箇所を基準として、当該発生箇所から最も近い前記回路素子の配置中心と反対の側に設けられている
    請求項2に記載の回路基板積層モジュール。
  6. 複数の前記ノイズ案内貫通ビアが、前記電磁界ノイズの発生箇所を基準として前記複数の回路素子のうち最も電磁界ノイズの発生箇所に近い1つの回路素子が配置されている配置中心と反対の側を配置中心として互いに距離をおいて設けられている
    請求項5に記載の回路基板積層モジュール。
  7. 前記第2回路基板の複数の階層に、前記第1回路基板の前記ノイズ案内貫通ビアが形成されているグランド層と電気的に接続されているグランド層を少なくとも1つ有する
    請求項1〜6に記載の回路基板積層モジュール。
  8. 前記回路素子として、前記第2回路基板の配線層を利用して形成された積層インダクタを有する
    請求項7に記載の回路基板積層モジュール。
  9. 前記回路素子として、前記第2回路基板の配線層を利用して形成された積層インダクタを有する
    請求項1に記載の回路基板積層モジュール。
  10. 前記積層インダクタの下方の領域において、前記第2回路基板が有するグランド層と前記第1回路基板が有するグランド層のうち、前記第1回路基板の最下層の裏面グランド層を除く全てのグランド層に、前記積層インダクタの面積より大きな開口部が形成されている
    請求項8または9に記載の回路基板積層モジュール。
  11. 複数の階層にグランド層をもつマザーボードとしての第1回路基板を機器筐体の内部に有し、
    前記第1回基板は、
    当該第1回路基板に搭載されている第2回路基板と、
    前記第2回路基板に実装されている半導体チップと、
    を有し、
    前記第1回路基板の複数のグランド層に、前記半導体チップで発生した電磁界ノイズを下層側に導くノイズ案内貫通ビアが、前記電磁界ノイズの発生箇所の周回方向において、電磁界ノイズの影響を阻止したい回路部分あるいは回路素子と異なる側に設けられている
    電子機器。
JP2010262181A 2009-12-25 2010-11-25 回路基板積層モジュール及び電子機器 Pending JP2011151367A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010262181A JP2011151367A (ja) 2009-12-25 2010-11-25 回路基板積層モジュール及び電子機器
US12/926,901 US8254144B2 (en) 2009-12-25 2010-12-16 Circuit board laminated module and electronic equipment
CN2010105952188A CN102137540A (zh) 2009-12-25 2010-12-20 电路板叠层模块和电子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009296130 2009-12-25
JP2009296130 2009-12-25
JP2010262181A JP2011151367A (ja) 2009-12-25 2010-11-25 回路基板積層モジュール及び電子機器

Publications (1)

Publication Number Publication Date
JP2011151367A true JP2011151367A (ja) 2011-08-04

Family

ID=44187317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010262181A Pending JP2011151367A (ja) 2009-12-25 2010-11-25 回路基板積層モジュール及び電子機器

Country Status (3)

Country Link
US (1) US8254144B2 (ja)
JP (1) JP2011151367A (ja)
CN (1) CN102137540A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014139962A (ja) * 2013-01-21 2014-07-31 Murata Mfg Co Ltd 積層基板モジュール
US20150042438A1 (en) * 2013-08-12 2015-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Tunable three dimensional inductor

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
CN102144289B (zh) * 2008-09-05 2015-08-05 三菱电机株式会社 高频电路封装件及传感器模块
CN102958275B (zh) * 2011-08-31 2017-02-15 鸿富锦精密工业(深圳)有限公司 电路板
US9824995B2 (en) * 2014-09-29 2017-11-21 Nxp Usa, Inc. Flexible circuit leads in packaging for radio frequency devices
US10477684B2 (en) * 2015-09-25 2019-11-12 Intel Corporation Apparatus, system, and method including a bridge device for interfacing a package device with a substrate
US9780048B1 (en) * 2016-08-03 2017-10-03 Qualcomm Incorporated Side-assembled passive devices
JP6536751B2 (ja) * 2016-08-18 2019-07-03 株式会社村田製作所 積層コイルおよびその製造方法
US10109903B2 (en) * 2016-10-06 2018-10-23 Invensas Corporation Flipped RF filters and components
US10454163B2 (en) * 2017-09-22 2019-10-22 Intel Corporation Ground layer design in a printed circuit board (PCB)
JP7066528B2 (ja) * 2018-05-31 2022-05-13 日東電工株式会社 配線回路基板、その製造方法および配線回路シート
US10818646B2 (en) * 2019-02-13 2020-10-27 Infineon Technologies Ag Power stage device with carrier frame for power stage module and integrated inductor
CN110769592B (zh) * 2019-11-06 2021-07-30 苏州浪潮智能科技有限公司 一种印刷电路板及其设计方法
US11848262B2 (en) 2021-02-16 2023-12-19 Infineon Technologies Ag Semiconductor package and passive element with interposer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223582A (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp 高周波回路モジュール
JP2008078184A (ja) * 2006-09-19 2008-04-03 Alps Electric Co Ltd 高周波チップ搭載用多層配線板および高周波回路モジュール
JP2008263077A (ja) * 2007-04-12 2008-10-30 Sony Corp 半導体装置および電子装置
JP2009033175A (ja) * 2007-07-27 2009-02-12 Fujitsu Ltd 低雑音フリップチップ・パッケージ及びそのフリップ・チップ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644175B2 (ja) 1997-01-14 2005-04-27 株式会社村田製作所 空芯コイルの電磁シールド構造
KR100851075B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
CN201115260Y (zh) * 2007-08-01 2008-09-10 青岛海信电器股份有限公司 电磁干扰抑制电路和具有所述电路的电视机
US20090244877A1 (en) * 2008-04-01 2009-10-01 Wei-Hao Yeh PCB layout structrue for suppressing EMI and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223582A (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp 高周波回路モジュール
JP2008078184A (ja) * 2006-09-19 2008-04-03 Alps Electric Co Ltd 高周波チップ搭載用多層配線板および高周波回路モジュール
JP2008263077A (ja) * 2007-04-12 2008-10-30 Sony Corp 半導体装置および電子装置
JP2009033175A (ja) * 2007-07-27 2009-02-12 Fujitsu Ltd 低雑音フリップチップ・パッケージ及びそのフリップ・チップ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014139962A (ja) * 2013-01-21 2014-07-31 Murata Mfg Co Ltd 積層基板モジュール
US9119318B2 (en) 2013-01-21 2015-08-25 Murata Manufacturing Co., Ltd. Multilayer substrate module
US20150042438A1 (en) * 2013-08-12 2015-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Tunable three dimensional inductor
US9767957B2 (en) * 2013-08-12 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a tunable three dimensional inductor

Also Published As

Publication number Publication date
US8254144B2 (en) 2012-08-28
US20110157857A1 (en) 2011-06-30
CN102137540A (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
JP2011151367A (ja) 回路基板積層モジュール及び電子機器
JP5381696B2 (ja) 回路基板積層モジュールおよび電子機器
US8174843B2 (en) Printed circuit board
KR100917508B1 (ko) 고주파 모듈 기판 장치
US6515868B1 (en) Printed circuit board
TWI241878B (en) Wiring board and circuit module
JP5045727B2 (ja) 高周波モジュールおよび受信装置
US20070228578A1 (en) Circuit substrate
JP5278579B2 (ja) 高周波モジュールおよび受信装置
JP2010192722A (ja) 配線基板とその製造方法、チューナモジュール、及び電子機器
JP2008278099A (ja) テレビジョンチューナ装置
US8338912B2 (en) Inductor module, silicon tuner module and semiconductor device
JP4671333B2 (ja) 多層プリント回路基板と電子機器
JP3799949B2 (ja) プリント基板
JP2010135960A (ja) 高周波信号受信装置とこれを用いた電子機器
JP2013141097A (ja) 高周波モジュール、及び該高周波モジュールを備えた電子機器
JP2003347692A (ja) プリント配線板、及び該プリント配線板で用いられる電磁波シールド方法
JP5949503B2 (ja) 高周波モジュール
CN116744535A (zh) 一种印刷电路板及电子设备
JP2009152225A (ja) 電子回路モジュール
JP2009033006A (ja) 高周波モジュールおよび通信機器
JP2010192681A (ja) プリント基板及び無線通信端末
JP2005011844A (ja) 電子回路ユニット
JP2014203952A (ja) Rfモジュール及びrfモジュール内蔵多層配線基板
JP2001085844A (ja) 多層プリント基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150630