JP2011151367A - 回路基板積層モジュール及び電子機器 - Google Patents
回路基板積層モジュール及び電子機器 Download PDFInfo
- Publication number
- JP2011151367A JP2011151367A JP2010262181A JP2010262181A JP2011151367A JP 2011151367 A JP2011151367 A JP 2011151367A JP 2010262181 A JP2010262181 A JP 2010262181A JP 2010262181 A JP2010262181 A JP 2010262181A JP 2011151367 A JP2011151367 A JP 2011151367A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- noise
- circuit
- layer
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【解決手段】半導体チップ30がインターポーザ(20)を介して搭載されるマザーボード(10)の複数のグランド層に、半導体チップ30からの電磁界ノイズを下層側に導くノイズ案内貫通ビアGHが設けられている。ノイズ案内貫通ビアGHは、ノイズ源の周回方向においてインダクタと異なる側に設けられている。
【選択図】図1
Description
その一方で、プリント配線基板および実装部品の高周波化、高速化への対応および微細化、高集積化が求められている。
多くの階層にグランド層を有するのは、回路基板内に受動素子がその多層配線構造を利用して実装されており、受動素子間の干渉を防止する目的であるから、むやみに削除できない事情がある。
前記第1回路基板は、複数の階層にグランド層を有する多層構造となっている。
前記第2回路基板は、前記第1回路基板に搭載されている。
前記半導体チップは、前記第2回路基板に実装されている。
半導体チップで発生した電磁界ノイズが、積層基板の絶縁層を超えてまず、第1回路基板内の最も近いグランド層に飛び込み、その電位を揺らす。グランド層がプレーン状に大きな面積の場合、電磁界ノイズが平面的に拡散するが、それ以上にノイズ強度が強いと、単一のグランド層では吸収できず、そのグランド層の電位が大きく変動する。この変動は、そのまま半導体チップのコモンノイズとなるため、回路特性に影響が大きい。また、第1および第2回路基板の内部や上面に形成または実装された受動素子等にも影響する。
なお、このグランド層は他のグランド層等とも接続されているが、接続箇所が限られており、速やかなノイズ伝達ができるとは限らない。
このノイズ案内貫通ビア自身は小さくてもよく、その位置と数が重要である。電磁界ノイズ強度が大きいため、小さいビアからもノイズが効果的に下層に漏れる。このビア(ノイズ案内貫通ビア)は、作製しやすい大きさで形成されればよい。貫通ビアはドリルによる孔開けとメッキ成長による導通を得るため、一般的なプリント基板の形成過程で作製できるため、通常の貫通ビアと同じ大きさが望ましいがそれが大きくても小さくても問題はない。製造工程は下記の断面構造にて詳細を説明する。
<1.モジュール断面構造>
<2.インダクタ下方のグランド層開口部>
<3.高周波回路例>
<4.ノイズ案内貫通ビアの適正配置とその効果>
<5.製品適用例>
図1に、本実施形態に関わる回路基板積層モジュールの概略断面図を示す。
図1に図解する回路基板積層モジュール1は、大別すると、第1回路基板10と、第1回路基板10の上面に搭載される第2回路基板20とを有する。
配線層12Aは、回路構成によるが電源層として用いられることからグランド層とは分けてパターンニングされる。
配線層12Aが形成されたコア基板11の表面側に、基板樹脂層となる絶縁基板12が貼られている。同様に、配線層13Aが形成されたコア基板11の裏面に、他の基板樹脂層となる絶縁基板13が貼られている。
図1では、絶縁基板12の表面側の配線層は図示を省略している。一方、絶縁基板13の裏面側の配線層は、裏面グランドプレーン14として絶縁基板13の裏面内の比較的大きな面積を占める導電層として形成されている。なおグランドプレーンは、本発明の“グランド層”の最下層であり、特に最下層のグランド層は比較的広い面積で形成されているため、この呼び方を用いている。
後述するノイズ案内貫通ビアGHも、基板貫通ビアと同じ方法で一括して形成される。
つまり、第2回路基板20は、コア基板21を有し、コア基板21の表面に不図示の配
線層が形成され、コア基板211の裏面にも不図示の配線層が形成されている。
配線層が形成されたコア基板21の表面側に、基板樹脂層となる絶縁基板22が貼られている。同様に、他の配線層が形成されたコア基板21の裏面に、他の基板樹脂層となる絶縁基板23が貼られている。
図1では、基板樹脂層22の表面側の配線層(以下、上面配線層という)は、インダクタ部分以外は、図示をほとんど省略している。
図示例のインダクタLは、配線層をスパイラル形状に加工したコイル配線を4層重ねて第2回路基板20内に形成している。この層数やコイル配線の加工形状に制限はない。したがって、コイル配線の形状は曲線に限定するものではなく、四角形や直線、またはそれらの組み合わせでもよい。
ノイズ案内貫通ビアGHの数に限定はない。但し、位置については、半導体チップの電磁界ノイズの発生箇所(ノイズ源NSG)を基準として、電磁界ノイズの影響を阻止したい回路素子(ここではインダクタL)と異なる側、より望ましくは反対側を含む所定範囲にノイズ案内貫通ビアGHが配置される。ノイズ案内貫通ビアGHの作用効果、配置の細かい態様と配置例については後述する。
また、本実施形態の他の特徴として、インダクタLの下層領域における、L1面(配線層16)、L2面(配線層12A)およびL3面(配線層13A)の一部が除去されて開口部16B,12Bおよび13Bが形成されている。これらの開口部の大きさはインダクタLの占有面積より大きい。そのため、インダクタLのグランド層が事実上、裏面グランドプレーン14となっている。
図2のグラフの横軸はインダクタLとグランド層との基板厚さ方向の距離x(単位:[
mm])を示し、縦軸はL値の低下率(単位:[%])を示す。
ここではL値(初期値)を基準値、基準値の2倍、基準値の20倍の3種類用意してL値変化の距離依存性を調べた。
このグラフから、それぞれのインダクタLにグランド層が近くなるにつれてL値の低下率が増加する。L値が高い場合、1[mm]以下になると低下が顕著になり、バラツキも大きくなる。L値にもよるが1[mm]以上であれば安定したデータが得られる。
半導体チップ30で実現される回路は、本発明の適用において、その機能に限定はない。
ただし、本実施形態では、より具体的で実施可能な説明のため、テレビジョン受信機等に用いられるチューナ回路のフロントエンド部の一部を1チップ化した半導体チップ30を具体例として説明する。
例えばTVチューナは、アンテナによって受信された放送信号をキャパシタとインダクタの同調回路によって目的とする周波数に同調させる必要がある。また、この受信信号は、高周波アンプを通じて、キャパシタとインダクタによって構成された段間同調回路にて同調させる必要がある。このようなチューナを上述した回路基板積層モジュール1において同調回路のキャパシタはICに内蔵されることも可能であるが、現状ではインダクタはICに外付けされる。
図3に図解するチューナ・フロントエンドIC(半導体チップ30)の受信周波数が、46〜147[MHz](VLバンド)、147〜401[MHz](VHバンド)、401〜887[MHz](Uバンド)の3バンド対応となっている。これらは、各国のテレビ放送で使用されている周波帯域に対応している。この半導体チップ30は、入力信号を3バンドで受信するための構成としてバンドパスフィルタ(BPF)とRFアンプを3組持っている。具体的には、VLバンド対応のフィルタ31VLおよびRFアンプ32VLと、VHバンド対応のフィルタ31VHおよびRFアンプ32VHと、Uバンド対応のフィルタ31UおよびRFアンプ32Uとが入力端子に並列に設けられている。
なお、入力端子とアンテナ端子T1との間に、ICとは別の個別部品としてバラン40(インピーダンス調整のための位相整合器)が接続される。また、ICの初段には不図示のアンテナスイッチが設けられている。アンテナからバラン40を経てIC内に入力された受信信号は、図示を省略しているアンテナスイッチにより上記3つのバンドごとの処理経路(フィルタ(BPF)とRFアンプの処理経路)が選択可能となっている。
2つのミキサ33A,33Bの後段には、イメージ除去部36、ノイズ除去のためのフィルタ37およびIFアンプ38が直列接続されている。IFアンプ38と前記したバン
ドごとのRFアンプ32は、外部入力によりゲイン制御が可能となっている。
VCO34は、PLL制御回路41からの制御電圧に応じた周波数で発振する。
PLL制御回路41は、内蔵する分周器でVCO出力を分周するとともに、内蔵する位相比較部でVCO出力を、外部から与えられる基準信号と比較する。この比較結果が、PLL制御回路41内のループフィルタに供給されて分周器の出力と基準信号の位相差に応じてレベルが変化する直流電圧が取り出される。この直流電圧はVCO34に発振周波数の制御電圧として与えられる。発振回路43はループフィルタの制御クロックを外付けの水晶発振器に基づいて制御する。
ノイズ特性(耐性)は、高調波歪みと関係しており、高調波歪みは主にミキサの非線形性に起因して生じるため、イメージ除去部36でダウンコンバートされた受信信号に対しノイズ抑圧を行っている。しかし、ミキサの近くにはデジタルを扱うため高調波ノイズを発するPLL等のノイズ源が存在する。ノイズ源対策はIC内部では取られていることが普通であるが、外部の回路素子に主にグランド経路を介して影響するコモンノイズモードのノイズ伝搬阻止が重要である。
以上の理由から、グランド層を介したノイズ伝搬が小型化、高密度化の阻害要因となっている。このためグランド層を含むグランド電位の供給層を強化することが必要である。
本実施形態は、前述したノイズ案内貫通ビアGHの適正配置によってノイズ伝搬阻止対象、例えばインダクタLへのノイズ伝搬を有効に抑止する。
以下、電磁界シミュレーションを用いて試行錯誤したノイズ案内貫通ビアGHの適正配置位置と、その有無の効果の違いを述べる。
ここで、図4(A)のL1面(配線層16)で図の解説をすると、太い実線が配線層輪郭を示している。また、L1面のほぼ中央付近で小さい丸印が4×4個配列されたものが半導体チップの裏面BMPに相当し、この部分を中心に半導体チップ30が配置される。
ノイズ源NSG(例えばPLL)は、半導体チップ30の左隅付近に存在するとしている。
斜線を引いた高電界領域に着目すると、ノイズ源に最も近いL1面では比較的狭い領域に高電界領域が集中しているが、L2面とL3面では非常に広い範囲にまで高電界領域が伝搬し拡大している。これはインダクタLの配置領域の真下にまで及んでいる。このことは、導電層がないのでシミュレーションはできないが、周囲の拡散の様子から容易に類推できる。また入出力回路も高電界領域に入るようになる。
最下層のL4面になると高電界領域は縮小傾向になる。
図5のパターンが図4と異なるのは、小さくて見えにくいが、ノイズ源NSGに近く、インダクタLが配置された側のチップ辺と異なるチップ辺に沿って、徐々にノイズ源NSGから遠くなるように配置された4個のノイズ案内貫通ビアGHを有する。
また、電磁界が導電層パターンに依存して誘導される傾向にあるため、開口部の逆さL字形状の右端隅付近の導電層の狭窄部を挟んで反対の側にも3つの横並びのノイズ案内孔GHを形成している(L3面とL4面)。なお、図4および図5においてノイズ案内貫通ビアGHより径が10倍近く大きな丸、六角形、ひょうたん形の孔は、グランド層に接続されない信号ラインなど貫通ビアの通り穴もしくは配線層がエッチングにて除去されたものである。
ノイズ案内貫通ビアGHは、L2面が電源ラインのため周りの配線には接続されていないがこの通り穴を通って電磁界が下層に誘導されている。
また、高電界領域の分布中心が、インダクタLから離れる向きに移動していることが分かる。このことから、ノイズ案内貫通ビアGHが速やかに下層に電磁界ノイズを誘導し、また、分布中心もインダクタLから離れる向きに移動させていると言える。
(1)ノイズ案内貫通ビアは、ノイズ源の周回方向において、電磁界ノイズの影響を阻止したい回路素子と異なる側に偏在して設けることが望ましい。
(2)より望ましくは、ノイズ源を基準に回路素子から遠ざかる方向を含む所定範囲にノイズ案内貫通ビアを設けるとよい。この所定範囲は、ノイズ案内貫通ビアが複数存在する場合に、ノイズ案内貫通ビアの数や間隔に応じた配置の必要から決めるとよい。また、ノイズ源を基準に回路素子から遠ざかる方向を対称軸として所定範囲が決められる必要もない。グランド層のパターンの制約もありノイズ案内貫通ビアが形成できる箇所が限られる場合がある。例えば、このような場合であっても、ノイズ案内貫通ビアの形成箇所は、ノイズ源を基準に回路素子の側でなければよく、回路素子から遠ざかる側を含んでいれば、なおよい。
(3)ノイズ案内貫通ビアは、異なる階層の回路配線間を接続する貫通ビアの通し孔より直径が1桁程度小さくても、十分な電磁界誘導効果がある。このため、ノイズ案内貫通ビアは、貫通ビアの通し孔より小さくてもよい。但し、ノイズ案内貫通ビアは、通常の貫通ビア、あるいは、その通し孔と同程度の大きさでもよい。
(4)ノイズ案内貫通ビアは、ノイズ源を基準として、これに最も近い回路素子の配置中心と反対の側に設ける、または、回路素子から遠ざける側に設けるとよい。この場合も、前記と同様に所定範囲内で互いの距離をおいて複数のノイズ案内貫通ビアを配置するとよい。
チューナICとインターポーザの配線層を用いて複数のインダクタが内蔵されたSiP
技術で形成する場合、インターポーザでのグランド層を形成せず、マザーボード側で形成する。そのとき、インダクタとの距離を稼ぐために最下層にのみ、インダクタ下面と面するようにグランド層を形成する。これによりインダクタのL値、Q値の低下を有効に防止できる。
ノイズの伝搬経路をインダクタや入出力回路から遠ざけると、スプリアスに代表される高周波回路のノイズ特性が大幅に改善される。
上記構造は、例えば図6に示すテレビジョン表示装置(以下、テレビと略称する)、その他の電子機器、特にチューナを有する電子機器に適用することができる。以下に、本実施形態が適用される電子機器の代用的な例について説明する。
…配線層(L3面)、14…裏面グランドプレーン(L4面)、15…第1基板貫通ビア
、16…配線層(L1面)、20…第2回路基板、24…第2基板貫通ビア、30…半導
体チップ、31…フィルタ、31A…同調回路、31B…段間同調回路、32…RFアンプ、32A…電圧ゲインアンプ、39…回路接地線、L…インダクタ、GH…ノイズ案内貫通ビア、NSG…ノイズ源。
Claims (11)
- 複数の階層にグランド層を有する多層構造の第1回路基板と、
前記第1回路基板に搭載されている第2回路基板と、
前記第2回路基板に実装されている半導体チップと、
を有し、
前記第1回路基板の複数のグランド層に、前記半導体チップで発生した電磁界ノイズを下層側に導くノイズ案内貫通ビアが、前記電磁界ノイズの発生箇所の周回方向において、電磁界ノイズの影響を阻止したい回路部分あるいは回路素子と異なる側に設けられている
回路基板積層モジュール。 - 前記ノイズ案内貫通ビアの直径は、異なる階層の回路配線間を接続する貫通ビアの通し孔の直径と同等以下である
請求項1に記載の回路基板積層モジュール。 - 前記半導体チップの外付け素子として、前記第2回路基板に配置され基板配線層を利用して形成されている複数の回路素子を有し、
前記ノイズ案内貫通ビアは、前記電磁界ノイズの発生箇所を基準として、前記複数の回路素子のうちノイズ案内貫通ビアがない場合に電磁界ノイズが及ぶ特定の回路素子が配置されている配置中心と反対の側に設けられている
請求項2に記載の回路基板積層モジュール。 - 複数の前記ノイズ案内貫通ビアが、前記特定の回路素子が配置されている配置中心と反対の側で互いに距離をおいて設けられている
請求項3に記載の回路基板積層モジュール。 - 前記半導体チップの外付け素子として、前記第2回路基板に配置され基板配線層を利用して形成されている複数の回路素子を有し、
前記ノイズ案内貫通ビアは、前記電磁界ノイズの発生箇所を基準として、当該発生箇所から最も近い前記回路素子の配置中心と反対の側に設けられている
請求項2に記載の回路基板積層モジュール。 - 複数の前記ノイズ案内貫通ビアが、前記電磁界ノイズの発生箇所を基準として前記複数の回路素子のうち最も電磁界ノイズの発生箇所に近い1つの回路素子が配置されている配置中心と反対の側を配置中心として互いに距離をおいて設けられている
請求項5に記載の回路基板積層モジュール。 - 前記第2回路基板の複数の階層に、前記第1回路基板の前記ノイズ案内貫通ビアが形成されているグランド層と電気的に接続されているグランド層を少なくとも1つ有する
請求項1〜6に記載の回路基板積層モジュール。 - 前記回路素子として、前記第2回路基板の配線層を利用して形成された積層インダクタを有する
請求項7に記載の回路基板積層モジュール。 - 前記回路素子として、前記第2回路基板の配線層を利用して形成された積層インダクタを有する
請求項1に記載の回路基板積層モジュール。 - 前記積層インダクタの下方の領域において、前記第2回路基板が有するグランド層と前記第1回路基板が有するグランド層のうち、前記第1回路基板の最下層の裏面グランド層を除く全てのグランド層に、前記積層インダクタの面積より大きな開口部が形成されている
請求項8または9に記載の回路基板積層モジュール。 - 複数の階層にグランド層をもつマザーボードとしての第1回路基板を機器筐体の内部に有し、
前記第1回基板は、
当該第1回路基板に搭載されている第2回路基板と、
前記第2回路基板に実装されている半導体チップと、
を有し、
前記第1回路基板の複数のグランド層に、前記半導体チップで発生した電磁界ノイズを下層側に導くノイズ案内貫通ビアが、前記電磁界ノイズの発生箇所の周回方向において、電磁界ノイズの影響を阻止したい回路部分あるいは回路素子と異なる側に設けられている
電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010262181A JP2011151367A (ja) | 2009-12-25 | 2010-11-25 | 回路基板積層モジュール及び電子機器 |
US12/926,901 US8254144B2 (en) | 2009-12-25 | 2010-12-16 | Circuit board laminated module and electronic equipment |
CN2010105952188A CN102137540A (zh) | 2009-12-25 | 2010-12-20 | 电路板叠层模块和电子装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009296130 | 2009-12-25 | ||
JP2009296130 | 2009-12-25 | ||
JP2010262181A JP2011151367A (ja) | 2009-12-25 | 2010-11-25 | 回路基板積層モジュール及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011151367A true JP2011151367A (ja) | 2011-08-04 |
Family
ID=44187317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010262181A Pending JP2011151367A (ja) | 2009-12-25 | 2010-11-25 | 回路基板積層モジュール及び電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8254144B2 (ja) |
JP (1) | JP2011151367A (ja) |
CN (1) | CN102137540A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014139962A (ja) * | 2013-01-21 | 2014-07-31 | Murata Mfg Co Ltd | 積層基板モジュール |
US20150042438A1 (en) * | 2013-08-12 | 2015-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Tunable three dimensional inductor |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003712A (ja) * | 2007-08-09 | 2010-01-07 | Renesas Technology Corp | 半導体装置、半導体装置の配置配線方法、及びデータ処理システム |
CN102144289B (zh) * | 2008-09-05 | 2015-08-05 | 三菱电机株式会社 | 高频电路封装件及传感器模块 |
CN102958275B (zh) * | 2011-08-31 | 2017-02-15 | 鸿富锦精密工业(深圳)有限公司 | 电路板 |
US9824995B2 (en) * | 2014-09-29 | 2017-11-21 | Nxp Usa, Inc. | Flexible circuit leads in packaging for radio frequency devices |
US10477684B2 (en) * | 2015-09-25 | 2019-11-12 | Intel Corporation | Apparatus, system, and method including a bridge device for interfacing a package device with a substrate |
US9780048B1 (en) * | 2016-08-03 | 2017-10-03 | Qualcomm Incorporated | Side-assembled passive devices |
JP6536751B2 (ja) * | 2016-08-18 | 2019-07-03 | 株式会社村田製作所 | 積層コイルおよびその製造方法 |
US10109903B2 (en) * | 2016-10-06 | 2018-10-23 | Invensas Corporation | Flipped RF filters and components |
US10454163B2 (en) * | 2017-09-22 | 2019-10-22 | Intel Corporation | Ground layer design in a printed circuit board (PCB) |
JP7066528B2 (ja) * | 2018-05-31 | 2022-05-13 | 日東電工株式会社 | 配線回路基板、その製造方法および配線回路シート |
US10818646B2 (en) * | 2019-02-13 | 2020-10-27 | Infineon Technologies Ag | Power stage device with carrier frame for power stage module and integrated inductor |
CN110769592B (zh) * | 2019-11-06 | 2021-07-30 | 苏州浪潮智能科技有限公司 | 一种印刷电路板及其设计方法 |
US11848262B2 (en) | 2021-02-16 | 2023-12-19 | Infineon Technologies Ag | Semiconductor package and passive element with interposer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223582A (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp | 高周波回路モジュール |
JP2008078184A (ja) * | 2006-09-19 | 2008-04-03 | Alps Electric Co Ltd | 高周波チップ搭載用多層配線板および高周波回路モジュール |
JP2008263077A (ja) * | 2007-04-12 | 2008-10-30 | Sony Corp | 半導体装置および電子装置 |
JP2009033175A (ja) * | 2007-07-27 | 2009-02-12 | Fujitsu Ltd | 低雑音フリップチップ・パッケージ及びそのフリップ・チップ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3644175B2 (ja) | 1997-01-14 | 2005-04-27 | 株式会社村田製作所 | 空芯コイルの電磁シールド構造 |
KR100851075B1 (ko) * | 2007-04-30 | 2008-08-12 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
CN201115260Y (zh) * | 2007-08-01 | 2008-09-10 | 青岛海信电器股份有限公司 | 电磁干扰抑制电路和具有所述电路的电视机 |
US20090244877A1 (en) * | 2008-04-01 | 2009-10-01 | Wei-Hao Yeh | PCB layout structrue for suppressing EMI and method thereof |
-
2010
- 2010-11-25 JP JP2010262181A patent/JP2011151367A/ja active Pending
- 2010-12-16 US US12/926,901 patent/US8254144B2/en not_active Expired - Fee Related
- 2010-12-20 CN CN2010105952188A patent/CN102137540A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223582A (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp | 高周波回路モジュール |
JP2008078184A (ja) * | 2006-09-19 | 2008-04-03 | Alps Electric Co Ltd | 高周波チップ搭載用多層配線板および高周波回路モジュール |
JP2008263077A (ja) * | 2007-04-12 | 2008-10-30 | Sony Corp | 半導体装置および電子装置 |
JP2009033175A (ja) * | 2007-07-27 | 2009-02-12 | Fujitsu Ltd | 低雑音フリップチップ・パッケージ及びそのフリップ・チップ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014139962A (ja) * | 2013-01-21 | 2014-07-31 | Murata Mfg Co Ltd | 積層基板モジュール |
US9119318B2 (en) | 2013-01-21 | 2015-08-25 | Murata Manufacturing Co., Ltd. | Multilayer substrate module |
US20150042438A1 (en) * | 2013-08-12 | 2015-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Tunable three dimensional inductor |
US9767957B2 (en) * | 2013-08-12 | 2017-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a tunable three dimensional inductor |
Also Published As
Publication number | Publication date |
---|---|
US8254144B2 (en) | 2012-08-28 |
US20110157857A1 (en) | 2011-06-30 |
CN102137540A (zh) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011151367A (ja) | 回路基板積層モジュール及び電子機器 | |
JP5381696B2 (ja) | 回路基板積層モジュールおよび電子機器 | |
US8174843B2 (en) | Printed circuit board | |
KR100917508B1 (ko) | 고주파 모듈 기판 장치 | |
US6515868B1 (en) | Printed circuit board | |
TWI241878B (en) | Wiring board and circuit module | |
JP5045727B2 (ja) | 高周波モジュールおよび受信装置 | |
US20070228578A1 (en) | Circuit substrate | |
JP5278579B2 (ja) | 高周波モジュールおよび受信装置 | |
JP2010192722A (ja) | 配線基板とその製造方法、チューナモジュール、及び電子機器 | |
JP2008278099A (ja) | テレビジョンチューナ装置 | |
US8338912B2 (en) | Inductor module, silicon tuner module and semiconductor device | |
JP4671333B2 (ja) | 多層プリント回路基板と電子機器 | |
JP3799949B2 (ja) | プリント基板 | |
JP2010135960A (ja) | 高周波信号受信装置とこれを用いた電子機器 | |
JP2013141097A (ja) | 高周波モジュール、及び該高周波モジュールを備えた電子機器 | |
JP2003347692A (ja) | プリント配線板、及び該プリント配線板で用いられる電磁波シールド方法 | |
JP5949503B2 (ja) | 高周波モジュール | |
CN116744535A (zh) | 一种印刷电路板及电子设备 | |
JP2009152225A (ja) | 電子回路モジュール | |
JP2009033006A (ja) | 高周波モジュールおよび通信機器 | |
JP2010192681A (ja) | プリント基板及び無線通信端末 | |
JP2005011844A (ja) | 電子回路ユニット | |
JP2014203952A (ja) | Rfモジュール及びrfモジュール内蔵多層配線基板 | |
JP2001085844A (ja) | 多層プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150630 |