[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101689563A - 高电压GaN基异质结晶体管结构及其形成方法 - Google Patents

高电压GaN基异质结晶体管结构及其形成方法 Download PDF

Info

Publication number
CN101689563A
CN101689563A CN200880009090A CN200880009090A CN101689563A CN 101689563 A CN101689563 A CN 101689563A CN 200880009090 A CN200880009090 A CN 200880009090A CN 200880009090 A CN200880009090 A CN 200880009090A CN 101689563 A CN101689563 A CN 101689563A
Authority
CN
China
Prior art keywords
active layer
layer
semiconductor device
active
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880009090A
Other languages
English (en)
Inventor
迈克尔·墨菲
米兰·波普赫里斯蒂奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Velox Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Velox Semiconductor Corp filed Critical Velox Semiconductor Corp
Publication of CN101689563A publication Critical patent/CN101689563A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件包括：衬底；第一有源层，所述第一有源层设置在所述衬底的上方；以及第二有源层，所述第二有源层设置在所述第一有源层上。所述第二有源层具有比所述第一有源层高的带隙，使得在所述第一有源层和所述第二有源层之间产生二维电子气层。在所述第二有源层上设置快闪层，并且在所述快闪层上设置源极接触、栅极接触和漏极接触。

Description

高电压GaN基异质结晶体管结构及其形成方法
相关申请的交叉引用
该申请涉及与其同日提交共同待决的、序列号为No.11/725,760且名为“Cascode Circuit Employing A Depletion-Mode，GaN-Based Fet”的美国专利申请，通过引用将其内容合并于此。
该申请还涉及与其同日提交共同待决的、序列号为No.11/725,823且名为“Termination and Contact Structures For A High Voltage GaN-Based Heterojunction Transistor”的美国专利申请，通过引用将其内容合并于此。
技术领域
本发明涉及高压晶体管异质结构，更具体来讲，涉及高压氮化镓(GaN)高电子迁移率晶体管(HEMT)。
背景技术
氮化镓(GaN)提供重要的机会来增强诸如高电子迁移率晶体管(HEMT)的电子器件的性能。HEMT表现得更像传统的场效应晶体管(FET)，并且HEMT器件的制造是基于FET结构的。然而，HEMT需要两个化合物半导体层之间非常精确的晶格匹配异质结。通常，GaNHEMT具有沉积在衬底上的肖特基(Schottky)层和GaN缓冲层，以及沉积在肖特基层上的源、栅和漏极接触。
通过在具有大带隙的AlGaN层和具有较窄带隙的GaN层之间的异质结界面上形成量子阱，GaN基HEMT器件能够将电子迁移率最大化。结果，电子被捕获在量子阱中。通过在未被掺杂的GaN层中的二维电子气来表现所捕获的电子。通过向栅电极施加电压来控制电流量，所述栅电极与半导体肖特基接触，以使得电子沿着源电极和漏电极之间的沟道流动。
随着HEMT的市场持续扩大，仍然期望很多改进来增强诸如击穿电压Vbr和漏电流I的各种操作特性。例如，因为肖特基层通常是金属的并且在HEMT制造过程中和/或HEMT的操作过程中会暴露于空气中，所以仍然需要充分解决由此引起的问题。由于肖特基层暴露于空气中，因此会在肖特基层的表面上发生诸如氧化的表面反应。这些表面反应会劣化HEMT的性能，并且还会降低钝化处理的效率。钝化处理是指将电介质材料沉积在HEMT表面上，以钝化或填充HEMT表面上的表面陷阱，由此避免由与这些表面陷阱而导致的器件劣化，诸如RF至DC频散。
因此，除了其他因素以外，仍然需要高电压GaN HEMT结构，其具有能够防止GaN HEMT操作和制造过程中的表面反应的可再生终止层。
发明内容
根据本发明，一种半导体器件包括：衬底；第一有源层，所述第一有源层设置在所述衬底的上方；以及第二有源层，所述第二有源层设置在所述第一有源层上。所述第二有源层具有比所述第一有源层高的带隙，使得在所述第一有源层和所述第二有源层之间产生二维电子气层。在所述第二有源层上设置快闪层，并且在所述快闪层上设置源极接触、栅极接触和漏极接触。
根据本发明的一个方面，所述第一有源层可以包含III族氮化物半导体材料。
根据本发明的另一个方面，所述第一有源层可以包含GaN。
根据本发明的另一个方面，所述第二有源层可以包含III族氮化物半导体材料。
根据本发明的另一个方面，所述第二有源层可以包含AlxGa1-xN，其中0＜X＜1。
根据本发明的另一个方面，所述第二有源层是选自由AlGaN、AlInN和AlInGaN组成的组。
根据本发明的另一个方面，还可以在所述衬底和所述第一有源层之间设置成核层。
根据本发明的另一个方面，所述快闪层可以包含金属Al。
根据本发明的另一个方面，所述快闪层可以包含金属Ga。
根据本发明的另一个方面，所述快闪层可以是形成自然氧化物层的经退火的快闪层。
根据本发明的另一个方面，所述第二有源层和所述终止层可以包括形成在其内的第一凹进部和第二凹进部，并且所述源极接触和所述漏极接触分别设置在所述第一凹进部和所述第二凹进部中。
根据本发明的另一个方面，一种半导体器件可以包括：衬底；第一有源层，所述第一有源层设置在所述衬底的上方；第二有源层，所述第二有源层设置在所述第一有源层上。所述第二有源层具有比所述第一有源层高的带隙，使得在所述第一有源层和所述第二有源层之间产生二维电子气层。在所述第二有源层的上方设置AlN层，并且在所述AlN层的上方设置源极接触、栅极接触和漏极接触。
根据本发明的另一个方面，提供了一种形成半导体器件的方法。该方法包括：在衬底上形成第一有源层，并且在所述第一有源层的上方形成第二有源层。所述第二有源层具有比所述第一有源层高的带隙，使得在所述第一有源层和所述第二有源层之间产生二维电子气层。在所述第二有源层的上方快闪形成终止层。在所述终止层上形成源极接触、栅极接触和漏极接触。
附图说明
图1示出了高电子迁移率晶体管(HEMT)中结合的氮化镓(GaN)异质结结构的一个实施例。
图2和图3示出了高电子迁移率晶体管(HEMT)中结合的氮化镓(GaN)异质结结构的可选的实施例。
具体实施方式
值得注意的是，在此对于“一个实施例”或“实施例”的任何引用意味着结合实施例所描述的具体特征、结构或特性被包括在本发明的至少一个实施例中。在说明书中的各个地方中出现短语“在一个实施例中”不是必需指的都是相同的实施例。另外，可以以多种方式组合各种实施例，从而形成在本文中没有明确示出的另外的实施例。
如图1中所示，本发明涉及高电子迁移率晶体管(HEMT)10中结合的高压氮化镓(GaN)异质结结构。HEMT 10包括衬底12、成核(过渡)层18、GaN缓冲层22、氮化铝镓(AlxGa1-xN；0＜x＜1)肖特基层24和覆盖或终止层16。另外，HEMT 10包括源极接触27、栅极接触28和漏极接触30。
通常使用外延生长工艺来制造GaN异质结结构10。例如，可以使用反应溅射工艺，在该工艺中，在毗邻衬底设置的金属靶和衬底都处于包括氮和一个或多个掺杂物的气氛中时，从金属靶溢出诸如镓、铝和/或铟的半导体金属组分。可供选择的，可以采用金属有机化学气相沉积(MOCVD)，其中，在将衬底保持在升高的温度下，通常在700℃至1100℃左右的同时，将衬底暴露于包含金属的有机化合物的气氛以及诸如氨的反应含氮气体和含掺杂物气体中。气体化合物分解，并且在衬底302的表面上形成晶体材料膜形式的掺杂的半导体。然后将衬底和生长的膜冷却。作为另外可供选择的，可以使用诸如分子束外延(MBE)或原子层外延的其它外延生长方法。可以采用的另外的技术包括，但不限于流量调制有机金属气相外延(FM-OMVPE)、有机金属气相外延(OMVPE)、氢化物外延(HVPE)和物理气相沉积(PVD)。
为了开始生长结构，在衬底12上沉积成核层18。衬底12可以由各种材料形成，所述各种材料包括但不限于蓝宝石或碳化硅(SiC)。成核层18可以是，例如，诸如AlxGa1-xN的富铝层，其中x在0至1的范围内。成核层18操作用于校正GaN缓冲层22和衬底12之间的晶格不匹配。通常，当一层中的原子之间的间距与相邻层中原子之间的间距不匹配时，产生晶格不匹配。由于晶格不匹配，导致相邻层中的原子之间的结合弱，并且相邻层会断裂、分离或者具有大量的晶体缺陷。因此，通过在衬底12的晶体结构和GaN缓冲层22的晶体结构之间产生界面，成核层18操作用于校正GaN缓冲层22和衬底12之间的晶格不匹配。
在沉积了成核层18之后，在成核层18上沉积GaN缓冲层22，并且在GaN缓冲层22上沉积AlxGa1-xN肖特基层24。二维导电沟道26是薄的高迁移率沟道，其将载流子限制在GaN缓冲层22和AlxGa1-xN肖特基层24之间的界面区域。在AlxGa1-xN肖特基层24上沉积覆盖层或终止层16，覆盖层或终止层16用于在HEMT 10的操作和制造过程中保护AlxGa1-xN肖特基层24以免其发生诸如氧化的表面反应。因为肖特基层24包含铝，所以如果AlxGa1-xN肖特基层24暴露于空气中并且没有以其它方式受保护，则会发生氧化。
在衬底12上生长了外延层18、22和24以及终止层16之后，通过分别在终止层16上沉积源极接触27、栅极接触28和漏极接触30来完成HEMT 10。接触件27、28和30中的每个是金属接触件。优选地，栅极接触28是诸如，但不限于镍、金的金属材料，并且源极接触27和漏极接触30都是诸如，但不限于钛、金或铝的金属材料。
在本发明的一个实施例中，终止层16是形成在AlxGa1-xN肖特基层24上的InGaN层。InGaN层16用于两个目的，第一个目的是用于提供不包含Al的上层，从而减少氧化。此外，因为诸如InGaAlN的含铝化合物通常需要较高的生长温度来提供足够的均匀度和光滑度，所以通过使用InGaN材料来替代包含铝的材料，可以简化生长工艺。另外，InGaN层24略微降低了表面的势垒，这样可以减少表面电荷的增多并且降低了结构表面上的漏电流。
在本发明的另一个实施例中，终止层16是包含Al金属的快闪层(flash layer)。利用材料的极短猝发来形成快闪层。这样将在结构表面上方形成非常薄(例如，材料的1-2单分子层)的但是平的覆盖。该快闪层通常是原位执行的。为了确保形成的是金属Al而不是AlN，不存在当形成AlN时将会存在的反应含氮气体(例如，氨)。可以在高温或低温下形成Al快闪层。在其形成之后，随后可以对Al进行退火，以形成薄的氧化物层。由于Al快闪层非常薄，因此它可以被完全氧化，由此在材料上产生初始的“自然”氧化物，该氧化物随后保护肖特基层24，使其不经受处理过程中通常看到的任何类型的劣化。这可以用作额外的势垒材料，用于降低漏电流并且增大击穿电压，这对于HEMT性能都是重要的。快闪层可以包含其它金属，例如镓或者甚至铟，以替代铝。还可以将Ga或In快闪层氧化来在结构上形成均匀的“自然”氧化物。
在本发明的其它实施例中，覆盖层或终止层16可以由其它材料形成，诸如高度Fe掺杂的GaN、Si掺杂的GaN、FeN或SiN。可以是外延、非外延或者甚至无定形的这些层可以用作初始钝化层或者用作额外的势垒材料，用于降低漏电流并且增大击穿电压。例如，向GaN添加Fe导致了可以降低漏电流的材料，这是因为该材料更绝缘并且降低了电子迁移率。
在本发明的其它实施例中，可以在AlxGa1-xN肖特基层24上形成薄AlN层。该层提供了额外的肖特基势垒层，以有助于更有效地调节电荷，由此降低了漏电流并且增大了器件的击穿电压。AlN层还可以用作结构的初始钝化层，这是由于AlN可以容易地被湿法蚀刻以沉积欧姆接触件。可供选择的，可以氧化AlN层以形成钝化层。
在一些实施例中，终止层16的厚度大致为1至5纳米。因此，电子可以容易地隧穿终止层16。结果，终止层16没有增加栅极接触28和AlxGa1-xN肖特基层24之间的肖特基势垒高度，其中，肖特基势垒高度限定了栅极接触28和AlxGa1-xN肖特基层24的界面上的由电子遭遇的电势能量势垒。另外，终止层16没有影响源极接触27和漏极接触30的形成。
图2示出了本发明的又一个实施例，在该实施例中，欧姆接触件27和28位于AlxGa1-xN肖特基层24中形成的凹进部中。通过根据传统技术蚀刻AlxGa1-xN肖特基层24来形成凹进部。凹进部可以部分或完全地延伸穿过AlxGa1-xN肖特基层24。例如，在一些情况下，凹进部可以延伸到约5nm至15nm深的深度，由此使得AlxGa1-xN肖特基层24能够保持足够的厚度来产生沟道层26。通过以此方式使接触件凹进，降低了表面的接触电阻和光滑度，从而增大了被沉积用于形成欧姆接触件的金属的渗透性。表面粗糙的增加导致金属更好地迁移到半导体中。对于需要低导通电阻的器件来说，该布置在实现最低可能的导通电阻方面会效果显著。虽然没有示出，但是本发明的该实施例还可以采用诸如上述的覆盖层或终止层。在这种情况下，设置有接触件27和28的凹进部也将延伸穿过终止层。
图3示出了本发明的另一个实施例，在该实施例中，势垒层24由代替AlxGa1-xN的AlInGaN形成。例如，如在GAAS99中由M.AsifKhan等人所著的“Strain Energy Band Engineering in AlGaInN/GaNHeterostructure Field Effect Transistors”中所讨论的，采用了AlxInyGa(1-x-y)N结，其势垒厚度小于50nm且合金组分在x等于0.1至0.2而y等于0.00至0.02的范围内变化。另外，Khan等人陈述的是，基于晶格常数的线性插值，为5的Al/In比率应该几乎与GaN晶格匹配。通过使用AlInGaN，可以与带隙无关地控制张力，由此使得材料的带隙能够关于临界厚度而更自由地变化。对于功率器件，在没有过度对材料施加应力和缩短器件寿命的情况下，在沟道中得到最多的电荷是至关重要的，其中，当随着时间过去材料驰豫时会出现器件寿命缩短的情况。
虽然本文具体示出和描述了各种实施例，但是应该理解的是，在不脱离本发明的精神和意图范围的情况下，本发明的修改形式和变形形式可以被以上教导覆盖并且在所附权利要求的范围内。例如，虽然已经将耗尽模式FET描述为GaN基器件，但是本发明更通常地包括由III族氮化物化合物半导体形成的耗尽模式FET，在III族氮化物化合物半导体中，III族元素可以是镓(Ga)、铝(Al)、硼(B)或铟(In)。

Claims (20)

1.一种半导体器件，包括：
衬底；
设置在所述衬底的上方的第一有源层；
设置在所述第一有源层上的第二有源层，所述第二有源层具有比所述第一有源层高的带隙以使得在所述第一有源层和所述第二有源层之间产生二维电子气层；
设置在所述第二有源层上的快闪层；以及
设置在所述快闪层上的源极接触、栅极接触和漏极接触。
2.根据权利要求1所述的半导体器件，其中，所述第一有源层包含III族氮化物半导体材料。
3.根据权利要求2所述的半导体器件，其中，所述第一有源层包含GaN。
4.根据权利要求1所述的半导体器件，其中，所述第二有源层包含III族氮化物半导体材料。
5.根据权利要求4所述的半导体器件，其中，所述第二有源层包含AlxGa1-xN，其中0＜X＜1。
6.根据权利要求4所述的半导体器件，其中，所述第二有源层是选自由AlGaN、AlInN和AlInGaN组成的组。
7.根据权利要求1所述的半导体器件，还包括设置在所述衬底和所述第一有源层之间的成核层。
8.根据权利要求1所述的半导体器件，其中，所述快闪层包含金属Al。
9.根据权利要求1所述的半导体器件，其中，所述快闪层包含金属Ga。
10.根据权利要求1所述的半导体器件，其中，所述快闪层是形成自然氧化物层的经退火的快闪层。
11.根据权利要求1所述的半导体器件，其中，所述第二有源层和所述终止层包括形成在其内的第一凹进部和第二凹进部，并且所述源极接触和所述漏极接触分别设置在所述第一凹进部和所述第二凹进部中。
12.一种半导体器件，包括：
衬底；
设置在所述衬底的上方的第一有源层；
设置在所述第一有源层上的第二有源层，所述第二有源层具有比所述第一有源层高的带隙以使得在所述第一有源层和所述第二有源层之间产生二维电子气层；
设置在所述第二有源层上方的AlN层；以及
设置在所述AlN层的上方的源极接触、栅极接触和漏极接触。
13.根据权利要求12所述的半导体器件，其中，所述第一有源层包含III族氮化物半导体材料。
14.根据权利要求13所述的半导体器件，其中，所述第一有源层包含GaN。
15.根据权利要求1所述的半导体器件，其中，所述第二有源层包含III族氮化物半导体材料。
16.根据权利要求15所述的半导体器件，其中，所述第二有源层包含AlxGa1-xN，其中0＜X＜1。
17.根据权利要求15所述的半导体器件，其中，所述第二有源层是选自由AlGaN、AlInN和AlInGaN组成的组。
18.根据权利要求12所述的半导体器件，还包括设置在所述衬底和所述第一有源层之间的成核层。
19.根据权利要求12所述的半导体器件，其中，所述第二有源层和所述AlN层包括形成在其内的第一凹进部和第二凹进部，并且所述源极接触和所述漏极接触分别设置在所述第一凹进部和所述第二凹进部中。
20.一种形成半导体器件的方法，包括：
在衬底上形成第一有源层；
在所述第一有源层的上方形成第二有源层，所述第二有源层具有比所述第一有源层高的带隙以使得在所述第一有源层和所述第二有源层之间产生二维电子气层；
在所述第二有源层的上方快闪形成终止层；并且
在所述终止层上形成源极接触、栅极接触和漏极接触。
CN200880009090A 2007-03-20 2008-03-20 高电压GaN基异质结晶体管结构及其形成方法 Pending CN101689563A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/725,820 2007-03-20
US11/725,820 US20090321787A1 (en) 2007-03-20 2007-03-20 High voltage GaN-based heterojunction transistor structure and method of forming same
PCT/US2008/057613 WO2008116046A1 (en) 2007-03-20 2008-03-20 High voltage gan-based heterojunction transistor structure and method of forming same

Publications (1)

Publication Number Publication Date
CN101689563A true CN101689563A (zh) 2010-03-31

Family

ID=39766447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880009090A Pending CN101689563A (zh) 2007-03-20 2008-03-20 高电压GaN基异质结晶体管结构及其形成方法

Country Status (6)

Country Link
US (1) US20090321787A1 (zh)
EP (1) EP2135285A4 (zh)
JP (1) JP2010522435A (zh)
KR (1) KR20090128505A (zh)
CN (1) CN101689563A (zh)
WO (1) WO2008116046A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881794A (zh) * 2011-07-12 2013-01-16 三星电子株式会社 氮化物半导体发光器件
CN102923635A (zh) * 2012-10-26 2013-02-13 中国科学院苏州纳米技术与纳米仿生研究所 纳米流体二极管及其制造方法
CN103247695A (zh) * 2012-02-06 2013-08-14 三星电子株式会社 氮化物基异质结半导体器件及其制造方法
CN103489968A (zh) * 2013-09-09 2014-01-01 中国科学院半导体研究所 利用AlInGaN制作氮化镓外延薄膜的方法
WO2020047814A1 (zh) * 2018-09-07 2020-03-12 苏州晶湛半导体有限公司 半导体结构及其制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5024307B2 (ja) * 2009-02-06 2012-09-12 日立電線株式会社 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法
JP2010206125A (ja) * 2009-03-06 2010-09-16 Oki Electric Ind Co Ltd 窒化ガリウム系高電子移動度トランジスタ
DE112010001589T5 (de) * 2009-04-08 2012-06-28 Efficient Power Conversion Corporation Kompensierter GATE-MISFET und Verfahren zu seiner Herstellung
CN101710590B (zh) * 2009-10-30 2011-12-07 西安电子科技大学 AlGaN/GaN绝缘栅高电子迁移率晶体管的制作方法
JP5551790B2 (ja) * 2009-12-03 2014-07-16 エプコス アクチエンゲゼルシャフト 横方向のエミッタおよびコレクタを有するバイポーラトランジスタならびに製造方法
MX2012012142A (es) * 2010-05-28 2012-11-21 Mead Johnson Nutrition Co Composiciones nutricionales.
JP5777586B2 (ja) * 2012-09-20 2015-09-09 株式会社東芝 半導体装置及びその製造方法
US9525063B2 (en) 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Switching circuit
US9048838B2 (en) * 2013-10-30 2015-06-02 Infineon Technologies Austria Ag Switching circuit
JP6248359B2 (ja) * 2013-12-20 2017-12-20 住友電工デバイス・イノベーション株式会社 半導体層の表面処理方法
US11799000B1 (en) * 2022-12-21 2023-10-24 Hiper Semiconductor Inc. High electron mobility transistor and high electron mobility transistor forming method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521961B1 (en) * 2000-04-28 2003-02-18 Motorola, Inc. Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US6635559B2 (en) * 2001-09-06 2003-10-21 Spire Corporation Formation of insulating aluminum oxide in semiconductor substrates
JP4134575B2 (ja) * 2002-02-28 2008-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US7026665B1 (en) * 2003-09-19 2006-04-11 Rf Micro Devices, Inc. High voltage GaN-based transistor structure
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
EP2273553B1 (en) 2004-06-30 2020-02-12 IMEC vzw A method for fabricating AlGaN/GaN HEMT devices
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP4912604B2 (ja) * 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881794A (zh) * 2011-07-12 2013-01-16 三星电子株式会社 氮化物半导体发光器件
CN103247695A (zh) * 2012-02-06 2013-08-14 三星电子株式会社 氮化物基异质结半导体器件及其制造方法
CN102923635A (zh) * 2012-10-26 2013-02-13 中国科学院苏州纳米技术与纳米仿生研究所 纳米流体二极管及其制造方法
CN102923635B (zh) * 2012-10-26 2015-06-03 中国科学院苏州纳米技术与纳米仿生研究所 纳米流体二极管及其制造方法
CN103489968A (zh) * 2013-09-09 2014-01-01 中国科学院半导体研究所 利用AlInGaN制作氮化镓外延薄膜的方法
CN103489968B (zh) * 2013-09-09 2015-11-18 中国科学院半导体研究所 利用AlInGaN制作氮化镓外延薄膜的方法
WO2020047814A1 (zh) * 2018-09-07 2020-03-12 苏州晶湛半导体有限公司 半导体结构及其制备方法
US11361963B2 (en) 2018-09-07 2022-06-14 Enkris Semiconductor, Inc. Semiconductor structure and method for manufacturing the same

Also Published As

Publication number Publication date
KR20090128505A (ko) 2009-12-15
US20090321787A1 (en) 2009-12-31
WO2008116046A1 (en) 2008-09-25
JP2010522435A (ja) 2010-07-01
EP2135285A4 (en) 2011-06-22
EP2135285A1 (en) 2009-12-23

Similar Documents

Publication Publication Date Title
CN101689561B (zh) 高压GaN基异质结晶体管的终止结构和接触结构
CN101689570B (zh) 采用耗尽模式GaN基FET的串叠电路
CN101689563A (zh) 高电压GaN基异质结晶体管结构及其形成方法
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US10868134B2 (en) Method of making transistor having metal diffusion barrier
KR20120002985A (ko) 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조
TWI295085B (en) Field effect transistor with enhanced insulator structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1142994

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: POWER INTEGRATIONS INC.

Free format text: FORMER OWNER: VELOX SEMICONDUCTOR CORP.

Effective date: 20110822

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20110822

Address after: American California

Applicant after: Power Integrations Inc.

Address before: new jersey

Applicant before: Velox Semiconductor Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100331

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1142994

Country of ref document: HK