[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101605930B - n型导电性氮化铝半导体结晶及其制造方法 - Google Patents

n型导电性氮化铝半导体结晶及其制造方法 Download PDF

Info

Publication number
CN101605930B
CN101605930B CN2008800012459A CN200880001245A CN101605930B CN 101605930 B CN101605930 B CN 101605930B CN 2008800012459 A CN2008800012459 A CN 2008800012459A CN 200880001245 A CN200880001245 A CN 200880001245A CN 101605930 B CN101605930 B CN 101605930B
Authority
CN
China
Prior art keywords
substrate
aluminum nitride
nitride semiconductor
semiconductor crystal
type conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800012459A
Other languages
English (en)
Other versions
CN101605930A (zh
Inventor
纐缬明伯
熊谷义直
永岛彻
高田和哉
柳裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Tokyo University of Agriculture
Original Assignee
Tokuyama Corp
Tokyo University of Agriculture
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp, Tokyo University of Agriculture filed Critical Tokuyama Corp
Publication of CN101605930A publication Critical patent/CN101605930A/zh
Application granted granted Critical
Publication of CN101605930B publication Critical patent/CN101605930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种为了制作垂直导电型AlN系半导体元件而有用的包含n型导电性氮化铝半导体结晶的自立式衬底。在蓝宝石等单晶衬底上，利用HVPE法形成AlN结晶层后，使衬底温度为1,200℃以上，然后利用HVPE法高速形成包含n型导电性氮化铝半导体结晶的层而得到叠层体，所述n型导电性氮化铝半导体结晶的Si原子含量为1×1018～5×1020cm-3，基本上不含卤原子，且基本上不吸收具有5.9eV以下能量的光，由得到的叠层体分离包含上述n型导电性氮化铝半导体结晶的层，得到自立式衬底。

Description

n型导电性氮化铝半导体结晶及其制造方法
技术领域
本发明涉及一种掺杂了Si原子的n型导电性氮化铝半导体结晶及其制造方法。
背景技术
由于氮化铝(AlN)的禁带宽度大，为6.2eV，且为直接跃迁型的半导体，因此，有希望作为紫外光发光元件材料。
为了形成发光元件等半导体元件，需要形成如下层叠结构，即，在电连接于n电极的n型半导体层和电连接于p电极的p型半导体层之间包含包覆层、活性层等的叠层结构，从发光效率的观点考虑，不管是哪一层，都要求具备如下特性：高结晶性，即结晶的位错及点缺陷少；与形成叠层结构的氮化铝镓(AlGaN)的晶格常数差及热膨张系数差小；而且，从防止元件老化的观点考虑，还要求其热传导率高。因此，为了制作AlN系半导体元件而在AlN单晶衬底上形成上述层结构是有益的。
对AlN而言，由于均质外延衬底的制作比较困难，因此，通常采用使AlN单晶在蓝宝石等单晶衬底上气相成长的方法。在气相成长法中，作为成膜速度快的方法，已知有氢化物气相外延(HVPE：HydrideVapor Phase Epitaxy)法。HVPE法与分子束外延(MBE：Molecular BeamEpitaxy)法、有机金属气相外延(MOVPE：Metalorganic Vapor PhaseEpitaxy)法相比，不容易精确地控制膜厚，因此，不适合用于半导体发光元件的结晶层形成，但可以以快的成膜速度得到结晶性良好的单晶。因此，通过利用HVPE法在蓝宝石等衬底上以厚膜形成AlN单晶层并对其进行分离，也可以制造仅由AlN单晶构成的衬底(AlN自立式衬底)(参照特开2005-252248号公报)。
在制造AlN系半导体元件时，首先，需要在衬底上形成n型导电性氮化铝半导体结晶层，作为形成n型导电性氮化铝半导体结晶的方法，已知有利用MOVPE法形成掺杂了Si的n型导电性AlN结晶层的方法(参照特开2003-273398号公报)。另外，对于InGaN系、AlGaN系及AlInGaN系结晶，还已知有在HVPE中形成掺杂了Si的n型导电性结晶层的方法(特开2000-91234号公报)。
发明内容
通常认为，在AlN自立式衬底上形成n型导电性氮化铝半导体结晶层时，可以应用上述特开2003-273389号公报或特开2000-91234号公报所述的方法。用这些方法形成n型导电性氮化铝半导体结晶层、再在其上形成各种结晶层来制造AlN系半导体元件时，由于AlN自立式衬底自身是绝缘性的，因此，必须利用干蚀刻等对成长层的一部分蚀刻至n型导电性氮化铝半导体结晶层，在其上形成n电极。在这种n型电极结构中，由于其构成为电流通路横穿n型导电性氮化铝半导体结晶层的结构，因此，仅横向延长的部分就会使电阻成分增加、引起发热等，从而导致设备特性变差。
通常认为，只要可以利用HVPE法得到包含n型导电性氮化铝半导体结晶的自立式衬底，就可以在该衬底的背面直接形成n电极，从而解决上述问题。但是，在将上述特开2000-91234号公报公开的方法尝试用于AlN系时，由于铝原料所用的卤化铝和氮源所用的氨气的反应与和卤化镓的反应相比非常快，可知在衬底上成长的AlN的均匀性显著变差。另外，对AlN而言，在上述特开2000-91234号公报所述的1,100℃的温度形成膜时，得到单晶的结晶成长速度最快的情况也只有数μm/h左右，可知无法有效地制造成为自立式衬底那样厚的膜。而且，还可知得到的结晶层包含有卤素杂质。包含有卤素杂质时，有可能不仅电特性下降，而且耐久性也下降。
本发明人等以利用HVPE法得到卤素杂质含量少、具有良好的电特性的n型导电性氮化铝半导体结晶为目的进行了深入研究。其结果发现，不是在衬底上直接形成n型导电性氮化铝半导体结晶，而是暂时形成AlN结晶层后，在其上形成n型导电性氮化铝半导体结晶层，同时使形成该结晶层时的衬底温度为1,200℃以上，这时不仅可以看出提高成长速度的效果，而且结晶品质、即结晶中所包含的位错密度减少，进一步卤素杂质的含量也显著下降。而且，对由此得到的n型导电性氮化铝半导体结晶的物性进行研究时发现，该n型导电性氮化铝半导体结晶具有基本上不吸收具有5.9eV以下能量的光的特征，从而完成了本发明。
即，本发明提供的用于解决上述课题的方法如下所述。
(1)一种叠层体，其构成为：在单晶衬底(其中，不包括氮化铝单晶衬底)上，依次层叠氮化铝结晶层及包含n型导电性氮化铝半导体结晶的层，其中，所述n型导电性氮化铝半导体结晶的Si原子含量为1×1018～5×1020cm-3，基本上不含卤原子，且基本上不吸收具有5.9eV以下能量的光。
(2)一种叠层体，其构成为：在氮化铝单晶衬底上，层叠包含n型导电性氮化铝半导体结晶的层，其中，所述n型导电性氮化铝半导体结晶的Si原子含量为1×1018～5×1020cm-3，基本上不含卤原子，且基本上不吸收具有5.9eV以下能量的光。
(3)用于制造上述(1)的叠层体的方法，其特征在于，包括如下工序：(A)工序，使加热的单晶衬底(其中，不包括氮化铝单晶衬底)与包含Al的卤化物及含有氮原子的化合物的气体接触，使AlN结晶在该单晶衬底上气相成长，形成具有0.5nm以上厚度的AlN结晶层；(B)工序，将上述工序得到的表面具有氮化铝结晶层的衬底预先加热至1,200℃以上后，使其与包含Al的卤化物、含有氮原子的化合物及式SiHxCl4-x(式中，x为0～3的整数)所示的化合物的气体接触，使掺杂了Si原子的n型导电性氮化铝半导体结晶在该衬底的氮化铝结晶层上气相成长。
(4)用于制造上述(2)的叠层体的方法，其特征在于，包括如下工序，即，将氮化铝单晶衬底预先加热至1,200℃以上后，使其与包含Al的卤化物、含有氮原子的化合物及式SiHxCl4-x(式中，x为0～3的整数)所示的化合物的气体接触，使掺杂了Si原子的n型导电性氮化铝半导体结晶在该衬底上气相成长。
(5)一种自立式衬底，其特征在于，其包含n型导电性氮化铝半导体结晶，所述n型导电性氮化铝半导体结晶的Si原子含量为1×1018～5×1020cm-3，基本上不含卤原子，且基本上不吸收具有5.9eV以下能量的光。
(6)用于制造上述(5)所述的自立式衬底的方法，其特征在于，包括如下工序：(A)工序，使加热的单晶衬底(其中，不包括氮化铝单晶衬底)与包含Al的卤化物及含有氮原子的化合物的气体接触，使AlN结晶在该衬底上气相成长，形成具有0.5nm以上厚度的氮化铝结晶层；(B’)工序，将上述工序得到的表面具有氮化铝结晶层的衬底预先加热至1,200℃以上后，使其与包含Al的卤化物、含有氮原子的化合物及式SiHxCl4-x(式中，x为0～3的整数)所示的化合物的气体接触，在该衬底的氮化铝结晶层上形成掺杂了Si原子的具有2μm以上厚度的n型导电性氮化铝半导体结晶层；以及(C)工序，由上述工序得到的表面具有掺杂了Si原子的n型导电性氮化铝半导体结晶层的衬底分离该掺杂了Si原子的n型导电性氮化铝半导体结晶层。
(7)用于制造上述(5)所述的自立式衬底的方法，其特征在于，包括如下工序：(B’)工序，将氮化铝单晶衬底预先加热至1,200℃以上后，使其与包含Al的卤化物、含有氮原子的化合物及式SiHxCl4-x(式中，x为0～3的整数)所示的化合物的气体接触，在该衬底上形成掺杂了Si原子的具有2μm以上厚度的n型导电性氮化铝半导体结晶层；以及(C)工序，由上述工序得到的表面具有掺杂了Si原子的n型导电性氮化铝半导体结晶层的衬底分离该掺杂了Si原子的n型导电性氮化铝半导体结晶层。
(8)一种半导体元件，其特征在于，其含有包含n型导电性氮化铝半导体结晶的层，所述n型导电性氮化铝半导体结晶的Si原子含量为1×1018～5×1020cm-3，基本上不含卤原子，且基本上不吸收具有5.9eV以下能量的光。
(9)用于制造上述(8)的半导体元件的方法，其特征在于，包括在上述(5)的自立式衬底的一个面上形成半导体元件结构的工序。
再有，在上述(3)及(6)的方法中，从可以可靠地得到良好的n型导电性氮化铝半导体结晶层的观点考虑，优选使上述工序(A)中的衬底温度为1,000～1,150℃。
附图说明
图1是本发明使用的代表性的气相成长装置的概略图。
具体实施方式
本发明的叠层体的构成为：在单晶衬底(其中，不包括氮化铝单晶衬底)上，依次层叠氮化铝结晶层及包含n型导电性氮化铝半导体结晶的层，其中，所述n型导电性氮化铝半导体结晶的Si原子含量为1×1018～5×1020cm-3，基本上不含卤原子，且基本上不吸收具有5.9eV以下能量的光。
作为上述单晶衬底，可以使用例如蓝宝石、氮化硅、氮化镓、氧化锌、硅、硼化锆。其中，基于热稳定性良好、在紫外区域中的透过性良好的理由，优选使用蓝宝石。
本发明的叠层体在上述单晶衬底和包含“Si原子含量为1×1018～5×1020cm-3，基本上不含卤原子，且基本上不吸收具有5.9eV以下能量的光的n型导电性氮化铝半导体结晶”(下面，也称为本n型导电性氮化铝半导体结晶)的层(下面，也称为本n型导电性氮化铝半导体结晶层)之间具有“氮化铝结晶层”(下面，也称为中间层)。对该中间层而言，在其上使n型导电性氮化铝半导体结晶高速成长时，为了将得到的该结晶作为本n型导电性氮化铝半导体结晶来得到，该中间层是必须的。在不形成这样的中间层时，难以利用HVPE法形成本n型导电性氮化铝半导体结晶层。
对构成中间层的结晶而言，优选在1,000～1,150℃的温度范围内利用HVPE法使其成长。在该温度区域中，适当调整作为原料的卤化铝和氮源气体的供给量将成长速度调节为2～50μm/h，且调节成长时间，由此可以使具有氮化铝的单位晶格1层程度以上的膜厚的中间层在衬底表面上成长。中间层的膜厚优选为0.5～200nm、特别优选为5～150nm的范围。本发明人确认，由此形成的中间层具有柱状的结晶形态。可以用原子力显微镜来观察结晶形态。与结晶形态的因果关系尚不明确，但可以确认如下效果，即，通过形成具有柱状的结晶形态的中间层，或通过同样利用HVPE形成中间层之后马上形成n型导电性AlN层，在中间层上形成的n型导电性AlN层的结晶性和表面的平滑性得以提高。中间层使用硅衬底作为上层的本n型导电性氮化铝半导体结晶层或单晶衬底时，硅原子往往由该硅衬底扩散，因此，虽然往往包含硅原子，但是其浓度通常比本n型导电性氮化铝半导体结晶层中的硅浓度低。
本发明的叠层体还可以没有上述中间层，可以在氮化铝单晶衬底上层叠本n型导电性氮化铝半导体结晶层而成。
对上述氮化铝单晶衬底而言，衬底自身包含氮化铝结晶是不言而喻的，也可以在包含氮化铝以外的原材料的衬底上具有氮化铝单晶层，也可以在氮化铝多晶衬底上具有氮化铝单晶层。但是，从n型导电性AlN层的结晶性和表面的平滑性的观点考虑，即使在使用氮化铝单晶衬底的情况下，也优选在1,000～1,150℃的温度范围内利用HVPE法使其成长来形成中间层。
本n型导电性氮化铝半导体结晶为掺杂了Si原子的氮化铝结晶，Si原子的含量为1×1018～5×1020cm-3，包含基本上不含卤原子、且基本上不吸收具有5.9eV以下能量的光的结晶。
本n型导电性氮化铝半导体结晶可以是多晶，也可以是单晶，其为多晶体时，由于晶界作为载流子即电子的补偿位置起作用而阻碍导电性，因此，从作为半导体元件制造用的衬底的有用性方面考虑，优选为单晶。另外，尽管是单晶，但当单晶中存在位错时，由于位错作为载流子即电子的补偿位置发挥作用而阻碍导电性，因此，该结晶中所含的位错密度优选为2×1010cm-2以下、特别优选为5×109cm-2以下。
本n型导电性氮化铝半导体结晶中所含的Si原子的含量为1×1018～5×1020cm-3。通过包含这样的量的Si原子，可以显示出作为n型半导体的优异的特性。通常认为这是因为，如果为如上所述的含量，则Si原子以占据Al位置的形式被掺杂，由于Si的置换生成的电子作为载流子可有效地促进导电。从导电性的观点考虑，Si原子的含量优选为1×1018～5×1020cm-3、特别是5×1018～1×1020cm-3。再有，Si原子的含量可以利用二次离子质谱法(SIMS：Secondary ion massspectrometry)进行测定。该方法是在高真空中对被测定物照射作为一次离子的铯离子，利用质量分析仪对被铯离子溅射的由被测定物飞来的离子种(二次离子)进行定量，测定被测定物所含的元素的组成和浓度分布图。
本n型导电性氮化铝半导体结晶具有基本上不含有氯原子等卤原子杂质的特征。在此，所谓的基本上不含有卤原子，是指卤原子杂质的含量为5×1018cm-3以下。通过抑制卤原子含量，可提高电特性，而且耐久性也得以提高。从这些效果的观点考虑，卤原子杂质的含量优选为1×1018cm-3以下。在本发明中，通过使用如特开2005-252248号公报所述的那样的装置对衬底进行局部加热，可实现1,200℃以上的成长温度。这是因为，为了使高品质的氮化铝单晶成长，需要1,200℃以上的高温。
另一方面，在特开2000-91234号公报所述的方法中，通过从外部对反应管进行加热，可将衬底加热至1,100℃，但使用该方法时，由于成长温度受到反应管所使用的石英玻璃的耐热温度1,100～1,200℃的限制，因此，实际上难以得到高品质的氮化铝单晶。这是因为，铝原料所用的卤化铝和氮源所用的氨气的反应与和卤化镓的反应相比非常快，因此，在衬底表面吸附的铝化学种的扩散不充分的状态下，AlN在衬底上成长，其结果，所包含的位错密度达到1010cm-2等级，成为卤素杂质混入的原因。而且，由于原料气的反应快，从而导致成长的AlN的均匀性显著变差。而且，得到单晶的结晶成长速度在AlN的情况下最快时也只有数μm/h左右，用来制造自立式衬底是不充分的。
通常认为，通过在1,200℃以上的温度使氮化铝半导体结晶成长，可促进衬底表面吸附的铝化学种的扩散，从而改善结晶品质，除此之外，由于衬底表面的卤化铝气体和氮源气体的反应充分进行，因此，半导体结晶内基本上不含残留的卤原子。再有，卤原子杂质的含量可以和Si浓度同样地利用二次离子质谱法进行测定。
另外，本n型导电性氮化铝半导体结晶具有基本上不吸收具有5.9eV以下能量的光的优异特性，这种特性是在InGaN系、AlGaN系及AlInGaN系的结晶中掺杂了Si时无法得到的。因此，在包含本n型导电性氮化铝半导体结晶的自立衬底上形成各种结晶层来制造AlN系半导体元件时，由于不吸收从元件的底面发出的光，因此，可以通过采取使其反射等的手段来提高光强度。
在此，所谓的基本上不吸收具有5.9eV以下能量的光是指，对于衬底上成长的n型导电性氮化铝半导体结晶或n型导电性氮化铝半导体结晶自立式衬底，利用透过法测定其在可见光区域及紫外区域、即1.59～5.9eV范围的吸收光谱，进一步用测定值、根据式：I/I0＝EXP(-αL)(其中，利用本底测定除去了本底的情况)计算出吸收系数时，对具有1.59eV以上5.9eV以下能量的光的吸收系数为5,000cm-1以下、优选为2,000cm-1以下。在此，I0表示入射光的强度，I表示透射光的强度，L表示n型导电性氮化铝半导体结晶或其自立式衬底的厚度，α表示吸收系数。在测定时，优选进行本底测定以除去被测定物表面反射的影响，而且，在AlN的表面发生漫反射时，为了减少漫反射的影响，可以预先进行表面研磨，在研磨困难时，可以在折射率相近的溶剂内设置被测定物。
另外，对本发明的n型导电性氮化铝半导体结晶而言，利用非接触电阻率测定法测定的电阻率优选为2,000Ω·cm以下、特别优选为100Ω·cm以下。非接触电阻率测定法是利用如下原理的测定方法，即，借助探针对被测定物施加高频时，由于由施加高频引起的导电性的被测定物的表面发生的感应电流，回到探针的高频发生调制。当然，也可以在n型导电性氮化铝半导体结晶上形成电极，通过进行电流-电压测定(I-V测定)求出电阻率。
至于本n型导电性氮化铝半导体结晶层的厚度，如果直接将本发明的叠层体用于发光元件用的衬底，使用横向导电型的发光元件结构(也称为倒装片式(フリツプチツプタイプ))，则希望优选为2μm以上、特别优选为3μm以上，从制造自立式衬底的观点考虑，进一步优选使其成长为厚膜，例如20μm以上、尤其是50μm以上。
本发明的叠层体可以优选利用如下所述的方法来制造。所述方法包括如下工序：(A)工序，使加热的单晶衬底(其中，不包括氮化铝单晶衬底)与包含Al的卤化物及含有氮原子的化合物的气体接触，使AlN结晶在该单晶衬底上气相成长，形成具有0.5nm以上的厚度的氮化铝结晶层(中间层)；(B)工序，将上述工序得到的表面具有AlN结晶层的衬底预先加热至1,200℃以上后，使其与包含Al的卤化物、含有氮原子的化合物及式SiHxCl4-x(式中，x为0～3的整数。)所示的化合物的气体接触，使掺杂了Si原子的n型导电性氮化铝半导体结晶在该衬底的氮化铝结晶层上气相成长(下面，称为本发明的第1方法)。
上述工序(A)及(B)均可以利用HVPE法来进行，可以使用目前已知的HVPE装置，在不将试料取出到装置外的情况下连续进行。作为HVPE装置，可以优选使用上述特开2005-252248号公报的图1所示的将衬底部加热到900℃～1,700℃的装置。在同一装置内连续进行上述工序(A)及(B)时，被认为或许是由于在维持(A)工序形成的中间层表面的活性状态的状态下开始工序(B)的成长的缘故，可以形成具有位错密度低的良好的结晶性、表面平滑性优异的本n型导电性氮化铝半导体结晶层。根据这样的理由，优选在同一装置内连续进行上述工序(A)及(B)。
另外，本发明的叠层体也可以利用下述别的方法来制造。所述方法的特征在于，包括如下(B’)工序，即，将氮化铝单晶衬底预先加热至1,200℃以上后，使其与包含Al的卤化物、含有氮原子的化合物及式SiHxCl4-x(式中，x为0～3的整数)所示的化合物的气体接触，使掺杂了Si原子的n型导电性氮化铝半导体结晶在该衬底上气相成长(下面，称为本发明的第2方法)。
在本发明的第2方法中，不进行本发明的第1方法的(A)工序，使用氮化铝单晶衬底作为衬底，进行上述工序(B’)。
下面，使用图1所示的装置对利用本发明的第1方法的叠层体的制造例进行说明。
图1所示的装置具备：包含圆筒状石英玻璃反应管11的反应器主体、配置在该反应管11的外部的外部加热装置12、配置在该反应管11的内部的基座13。而且，其构成为，从反应管11的一端供给载气及原料气，从设置在另一端附近的侧壁的开口部排出载气及未反应的反应气。再有，上述外部加热装置12不是为了加热衬底14，主要用于将反应区域的反应气的温度保持在所定温度，不是必须的。作为该外部加热装置12，可以使用例如电阻加热式加热器、高频加热装置、高频感应加热装置、灯加热器等。另外，上述基座13的上面可以保持衬底14。
在图1所示的装置中的原料气供给侧的反应管中，从喷嘴15供给用载气稀释了的卤化铝气体，从喷嘴16供给用载气稀释的包含SiHxCl4-x(式中，x为0～3的整数。)所示的化合物的硅源气体。另外，以喷嘴15和喷嘴16之间的空间为流路供给用载气稀释了的氮源气体。
上述卤化铝气体的流路通过配管和没有图示的“卤化铝气体供给源”接续。卤化铝气体可以通过使铝金属和卤化氢反应来得到。也可以象例如特开2003-303774号公报所述的那样，将进行这样的反应的反应器设定为“卤化铝气体供给源”。另外，卤化铝气体也可以通过加热卤化铝固体本身而使其气化来得到。这时，卤化铝优选使用无水结晶、且杂质少的物质。当原料气中混入杂质时，不仅会使形成的结晶中产生缺陷，而且还会导致电特性下降，因此，成为气体原料的物质必须使用高纯度品。
关于硅源气体也是通过配管和没有图示的硅源气体供给源连接。作为硅源气体，在本发明中，可以使用包含SiHxCl4-x(式中，x为0～3的整数。)所示的化合物的气体。使用SiCl4作为硅源气体时，由于SiCl4常温下为液体，因此，将SiCl4贮存在被称为起泡器的金属容器内，从外部使金属容器保持在规定的温度，使载气在控制好内部的SiCl4的温度的状态下在金属容器内的液体中一边冒泡一边流通，由此，相当于保持温度的饱和蒸汽压和流通的体积的乘积的SiCl4气体和载气一起被输送。另一方面，由于SiHxCl4-x(式中，x为1～3的整数。)常温下为气体，因此，通过利用质量流量控制器直接调节流量来输送。使用SiHxCl4-x(式中，x为1～3的整数。)时，当供给的气体浓度高时，也可以将以氮或氩、氦等惰性气体或氢气为基础气体稀释而成的气体预先填充在气瓶中，利用流量调节器控制由此而成的气体的供给量。
另一方面，氮源气体流路利用配管经由流量调节装置与没有图示的“氮源气体供给源”连接，同时，自该流量调节装置下游侧的配管连接有经由流量调节装置与载气供给源相连接的配管，可以用载气将氮源气体稀释至所希望的稀释倍率。作为氮源气体，可以采用含有氮的反应性气体，从成本和操作容易的观点考虑，优选氨气。不管是哪一种原料气，根据同样的理由，都必须使用高纯度品。
作为载气，可以使用例如氢、氮、氦或氩的单质气体或者它们的混合气体，优选预先用精制器除去氧、水蒸汽、一氧化碳或二氧化碳等杂质气体成分。
在图1所示的装置中，使用用热分解氮化硼涂敷碳发热体而成的复合体加热器作为基座13，对设置在基座13上的衬底14进行加热。加热器的端面具有电极部分，该基座通过电极从外部施加电力。对该基座而言，涂敷发热体的热分解氮化硼对氢气或卤化铝气体、氨气、硅源气体的抗蚀性良好，因此，在从作为本发明的使用温度区域的室温到1,700℃以下的温度下，可以稳定地使用。在本发明中，使用了该基座，但如果是象特开2005-252248号公报所述的那样衬底部分可以局部加热至1,200℃以上，则加热手段并不限于此。
在本发明的方法中，使用图1所示的装置，将衬底14的温度保持在比原料气的反应区域中的反应容器壁的温度高的温度，进行氮化铝半导体结晶的成长。结晶的成长可以优选以如下所述的步骤来进行。
即，在反应器内的基座上固定衬底后，使载气在反应器内流通，从而使反应器内的气氛变成载气气氛。其后，为了除去衬底表面附着的有机物，对基座供给电力以加热基座，或用外部加热装置加热衬底，由此将衬底保持在1,000～1,100℃左右的高温状态10分钟左右(下面，也将该处理称为热清洗(サ一マルクリ一ニング))。热清洗结束后，将衬底温度调节至作为第1层的层、即中间层的成长温度的1,000～1,150℃后，将作为原料气的卤化铝及氮源气体导入反应器内开始反应，利用这个顺序，可以使中间层的氮化铝结晶在衬底上成长。
如果进行规定时间的反应、得到了所期望的厚度的中间层，则停止卤化铝气体的供给，中断成长，调节至作为第2阶段的层、即n型导电性氮化铝半导体结晶的成长温度的1,200℃以上的温度、优选1,200～1,700℃的温度，然后再次重新开始卤化铝气体的供给，使第2阶段的n型导电性氮化铝半导体结晶成长。这时，通过同时供给硅源气体，可以掺杂硅使n型导电性氮化铝半导体结晶成长。可以认为，通过在上述的高温区域进行第2阶段的成长，可促进成长表面吸附的原料气的扩散，特别是第1阶段成长的中间层作为第2阶段成长时的优质晶种(也称为成长核)发挥作用，因此，可以呈现位错减少或表面平滑性提高等效果，使高品质的n型导电性氮化铝单晶成长。如果第2阶段的成长结束，则停止卤化铝气体的供给以结束成长，进行冷却并取出衬底即可。作为中间层的成长膜厚，如上所述，使具有0.5nm以上、优选0.5～200nm、更优选5～150nm的范围的膜厚的中间层成长。再有，使用氮化镓衬底或氮化铝衬底作为衬底时，在上述热清洗或升温过程中，为了防止衬底材料发生热分解，对反应器供给氨气，以将升温途中的气氛中的氨气分压保持在0.0001atm以上为宜。
在不使中间层成长而直接在氮化铝单晶衬底以外的衬底上进行n型导电性氮化铝半导体结晶的成长时，由于在n型导电性氮化铝半导体结晶成长前暴露在高温下而导致衬底表面粗糙的原因，成长层产生了晶域结构(ドメイン)，不仅表面的平滑性丧失，而且硅源的掺杂也不能良好地进行，因此导电性显著下降。
关于反应时的各种反应气、载气的分压和流速等条件，根据反应器的大小和形状适当设定即可。通常情况下，考虑向衬底上的氮化铝半导体结晶的成长速度来确定卤化铝气体的供给量。将卤化铝气体在标准状态下的体积相对向衬底上所供给的所有气体(载气、卤化铝气体、氮源气体、硅源气体)在标准状态下的总体积的比例定义为卤化铝气体的供给分压时，通常选择为1×10-6atm～1×10-1atm的范围。可以确认，掺入到n型导电性氮化铝半导体结晶中的硅浓度与硅源的供给量大致呈比例关系，因而，可以利用硅源气体的供给量来控制。通常优选卤化铝气体的0.000001～0.1倍、特别是0.00005～0.005倍的供给量，由于受到反应器的形状、气体流动的速度或压力的影响，因此并不限于此。另外，至于氮源气体的供给量，通常优选为供给的上述卤化铝气体的1～100倍、特别是1～20倍的供给量，但并不限于此。并且体系内的压力可以是减压状态、常压状态、加压状态的任一种情况。
另外，对本发明的第2方法而言，应该理解为可以在与上述第1方法的(B)工序同样的各种条件下实施。
在本发明中，如下所述进行成长好的n型导电性氮化铝半导体结晶的评价。即，对电阻率而言，用非接触方式电阻率测定器(LehightonElectronics Inc.制LEI-1510B)来测定。对膜厚而言，根据衬底面积、成长前后的衬底的重量变化和氮化铝的密度来算出。对位错密度而言，利用电场放射型透射电子显微镜(Philips Electoron Optics公司制Tecnai F20)，以200kV的加速电压由样品的上方进行平面观察，计量观察到的位错，用位错个数除以观察视野来算出。另外，用原子力显微镜进行表面的形状观察。对杂质浓度而言，使用将铯离子用作一次离子的二次离子质谱法，对硅及氧的杂质量进行定量。另外，用日本分光社制V-7300测定可见光、紫外区域中的透过、吸收光谱。
利用本发明的第1方法及第2方法得到的本发明的叠层体，可以直接用作半导体元件用的衬底，也可以由该叠层体分离本n型导电性氮化铝半导体结晶层，作成包含本n型导电性氮化铝半导体结晶的自立式衬底。
作为由本发明的叠层体分离本n型导电性氮化铝半导体结晶层的方法，可以优选采用例如：在形成厚膜后利用激光进行剥离的方法；通过反应性离子蚀刻除去成长用的基础衬底的方法；在界面插入ZnO或GaN层等热分解性物质，在成长中从衬底层剥离的方法等。
对由此得到的自立式衬底而言，由于其自身具有n型导电性，因此，可以在该自立式衬底上层叠半导体层来作成半导体元件。使用本发明的自立式衬底制造半导体发光元件时，在该自立式衬底上依次层叠n型包覆层、活性层、p型包覆层、p型电极即可。这些层的形成与现有方法没有特别的不同点，可以利用例如Japanese Journal ofApplied Physics，Vol.44，No.10，2005，pp.7191-7206所述的那样的方法来进行。
使用本发明的自立式衬底制造半导体发光元件时，可以在自立式衬底自身的背侧直接形成n电极，作成垂直导电型元件。另外，由于本发明的自立式衬底透过具有5.9eV以下能量的光，因此，还可以从背面取出光。这时，优选n电极为透明电极。另外，通过将n型电极自身用作反射膜，还可以在表面侧有效地取出来自元件部分的发光。
如上所述，根据本发明的方法，可以使包含卤素杂质的含量非常少、电特性及耐久性高的n型导电性氮化铝半导体结晶的层在衬底上高速成长。其结果，从由此形成了包含n型导电性氮化铝半导体结晶的层的衬底上仅分离包含该n型导电性氮化铝半导体结晶的层，还可以得到自立式衬底。而且，使用该自立式衬底制造半导体元件时，在该自立式衬底的背面直接形成n电极，还可以作成以n电极和p电极对置的方式形成的所谓垂直导电型的元件。在这样的垂直导电型的元件中，由于n型电极结构中电流通路没有横穿n型导电性氮化铝半导体结晶层，因此，可以降低电阻，不会因发热等而导致设备特性变差。另外，由于构成上述自立式衬底的n型导电性氮化铝半导体结晶相对具有5.9eV以下能量的光是透明的，因此，在上述垂直导电型元件中，除了可以从背面取出光之外，还可以通过将n型电极自身用作反射膜在表面侧有效地取出来自元件部分的发光。而且，通过作成垂直导电型，不需要横向导电型的情况下必须的干蚀刻，因此，可以降低发光元件的制造成本。
实施例
下面，利用实施例更详细地说明本发明，但本发明并不限定于这些实施例。
实施例1
本实施例是使用图1所示的反应管使n型导电性氮化铝半导体结晶成长的实施例。再有，在本实施例中，通过使设置在反应管的上游的金属铝和氯化氢气体在500℃反应来产生三氯化铝气体。另外，除了使用电阻加热炉作为外部加热装置之外，使用反应管内具有碳发热体的包含热分解氮化硼的基座，从外部对碳发热体供给电力，由此可以将设置在基座上的蓝宝石(0001)衬底加热至1,200℃以上。进而，使用三氯化铝气体作为铝源气体，使用氨气作为氮源气体，使两者反应而使氮化铝成长。另外，使用SiCl4作为硅源。
首先，在反应管内的基座上设置蓝宝石(0001)衬底，在常压状态下从喷嘴15流通氢气300sccm、从喷嘴16流通氮气600sccm、从喷嘴15和喷嘴16之间的空间流通氢气1,700sccm、合计流量2,600sccm作为载气。接下来，使用外部加热装置从外部将反应管加至500℃后，对基座施加电力加热至1,065℃。在达到1,065℃的状态下保持10分钟，对衬底进行热清洗。接下来，以相对总流量为5×10-4atm的供给分压的方式供给三氯化铝气体，另外，以相对三氯化铝气体的供给分压为2.5倍的供给分压的方式供给氨气，在该状态保持5秒钟，由此可使作为中间层的氮化铝结晶成长。再有，对于本实施例成长的中间层，另外进行仅使中间层成长的实验，利用剖面SEM确认其膜厚为22nm。另外，使用原子力显微镜进行观察的结果，确认结晶为柱状。
使中间层成长后，仅停止三氯化铝气体的供给，在供给氨气的状态下用7分钟将基座升温至1,300℃。氨气的供给量与中间层成长时的供给量相同。达到1,300℃后，再次开始三氯化铝气体的供给，进而供给SiCl4气体。使三氯化铝气体的供给量相对总流量为5×10-4atm的供给分压、相对三氯化铝气体的供给分压氨气为2.5倍、SiCl4气体为0.0005倍的方式供给，在该状态保持30分钟，使n型导电性氮化铝半导体结晶成长。
进行30分钟成长后，停止三氯化铝气体及SiCl4气体的供给，通过降低对基座施加的电力来进行降温，接着对外部加热装置进行降温。这时，为了防止衬底上成长好的n型导电性氮化铝半导体结晶分解，使氨气在反应管中流通至加热装置降至500℃的温度。确认加热装置降至室温附近，从反应器取出衬底。
成长好的n型导电性氮化铝半导体结晶的膜厚为3.9μm、成长速度为7.8μm/h。利用二次离子质谱法测定的硅浓度为1×1019cm-3、氧浓度为1×1019cm-3、氯浓度为1×1018cm-3以下。由透射电子显微镜算出的位错密度为3.4×109cm-2。利用非接触电阻率测定器测定的电阻率为63Ω·cm。利用原子力显微镜对表面进行了观察，结果可看到原子台阶趋于平坦化。另外，根据可见光、紫外区域中的吸收光谱，1.59～5.9eV的吸收系数为1,700cm-1，因此可知5.9eV以下的能量基本上透过。
实施例2
该实施例为，使第2阶段的成长、即n型导电性氮化铝半导体结晶的成长时供给的SiCl4的供给量相对三氯化铝气体的供给分压为0.005倍，除此以外，在全部相同的步骤、相同的条件下进行n型导电性氮化铝半导体结晶的成长。
成长好的n型导电性氮化铝半导体结晶的膜厚为5.7μm、成长速度为11.4μm/h。利用二次离子质谱法测定的硅浓度为1×1020cm-3、氧浓度为1×1019cm-3、氯浓度为1×1018cm-3以下。由透射电子显微镜算出的位错密度为1×1010cm-2。利用非接触电阻率测定器测定的电阻率为38Ω·cm。利用原子力显微镜对表面进行了观察，结果可看到原子台阶趋于平坦化。另外，根据可见光、紫外区域中的吸收光谱，1.59～5.9eV的吸收系数为2,100cm-1，因此可知5.9eV以下的能量基本上透过。
实施例3
基于特开2005-252248的“实施方式1”中公开的方法，使用图1所示的反应管在硅衬底上层叠厚度为130μm的氮化铝外延层后，浸渍于将50％氢氟酸、浓硝酸、98％醋酸及纯水以体积比计为1∶2∶1∶4制备的蚀刻液中，仅溶解作为初期衬底的硅衬底，得到氮化铝自立衬底。
接着，使用上述氮化铝自立衬底取代实施例1使用的蓝宝石(0001)衬底，除此以外，在全部相同的步骤、相同的条件下进行n形导电性氮化铝半导体结晶的成长。
成长好的n形导电性氮化铝半导体结晶的膜厚为5.2μm、成长速度为10.4μm/h。利用二次离子质谱法测定的硅浓度为7×1019cm-3、氧浓度为1×1019cm-3、氯浓度为1×1018cm-3以下。由透射电子显微镜算出的位错密度为4.8×109cm-2。利用非接触电阻率测定器测定的电阻率为53Ω·cm。利用原子力显微镜对表面进行了观察，结果可看到原子台阶趋于平坦化。另外，根据可见光、紫外区域中的吸收光谱，1.59～5.9eV的吸收系数为1,800cm-1，因此可知5.9eV以下的能量基本上透过。
实施例4
在实施例3中，在没有形成中间层的情况下直接使n形导电性氮化铝半导体结晶在氮化铝自立衬底上成长，除此以外，同样操作进行n形导电性氮化铝半导体结晶层的形成。对于得到的n形导电性氮化铝半导体结晶，进行与实施例3同样的评价，结果如下所述。n形导电性氮化铝半导体结晶的膜厚为4.7μm、成长速度为9.4μm/h。另外，膜中的杂质浓度分别为：硅为1×1020cm-3、氧浓度为1×1019cm-3、氯浓度为1×1018cm-3以下。同样地，位错密度为5.8×109cm-2。另外，电阻率为86Ω·cm。另一方面，用AFM观察了表面平滑性，没有观测到原子台阶，RMS为1.2nm，1.59～5.9eV的吸收系数为2,050cm-1。
比较例1
该比较例为，对蓝宝石衬底进行热清洗后，尝试在没有形成中间层的情况下直接进行n形导电性氮化铝半导体结晶的成长。热清洗条件及n形导电性氮化铝半导体结晶的成长条件与实施例1同样。其结果，n形导电性氮化铝半导体结晶的膜厚为4.2μm、成长速度为8.4μm/h。但是，膜中的杂质浓度分别为：硅为5×1019cm-3、氯浓度为1×1018cm-3以下，氧浓度为1×1020cm-3，与没有插入中间层的情况相比含量增多，被认为是由于氧补偿了载流子的缘故，电阻率为107Ω·cm，没有显示出导电性。另外，衬底的外观为镜面，但利用电子显微镜可确认表面存在许多坑。

Claims (4)

1.制造叠层体的方法，其特征在于，包括如下工序：
(A)工序，使加热至1,000～1,150℃的单晶衬底与包含Al的卤化物及含有氮原子的化合物的气体接触，使AlN结晶在该单晶衬底上气相成长，形成具有0.5nm以上的厚度的氮化铝结晶层，其中，所述单晶衬底不包括氮化铝单晶衬底；及
(B)工序，将上述工序得到的表面具有氮化铝结晶层的衬底预先加热至1，200℃以上后，使其与包含Al的卤化物、含有氮原子的化合物及式SiHxCl4-x所示的化合物的气体接触，使掺杂了Si原子的n型导电性氮化铝半导体结晶在该衬底的氮化铝结晶层上气相成长，其中，所述式SiHxCl4-x中的x为0～3的整数，
所述n型导电性氮化铝半导体结晶的Si原子含量为1×1018～5×1020cm-3，卤原子杂质的含量为5×1018cm-3以下，而且对于具有1.59eV以上5.9eV以下能量的光的吸收系数为5,000cm-1以下。
2.制造自立式衬底的方法，其特征在于，包括如下工序：
(A)工序，使加热至1,000～1,150℃的单晶衬底与包含Al的卤化物及含有氮原子的化合物的气体接触，使AlN结晶在该衬底上气相成长，形成具有0.5nm以上的厚度的氮化铝结晶层，其中，所述单晶衬底不包括氮化铝单晶衬底；及
(B’)工序，将上述工序得到的表面具有氮化铝结晶层的衬底预先加热至1,200℃以上后，使其与包含Al的卤化物、含有氮原子的化合物及式SiHxCl4-x所示的化合物的气体接触，在该衬底的氮化铝结晶层上形成掺杂了Si原子的具有2μm以上厚度的n型导电性氮化铝半导体结晶层，其中，所述式SiHxCl4-x中的x为0～3的整数；以及
(C)工序，由上述工序得到的表面具有掺杂了Si原子的n型导电性氮化铝半导体结晶层的衬底分离该掺杂了Si原子的n型导电性氮化铝半导体结晶层，
所述n型导电性氮化铝半导体结晶的Si原子含量为1×1018～5×1020cm-3，卤原子杂质的含量为5×1018cm-3以下，而且对于具有1.59eV以上5.9eV以下能量的光的吸收系数为5,000cm-1以下。
3.制造半导体元件的方法，其特征在于，包括在以权利要求2所述的制造方法得到的自立式衬底的一个面上形成半导体元件结构的工序。
4.如权利要求3所述的方法，其还包括在以权利要求2所述的制造方法得到的自立式衬底的另一个面上形成电极层的工序。
CN2008800012459A 2007-02-07 2008-02-05 n型导电性氮化铝半导体结晶及其制造方法 Active CN101605930B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP027732/2007 2007-02-07
JP2007027732 2007-02-07
PCT/JP2008/052207 WO2008096884A1 (ja) 2007-02-07 2008-02-05 ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法

Publications (2)

Publication Number Publication Date
CN101605930A CN101605930A (zh) 2009-12-16
CN101605930B true CN101605930B (zh) 2012-07-04

Family

ID=39681780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800012459A Active CN101605930B (zh) 2007-02-07 2008-02-05 n型导电性氮化铝半导体结晶及其制造方法

Country Status (7)

Country Link
US (1) US8129208B2 (zh)
EP (2) EP2725124B1 (zh)
JP (1) JP5234968B2 (zh)
KR (1) KR101075513B1 (zh)
CN (1) CN101605930B (zh)
CA (1) CA2677414C (zh)
WO (1) WO2008096884A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2678488C (en) * 2007-03-02 2012-07-10 National University Corporation Tokyo University Of Agriculture And Technology Method of producing a group iii nitride crystal
JP5324110B2 (ja) * 2008-01-16 2013-10-23 国立大学法人東京農工大学 積層体およびその製造方法
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP2011213557A (ja) * 2010-04-01 2011-10-27 Hitachi Cable Ltd 導電性ｉｉｉ族窒化物単結晶基板の製造方法
KR101081462B1 (ko) * 2010-08-03 2011-11-08 주식회사 야스 유도가열 방식을 적용한 박막형 화합물 반도체 태양광 소자 제작 장치 및 방법
US9646827B1 (en) * 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
EP4181173A1 (en) * 2011-11-21 2023-05-17 IV Works Co., Ltd Semiconductor substrate and method of forming
KR101821301B1 (ko) * 2011-12-22 2018-01-23 가부시키가이샤 도쿠야마 질화 알루미늄 단결정 기판 및 이들의 제조 방법
JP5943345B2 (ja) * 2012-07-27 2016-07-05 東京エレクトロン株式会社 ＺｎＯ膜の製造装置及び製造方法
FR3005784B1 (fr) * 2013-05-14 2016-10-07 Aledia Dispositif optoelectronique et son procede de fabrication
JP5818853B2 (ja) 2013-10-15 2015-11-18 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
DE112015003542B4 (de) 2014-08-01 2022-09-15 Tokuyama Corporation n-Aluminiumnitrid-Einkristallsubstrat und dessen Verwendung für vertikale Nitrid-Halbleiterbauelemente
JP6934473B2 (ja) * 2016-06-24 2021-09-15 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子
KR102292543B1 (ko) * 2016-08-31 2021-08-20 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체, 그 제조 방법 및 질화물 반도체
TWI732122B (zh) * 2017-06-01 2021-07-01 國立硏究開發法人科學技術振興機構 化合物半導體及其製造方法
CN111364017B (zh) * 2020-04-20 2022-04-22 国家纳米科学中心 一种氮化铝薄膜及其制备方法和用途

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835252A (zh) * 2005-03-15 2006-09-20 日立电线株式会社 半导体发光元件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3565704A (en) * 1967-12-19 1971-02-23 Westinghouse Electric Corp Aluminum nitride films and processes for producing the same
JPH11260534A (ja) * 1998-01-09 1999-09-24 Ngk Insulators Ltd 加熱装置およびその製造方法
JP3279528B2 (ja) 1998-09-07 2002-04-30 日本電気株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP2000290767A (ja) * 1999-02-04 2000-10-17 Ngk Insulators Ltd アルミニウム含有部材の製造方法及びアルミニウム含有部材
JP4312357B2 (ja) * 2000-08-02 2009-08-12 日本碍子株式会社 金属アルミニウム含有基体の窒化処理方法
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP4078858B2 (ja) 2002-03-19 2008-04-23 松下電器産業株式会社 光増幅回路
JP2003273398A (ja) 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> 半導体材料およびそれを用いた半導体装置
JP3803788B2 (ja) 2002-04-09 2006-08-02 農工大ティー・エル・オー株式会社 Ａｌ系ＩＩＩ−Ｖ族化合物半導体の気相成長方法、Ａｌ系ＩＩＩ−Ｖ族化合物半導体の製造方法ならびに製造装置
EP1709670B1 (en) * 2004-01-26 2012-09-12 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
JP4765025B2 (ja) 2004-02-05 2011-09-07 農工大ティー・エル・オー株式会社 ＡｌＮエピタキシャル層の成長方法及び気相成長装置
US7622200B2 (en) * 2004-05-21 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting element
JP2006240895A (ja) 2005-03-01 2006-09-14 Tokyo Univ Of Agriculture & Technology アルミニウム系窒化物結晶の製造方法および積層基板
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
JP4476174B2 (ja) 2005-06-02 2010-06-09 国立大学法人東京農工大学 アルミニウム系ｉｉｉ族窒化物結晶の製造方法および結晶積層基板
CA2678488C (en) * 2007-03-02 2012-07-10 National University Corporation Tokyo University Of Agriculture And Technology Method of producing a group iii nitride crystal
DE102008017039A1 (de) * 2007-04-05 2008-10-09 Koito Manufacturing Co., Ltd. Leuchtstoff
JP5324110B2 (ja) * 2008-01-16 2013-10-23 国立大学法人東京農工大学 積層体およびその製造方法
US20100279020A1 (en) * 2009-04-29 2010-11-04 Applied Materials, Inc. METHOD OF FORMING IN-SITU PRE-GaN DEPOSITION LAYER IN HVPE
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835252A (zh) * 2005-03-15 2006-09-20 日立电线株式会社 半导体发光元件

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
1 s&#8722
1 s&#8722;1)".《APPLIED PHYSICS LETTERS》.2004,第85卷(第20期),4672-4674. *
1)".《APPLIED PHYSICS LETTERS》.2004,第85卷(第20期),4672-4674.
JP特开2000-91234A 2000.03.31
JP特开2006-240895A 2006.09.14
JP特开2006-335607A 2006.12.14
O. Kovalenkov等."Thick AlN layers grown by HVPE".《JOURNAL OF CRYSTAL GROWTH》.2005,第281卷87-92.
Yoshitaka Taniyasu等."Electrical conduction properties of n-type Si-doped AlN with high electron mobility(>100 cm2 V&#8722

Also Published As

Publication number Publication date
JPWO2008096884A1 (ja) 2010-05-27
US8129208B2 (en) 2012-03-06
WO2008096884A1 (ja) 2008-08-14
EP2123802A4 (en) 2013-09-18
EP2725124B1 (en) 2015-11-04
CN101605930A (zh) 2009-12-16
KR20090106386A (ko) 2009-10-08
EP2123802A1 (en) 2009-11-25
CA2677414A1 (en) 2008-08-14
JP5234968B2 (ja) 2013-07-10
US20100320462A1 (en) 2010-12-23
EP2725124A1 (en) 2014-04-30
KR101075513B1 (ko) 2011-10-21
CA2677414C (en) 2012-12-18

Similar Documents

Publication Publication Date Title
CN101605930B (zh) n型导电性氮化铝半导体结晶及其制造方法
JP6422159B2 (ja) α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
CN100448042C (zh) 氮化物系半导体衬底及其制造方法
KR100820769B1 (ko) 반절연 ＧａＮ 및 그 제조 방법
TW200808995A (en) Methods and systems for selectively depositing Si-containing films using chloropolysilanes
JP2005529484A (ja) ガリウムリッチな窒化ガリウム膜の製造プロセス
JP2000012902A (ja) 半導体デバイス、半導体デバイスの製造方法及び製造装置
TW200915393A (en) Compound thin film and method of forming the same, and electronic device using the thin film
JPH0513347A (ja) 堆積膜形成方法
WO1986002951A1 (en) Method of growing crystalline layers by vapour phase epitaxy
CN102057463B (zh) 氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板
JP6618216B2 (ja) α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
JP2001024212A (ja) Ｉｉｉ−ｖ族化合物半導体、及びそれを用いた半導体素子
JP2002539327A (ja) 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置
JP6842128B2 (ja) α−Ｇａ２Ｏ３単結晶の製造装置
JP2006335607A (ja) アルミニウム系ｉｉｉ族窒化物結晶の製造方法および結晶積層基板
JP4749792B2 (ja) アルミニウム系ｉｉｉ族窒化物結晶の製造方法および結晶積層基板
JPH088186A (ja) 半導体発光素子層の形成方法
JP2005343704A (ja) ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶の製造方法
Jang et al. Growth of epitaxial Si 1-x Ge x layers at 750° C by VLPCVD
Xu et al. CMOS compatible in-situ n-type doping of ge using new generation doping agents P (MH3) 3 and As (MH3) 3 (M= Si, Ge)
JP2012059874A (ja) ＺｎＯ系半導体層の製造方法及びＺｎＯ系半導体発光素子の製造方法
CN117043400A (zh) 层叠膜结构体及其制造方法
Fanton et al. Electrical properties and deep levels spectra of bulk SiC crystals grown by hybrid physical–chemical vapor transport method
Theunissen et al. Experimental Study of Diffusion and Interface Segregation of P in an LPCVD Si‐Carbon Emitter Structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant