CN101364583A - 电容元件埋入半导体封装基板结构及其制作方法 - Google Patents

Abstract

本发明涉及一种电容元件埋入半导体封装基板结构，此结构包括内层电路板、介电层及外层线路层。介电层配置于内层电路板的两侧，且具有依序经由金属薄层、电容材料、电极层及粘着层与内层电路板导通的第一导电盲孔。介电层表面配置外层线路层。在此，金属薄层、电容材料与电极层作为一电容元件。本发明更包括一种制造此半导体封装基板的方法。将此种埋入于半导体封装基板中的电容元件，相较于整片高介电材料压合以形成电容材料，可节省材料、无填孔性问题及无线路间的电容现象的漏电问题。

Description

电容元件埋入半导体封装基板结构及其制作方法

技术领域

本发明涉及一种电容元件埋入半导体封装基板结构及其制作方法，尤指一种适用于改善电容材料漏电现象及产生孔隙与厚度不均等现象的电容元件埋入半导体封装基板结构及其制作方法。

背景技术

由于半导体制程的进步，以及半导体芯片上电路功能的不断提升，使得半导体装置的发展走向高度积集化。但是半导体装置的积集化，封装构造的接脚数目亦随着增加，而由于接脚数目与线路布设的增多，导致噪声亦随之增大。因此，一般为消除噪声或作电性补偿，于半导体封装结构中增加被动元件，如电阻元件、电容材料与电感元件，以消除噪声与稳定电路，以使得所封装的半导体芯片符合电性特性的要求。

在传统的方法中，主要将电容元件利用表面粘着技术(SurfaceMount Technology；SMT)置于基板表面，目前有许多研究利用压合的方式将高介电材料压合于铜层间再制作线路以形成电容元件。如图1所示，为目前利用压合方式形成电容元件的结构剖视图。其主要提供一内层电路板11、一高介电材料层12、一外层线路层13、一电镀导通孔(Plated Through Hole；PTH)14、一防焊层15以及一焊料锡球16。其中，此内层电路板11具有一内层线路层11a。高介电材料层12压合于内层线路层11a上，接着再于高介电材料层12表面形成一外层线路层13，因此而形成一电容元件。电镀导通孔14可导通此基板两侧的线路。接着再继续进行后续的制程而形成防焊层15以及焊料锡球16。

然而，此种方法利用整片高介电材料压合的成本相当的高，如果仅仅使用少数面积则会造成材料浪费。另外，会有填孔性的问题，因为整片高介电材料，其流胶性很差，故很容易会有孔隙(void)产生以及会有厚度不均的现象发生。此外，此种方法仍有另一问题，即会有线路间电容现象的漏电问题，因整片的高介电材料易发生漏电现象(current leakage)，尤其是在高频上的应用更为严重。

发明内容

鉴于上述现有技术的缺点，本发明的目的在于克服现有技术的不足与缺陷，提出一种适用于改善电容材料漏电现象及产生孔隙与厚度不均等现象的电容元件埋入半导体封装基板结构及其制作方法。

为达上述目的，本发明提供一种电容元件埋入半导体封装基板结构，此结构包括一内层电路板、一介电层以及一外层线路层。在内层电路板中可具有一内层线路层。在介电层中可配置于内层电路板的两侧，且介电层内具有多个第一导电盲孔，而第一导电盲孔可依序经由一金属薄层、一电容材料、一电极层及一粘着层与内层线路层导通。至于外层线路层则可配置于介电层表面。其中，此电容材料与电极层可以作为一电容元件。此种埋入于半导体封装基板中的电容元件，可节省材料、无填孔性问题及无线路间的电容现象的漏电问题。

在本发明中，介电层内还可包括至少一第二导电盲孔，其与内层线路层导通。

而在本发明的介电层中还可包括一外部电镀导通孔，其导通配置于内层电路板两侧的介电层表面的外层线路层。

依据上述本发明的具有埋入式选择性电容元件的半导体封装基板，例如可由下述但不限于此的步骤制作。

即为达上述目的，本发明亦提供一种电容元件埋入半导体封装基板结构的制作方法，其步骤包括：首先，提供一金属载板，于其表面形成多个电容材料，且电容材料表面形成一电极层。接着，于电极层表面形成一粘着层。再将一内层电路板经由粘着层而与金属载板连接。然后，将此金属载板厚度减薄。接着，移除未与电容材料连接的金属载板，且与电容材料连接的金属载板则可形成一金属薄层，此金属薄层、电容材料与电极层因此可形成一电容元件。再于内层电路板表面两侧分别压合一介电层，且此介电层内形成多个第一盲孔，此第一盲孔可对应于由金属载板形成的金属薄层。最后于第一盲孔及介电层表面分别可形成一第一导电盲孔及一外层线路层。

在本发明中，压合介电层后，此介电层内还可形成至少一第二盲孔，其对应于内层电路板的线路，并于至少一第二盲孔内形成一第二导电盲孔。

另在此介电层内还包括形成至少一通孔(through hole)，此通孔贯穿内层电路板及其两侧的介电层，并于通孔内形成一外部电镀导通孔。

在本发明中，内层电路板还包括可形成一内部电镀导通孔。此内部电镀导通孔可经由铜、锡、镍、铬、钛、铜-铬合金或锡-铅合金以导通内层电路板两侧的线路。较佳地可以使用铜金属。另外，此电镀导通孔内更可包括一绝缘树脂，例如环氧树脂。

依据上述本发明，第一导电盲孔及第二导电盲孔内可以为填满或未填满导电材料，所述的导电材料可以为铜、锡、镍、铬、钛、铜-铬合金或锡-铅合金，较佳地可为铜金属。此第一导电盲孔及第二导电盲孔可分别经由电镀的方式将导电材料于第一盲孔及第二盲孔内形成。

依据上述本发明，由金属载板以及由金属载板所形成的金属薄层可以为任何金属板材，例如为铜、铝或其相关合金。较佳地可以为铜。

本发明所使用的电容材料，其材料为高介电常数的材料，较佳地可以为高分子材料、陶瓷材料、陶瓷粉末填充的高分子或其类似物的混合物所构成。更佳地可为钛酸钡(Barium-tianate)、钛酸锆铅(Lead-Zirconate-tianate)及无定形氢化碳(Amorphous hydrogenatedcarbon)所构成群组的其中之一散布于粘结剂(Binder)中所形成。而此电容材料的介电系数至少为40以上，较佳可为40～300之间。同时，在制作电容材料可以利用溅渡、印刷或涂布的方式形成，更佳地，可以利用印刷的方式形成。

本发明在电极层中所使用的材料较佳地可为铜膏或银膏。且可利用溅渡、印刷或涂布的方式形成，更佳地，可以印刷的方式形成。

本发明的粘着层使用的材料较佳可为铜、锡、镍、铬、钛、铜-铬合金以及锡-铅合金中所组成的群组之一，更佳地可以使用以锡材料做成的锡膏。此粘着层主要的功用在于作为与内层电路板连接的作用。同时，可以在电极层表面使用网版印刷(screen printing)的方式形成此粘着层。

另外，本发明使用的介电层可选自ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、LCP(Liquid Crystal Polymer)、PI(Poly-imide)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT(Bismaleimide Triazine)、芳香尼龙(Aramide)等感光或非感光有机树脂，或亦可混合环氧树脂与玻璃纤维等材质所组成的群组之一。

再者，本发明通孔形成的方式可利用机械钻孔或激光钻孔，使得以贯通内层电路板及其两侧的介电层，而形成一外部电镀导通孔，此外部电镀导通孔可以导通于内层电路板两侧的介电层表面的线路层，且于此外部电镀导通孔内更包括一绝缘树脂，例如环氧树脂。

在上述本发明中，线路层使用的材料较佳地可为铜、锡、镍、铬、钛、铜-铬合金以及锡-铅合金中所组成的群组之一。更佳地，则可以使用铜做为线路层。

在本发明所提供的半导体封装基板中可以直接于外层表面形成一防焊层(solder mask)以及形成一焊料锡球以与芯片连接。同时亦可做为一核心板，在其两侧形成一增层结构，以继续制造后续制程，与芯片连接。

本发明可提升半导体封装基板内被动元件的布设数量，并增加基板线路布局灵活性，可有效提升基板表面使用面积，以达半导体装置轻薄短小的目标。

另外，本发明利用在金属载板上制作选择性电容元件，再以导电盲孔或通孔导通的方式，不但可以节省材料，并且不会有孔隙以及厚度不均的问题。同样的，可以解决线路间电容现象的漏电问题。并且可以简化制程，而且操作上更为精准。

附图说明

图1为现有的压合式电容元件的半导体封装基板结构剖视图；

图2及图3为本发明较佳实施例的电容元件埋入半导体封装基板结构剖视图；

图4A至4H’为本发明一较佳实施例的电容元件埋入半导体封装基板结构制作流程剖视图；

图4I及4I’为本发明一较佳实施例的与芯片连接的半导体封装基板结构剖视图。

图中符号说明

11，25    内层电路板      11a，25a  内层线路层

12        高介电材料层    13         外层线路层

14       导通孔       15，41    防焊层

16       焊料锡球     20a，20b  半导体封装基板结构

21       金属载板     21a       金属薄层

22       电容材料     23        电极层

24       粘着层       25b       内部电镀导通孔

25c，29  绝缘树脂     26a       第一盲孔

26b      第二盲孔     26c       通孔

27       导电层       28        金属层

30       外层线路层   31a       第一导电盲孔

31b      第二导电盲孔 32        外部电镀导通孔

43       芯片         42        凸块

51       阻层         52        开口

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。

本发明的实施例中所述的图式均为简化的示意图。所述的图标仅显示与本发明有关的元件，其所显示的各元件非为实际实施时的态样，其实际实施时的元件数目、形状等比例为一选择性的设计，且其元件布局型态可能更复杂。

实施例1

请参考图2，为本发明电容元件埋入半导体封装基板结构剖视图。如图2所示，包括一内层电路板25、一介电层26、以及一外层线路层30。在内层电路板25中具有一内层线路层25a，此内层线路层25a为一铜层，而此内层电路板25也可包含有一内部电镀导通孔25b，此内部电镀导通孔25b又包括一绝缘树脂25c，且内壁的材料为铜，以导通于内层电路板25两侧的内层线路层25a。介电层26则配置于内层电路板25两侧，其所使用的材料可为ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、LCP(Liquid Crystal Polymer)、PI(Poly-imide)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT(Bismaleimide Triazine)、芳香尼龙(Aramide)等感光或非感光有机树脂，或亦可混合环氧树脂与玻璃纤维等材质所组成的群组其中之一，而本实施例则使用ABF。另介电层26内具有第一导电盲孔31a及第二导电盲孔31b，第一导电盲孔31a依序经由一金属薄层21a、一电容材料22、一电极层23及一粘着层24与内层线路层25a导通。第二导电盲孔31b与内层线路层25a导通。在此，第一导电盲孔31a及第二导电盲孔31b使用的材料为铜、锡、镍、铬、钛、铜-铬合金或锡-铅合金，本实施例则使用铜金属，且未填满于第一导电盲孔31a及第二导电盲孔31b中。金属薄层21a可以使用的材料例如为铜、铝或其相关合金，本实施例则使用铜。电容材料22在本实施例中则使用陶瓷材料。电极层23则使用铜膏或银膏。粘着层24则使用以锡作为材料的锡膏。又，电容材料22与电极层23可以形成一被动元件，即电容元件。

接着，介电层26表面可配置有一外层线路层30，且在此结构中亦可配置一外部电镀导通孔32，其可导通配置于内层电路板25两侧的介电层26表面的外层线路层30。其中，外层线路层30与外部电镀导通孔32所需导通的材料可为铜、锡、镍、铬、钛、铜-铬合金或锡-铅合金，本实施例则使用铜金属。

实施例2

请参考图3，为本发明电容元件埋入半导体封装基板结构剖视图。如图3所示，其结构与实施例2的结构大致相同，但不同的是，本实施例的第一导电盲孔31c及第二导电盲孔31d填满材料，即填满铜金属。

实施例3

本实施例使用的材料可如实施例1的材料相同。本实施例主要在于制作的方法，请参考图4A至4H’，为具有埋入式选择性电容元件的半导体封装基板的制作方法的剖视图。

如图4A所示，首先，提供一金属载板21，此金属载板21使用的材料可为铜板，于其表面选择性地利用涂布或印刷的方式形成多个电容材料22，再于这些电容材料22表面以同样的方式形成一电极层23，经过高温烧结后可形成一电容元件。

接着，如图4B所示，于电极层23上利用网版印刷形成一可熔金属的粘着层24。再如图4C所示，经由此粘着层24而将电容元件回焊至内层电路板25的内层线路层25a上。

然后，如图4D所示，利用蚀刻的方式将金属载板21减薄。再继续如图4E所示，利用蚀刻的方式将未与电容材料22连接的金属载板21移除，即仅剩下与电容材料22连接的部分，因而形成一金属薄层21a。

再如图4F所示，于该内层电路板25两侧分别压合一介电层26或背胶铜箔(Resign coated copper，未图标)，于介电层或背胶铜箔内利用激光钻孔而形成第一盲孔26a以及第二盲孔26b，经由激光钻孔或机械钻孔直接贯穿介电层26(或背胶铜箔)及内层电路板25，而形成一通孔26c。然后，于此结构表面，及第一盲孔26a、第二盲孔26b以及通孔26c的内壁，利用无电电镀的方式形成一导电层(seed layer)27，此导电层27主要作为后续制程所需的电流传导路径。其使用的材料例如可为铜。

接着，如图4G所示，于前述结构的表面，即于导电层27上可以电镀的方式形成一金属层28，并且于具有金属层28的通孔26c填入绝缘树脂29而得到一外部电镀导通孔32。其中，电镀导通孔32主要为导通介电层26表面的线路之用。再如图4H所示，于介电层26表面的金属层28，利用蚀刻的方式使其形成一线路层30。

此外，亦可使用半加成法，如图4G’所示，于导电层27表面形成一图案化的阻层51，此阻层可为干膜或液态光阻且具有多个开口52并且亦显露出通孔26c、第一盲孔26a以及第二盲孔26b，于开口52内以电镀的方式形成金属层28，再如图4H’所示，于具有金属层28的通孔26c填入绝缘树脂29而得到一外部电镀导通孔32，移除阻层51及其所覆盖的导电层27。即于介电层26表面形成线路层30。

在此，本实施例仅简单例示上述此二种类型。事实上，不论是由图4G的直接电镀金属层28或是由图4G’中使用半加成法而得的金属层28，均可在第一盲孔26a及第二盲孔26b中得到如图4H所示的未填满金属层28的第一导电盲孔31a及第二导电盲孔31b，当然，亦可依制程需要形成如图4H’中为填满金属层28的第一导电盲孔31c及第二导电盲孔31d。

因此，可得到本发明电容元件埋入半导体封装基板结构20a，20b。

再者，如图4I及4I’所示，此半导体封装基板结构20a，20b，可于其表面涂覆一层防焊层41，以及形成凸块42，而可经由凸块42与芯片43连接。

综上所述，由于一般现有技术中，是将被动元件，例如电容元件等，安置于基板上未被半导体芯片所占据的多余布局面积上。然而，此种布局方法需要较大尺寸的基板来实施。虽然也有研究以压合的方式将电容元件嵌埋至基板中，然而，利用整片高介电材料压合，其成本很高，如仅使用少数面积，会造成材料浪费。同时会有孔隙以及漏电的问题。本发明的电容元件埋入半导体封装基板结构，利用在承载板上制作电容元件再以导电盲孔或通孔导通的方式解决了前述的问题。同时，可提升半导体装置内被动元件的布设数量，并增加基板线路布局的灵活性，可有效提升基板表面使用面积，以达半导体装置轻薄短小的目标，提升电子产品的电性功能，而又不致影响其线路布局性。

上述实施例仅为了方便说明而举例，本发明所主张的权利范围自应以权利要求书所述为准，而非仅限于上述实施例。

Claims (10)

1.一种电容元件埋入半导体封装基板结构，其特征在于，包括：

一内层电路板，其具有一内层线路层；

一介电层，其配置于该内层电路板两侧，且该介电层内具有多个第一导电盲孔，所述的第一导电盲孔依序经由一金属薄层、一电容材料、一电极层及一粘着层与该内层线路层导通；以及

一外层线路层，其配置于该介电层表面。

2.如权利要求1所述的电容元件埋入半导体封装基板结构，其中，该介电层内还包括至少一第二导电盲孔，其与该内层线路层导通。

3.如权利要求1所述的电容元件埋入半导体封装基板结构，其中，还包括一外部电镀导通孔，其导通配置于该内层电路板两侧的该介电层表面的该外层线路层。

4.如权利要求1所述的电容元件埋入半导体封装基板结构，其中，该内层电路板还包括一内部电镀导通孔。

5.如权利要求1所述的电容元件埋入半导体封装基板结构，其中，该电容材料使用的材料为高分子材料、陶瓷材料、陶瓷粉末填充的高分子或其类似物的混合物所构成。

6.一种电容元件埋入半导体封装基板结构的制作方法，其特征在于，包括步骤：

提供一金属载板，于其表面形成多个电容材料，且所述的电容材料表面形成一电极层；

于该电极层表面形成一粘着层；

将一内层电路板经由该粘着层与该金属载板连接；

将该金属载板厚度减薄；

移除未与该电容材料连接的该金属载板，且与该电容材料连接的该金属载板形成一金属薄层；

于该内层电路板表面两侧分别压合一介电层，且该介电层内形成多个第一盲孔，所述的第一盲孔对应于该金属薄层；以及

于所述的第一盲孔及该介电层表面分别形成一第一导电盲孔及一外层线路层。

7.如权利要求6所述的电容元件埋入半导体封装基板结构的制作方法，其中，该介电层内还包括形成至少一第二盲孔，其对应于该内层电路板的线路，并于该至少一第二盲孔内形成一第二导电盲孔。

8.如权利要求6所述的电容元件埋入半导体封装基板结构的制作方法，其中，该介电层内还包括形成至少一通孔，该至少一通孔贯穿该内层电路板及其两侧的介电层，并于该至少一通孔内形成一外部电镀导通孔。

9.如权利要求6所述的电容元件埋入半导体封装基板结构的制作方法，其中，该内层电路板还包括一内部电镀导通孔。

10.如权利要求6所述的电容元件埋入半导体封装基板结构的制作方法，其中，所述的第一盲孔以激光钻孔的方式形成。

Images