[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101053066B - 等离子体处理方法和等离子体处理设备 - Google Patents

等离子体处理方法和等离子体处理设备 Download PDF

Info

Publication number
CN101053066B
CN101053066B CN200580037487XA CN200580037487A CN101053066B CN 101053066 B CN101053066 B CN 101053066B CN 200580037487X A CN200580037487X A CN 200580037487XA CN 200580037487 A CN200580037487 A CN 200580037487A CN 101053066 B CN101053066 B CN 101053066B
Authority
CN
China
Prior art keywords
sample
plasma
dielectric layer
electrode
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580037487XA
Other languages
English (en)
Other versions
CN101053066A (zh
Inventor
奥村智洋
佐佐木雄一朗
冈下胜己
金成国
前嶋聪
伊藤裕之
中山一郎
水野文二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101053066A publication Critical patent/CN101053066A/zh
Application granted granted Critical
Publication of CN101053066B publication Critical patent/CN101053066B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

一种能够提高晶态到非晶态转变的均匀性的等离子体处理方法和设备。当将预定的气体通过进气孔(11)从气体供应设备(2)引入到真空容器(1)中时，通过排气孔(12)由作为排气设备的涡轮分子泵(3)排出，且该真空容器(1)中的压力由压力调节阀(4)保持在预定值。将13.56MHz的高频功率从高频电源(5)提供到接近电介质窗(7)设置的线圈(8)上，该电介质窗(7)与样品电极(6)相对，且感应耦合等离子体在真空容器(1)中生成。向样品电极(6)提供高频功率的高频电源(10)被提供，并作为控制样品电极(6)的电势的电压源。通过涉及样品电极(6)的结构，硅晶片(9)的表面中晶体层被均匀地转变为非晶态。

Description

等离子体处理方法和等离子体处理设备
技术领域
本发明涉及等离子体处理方法和等离子体处理设备。特别是，本发明涉及向样品表面层均匀提供等离子体的方法和设备。
背景技术
等离子体掺杂方法是向固体样品表面层引入杂质的已知技术之一，其中杂质被离子化并在低能量下引入到固体中(例如参见专利文献1)。
图12展示了用于等离子体掺杂方法的等离子体处理设备的一般构造，其作为传统的杂质引入方法揭示在上面提到的专利文献1中。如图12所示，安装有硅晶片样品42的样品电极43提供在真空容器41中。提供了用于向真空容器41中提供包括期望元素如B2H6的杂质材料气体的气体供应设备44和用于减小在真空容器41中的压力的泵45，由此真空容器41中的压力可以控制在预定的值。微波从微波波导46中辐射出，经由作为电介质窗的石英板47进入到真空容器41中。微波与电磁体48产生的直流磁场相互作用，由此具有磁场的微波等离子体(电子回旋共振等离子体)49形成在真空容器41中。高频电源51经由电容器50连接到样品电极43，以能够控制样品电极43的电势。从气体供应设备44提供的气体通过进气孔52引入到真空容器41中，并通过排气孔53排入到泵45内。
在上述构造的等离子体处理设备中，通过进气孔52引入的杂质材料气体如B2H6通过等离子体生成装置变为等离子体49，该等离子体生成装置由微波波导46和电磁体48组成，且等离子体49中的硼离子通过高频电源51提供到样品42的表面。
顺便指出，通常，含有被改变为电活性的杂质的气体，例如掺杂材料气体B2H6，在被提供到比如硅晶片的样品时，具有的问题在于其非常危险，例如，他们对人体有害或者反应性很高。
在等离子体掺杂方法中，包含在掺杂材料气体内的所有物质都引入到样品内。例如，在掺杂材料气体为B2H6的情况中，虽然只有硼为引入到样品中时的有效杂质，但是氢也被引入到样品中。
氢引入到样品中将引起例如外延生长的随后热处理中在样品中出现晶格缺陷的问题。
鉴于以上，已经提出了下面的方法(例如参考专利文献2)。包含被改变为电活性杂质的杂质固体在提供到样品时设置在真空容器中。在该真空容器中生成稀有气体的等离子体，并且使用惰性气体的离子轰击杂质固体，因此杂质从杂质固体分离并提供给样品。图13展示了用于等离子体掺杂方法的等离子体处理设备的一般构造，其作为传统的杂质引入方法揭示在上面提到的专利文献2中。如图13所示，安装有硅晶片样品42的样品电极43设置在真空容器41中。提供了用于向真空容器41中提供惰性气体的气体供应设备44和用于降低真空容器41中压力的泵45，由此真空容器41中的压力可以控制在预定的值。微波从微波波导46中辐射出，并经由作为电介质窗的石英板47进入到真空容器41中。微波与电磁体48产生的直流磁场相互作用，由此具有磁场的微波等离子体(电子回旋共振等离子体)49形成在真空容器41中。高频电源51经由电容50连接到样品电极43，因此可以控制样品电极43的电势。含有杂质元素如硼的杂质固体安装在固体支撑台55上，其电势通过经由电容55与其连接的高频电源57控制。从气体供应设备44供应的气体通过进气孔52引入到真空容器41中，并通过排气孔53排入到泵45内。
在上述构造的等离子体处理设备中，通过进气孔11引入的惰性气体如氩(Ar)由等离子体生成装置变为等离子体49，该等离子体生成装置由微波波导46和电磁体48组成，而且通过轰击从杂质固体54中排出的部分杂质元素而成为等离子体的原子被离子化，并引入到样品42的表面层。
通常，作为栅极氧化膜的硅氧化膜形成在样品42的表面上。在硅氧化膜上通过CVD等方法形成用于形成栅极电极的导电层，并被构图为栅极电极图案。以这种方式在其上形成有栅极电极的样品42设置在等离子体掺杂设备中，并利用栅极电极作为掩模以自对准方式采用上述方法通过引入杂质来形成源极和漏极区域。因此获得MOS晶体管。但是，激活处理需要在等离子体掺杂引入杂质后进行。该激活处理是通过闪光灯退火、激光退火等加热样品42来使得晶体处于活性状态的处理方法。通过有效地加热非常薄的杂质引入层可以得到浅活化层。为了有效地加热非常薄的杂质引入层，在引入杂质前，进行了用于提高对于从例如激光或灯等光源发射出的光的吸光性的处理。被称为“前非晶化”的该处理如下。在构造上与上述等离子体掺杂设备相似的等离子体处理设备中，生成例如氦气的等离子体，而且所生成的例如氦离子被偏置电压导致加速并与基板碰撞，因此破坏基板表面层的晶体结构而得到非晶化。这项技术已经由本申请的发明人提出(例如参考非专利文献1)。
专利文献1：美国专利No.4,912,065
专利文献2：JP-A-09-115851
非专利文献1：Y.Sasaki et al.，“B2H6 Plasma Doping with In-situ HePre-amorphyzation，”2004 Symposia on VLSI Technology and Circuits.
发明内容
<本发明要解决的问题>
顺便指出，随着近来半导体器件微型化和集成度的提高，有必要形成浅的而且非常精细的杂质引入区域。这要求极其精确的深度和杂质浓度控制。在这些情况中，传统的方法存在的问题在于，在样品中，或在晶片直径不断增加的目前情形下的晶片表面中，难于形成均匀的杂质引入层。其原因不仅是难于在晶片表面中形成具有均匀分布的含杂质的等离子体，还因为在上述前非晶化处理中非常难于非晶化具有高精度的和深度均匀的样品表面层。
图14展示了使用图12中的传统等离子体掺杂设备对200mm直径的硅晶片进行非晶化所得到的非晶态层厚度的测量结果。在图12中，X轴取自从顶部指向底部的方向。从图14可以看到，非晶态层厚度在晶片(样品)周边部分，尤其是在晶片外周的10mm以内的区域内极高。该非晶态层厚度是通过椭偏法(elliptometry)方法测量得到的单晶硅晶片的非晶态硅层的厚度。
该现象不限于非晶态层的厚度。已经发现在形成非晶态层之后通过向非晶态层表面提供杂质等离子体而进行等离子体掺杂时，在接近晶片的外周区域发生高杂质浓度的类似现象。
考虑到上述各现象的发生是由于边缘效应在晶片的外周区域中导致等离子体集中，由此在晶片的外周附近发生能量集中而且等离子体在等离子体浓度高的状态下到达晶片表面。
本发明针对以上情况提出，并且因此本发明的目的是提高等离子体处理的均匀性。
本发明的另一目的是提供能够提高非晶化处理均匀性的非晶化的方法和设备。
本发明的再一目的是提供一种能够提高样品表面杂质引入量均匀度的杂质引入的方法和设备。
<解决问题的手段>
一种根据本发明的等离子体处理方法，包括的步骤为：将该样品安装在设置在真空容器中的样品电极上，样品电极具有层结构，在该层结构中，第一介电层、静电吸附电极、第二介电层和基座从接近该样品的一侧依次布置，使得第一介电层、静电吸附电极和第二介电层从基座突出，第三介电层设置在导体环与基座之间，给该真空容器排气同时向真空容器内提供材料气体，并通过向等离子体源提供高频电源而在该真空容器中生成等离子体；并且将等离子体施加到样品的表面，同时进行调整，从而在导体环设置以围绕该样品的外周的状态下，在该样品的该表面上使得离子鞘的厚度均匀，并且将基板与基座之间的单位面积电容量和通过第三介电层的等离子体与基座之间的单位面积电容量之间的差异设置得小；并且其中，导体环具有高度上约等于该样品的该表面的表面，并且该样品的该表面和该导体环的表面之间的高度差范围在0.001mm到1mm之间，其中，在该样品电极具有层结构的状态下将电压施加到基座上，并且其中，Ca＝1/(d1/ε1+d2/ε2)大于或等于0.5倍的Cb＝ε3/d3，并且小于或等于2倍的Cb，其中ε1和d1为该第一介电层的相对介电常数和厚度，ε2和d2为该第二介电层的相对介电常数和厚度，而ε3和d3为该第三介电层的相对介电常数和厚度。
另一种根据本发明的等离子体处理方法，包括的步骤为：将该样品安装在设置在真空容器中的样品电极上，样品电极具有层结构，在该层结构中，第一介电层、静电吸附电极、第二介电层和基座从接近该样品的一侧依次布置，使得第一介电层、静电吸附电极和第二介电层从基座突出，第三介电层设置在导体环与基座之间，给该真空容器排气同时向真空容器内提供材料气体，并通过向等离子体源提供高频电源而在该真空容器中生成等离子体；并且将等离子体施加到样品的表面，同时进行调整，从而在导体环设置以围绕该样品的外周的状态下，在该样品的该表面上使得离子鞘的厚度均匀，并且将基板与基座之间的单位面积电容量和通过第三介电层的等离子体与基座之间的单位面积电容量之间的差异设置得小；并且其中，导体环具有高度上约等于该样品的该表面的表面，并且该样品的该表面和该导体环的表面之间的高度差范围在0.001mm到1mm之间，其中，在该样品电极具有层结构的状态下将电压施加到静电吸附电极上，并且其中，Cc＝ε1/d1大于或等于0.5倍的Cd＝1/{(d2×S2)/(ε2×S1)+d3/ε3}，并且小于或等于2倍的Cd，其中ε1和d1为该第一介电层的相对介电常数和厚度，ε2和d2为该第二介电层的相对介电常数和厚度，ε3和d3为第三介电层的相对介电常数和厚度，S1为该样品暴露于该等离子体的表面积，而S2为该导体环暴露于该等离子体的表面积。
采用该结构，使得入射到样品上的等离子体的入射能量在包括对应接近样品外周部分区域的整个区域中均匀，这可以提高等离子体处理的均匀性。特别是，当在非晶化处理、掺杂处理等不仅要考虑表面尺寸还要考虑距表面的深度的处理中，需要在非常精细的区域进行高准确度处理时，该方法不仅可以控制面内的均匀性还可以控制包括深度的三维均匀性。
下面详细描述该结构的工作。
当电势为Vp的导体插入到等离子体电势为Vs的等离子体中时，如果Vp＜Vs，则该导体附近将形成负电场。由于吸引离子而排斥电子，将建立起离子浓度＞电子浓度的条件，并且形成只由离子组成的电荷层。反之，如果Vp＞Vs，将形成只由电子组成的电荷层。
该电荷层称为“鞘”。由电子组成的鞘被称为“电子鞘”，且由离子组成的鞘被称为“离子鞘”。
另一方面，当绝缘体而并非导体插入到等离子体中时，由于在该绝缘体和等离子体之间没有直流电流，单位时间飞来的电子数应该等于单位时间内飞来的离子数。然而，由于通常电子的速度远高于离子的速度，到达绝缘体表面的电子多于离子。因此，表面上过量的电子在表面附近形成负电场并充电进行，直到电子电流和离子电流相等。以这种方式出现的负电势被称为“浮置电势”。在这种情况下离子鞘形成在表面上。
通过对电极施加高频电压可以增加(控制)鞘电压VSH。由于电子的迁移率高于离子的迁移率，如果施加正电压则流入大的电子电流，反之如果施加负电压则流入小的离子电流。由于电极(或基板表面)在直流下处于浮置状态，当净电流(电流的直流成分)变为零时将建立稳定状态。因此，电极(或基板表面)在负电势下自偏。通常，自偏压由VDC(直流电压)表示，而高频电压瞬时最大和最小电压之间的差由VPP表示。如果增加施加到电极上的高频电压，VDC和VPP将增加。
例如在本发明中，基板和基座之间单位面积电容量设置成略大于等离子体和基座之间通过电介质环的单位面积电容量，因此减小了对应基板中心部分区域的离子鞘厚度与对应基板周边部分区域的离子鞘厚度之间的差异。
可以按照以上方式通过减小基板和基座之间单位面积电容量与等离子体和基座之间通过电介质环的单位面积电容量之间的差异，来增加前非晶化处理的均匀性。
采用以上结构，为了使得受物理现象支配的处理的均匀性，通过使用聚焦环来减小对应基板周边部分区域的极其高的离子浓度或使得对应基板周边部分区域的离子鞘厚度等于对应基板其他部分区域的厚度。
根据本发明的等离子体处理方法包括一种样品表面层的非晶化方法。
将等离子体引入到距样品表面预定深度并由此非晶化等离子体引入区的非晶化处理如果在掺杂之前或掺杂过程中进行则可以以高精确度控制杂质的引入深度。
根据本发明的等离子体处理方法包括一种向样品表面层引入杂质的方法。
杂质的引入，即掺杂处理，特别依赖于样品内的面内分布和该位置上的杂质能量状态。因此，可以以高精度获得均匀处理。
根据本发明的等离子体处理方法包括一种方法，其包括的步骤为：将样品安装在设置在真空容器中的样品电极上；向真空容器提供材料气体的同时给该真空容器排气；并通过向等离子体源提供高频电源在该真空容器中生成等离子体；以及在具有高度上约等于样品表面的表面的导体环设置成围绕样品外周的状态下，向样品表面提供等离子体。
由于能够防止样品周边部分的等离子体集中，该结构可以获得样品表面中均匀的面内分布。
例如，本发明提供了一种非晶化方法，该方法具有的步骤为：将样品安装在设置在真空容器中的样品电极上；通过气体供应设备向真空容器提供材料气体的同时排气该真空容器，且将该真空容器内的压力控制在预定值；通过向等离子体源提供高频电源在该真空容器中生成等离子体；以及通过向样品电极提供电压来非晶化样品的表面晶体层，其特征在于：在具有高度上约等于样品表面的表面的导体环设置成在样品外周之外的状态下进行非晶化。
根据该结构，减小了样品的对应接近外周部分区域中的鞘层的等势线的变形，而且由此使得在包括对应样品接近外周部分的区域的整个区域中在样品上入射离子的入射能量均匀。因此提高了非晶化处理的均匀性。
根据本发明的等离子体处理方法包括一种方法，其中样品外周与导体环内周之间的距离范围在1mm到10mm之间。
该结构使得可以保证基板传送的足够余量和处理的高均匀性。
根据本发明的等离子体处理方法包括一种方法，其中样品表面和导体环之间的高度差范围在0.001mm到1mm之间。
该结构使得可以得到甚至更高的处理均匀性。
根据本发明的等离子体处理方法包括一种方法，其中在样品电极具有层结构的状态下电压施加到基座上，在该层结构中第一介电层、静电吸收电极、第二介电层和基座从接近样品的一侧依次设置，以致该第一介电层、静电吸附电极和第二介电层从基座上突出，而且第三介电层设置在导体环和基座之间。该情况包括一种方法，其中Ca＝1/(d1/ε1+d2/ε2)大于或等于0.5倍的Cb＝ε3/d3，并且小于或等于2倍Cb，其中ε1和d1为第一介电层的相对介电常数和厚度，e2和d2为第二介电层的相对介电常数和厚度，ε3和d3为第三介电层的相对介电常数和厚度。
采用该结构，可以使得基座和基板之间的电容量约等于基座和导体环之间的电容量。期望该两个电容量近似相等。如果前者小于后者的0.5倍，则导体环表面上方的离予鞘将太厚，而且对应样品边缘部分区域的电场强度低于对应样品中心部分区域的电场强度。结果，样品边缘部分的处理速率可能变低。另一方面，如果前者大于后者的2倍，则导体环表面上方的离子鞘将太薄，而且对应样品边缘部分区域的电场强度高于对应样品中心部分区域的电场强度。结果，样品边缘部分的处理速率可以变高。满足上述条件的结构使得可以满足均匀处理的要求，尽管上述条件可以依据样品的介电常数和厚度而稍许变化。
根据本发明的等离子体处理方法还包括一种方法，其中在样品电极具有层结构的状态下将电压施加静电吸附电极上，在该层结构中第一介电层、静电吸附电极、第二介电层和基座从接近样品的一侧依次设置，以致该第一介电层、静电吸附电极和第二介电层从基座上突出，而且第三介电层设置在导体环和基座之间。该情况包括一种方法，其中Cc＝ε1/d1大于或等于0.5倍的Cd＝1/{(d2×S2)/(ε2×S1)+d3/ε3}，并且小于或等于2倍Cd，其中ε1和d1为第一介电层的相对介电常数和厚度，ε2和d2为第二介电层的相对介电常数和厚度，ε3和d3为第三介电层的相对介电常数和厚度，S1为样品暴露于等离子体的表面积，而S2为导体环暴露于等离子体的表面积。
同样采用该结构，可以使得基座和基板之间的电容量基本等于基座和导体环之间的电容量。期望该两个电容量近似相等。如果前者小于0.5倍后者，则导体环表面上方的离子鞘太厚，而且对应样品边缘部分区域的电场强度低于对应样品中心部分区域的电场强度。结果，样品边缘部分的处理速率可能变低。另一方面，如果前者大于后者的2倍，则导体环表面上的离子鞘太薄，而且对应样品边缘部分区域的电场强度高于对应样品中心部分区域的电场强度。结果，样品边缘部分的处理速率可以变高。满足上述条件的结构使得可以满足均匀处理的要求，尽管上述条件可以依据样品的介电常数和厚度而稍许变化。
根据本发明的等离子体处理方法包括一种方法，其中在表面高于样品表面1mm以上的聚焦环设置在样品外周之外的状态下进行等离子体处理。
根据该结构，通过在对应样品的接近外周部分的区域中在聚焦环上集中等离子体，减小了鞘层的等势线变形，而且由此使得在包括对应样品接近外周部分的区域的整个区域中在样品上入射离子或等离子体的入射能量均匀。因此可以提高非晶化处理的均匀性。
根据本发明的等离子体处理方法包括一种方法，其中样品外周与聚焦环内周之间的距离范围在1mm到10mm之间。
该结构使得可以保证基板传送的足够余量和处理的高均匀性。如果距离小于1mm，则基板的传送困难。如果距离大于10mm，则难于获得减小等势线变形的效果。
根据本发明的等离子体处理方法包括一种方法，其中样品表面和聚焦环表面之间的高度差范围在1mm到15mm之间。
该结构使得可以得到甚至更高的处理均匀性。
根据本发明的等离子体处理方法包括一种方法，其包括的步骤为：将样品安装到盘上，该盘设置在真空容器中且具有在其中安装样品的台阶；向真空容器提供材料气体的同时给真空容器排气；通过向等离子体源提供高频电源在该真空容器中生成等离子体；以及向样品表面施加等离子体，同时进行调整使得盘的凹槽之外的部分的表面在高度上约等于样品的表面。
根据该结构，减小了对应样品的接近外周部分的区域中鞘层的等势线变形，而且由此使得在包括对应接近样品外周部分区域的整个区域中在样品上入射离子的入射能量均匀。因此可以提高非晶化处理的均匀性。
根据本发明的等离子体处理方法包括一种方法，其中样品外周与台阶之间的距离范围在1mm到10mm之间。
该结构使得可以保证基板传送的足够余量和处理的高均匀性。
根据本发明的等离子体处理方法包括一种方法，其中样品表面和盘的台阶之外的部分的表面之间的高度差范围在0.001mm到1mm之间。
该结构使得可以得到甚至更高的处理均匀性。
根据本发明的等离子体处理方法包括一种方法，其中样品为硅晶片而盘由硅制成。
该结构可以最小化基板污染。
根据本发明的等离子体处理方法包括一种方法，其中在盘压靠样品电极的状态下进行等离子体处理。
该结构使得能够通过样品电极从基板的有效散热，并且因此使得可以更准确地控制基板的温度。
根据本发明的等离子体处理方法包括一种方法，其中生成等离子体的步骤，以及其中中断等离子体的生成并将真空容器中的压力设置成高于等离子体生成步骤中的压力的步骤，交替重复执行。
采用该结构，允许等离子体生成步骤中储存在基板中的热量，在其中中断等离子体的生成并将真空容器中的压力设置成高于等离子体生成步骤中的压力的步骤中逃逸到样品电极侧。这进而使得可以更准确地控制基板温度。
在此情况中，更期望在其中中断等离子体生成并将真空容器中的压力设置成高于等离子体生成步骤的步骤中，该真空容器中的压力范围是100Pa到1000Pa。
该结构使得可以更准确地控制基板温度。
本发明提供了一种等离子体处理设备，其具有：真空容器；设置在该真空容器中并安装有样品的样品电极，样品电极具有层结构，在该层结构中第一介电层、静电吸附电极、第二介电层和基座从接近该样品的一侧依次布置，使得第一介电层、静电吸附电极和第二介电层从基座突出，第三介电层设置在导体环与基座之间；向该真空容器中提供气体的气体供应设备；用于真空容器排气的排气设备；用于控制该真空容器中压力的压力控制装置；等离子体源；向等离子体源提供高频电源的高频电源；和向样品电极施加电压的电压源，其特征在于：包括设置在样品电极周围的辅助构件，从而等离子体被施加到样品的表面同时被调整，使得样品的表面具有均匀的能量状态。
根据本发明的等离子体处理设备包括一种设备，其中调整等离子体以使样品表面层非晶化。
根据本发明的等离子体处理设备包括一种设备，其中调整等离子体以使向样品表面层引入杂质。
根据本发明的等离子体处理设备包括一种设备，其中样品电极具有安装有样品的突出部分，而且辅助构件是导体环，其设置成围绕样品外周并且具有高度上约等于样品表面的表面。
根据该结构，减小了对应样品的接近外周部分区域中的鞘层的等势线的变形，而且由此使得在包括对应接近样品外周部分区域的整个区域中在样品上入射离子的入射能量均匀。因此可以提高非晶化处理的均匀性。
根据本发明的等离子体处理设备包括一种设备，其中样品外周与导体环内周之间的距离范围在2mm到11mm之间。
该结构使得可以保证基板传送的足够余量和处理的高均匀性。
根据本发明的等离子体处理设备包括一种设备，其中样品表面和导体环表面之间的高度差范围在0.001mm到2mm之间。
该结构使得可以得到甚至更高的处理均匀性。
根据本发明的等离子体处理设备包括一种设备，其中在样品电极具有层结构的状态下将电压施加到基座上，在该层结构中第一介电层、静电吸附电极、第二介电层和基座从接近样品的一侧依次设置，以致该第一介电层、静电吸附电极和第二介电层从基座上突出，而且第三介电层设置在导体环和基座之间。
根据本发明的等离子体处理设备包括一种设备，其中Ca＝1/(d1/ε1+d2/ε2)大于或等于0.5倍的Cb＝ε3/d3，并且小于或等于2倍的Cb，其中ε1和d1为第一介电层的相对介电常数和厚度，ε2和d2为第二介电层的相对介电常数和厚度，ε3和d3为第三介电层的相对介电常数和厚度。
该结构使得可以准确控制基板温度而提高处理均匀性。
根据本发明的等离子体处理设备包括一种设备，其中在样品电极具有层结构的状态下将电压施加静电吸附电极，在该层结构中第一介电层、静电吸附电极、第二介电层和基座从接近样品的一侧依次设置，以致该第一介电层、静电吸附电极和第二介电层从基座上突出，而且第三介电层设置在导体环和基座之间。
根据本发明的等离子体处理设备包括一种设备，其中Cc＝ε1/d1大于或等于0.5倍的Cd＝1/{(d2×S2)/(ε2×S1)+d3/ε3}，并且小于或等于2倍的Cd，其中ε1和d1为第一介电层的相对介电常数和厚度，ε2和d2为第二介电层的相对介电常数和厚度，ε3和d3为第三介电层的相对介电常数和厚度。
该结构使得可以准确控制基板温度而提高处理均匀性。
根据本发明的等离子体处理设备包括一种设备，其中样品电极具有突出部分，而且聚焦环设置成具有高于样品突出部分表面1mm以上的表面。
根据该结构，减小了对应样品的接近外周部分区域中的鞘层的等势线的变形，而且由此使得在包括对应接近样品外周部分区域的整个区域中在样品上入射等离子体或离子的入射能量均匀。因此可以提高非晶化处理的均匀性。
根据本发明的等离子体处理设备包括一种设备，其中样品外周与聚焦环内周之间的距离范围在2mm到11mm之间。
该结构使得可以保证基板传送的足够余量和处理的高均匀性。
根据本发明的等离子体处理设备包括一种设备，其中样品表面和聚焦环表面之间的高度差范围在2mm到16mm之间。
该结构使得可以得到甚至更高的处理均匀性。
<本发明的优点>
如上面的描述，根据本发明的等离子体处理方法和等离子体处理设备可以提高处理的均匀性，并且因此实现高精确度和可靠性的等离子体处理。
特别是，它们可以增加形成杂质引入层中非晶化处理的均匀性。
另外，它们使得可以在使用杂质等离子体的等离子体掺杂中高精确度地控制杂质的提供量。
附图说明
图1示出了根据本发明的非晶化设备的原理。
图2示出了根据本发明的非晶化设备的原理。
图3示出了根据本发明的非晶化设备的原理。
图4示出了根据本发明的非晶化设备的原理。
图5是展示本发明第一实施例使用的非晶化设备构造的截面图。
图6是根据本发明第一实施例的样品电极的详细截面图。
图7是展示本发明第一实施例中的非晶态层厚度测量结果的曲线图。
图8是根据本发明第一实施例的另一样品电极的详细截面图。
图9是根据本发明第三实施例的样品电极的详细截面图。
图10是根据本发明第四实施例的样品电极的详细截面图。
图11是根据本发明第四实施例的另一样品电极的详细截面图。
图12是传统实例中使用的等离子体掺杂设备构造的截面图。
图13是另一传统实例中使用的等离子体掺杂设备构造的截面图。
图14是展示传统实例中非晶态层厚度测量结果的曲线图。
1：真空容器
2：气体供应设备
3：涡轮分子泵
4：压力调节阀
5：高频电源
6：样品电极
7：电介质窗
8：线圈
9：晶片
10：高频电源
11：进气孔
12：排气孔
具体实施方式
下面描述本发明的实施例。在此之前，将参考附图详细描述本发明的原理。
在根据本发明的等离子体处理方法中，等离子体被施加到样品表面，并被调整，使得样品表面上的离子鞘厚度均匀。这种构造的原理将在下面详细描述。
如上所述，当电势为Vp的导体插入到等离子体电势为Vs的等离子体中时，如果Vp＜Vs，则该导体附近将形成负电场。由于吸引离子而排斥电子，建立起离子浓度＞电子浓度的条件，并且形成只由离子组成的电荷层。反之，如果Vp＞Vs，则形成只由电子组成的电荷层。
另一方面，当绝缘体而并非导体插入到等离子体中时，由于在该绝缘体和等离子体之间没有直流电流流动，单位时间飞来的电子数应该等于单位时间内飞来的离子数。然而，由于通常电子的速度远高于离子的速度，到达绝缘体表面的电子多于离子。因此，在表面上的过量电子在表面附近形成负电场并充电进行，直到电子电流和离子电流相等。以这种方式产生浮置电势(负电势)，在这种情况下，在表面上形成离子鞘。
通过给电极施加高频电压可以增加(控制)鞘电压降VSH。图1展示了电极(或基板表面)的代表性电流-电压特性。从图1可以看到，由于电子的迁移率远高于离子的迁移率，如果施加正电压则大的电子电流流入，反之如果施加负电压则小的离子电流流入。由于电极(或基板表面)在直流下处于浮置状态，当净电流(电流的直流成分)变为零时将建立稳定状态。因此，电极(或基板表面)在负电势下自偏置。如果增加施加到电极上的高频电压，则自偏电压VDC和高频电压瞬时最大和最小电压之间的差电压Vpp将增加。
图2展示了不提供电介质环的情况下(对应于图8)基板附近形成的鞘。标号B-1代表离子鞘和体等离子体之间的界限。高频电压经由第二介电层15、静电吸附电极14和第一介电层13，从基座16施加到基板9。因此，高频电流在基板9与等离子体之间流动。另一方面，经由电介质环19，高频电流还在基座16与等离子体之间流动(通常，电介质环19由相对介电常数约为4的石英玻璃制成，而且由于其厚度约等于第一介电层13和第二介电层15之和，故其单位面积的电容量很小)。
通常，用于静电吸收的第一和第二介电层由陶瓷制成，而且它们的相对介电常数大于4，且典型的范围是8到12。基板9的表面高度与电介质环19的表面相同，而电介质环19的厚度比第一介电层13和第二介电层15的厚度之和大了基板9的厚度。由以上讨论可知，基板9和基座16之间每单位面积的电容量大于等离子体和基座16之间通过电介质环19每单位面积的电容量。
结果，等离子体和基板9之间流动的单位面积电流远大于通过电介质环19在等离子体和基座之间的电流。因此，如图2所示，离子鞘具有大的厚度，并因此在对应基板9的除周边部分外的区域造成大的压降。
从图2可以看到，离子鞘和体等离子体之间的界限B-1相对其中心部分更靠近对应于基板9的外周部分。基板9中心部分中的势能与外周势能相同。因此结论是离子鞘内的电场强度在对应基板9外周区域远大于在对应其中心区域。我们认为这将导致基板9周边部分的离子的能量高于其中心部分的离子的能量的现象，这进而产生基板9周边部分的前非晶化处理速率高于其中心部分前非晶化处理速率的结果。
在本发明中，使得对应基板中心部分的区域和对应基板外周的区域之间的离子鞘厚度差变小，如从图3所示的离子鞘和体等离子体之间的界限C-1可以看出的那样。图3对应于基板9和基座16之间单位面积电容量略大于等离子体和基座16之间通过电介质环19的单位面积电容量的情况。
另一方面，图4对应于基板9和基座16之间单位面积电容量略小于等离子体和基座16之间通过电介质环19的单位面积电容量的情况。
如上所述，我们由经验发现将基板9与基座16之间和通过电介质环19的等离子体与基座16之间的单位面积电容量的差异设置得小，对于增加前非晶化处理的均匀性是非常重要的，并且因此还成功地提供合适的模型。
如上所述，本发明中使用的聚焦环与在干蚀刻技术中使用的引入的效果完全不同，尽管它们在结构上相似。前非晶化处理是通过等离子体内的惰性气体离子(几乎无化学活性)碰撞基板表面而进行的。构成基板的元素几乎不挥发，而且化学反应例如蚀刻很少发生(基板表面的非晶化发生)。等离子体掺杂处理通过造成等离子体内的例如B离子(几乎不具有与硅的化学活性)碰撞基板表面来进行。构成基板的元素几乎不挥发，而且化学反应例如蚀刻很少发生(B离子留在基板内)。以上每种处理都是物理现象而并非受化学反应支配的现象，如干蚀刻。
为使这样的受该物理现象支配的处理均匀，本发明使用了聚焦环等来减少在对应基板周边部分区域中的过量离子浓度或使得对应基板周边部分区域的离子鞘厚度与对应基板其他部分的离子鞘厚度相等。这样，本发明中使用的导体环、聚焦环等与传统干蚀刻技术中使用的聚焦环等在目的和效果上截然不同。
相反，在干蚀刻技术中，发生所谓的负载作用(loading effect)而且蚀刻速率在基板周边部分较高。在基板周边部分附近，蚀刻反应产物的浓度低于基板其他部分附近的浓度，结果，蚀刻剂(一种蚀刻反应剂，典型的带有活性卤基)的浓度高于基板其他部分附近中的浓度(负载作用)。这是基板周边部分蚀刻速率较高的原因。聚焦环传统上用来防止该现象。当引入聚焦环时，从基板周边部分产生的蚀刻反应产物易于滞留在基板周边部分的附近，因此基板周边部分附近的蚀刻反应产物的浓度变得约等于基板其他部分附近的浓度。因此，基板周边部分附近的蚀刻剂浓度变得约等于基板其他部分附近的浓度，这提供了一个优点，即使得蚀刻速率分布均匀化。
如上所述，干蚀刻技术中使用的聚焦环旨在提供均匀的活性离子浓度分布，以使得受化学反应支配的蚀刻反应均匀，而且因此在原理和优点上完全不同。
第一实施例
下面将参照图5-8描述本发明的第一实施例。
本实施例的特征在于，向作为样品的单晶硅晶片表面层上引入杂质的区域在引入杂质前施加等离子体的非晶化处理是在导体环设置成围绕该晶片外周的状态下进行的。
图5是展示本发明第一实施例的非晶化方法中使用的非晶化设备的截面图。如图5所示，该非晶化设备组成为：真空容器1、用于该真空容器1排气的排气设备的涡轮分子泵3、在该真空容器1中控制压力的压力调节阀4、作为等离子体源设置接近与样品电极6相对的电介质窗7的线圈8、给线圈8提供13.56MHz的高频电力的高频电源5和作为电压源向样品电极6提供电压的高频电源10。参考数字11和12分别代表进气孔和排气孔。
如图5所示，预定的气体从气体供应设备2引入到真空容器1中，而由作为排气设备的涡轮分子泵3排出。真空容器1中的压力可以由压力调节阀4保持在预定值。13.56MHz的高频电力从高频电源5提供到接近电介质窗7设置的线圈8上，该电介质窗7与样品电极6相对，因此感应耦合等离子体可以在真空容器1中生成。用于向样品电极6提供高频电力的高频电源10被提供作为控制样品电极6的电势的电压源，使得作为样品的晶片9的电势相对等离子体的电势变为负值。从气体供应设备2提供的气体通过进气孔11引入到真空容器1中，同时真空容器1的气体通过排气孔12排到涡轮分子泵3内。
图6是其中硅晶片9安装在样品电极6上的部分的放大的详细截面图。如图6所示，样品电极6具有层结构，其中第一介电层13、静电吸附电极14、第二介电层15和基座16从接近作为样品的硅晶片9的一侧依次设置。该第一介电层13、静电吸附电极14和第二介电层15从基座16上突出。具有环形的第三介电层17和导体环18设置在突出部分的周围。该第三介电层17插入在导体环18和基座16之间。该导体环18设置在作为样品的硅晶片9的外周之外，而导体环18的表面与硅晶片9的表面大致平齐。直流电压施加到静电吸附电极14上，因此硅晶片9被吸附作为样品电极6突出部分的表面的第一介电层13表面上，因此可以准确控制硅晶片9的温度。
非晶化处理之前，在作为样品的硅晶片的表面上形成栅极电极。更具体地，通过在单晶硅晶片表面上形成作为栅极氧化膜的硅氧化物膜，在硅氧化物膜上通过CVD等形成用于形成栅极电极的导电层，并且构图该导电层。
其上已经按照上述的方法形成有栅极电极的硅晶片9安装到样品电极6上之后，氦气以50sccm通过进气孔11提供到真空容器1中，同时真空容器1通过排气孔12排气，而且样品电极6的温度保持在25℃。真空容器1中的压力通过压力调节阀4保持在1Pa。
此后，通过向作为等离子体源的线圈8提供800w的高频电源，而将200w的高频电源提供到样品电极6的基座16上，在真空容器1中生成等离子体。这样，硅晶片9的表面晶体层成功地变为非晶态。
图7展示了通过非晶化直径200mm硅晶片所产生的非晶态层的厚度测量结果。X轴在图5或图6中为从左到右的方向。如图7所示，非晶层的厚度在接近外周的部分没有明显的尖峰，而且均匀性显著提高到高达±1.59％。当使用具有没有导体环的传统构造的非晶化设备时，非晶层的厚度随测量位置的变化为±3.26％。该改进被认为归因于对应接近晶片9的外周部分区域的鞘层的等势线的变形减小，而且由此使得包括对应接近晶片9的外周部分区域的整个区域中在晶片9上入射离子的入射能量均匀。
晶片9和基座16之间单位面积的电容量Ca由Ca＝1/(d1/ε1+d2/ε2)给出，而导体环18和基座16之间单位面积的电容量Cb由Cb＝ε3/d3给出，其中ε1和d1为第一介电层13的相对介电常数和厚度，ε2和d2为第二介电层15的相对介电常数和厚度，ε3和d3为第三介电层17的相对介电常数和厚度。在本实施例中，各介电层的相对介电常数和厚度设置成可以建立关系Ca＝1.2Cb。如在该例中，期望的是单位面积电容量Ca和Cb设置成大致相同。如果电容量Ca和Cb相差较大，那么对应Ca和Cb中较大者的单位面积高频阻抗则小，而流入晶片9和导体环18的离子电流的电流密度(单位面积离子电流)将会有很大差异，这是非晶化处理的均匀性下降的因素之一。在我们的实验中，当Ca大于或等于0.5倍的Cb，而小于或等于2倍的Cb时，可以保证高的面内均匀性。
为了对比，采用电介质环19设置在基板9周围但是没有提供导体环(见图8)的结构进行相同的实验。正如在传统实例中，接近晶片外周部分的非晶态层极其厚而且均匀性为±3.31％。
虽然在该实施例中晶片9外周和导体环18内周之间的距离A设置为1.5mm，但是期望的是距离A被设置成1mm到10mm的范围。如果距离A小于1mm，晶片9可能由于其传送中出现的传送错误而跑到导体环18上。即，由于传送余量不足，距离A小于1mm不是优选的。如果距离A大于10mm，晶片9接近外周部分的非晶态层可能变得极其厚。因此距离A大于10mm不是优选的。通常，晶片9的直径(典型长度)设计成比样品电极6突出部分的直径(典型长度)大了约1mm。因此，期望的是样品电极6的突出部分的外周和导体环18的内周之间的距离设置在2mm到11mm之间。
虽然在本实施例中晶片9表面和导体环18之间的高度差B设置成0.3mm，但是期望的是该差值B设置在0.001mm到1mm的范围内。设计中很难将差值B设置在0.001mm。如果差值B大于1mm，那么在晶片9接近外周的部分非晶态层将变得极其薄或极其厚。因此，差值B大于1mm不是优选的。由于晶片9的厚度约为1mm，期望的是样品电极6的突出部分表面和导体环18表面之间的高度差在0.001mm到2mm的范围内。
第二实施例
下面将描述本发明第二实施例。
除控制离子能量的高频电压施加到静电吸附电极14而不是基座16上之外(见图8)，本实施例采用与第一实施例相同的非晶化设备。而且在该情形，我们证实处理的均匀性得以提高。
静电吸附电极和样品之间的电容量由(ε1×S1)/d1给出，而静电吸附电极和导体环之间的电容量1/{d2/(ε2×S1)+d3/(ε3×S2)}给出，其中ε1和d1为第一介电层的相对介电常数和厚度，ε2和d2为第二介电层的相对介电常数和厚度，ε3和d3为第三介电层的相对介电常数和厚度，S1为静电吸附电极面积，而S2为导体环的表面积。
因此，流入到样品内的RF电流与流入到导体环内的RF电流之间的比为(ε1×S1)/d1∶1/{d2/(ε2×S1)+d3/(ε3×S2)}。
通过分别将上式除以S1和S2，可以得到单位面积RF电流之间的比为ε1/d1∶1/{(d2×S2)/(ε2×S1)+d3/ε3}。
在本实施例中，各介电层的相对介电常数和厚度设置成可以建立关系Cc＝1.1Cd。如果电容量Cc和Cd相差较大，那么对应Cc和Cd中较大者的单位面积高频阻抗则小，而流入晶片和导体环的离子电流的电流密度(单位面积离子电流)将会有很大差异，这是非晶化处理的均匀性下降的因素之一。在我们的实验中，当Cc大于或等于0.5倍Cd，而小于或等于2倍Cd时，可以保证高的面内均匀性。
第三实施例
下面参照图9描述本发明第三实施例。
除样品电极6的结构如详细截面图9所示之外，本实施例采用了与第一实施例相同的非晶化设备。如图9所示，样品电极6具有层结构，其中第一介电层13、静电吸附电极14、第二介电层15和基座16从接近作为样品的硅晶片9的一侧依次设置。该第一介电层13、静电吸附电极14和第二介电层15从基座16上突出。电介质环19设置在突出部分的周围，电介质制成的聚焦环20设置到电介质环19上。晶片9外周和聚焦环内周之间的距离C设置在6mm。聚焦环20设置在作为样品的晶片9的外周之外，而且该聚焦环20的表面比晶片9的表面高了7mm。即，作为样品的晶片9的表面和聚焦环20的表面之间的高度差D等于7mm。将直流电压施加到静电吸附电极14以通过使得其被吸附到第一介电层13的表面来准确控制硅晶片9的温度，该第一介电层13的表面为样品电极6的突出部分的表面。
在晶片9安装到样品电极6上之后，氦气以50sccm通过进气孔11提供到真空容器1中，同时真空容器1通过排气孔12排气，而且样品电极6的温度保持在25℃。真空容器1中的压力通过压力调节阀4保持在1Pa。此后，通过向作为等离子体源的线圈8提供800w的高频电源，而将200w的高频电源提供到样品电极6的基座16，而在真空容器1中生成等离子体。这样，硅晶片9的表面晶体层均匀地变为非晶态。
非晶态层在晶片接近外周的部分不是极厚而且增加了均匀性的结果被认为是由于减小了对应晶片9接近外周部分区域中的鞘层的等势线的变形，而且进而使得在包括接近晶片9的外周部分区域的整个区域中在晶片9上入射离子的入射能量均匀化。
期望的是作为样品的晶片9外周和聚焦环20内周之间的距离C设置在1mm到10mm的范围内。如果距离C小于1mm，对应接近晶片9外周部分的区域中非晶态层可能变得极其薄。即距离C小于1mm不是优选的。相反如果距离C大于10mm，则在接近晶片9外周部分的非晶态层可能变得极其厚。因此距离C大于10mm不是优选的。通常，晶片9的直径(典型长度)设计成比样品电极6突出部分的直径(典型长度)大了约1mm。因此，期望的是样品电极6的突出部分的外周和聚焦环20的内周之间的距离设置在2mm到11mm之间。
期望的是作为样品的晶片9表面和聚焦环20之间的高度差D设置在1mm到15mm的范围内。如果差值D小于1mm，那么在接近晶片9外周的部分非晶态层将变得太厚。即，差值D小于1mm不是优选的。相反如果差值D大于15mm，那么在接近晶片9外周的部分非晶态层将变得太薄。因此，差值D大于15mm不是优选的。由于晶片9的厚度约为1mm，期望的是样品电极6的突出部分表面和聚焦环20表面之间的高度差在2mm到16mm的范围内。
第四实施例
下面参照图10描述本发明第四实施例。
本实施例的特征在于，样品电极6上设置了硅盘21，该硅盘具有与作为样品的硅晶片9的外形一致的凹槽，而且该硅盘21具有与硅晶片9表面在高度上大致相等的环形表面。
除样品电极6的结构如详细截面图10所示之外，本实施例采用了与第一实施例相同的非晶化设备。如图10所示，安装在硅盘21上的硅晶片9放置在样品电极6上。硅盘21可以总是放置在样品电极6上。选择性过程为晶片9在空气中安装在硅盘21上，然后该盘21传送到样品电极6上。
前一工序的优点是传送系统的构造简单。后一工序的优点是替换磨损的硅盘21时无需使真空容器1暴露于空气中。硅盘21的形成有台阶，使得样品占据了盘21的内部空间。该盘21台阶之外的部分的表面设置成在高度上约等于样品的表面。
安装有晶片9的盘21放置到样品电极6上之后，氦气以50sccm通过进气孔11提供到真空容器1中，同时真空容器1通过排气孔12排气，而且样品电极6的温度保持在15℃。真空容器1中的压力通过压力调节阀4保持在1Pa。此后，通过向作为等离子体源的线圈8提供800w的高频电源，同时将200w的高频电源提供到样品电极6上，而在真空容器1中生成等离子体。这样，硅晶片9的表面晶体层均匀地变为非晶态。
非晶态层在晶片接近外周的部分不是极厚而且增加了均匀性的结果被认为是因为减小了对应晶片9接近外周部分区域中的鞘层的等势线的变形，而且进而使得在包括接近晶片9外周部分区域的整个区域中在晶片9上入射离子的入射能量均匀化。
虽然在本实施例中晶片9外周和台阶之间的距离E设置为1mm，但是期望的是距离E设置在1mm到10mm的范围。如果距离E小于1mm，晶片9可能由于传送中出现的传送错误而跑到台阶外的部分上。即，由于传送余量不足，距离E小于1mm不是优选的。如果距离E大于10mm，接近晶片9外周部分的非晶态层可能变得极其厚。因此距离E大于10mm不是优选的。
虽然在本实施例中作为样品的晶片9的表面和盘21的台阶外部分的表面之间的高度差F设置成0.4mm，但是期望的是该差值F设置在0.001mm到1mm的范围内。设计中很难将差值F设置在0.001mm。如果差值F大于1mm，那么在接近晶片9外周的部分非晶态层将变得极其薄或极其厚。因此，差值F大于1mm不是优选的。
在本实施例中，样品是硅晶片而盘由硅制成。这种组合可以最小化基板污染。
如图11所示的修改中，非晶化是在硅盘21被夹紧环22压靠样品电极的状态下进行的。该结构增加了硅盘21和样品电极6之间的热传导，而且因此使得可以更准确地控制晶片9的温度。
生成等离子体的制造步骤和其中中断等离子体的生成并将真空容器中的压力设置成高于等离子体生成步骤中的压力的制造步骤可以交替重复进行。采用该处理，在等离子体生成步骤中储存在晶片9中的热量被允许在其中中断等离子体的生成并将真空容器中的压力设置成高于等离子体生成步骤的步骤中，通过流入到晶片9和硅盘21之间以及盘21和样品电极6之间的空隙内的气体的热传递而逃逸到样品电极6侧。这进而使得可以更准确地控制晶片9的温度。
在以上情况中，优选的是在其中中断等离子体生成且将真空容器中的压力优选地设置成高于等离子体生成的步骤中的压力的步骤中，真空容器中的压力被设置在100Pa到1000Pa的范围。如果压力低于100Pa，那么允许热逃逸的效果小而且降低晶片9的温度将很耗时。相反，如果压力高于1000Pa，那么增加或减小压力将很耗时。
至于在本发明的应用范围内的真空容器的形状、等离子体源设置的类型和方式等，在本发明的上述实施例中仅描述了各种变化的一部分。不言而喻，上述以外的各种变化也可以应用于本发明。
例如，线圈8可以是平面的。作为选择，可以采用螺旋波等离子体源、磁中性环等离子体源或磁场微波等离子体源(电子回旋共振等离子体源)。还可以采用平行板等离子体源。
可以采用氦气之外的惰性气体，即可以使用氖、氩、氪和氙。这些惰性气体的优点是对样品的负面影响小于其他气体。
虽然实施例指明样品是单晶硅晶片，但是本发明也可以应用其它各种材料制成的样品的处理情况中，如多晶硅晶片或化合物半导体晶片(例如，GaAs晶片)。
<工业应用性>
由于能够增加非晶化处理的均匀性，根据本发明的非晶化方法和设备可以被应用到各种用途，如半导体掺杂工艺、液晶装置等使用的薄膜晶体管的制造和各种材料的重整。

Claims (14)

1.一种等离子体处理方法，包括如下步骤：
将样品安装在设置在真空容器中的样品电极上，样品电极具有层结构，在该层结构中，第一介电层、静电吸附电极、第二介电层和基座从接近该样品的一侧依次布置，使得第一介电层、静电吸附电极和第二介电层从基座突出，第三介电层设置在导体环与基座之间，给该真空容器排气同时向真空容器内提供源气体，并通过向等离子体源提供高频电源而在该真空容器中生成等离子体；
将等离子体施加到样品的表面，同时进行调整，从而在导体环设置以围绕该样品的外周的状态下，在该样品的该表面上使得离子鞘的厚度均匀；以及
将基板与基座之间的单位面积电容量和通过第三介电层的等离子体与基座之间的单位面积电容量之间的差异设置得小；并且
其中，导体环具有高度上约等于该样品的该表面的表面，并且该样品的该表面和该导体环的表面之间的高度差范围在0.001mm到1mm之间，
其中，在该样品电极具有层结构的状态下将电压施加到基座上，并且
其中，Ca＝1/(d1/ε1+d2/ε2)大于或等于0.5倍的Cb＝ε3/d3，并且小于或等于2倍的Cb，其中ε1和d1为该第一介电层的相对介电常数和厚度，ε2和d2为该第二介电层的相对介电常数和厚度，而ε3和d3为该第三介电层的相对介电常数和厚度。
2.一种等离子体处理方法，包括如下步骤：
将样品安装在设置在真空容器中的样品电极上，样品电极具有层结构，在该层结构中，第一介电层、静电吸附电极、第二介电层和基座从接近该样品的一侧依次布置，使得第一介电层、静电吸附电极和第二介电层从基座突出，第三介电层设置在导体环与基座之间，给该真空容器排气同时向真空容器内提供源气体，并通过向等离子体源提供高频电源而在该真空容器中生成等离子体；
将等离子体施加到样品的表面，同时进行调整，从而在导体环设置以围绕该样品的外周的状态下，在该样品的该表面上使得离子鞘的厚度均匀；以及
将基板与基座之间的单位面积电容量和通过第三介电层的等离子体与基座之间的单位面积电容量之间的差异设置得小；并且
其中，导体环具有高度上约等于该样品的该表面的表面，并且该样品的该表面和该导体环的表面之间的高度差范围在0.001mm到1mm之间，
其中，在该样品电极具有层结构的状态下将电压施加到静电吸附电极上，并且
其中，Cc＝ε1/d1大于或等于0.5倍的Cd＝1/{(d2×S2)/(ε2×S1)+d3/ε3}，并且小于或等于2倍的Cd，其中ε1和d1为该第一介电层的相对介电常数和厚度，ε2和d2为该第二介电层的相对介电常数和厚度，ε3和d3为第三介电层的相对介电常数和厚度，S1为该样品暴露于该等离子体的表面积，而S2为该导体环暴露于该等离子体的表面积。
3.根据权利要求1或2的等离子体处理方法，其中调整该等离子体以非晶化该样品的表面层。
4.根据权利要求1或2的等离子体处理方法，其中调整该等离子体以向该样品的表面层引入杂质。
5.根据权利要求1或2的等离子体处理方法，其中该样品的该外周与该导体环的内周之间的距离范围在1mm到10mm之间。
6.一种等离子体处理设备，包括：
真空容器；
设置在该真空容器中并安装有样品的样品电极，该样品电极具有层结构，在该层结构中，第一介电层、静电吸附电极、第二介电层和基座从接近该样品的一侧依次布置，使得第一介电层、静电吸附电极和第二介电层从基座突出，第三介电层设置在导体环与基座之间；
向该真空容器中提供气体的气体供应设备；
给该真空容器排气的排气设备；
用于控制该真空容器中压力的压力控制设备；
等离子体源；
向该等离子体源提供高频电力的高频电源；
向该样品电极提供电压的电压源；和
辅助构件，设置在该样品电极周围，从而等离子体提供到样品的表面同时被调整，使得该样品的该表面上具有均匀的能量状态。
7.根据权利要求6的等离子体处理设备，其中调整该等离子体以非晶化该样品的表面层。
8.根据权利要求6的等离子体处理设备，其中调整该等离子体以向该样品的表面层引入杂质。
9.根据权利要求6的等离子体处理设备，其中：
该样品电极具有突出部分，以被安装有该样品；而且
该辅助构件是导体环，其设置成围绕该样品的外周，并且具有在高度上与该样品的该表面大致相同的表面，并且该样品的该表面和该导体环的表面之间的高度差范围在0.001mm到2mm之间。
10.根据权利要求9的等离子体处理设备，其中该样品的该外周与该导体环的内周之间的距离范围在2mm到11mm之间。
11.根据权利要求6的等离子体处理设备，其中电压施加到该基座上。
12.根据权利要求11的等离子体处理设备，其中Ca＝1/(d1/ε1+d2/ε2)大于或等于0.5倍的Cb＝ε3/d3，并且小于或等于2倍的Cb，其中ε1和d1为该第一介电层的相对介电常数和厚度，ε2和d2为该第二介电层的相对介电常数和厚度，而ε3和d3为该第三介电层的相对介电常数和厚度。
13.根据权利要求6的等离子体处理设备，其中电压施加到该静电吸附电极上。
14.根据权利要求13的等离子体处理设备，其中Cc＝ε1/d1大于或等于0.5倍的Cd＝1/{(d2×S2)/(ε2×S1)+d3/ε3}，并且小于或等于2倍的Cd，其中ε1和d1为该第一介电层的相对介电常数和厚度，ε2和d2为该第二介电层的相对介电常数和厚度，而ε3和d3为该第三介电层的相对介电常数和厚度，S1为该样品暴露于该等离子体的表面积，而S2为该导体环暴露于该等离子体的表面积。
CN200580037487XA 2004-11-02 2005-10-27 等离子体处理方法和等离子体处理设备 Expired - Fee Related CN101053066B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004319352 2004-11-02
JP319352/2004 2004-11-02
PCT/JP2005/019778 WO2006049076A1 (ja) 2004-11-02 2005-10-27 プラズマ処理方法およびプラズマ処理装置

Publications (2)

Publication Number Publication Date
CN101053066A CN101053066A (zh) 2007-10-10
CN101053066B true CN101053066B (zh) 2012-02-01

Family

ID=36319088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580037487XA Expired - Fee Related CN101053066B (zh) 2004-11-02 2005-10-27 等离子体处理方法和等离子体处理设备

Country Status (4)

Country Link
US (1) US7858155B2 (zh)
JP (1) JP5080810B2 (zh)
CN (1) CN101053066B (zh)
WO (1) WO2006049076A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004095529A2 (en) * 2003-03-21 2004-11-04 Tokyo Electron Limited Method and apparatus for reducing substrate backside deposition during processing
KR100955144B1 (ko) * 2006-10-03 2010-04-28 파나소닉 주식회사 플라즈마 도핑 방법 및 장치
WO2009084130A1 (ja) * 2007-12-28 2009-07-09 Panasonic Corporation 半導体装置の製造方法
JP5424299B2 (ja) * 2008-12-16 2014-02-26 国立大学法人東北大学 イオン注入装置、イオン注入方法、及び半導体装置
JP2013026345A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置の製造方法
JP5970268B2 (ja) * 2012-07-06 2016-08-17 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
JP7018331B2 (ja) * 2018-02-23 2022-02-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7402070B2 (ja) * 2019-06-20 2023-12-20 新光電気工業株式会社 静電チャック、基板固定装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5711812A (en) * 1995-06-06 1998-01-27 Varian Associates, Inc. Apparatus for obtaining dose uniformity in plasma doping (PLAD) ion implantation processes
CN1518073A (zh) * 2003-01-07 2004-08-04 东京毅力科创株式会社 等离子体处理装置及聚焦环

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912065A (en) * 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
JP3862305B2 (ja) 1995-10-23 2006-12-27 松下電器産業株式会社 不純物の導入方法及びその装置、並びに半導体装置の製造方法
US6300643B1 (en) * 1998-08-03 2001-10-09 Varian Semiconductor Equipment Associates, Inc. Dose monitor for plasma doping system
US6159874A (en) * 1999-10-27 2000-12-12 Infineon Technologies North America Corp. Method of forming a hemispherical grained capacitor
JP3881290B2 (ja) * 2002-08-20 2007-02-14 株式会社日立ハイテクノロジーズ プラズマ処理装置
US8080479B2 (en) * 2007-01-30 2011-12-20 Applied Materials, Inc. Plasma process uniformity across a wafer by controlling a variable frequency coupled to a harmonic resonator
US7879731B2 (en) * 2007-01-30 2011-02-01 Applied Materials, Inc. Improving plasma process uniformity across a wafer by apportioning power among plural VHF sources
KR100855002B1 (ko) * 2007-05-23 2008-08-28 삼성전자주식회사 플라즈마 이온 주입시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5711812A (en) * 1995-06-06 1998-01-27 Varian Associates, Inc. Apparatus for obtaining dose uniformity in plasma doping (PLAD) ion implantation processes
CN1518073A (zh) * 2003-01-07 2004-08-04 东京毅力科创株式会社 等离子体处理装置及聚焦环

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-79820A 2004.03.11
同上.

Also Published As

Publication number Publication date
WO2006049076A1 (ja) 2006-05-11
US7858155B2 (en) 2010-12-28
US20080258082A1 (en) 2008-10-23
JPWO2006049076A1 (ja) 2008-05-29
CN101053066A (zh) 2007-10-10
JP5080810B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
US6213050B1 (en) Enhanced plasma mode and computer system for plasma immersion ion implantation
US8889534B1 (en) Solid state source introduction of dopants and additives for a plasma doping process
US9054048B2 (en) NH3 containing plasma nitridation of a layer on a substrate
US6300227B1 (en) Enhanced plasma mode and system for plasma immersion ion implantation
US8481433B2 (en) Methods and apparatus for forming nitrogen-containing layers
US5270250A (en) Method of fabricating semiconductor substrate having very shallow impurity diffusion layer
JP5102495B2 (ja) プラズマドーピング方法
US20010017109A1 (en) Enhanced plasma mode and system for plasma immersion ion implantation
US20130323916A1 (en) Plasma doping method and apparatus
US7972945B2 (en) Plasma doping apparatus and method, and method for manufacturing semiconductor device
CN101053066B (zh) 等离子体处理方法和等离子体处理设备
WO2005093800A1 (ja) 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置
JP2008282921A (ja) シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法及びシリコン層のドーパント元素導入装置
US6077751A (en) Method of rapid thermal processing (RTP) of ion implanted silicon
WO2000032839A1 (en) Enhanced plasma mode, method, and system for plasma immersion ion implantation
JP2005005328A (ja) 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
KR100900074B1 (ko) 반도체장치의 제조 방법 및 반도체 제조장치
WO2006104145A1 (ja) プラズマドーピング方法およびこれに用いられる装置
KR100536140B1 (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
Srivastava et al. Next Generation Plasma Doping: First Results of a Heated E-chuck
KR20190008702A (ko) 대면적 전자빔을 이용한 박막 공정 장치
Zhou Optimizing high efficient plasma immersion ion implantation hydrogenation for poly-Si thin film
KR20100030152A (ko) 플라즈마 이온 주입방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120201

Termination date: 20141027

EXPY Termination of patent right or utility model