[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN100353336C - 数据传输方法及系统 - Google Patents

数据传输方法及系统 Download PDF

Info

Publication number
CN100353336C
CN100353336C CNB038252740A CN03825274A CN100353336C CN 100353336 C CN100353336 C CN 100353336C CN B038252740 A CNB038252740 A CN B038252740A CN 03825274 A CN03825274 A CN 03825274A CN 100353336 C CN100353336 C CN 100353336C
Authority
CN
China
Prior art keywords
data
volatile memory
memory
transmission process
process state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038252740A
Other languages
English (en)
Other versions
CN1701306A (zh
Inventor
藤冈伸也
佐藤光德
池田仁史
奥山好明
大野润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1701306A publication Critical patent/CN1701306A/zh
Application granted granted Critical
Publication of CN100353336C publication Critical patent/CN100353336C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供了一种数据传输方法及系统，其中，当使用闪存来代替SRAM时，使得向闪存的写入时间长度不会作为系统操作而显现在表面上。所述数据传输方法的特征在于包含如下各步骤：从控制器向易失性存储器写入数据；使易失性存储器成为传输处理状态；从传输处理状态的易失性存储器向非易失性存储器传输数据；以及在确认数据传输结束后解除易失性存储器的传输处理状态。

Description

数据传输方法及系统
技术领域
本发明涉及信息处理系统中的数据传输方法及系统，具体来说，涉及使用多个不同种类存储装置的信息处理系统中的数据传输方法及系统。
背景技术
近年来，在移动电话等移动领域中，随着所提供的服务功能高级化，处理数据量增大，从而需要很大的存储容量。例如在移动电话中提供了动画数据(电影功能)、静止图像(照相功能)、游戏功能、WEB浏览等服务功能，从而与以语音通话为中心的时代相比，所需的存储容量大幅度增加了。
在以语音通话为中心的时代，在移动电话机中使用了SRAM(StaticRandom Access Memory，静态随机存取存储器)。由于SRAM在每个存储单元中使用了六个晶体管，因而例如与DRAM(Dynamic RandomAccess Memory，动态随机存取存储器)相比，存储数据的每一比特的元件数多，大容量化较困难。因此，仅使用SRAM的系统来实现如上述的高级服务是极其困难的。
在这样的背景下，开发出了将DRAM用作存储器核心，并将SRAM作为接口的伪(Pseudo)SRAM(PSRAM)。通过该伪SRAM，能够活用现有技术的累积及资产并替换SRAM，从而可以提供大容量的存储系统来实现高级服务。
在移动电话的存储系统中，多使用SRAM、伪SRAM、及闪存这三种存储器。闪存用于存储程序或者数据，SRAM用于在电源施加状态下保存缓存数据等比较小规模的数据，伪SRAM被用作例如在运动图像处理时所使用的工作存储器。各存储器按照用途进行了优化，因此替代是较困难的。SRAM的待机时消耗电流小、读写速度快，但难以成为大容量并且是易失性的。因此，适于小容量的缓存数据的保存，但不适于在电源切断时需保存的程序及数据的存储。闪存虽然读写速度慢，但容量大且是非易失性的，而且待机时消耗电流小。因此，其对于在电源切断时需保存的程序及数据的存储来说是不可欠缺的。伪SRAM需要进行刷新操作，待机时消耗电流大且是易失性的，但其容量大且读写速度快。因此，适于用作工作存储器。
但是，在一个系统中同时使用多个存储装置时，由于移动电话机的存储部件数目的增加而会导致成本上升。而且，还需要解决用于封装到同一个封装件(package)中的芯片研磨技术的开发，或MCP(Multi-ChipPackage，多芯片封装)技术开发等课题。
若要解决上述问题，就需要减少在系统中使用的存储器种类。下面来考虑将上述三种存储装置的每一个用其余两个替代时的问题。
1)闪存→SRAM：容量不足、电源切断后数据消失
2)闪存→伪SRAM：电源切断时数据消失、消耗电流大
3)SRAM→闪存：写入时间长
4)SRAM→伪SRAM：消耗电流大
5)伪SRAM→闪存：写入时间长
6)伪SRAM→SRAM：容量不足
在上述1)、6)中，解决容量不足的问题比较困难。对于2)来说由于电源切断时数据消失，因而不可以。因此，这三种置换对于目前的移动电话规格及系统来说是不行的。由此可以说：闪存是不可缺少的，此外若考虑上述5)的写入时间的关系，则伪SRAM也是必需的存储装置。因此，需研究的课题是能否用其他的存储器来代替SRAM。
对于上述4)来说，虽然伪SRAM也开发出了通过电源关断模式或部分刷新模式等功能来实现与SRAM同等级别的待机电流的机种，但仍具有消耗电流大的问题。因此，与其如上述4)那样用伪SRAM来置换SRAM，补入如上述3)那样用闪存来置换SRAM。但是此时需要解决写入时间的问题。
鉴于以上情况，需要一种在使用闪存来代替SRAM时，闪存上的写入时间长度不作为系统操作而显现在表面上的数据传输方法及系统。
发明内容
本发明的总的目的是提供一种解决了上术相关技术的一个或几个问题的数据传输方法及系统。
此外，本发明的具体目的是提供一种在使用闪存来代替SRAM时，使得向闪存的写入时间长度不会作为系统操作而显现在表面上的数据传输方法及系统。
根据本发明的数据传输方法的特征在于，包含下述各步骤：从控制器向包括存储器核心与数据寄存器的易失性存储器写入数据，由此将所述数据存储到所述存储器核心中；使所述易失性存储器成为传输处理状态，由此使得该存储器核心成为非激活状态；从所述传输处理状态的所述易失性存储器的所述数据寄存器向非易失性存储器传输所述数据；在确认所述数据传输结束后解除所述易失性存储器的所述传输处理状态。
此外，根据本发明的数据传输系统的特征在于包括：具有存储器核心与数据寄存器的易失性存储器、非易失性存储器和控制器，其中，所述控制器向所述易失性存储器写入数据从而将所述数据存储到所述存储器核心中，将所述数据从所述存储器核心读出并存储到所述数据寄存器中，使所述易失性存储器成为传输处理状态从而使得所述存储器核心成为非激活状态，并从所述传输处理状态的所述易失性存储器向所述非易失性存储器的所述数据寄存器传输所述数据，在确认所述数据传输结束后解除所述易失性存储器的所述传输处理状态。
在上述数据传输方法及系统中，在向闪存等非易失性存储器传输控制器的缓存数据时，通过将伪SRAM11等易失性存储器作为临时缓冲器来使用，可以避免在针对非易失性存储器的很长的数据写入时间的期间内，控制器被一直限制着。此外，通过将易失性存储器的数据寄存器作为临时缓冲器来使用，并停止刷新操作来使存储器核心变为非激活状态，可以将数据传输期间内的易失性存储器中的电流消耗抑制在最小限度。
附图说明
图1是适用本发明的信息处理系统的结构示意框图；
图2是伪SRAM的结构示意框图；
图3是用于说明伪SRAM的存储器核心、写入寄存器、及数据寄存器的关系的图；
图4是示出根据本发明的数据传输操作的流程图；
图5是示出传输处理的具体内容的流程图；
图6是示出根据本发明的传输处理的另一个实施例的流程图；
图7是伪SRAM的刷新请求信号产生电路的结构的一个例子的示意图；
图8A是在伪SRAM中生成内部降压电位的降压电位生成电路的一般结构示意图；
图8B是伪SRAM进入传输处理模式之后的降压电位的变化示意图；
图9A是根据本发明的降压电位生成电路的结构示意图；
图9B是伪SRAM进入传输处理模式之后的降压电位的变化示意图。
具体实施方式
下面，利用附图来详细说明本发明的实施例。
图1是适用本发明的信息处理系统的结构示意框图。
图1的信息处理系统例如是移动电话的存储系统，其中包括：控制器10、伪SRAM11、闪存12、及系统总线13。闪存12用于存储由控制器10要执行的程序或要处理的数据。伪SRAM11用作控制器10例如在进行运动图像处理时使用的工作存储器区域。另外，作为工作存储器区域的存储器只要是大容量的RAM即可，并不仅限于伪SRAM。例如，代替图1的伪SRAM，使用DRAM(Dynamic Random Access Memory，动态随机存取存储器)、SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存取存储器)、FRAM(Ferroelectric Random AccessMemory，铁电随机存取存储器)等也可以实现同样的功能。
在图1的信息处理系统中，没有设置在以往的系统中为保存缓存数据等较小规模的数据而使用的SRAM。在本发明中，所述SRAM的功能由闪存12代替执行。
如果采用将缓存数据存储到闪存12中的结构，则具体的问题在于，在从控制器10向闪存12传输数据时，闪存12的写入速度慢。由于控制器10需要保存内部缓存的内容直到向闪存12的写入结束为止，所以在较长的时间内无法转到下一个操作。
在本发明中，将伪SRAM11的内部寄存器用作除控制器10的缓存之外的存储传输数据的地方。首先，将传输数据存储到伪SRAM11的内部寄存器中。然后，从伪SRAM11的内部寄存器向闪存12传输数据，并通过确认表示该传输是否结束的传输状况来保证可靠的数据传输。
图2是伪SRAM11的结构示意框图。
伪SRAM11包括：输入接口21、逻辑电路22、行译码器23、列译码器24、存储器核心25、数据输入输出接口26、写入寄存器27、及数据寄存器28。
输入接口21从外部接收指令信号及地址信号，并将这些提供给逻辑电路22。逻辑电路22对接收的指令进行译码，并根据译码结果来控制伪SRAM11的各部分。逻辑电路22将接收的地址信号中的行地址提供给行译码器23，将列地址提供给列译码器24。
行译码器23对行地址进行译码，并激活译码地址所指定的字的字线。与选择激活的字线连接的存储单元的数据经位线被提供给读出放大器。这些字线、位线、读出放大器等被设置于存储器核心25的内部。列译码器24对列地址进行译码，并激活译码地址所指定的列的列选线。与选择激活的列选线相对应的读出放大器被连接在数据寄存器28上。
数据寄存器28将读出的数据提供给数据输入输出接口26。数据输入输出接口26在进行读出操作时将读出的数据提供到伪SRAM11的外部，在进行写入操作时从外部接收要写入的数据。数据输入输出接口26将写入数据经写入寄存器27提供给数据寄存器28。数据寄存器28中存储的写入数据经由存储器核心25的读出放大器、位线等而被写入所选择的字的存储单元中。
图3是用于说明伪SRAM11的存储器核心25、写入寄存器27、及数据寄存器28的关系的图。
如图3所示，在伪SRAM11上设置有与一个字对应的16位的写入寄存器27，和与两个字对应的32位的数据寄存器28。伪SRAM11与系统总线13(图1)进行一次交换的数据为16位，但存储器核心25与数据寄存器28进行一次交换的数据为32位。所述32位的数据例如在写入操作的时候，经由32位的读出放大器31被提供到存储单元32中。在存储单元32中，与选择激活的字线41连接的晶体管42导通，从而与写入数据对应的电荷被储存到电容器43中。
根据这种结构，在伪SRAM11与系统总线13之间进行两次的数据输入输出的期间内，只要在内部对存储器核心25进行一次访问操作即可。因此，与内部的核心操作的周期相比，可加快外部的数据传输的周期。另外在图3的例子中，将数据寄存器28设为32位，但例如也可以设为64位的结构，从而将四个字分四次按每个字与外部进行交换。在本发明中，数据寄存器28的字数任意。
图4是示出根据本发明的数据传输操作的流程图。
在图4的步骤ST1中，电源接通后，变为待机状态。在步骤ST2中，控制器10通过断言(assert)传输模式信号来将伪SRAM11设为传输准备模式。这里，在不是传输准备模式的通常的操作模式中，若芯片启动信号(chip enable signal)CE2降为LOW(低)，则伪SRAM11变为非选择。但是在被设置为上述传输准备模式之后，若芯片启动信号CE2被设定为LOW，则就会执行从伪SRAM11向闪存12的数据传输操作。在步骤ST2之后变为待机状态。
在步骤ST3中，控制器10向伪SRAM11中写入缓存数据，进而在伪SRAM11的写入寄存器27中存储标记信息。在进行所述缓存数据的写入时，控制器10将两个字的量的缓存数据每次一个字地分两次传输到伪SRAM11中，从而将两个字存储到存储器核心25中。此时，例如如果伪SRAM11的数据寄存器28为四个字的量，则每次一个字地分四次进行传输，从而将四个字存储到存储器核心25中。并且上述标记信息将表示数据传输操作未结束的值(例如“0”)存储到数据寄存器28中。
在步骤ST4中，控制器10将读出指令输入给伪SRAM11。在步骤ST5中，伪SRAM11执行读出操作，由此将写入到存储器核心25中的两个字的数据传输到数据寄存器28中。即，从与伪SRAM11的写入地址相同的地址读出数据，从而将在步骤ST3中写入的数据存储到数据寄存器28中。另外，若要掩盖向闪存12的写入时间，就需要将大量的数据存储到数据寄存器28中，因此如在上述步骤ST3中所说明的那样，每次一个字地进行多次写入，从而将多个字的数据存储到数据寄存器28中。在步骤ST5之后，变为待机状态。
然后在步骤ST6中，控制器10向伪SRAM11输入指令，该指令用于将伪SRAM11作为临时区域使用来进行数据传输。具体来说，使伪SRAM11的芯片启动信号CE2为LOW。由此伪SRAM11进入传输处理模式。在传输处理模式中，伪SRAM11不作为用于保存其他数据的存储器起作用，其刷新操作也停止，从而处于非激活状态。由于停止了刷新操作，所以这期间的伪SRAM11中的电流消耗极少。在该状态下，控制器10从伪SRAM11的数据寄存器28读出数据，并向闪存12输入写入指令，从而将从伪SRAM11读出的数据经由系统总线13传输到闪存12中。当控制器10确认了伪SRAM11的数据寄存器28的数据向闪存12传输并结束时，控制器10将伪SRAM11的写入寄存器27的标记信息改与为表示数据传输操作结束的值(例如“1”)。由此传输处理结束。
在步骤ST7中，控制器10结束将伪SRAM11作为待机区域使用来进行数据传输的模式。具体来说，使伪SRAM11的芯片启动信号CE2为HIGH(高)。由此伪SRAM11变为待机状态。
这样，当将控制器10的缓存数据向闪存12传输时，通过将伪SRAM11作为临时缓冲器使用，能够避免在针对闪存12的长的数据写入时间的期间内，控制器10被一直限制着。此外，通过将伪SRAM11的数据寄存器28用作临时缓冲器，并停止刷新操作来使存储器核心25处于非激活状态，可将数据传输期间内的伪SRAM11中的电流消耗抑制在最小限度。
图5是示出上述传输处理的流程图。
图5的步骤ST3至ST6是与图4的步骤ST3至ST6相同的步骤。步骤ST6之后，在步骤ST6-1中，控制器10从伪SRAM11中读出数据寄存器28中数据的一个字的量。在步骤ST6-2中，控制器10向闪存12输入写入指令，并将从伪SRAM11读出到系统总线13上的一个字的数据写入到闪存12中。
在步骤ST6-3中，控制器10判断向闪存12的预定次数的写入操作是否结束。如果数据寄存器28中存储的传输数据的字数为n，则n次的从伪SRAM11的数据读出以及向闪存12的数据写入结束之后，向闪存12的预定次数的写入操作就结束。如果还没有进行预定次数的写入，则处理返回到步骤ST6-1中。如果通过预定次数的数据写入，数据寄存器28的所有的字已被传输到闪存12中，则处理就会进入步骤ST6-4中。
在步骤ST6-4中，控制器10从伪SRAM11的数据寄存器28读出数据。在步骤ST6-5中，控制器10从闪存12读出相应的数据。在步骤ST6-6中，控制器10判断从两个存储器中读出的数据是否相一致。具体来说，每次一个字地依次执行上述读出操作及一致判断操作。当数据不一致时，判断为写入没有适当地结束，并返回到步骤ST6-1再次执行写入处理。当数据相一致时，在步骤ST7中，控制器10结束将伪SRAM11作为临时区域使用来进行数据传输的模式。此时，控制器10将伪SRAM11的写入寄存器27的标记信息改写为表示数据传输操作结束的值(例如“1”)。使用该标记信息的目的在于，例如当在数据传输操作过程中发生了电源切断等时，在恢复了系统操作之后，检查数据传输是否没有问题地结束了。
图6是示出根据本发明的传输处理的另一实施例的流程图。
在图6的步骤ST1中，控制器10向伪SRAM11写入缓存数据，进而将标记信息存储到伪SRAM11的写入寄存器27中。在进行所述缓存数据写入时，控制器10将两个字的量的缓存数据每次一个字地分两次传输到伪SRAM11中，从而将两个字存储到存储器核心25中。并且，上述标记信息将表示数据传输操作未结束的值(例如“0”)存储到数据寄存器28中。
在步骤ST2中，控制器10将读出指令输入到伪SRAM11中。在步骤ST3中，伪SRAM11执行读出操作，由此将写入到存储器核心25中的两个字的数据传输到数据寄存器28中。
在步骤ST4中，控制器10将缓存数据写入闪存12中。此时，不是从伪SRAM11将数据寄存器28的传输数据写入闪存12中，而是直接从控制器10向闪存12写入缓存数据。闪存12中有如下类型的机种：即，该类型的闪存具有用来存储从外部提供的写入数据的充足容量的内部寄存器。在步骤ST4中，利用该闪存12内部的寄存器，将控制器10的全部缓存数据首先存储到闪存12内部的寄存器中。然后，在闪存12内部，执行将该寄存器的内容写入闪存核心中的操作。
在步骤ST5中，控制器10判断闪存12的写入操作是否结束。如果已结束，则处理进入步骤ST6中。
在步骤ST6中，控制器10使伪SRAM11的芯片启动信号CE2为LOW。由此伪SRAM11进入传输处理模式。在步骤ST7中，控制器10从伪SRAM11的数据寄存器28读出数据。在步骤ST8中，控制器10从闪存12读出相应的数据。在步骤ST9中，控制器10判断从两个存储器读出的数据是否相一致。具体来说，每次一个字地依次执行上述读出操作及一致判断操作。当数据不一致时，判断为写入没有适当地结束，返回到步骤ST4，执行从闪存12内部的寄存器向闪存核心中的写入处理。当数据相一致时，在步骤ST10中，使芯片启动信号CE2为HIGH。此时，控制器10将伪SRAM11的写入寄存器27的标记信息改写为表示数据传输操作结束了的值(例如“1”)。
这样，当闪存12中具有用来存储从外部提供的写入数据的充足容量的内部寄存器时，可利用该寄存器来执行数据传输处理。
图7是伪SRAM11的刷新请求信号产生电路结构的一个例子的示意图。
图7的刷新请求信号产生电路包含：NAND电路51、振荡器52、分频电路53、以及AND电路54。NAND电路51从控制器10接收传输模式信号和芯片启动信号CE2的翻转信号/CE2。传输模式信号是在图4的处理程序的步骤ST2中被断言的信号。
在传输模式信号被断言为HIGH的状态下，若如图4的步骤ST6所示的那样芯片启动信号CE2变为LOW的话，则NAND电路51的输出变为LOW，AND电路54的门(gate)被关断。振荡器52以预定的频率振荡，分频电路53通过对振荡信号进行分频来生成周期性的脉冲信号。若AND电路54的门被关闭，则来自分频电路53的周期性的脉冲信号不通过AND电路54，从而无法作为刷新请求信号被提供到刷新电路中。因此，伪SRAM11的刷新操作停止。
另外，当传输模式信号没有被断言时，NAND电路51的输出为HIGH而与芯片启动信号CE2的电平无关，从而刷新请求信号连续被提供给刷新电路。
图8A是在伪SRAM11中生成内部降压电位Vii的降压电位生成电路的一般结构的示意图。
图8A的降压电位生成电路在NMOS晶体管61的栅极上施加有预定的栅极电压V1，漏极端连接在外部电源电压Vdd上，并由源极端提供内部降压电位Vii。若由于内部电路的电流消耗，降压电位Vii下降，则栅极电位V1与源极电位(降压电位Vii)之间的差变大，从而流经NMOS晶体管61的电流增大。由此降压电位Vii上升。这样，降压电位Vii被控制成由栅极电位V1决定的恒定电位。
图8B是伪SRAM11进入传输处理模式后的降压电位的变化示意图。如图8B所示，在伪SRAM11被设定为传输处理模式后，由图8A所示的降压电位产生电路产生的降压电位Vii慢慢上升，从而接近外部电压Vdd。这是由于在伪SRAM11被设定为传输处理模式后刷新操作停止，从而在内部电路中没有降压电位Vii的消耗的缘故。若如上所述降压电位Vii上升的话，则当伪SRAM11从传输处理模式退出而开始进行通常的操作时，可能会发生预料不到的错误。
图9A是根据本发明的降压电位生成电路的结构示意图。
图9A的降压电位生成电路将NMOS晶体管62相对图8A的NMOS晶体管61串联连接，并向其栅极上施加AND电路63的输出。AND电路63从控制器10接收传输模式信号和芯片启动信号CE2的翻转信号/CE2。传输模式信号是在图4的处理程序的步骤ST2中被断言的信号。
在传输模式信号被断言为HIGH的状态下，若如图4的步骤ST6所示那样芯片启动信号CE2变为LOW的话，则伪SRAM11进入传输处理模式。此时AND电路63的输出变为HIGH，NMOS晶体管62导通，从而有电流流过并消耗降压电压Vii的电流。
图9B是伪SRAM11进入传输处理模式后的降压电位的变化示意图。如图9B所示，即使伪SRAM11被设定为传输处理模式，由于如上所述降压电位Vii的电流被消耗，降压电位Vii仍停留在由电位V1决定的预定电位上。从而可避免由于降压电位Vii的上升而发生的预料不到的错误等。
通过采用如上说明的数据传输方法，可从系统结构中删掉SRAM。其结果可通过削减存储部件数来降低成本。此外，在将多个存储装置MCP化的时候，可通过减少存储装置的数目来使封装件厚度变薄，进而可使移动电话机的厚度变薄。此外，在一个封装件内封装很多存储器时，封装件内的配线布置(引き回し)会变得复杂，但通过本发明可抑制配线布置的复杂化，从而可使制造变得容易。
以上根据实施例对本发明进行了说明，但本发明并不仅限于上述实施例，在权利要求书记载的范围内可以进行各种各样的变形。

Claims (9)

1.一种数据传输方法，其特征在于，包含如下各步骤：
从控制器向包括存储器核心与数据寄存器的易失性存储器写入数据，由此将所述数据存储到所述存储器核心中；
使所述易失性存储器成为传输处理状态，由此使得该存储器核心成为非激活状态；
从所述传输处理状态的所述易失性存储器的所述数据寄存器向非易失性存储器传输所述数据；以及
在确认所述数据传输结束后解除所述易失性存储器的所述传输处理状态。
2.如权利要求1所述的数据传输方法，其特征在于，解除所述传输处理状态的步骤包含如下各步骤：
从所述易失性存储器读出所述数据，作为第一数据；
从所述非易失性存储器读出所述数据，作为第二数据；
根据所述第一数据与所述第二数据相一致的判断来解除所述易失性存储器的所述传输处理状态。
3.如权利要求1所述的数据传输方法，其特征在于，所述易失性存储器在所述传输处理状态下停止刷新操作。
4.如权利要求1所述的数据传输方法，其特征在于，还包括如下各步骤：
在进行所述数据传输之前，从所述控制器向所述易失性存储器写入标记；
在确认所述数据传输结束后改写所述标记的值。
5.如权利要求1所述的数据传输方法，其特征在于，所述控制器、所述易失性存储器、以及所述非易失性存储器是个别的芯片。
6.一种数据传输方法，其特征在于，包含如下各步骤：
从控制器向易失性存储器写入数据；
从所述控制器将所述数据写入非易失性存储器；
使所述易失性存储器成为传输处理状态；
从所述传输处理状态的所述易失性存储器读出所述数据，作为第一数据；
从所述非易失性存储器读出所述数据，作为第二数据；
根据所述第一数据与所述第二数据相一致的判断来解除所述易失性存储的所述传输处理状态。
7.一种数据传输系统，其特征在于包括：
具有存储器核心与数据寄存器的易失性存储器；
非易失性存储器；和
控制器，其将数据写入所述易失性存储器从而将所述数据存储到所述存储器核心中，将所述数据从所述存储器核心读出并存储到所述数据寄存器中，使所述易失性存储器为传输处理状态从而使得所述存储器核心成为非激活状态，从所述传输处理状态的所述易失性存储器的所述数据寄存器向所述非易失性存储器传输所述数据，并在确认所述数据传输结束后解除所述易失性存储器的所述传输处理状态。
8.如权利要求7所述的数据传输系统，其特征在于，所述控制器在进行所述数据传输之前向所述易失性存储器写入标记，在确认了所述数据传输结束后改写所述标记的值。
9.如权利要求7所述的数据传输系统，其特征在于，所述易失性存储器还包括：
对外部电源电压进行降压来生成降压电位电源的降压电路；
响应于来自外部的指令而停止所述存储器核心的刷新操作的电路；和响应于来自外部的所述指令而开始所述降压电位电源的消耗的电路。
CNB038252740A 2003-06-27 2003-06-27 数据传输方法及系统 Expired - Fee Related CN100353336C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/008211 WO2005001694A1 (ja) 2003-06-27 2003-06-27 データ転送方法及びシステム

Publications (2)

Publication Number Publication Date
CN1701306A CN1701306A (zh) 2005-11-23
CN100353336C true CN100353336C (zh) 2007-12-05

Family

ID=33549054

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038252740A Expired - Fee Related CN100353336C (zh) 2003-06-27 2003-06-27 数据传输方法及系统

Country Status (8)

Country Link
US (1) US7730232B2 (zh)
EP (2) EP1821312B1 (zh)
JP (1) JP4194600B2 (zh)
KR (1) KR100685770B1 (zh)
CN (1) CN100353336C (zh)
AU (1) AU2003244008A1 (zh)
DE (2) DE60324203D1 (zh)
WO (1) WO2005001694A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7779165B2 (en) * 2002-01-11 2010-08-17 Oracle America, Inc. Scalable method for producer and consumer elimination
CN100505796C (zh) * 2004-11-24 2009-06-24 中兴通讯股份有限公司 一种手机显示时间的方法
FR2888032A1 (fr) * 2005-06-30 2007-01-05 Gemplus Sa Procede de gestion de memoire non volatile dans une carte a puce
US7743409B2 (en) 2005-07-08 2010-06-22 Sandisk Corporation Methods used in a mass storage device with automated credentials loading
US7934049B2 (en) * 2005-09-14 2011-04-26 Sandisk Corporation Methods used in a secure yet flexible system architecture for secure devices with flash mass storage memory
US8966284B2 (en) 2005-09-14 2015-02-24 Sandisk Technologies Inc. Hardware driver integrity check of memory card controller firmware
EP1850347A1 (en) * 2006-04-28 2007-10-31 Deutsche Thomson-Brandt Gmbh Method and device for writing to a flash memory
JP2008112486A (ja) * 2006-10-30 2008-05-15 Toshiba Corp 半導体装置
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
CN101685381B (zh) 2008-09-26 2013-07-24 美光科技公司 固态大容量存储装置的数据串流
KR100958741B1 (ko) * 2008-10-24 2010-05-19 주식회사 파이널데이터 이기종 모바일 기기 간의 데이터 전달 시스템 및 그 방법
CN102629187B (zh) * 2012-02-29 2014-12-10 珠海全志科技股份有限公司 Sd/mmc卡的开放式读写控制方法
KR102050474B1 (ko) * 2012-09-26 2019-11-29 삼성전자주식회사 휘발성 메모리 장치 및 메모리 컨트롤러
CN104943397B (zh) 2015-06-25 2016-08-17 珠海艾派克微电子有限公司 成像盒芯片、成像盒以及更换成像盒芯片序列号的方法
EP3909048A4 (en) 2019-05-17 2022-08-17 Yangtze Memory Technologies Co., Ltd. PROGRAM CACHE OPERATION OF A THREE-DIMENSIONAL STORAGE DEVICE WITH STATIC RANDOM ACCESS MEMORY
EP3909075A4 (en) 2019-05-17 2022-09-07 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STATIC RAM MEMORY DEVICE

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723972A (en) * 1971-11-24 1973-03-27 A Chadda Data communication system
US5710943A (en) * 1995-06-30 1998-01-20 Maxtor Corporation Time based data retention in a variable data rate disk drive
JPH1083345A (ja) * 1996-09-09 1998-03-31 Fujitsu Ltd フラッシュ・メモリのデータ更新装置
JP2750704B2 (ja) * 1988-08-29 1998-05-13 日立マクセル株式会社 Ｉｃカードの情報書込み方式及びｉｃカード
EP0898232A2 (en) * 1994-08-31 1999-02-24 Motorola, Inc. Method for synchronously accessing memory
CN1391166A (zh) * 2001-06-11 2003-01-15 株式会社日立制作所 半导体存储装置
US20030048659A1 (en) * 2001-09-12 2003-03-13 Hitachi, Ltd. Non-volatile memory device and data storing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592348A (en) * 1991-05-17 1997-01-07 Adaptec, Inc. Method and structure for locating and skipping over servo bursts on a magnetic disk
JP2806324B2 (ja) * 1995-08-25 1998-09-30 日本電気株式会社 内部降圧回路
KR100249171B1 (ko) * 1997-03-12 2000-03-15 김영환 비동기식 데이터 송수신 장치의 에러 검출 방법
JP2000228094A (ja) * 1999-02-04 2000-08-15 Toshiba Corp 不揮発性半導体記憶装置
JP4216457B2 (ja) * 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
US6865701B1 (en) * 2001-03-29 2005-03-08 Apple Computer, Inc. Method and apparatus for improved memory core testing
EP1251521A1 (en) * 2001-04-19 2002-10-23 STMicroelectronics S.r.l. A dynamic random access memory device externally functionally equivalent to a static random access memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723972A (en) * 1971-11-24 1973-03-27 A Chadda Data communication system
JP2750704B2 (ja) * 1988-08-29 1998-05-13 日立マクセル株式会社 Ｉｃカードの情報書込み方式及びｉｃカード
EP0898232A2 (en) * 1994-08-31 1999-02-24 Motorola, Inc. Method for synchronously accessing memory
US5710943A (en) * 1995-06-30 1998-01-20 Maxtor Corporation Time based data retention in a variable data rate disk drive
JPH1083345A (ja) * 1996-09-09 1998-03-31 Fujitsu Ltd フラッシュ・メモリのデータ更新装置
CN1391166A (zh) * 2001-06-11 2003-01-15 株式会社日立制作所 半导体存储装置
US20030048659A1 (en) * 2001-09-12 2003-03-13 Hitachi, Ltd. Non-volatile memory device and data storing method

Also Published As

Publication number Publication date
EP1640872A4 (en) 2006-11-15
JP4194600B2 (ja) 2008-12-10
KR100685770B1 (ko) 2007-02-26
CN1701306A (zh) 2005-11-23
JPWO2005001694A1 (ja) 2006-08-10
DE60324203D1 (de) 2008-11-27
EP1640872B1 (en) 2008-10-15
DE60328057D1 (de) 2009-07-30
EP1640872A1 (en) 2006-03-29
EP1821312B1 (en) 2009-06-17
AU2003244008A1 (en) 2005-01-13
WO2005001694A1 (ja) 2005-01-06
US20050185493A1 (en) 2005-08-25
US7730232B2 (en) 2010-06-01
EP1821312A1 (en) 2007-08-22
KR20050070083A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
CN100353336C (zh) 数据传输方法及系统
CN111383676B (zh) 存储器装置、存储器系统及相关方法
US10600470B2 (en) Memory device and memory system performing a hammer refresh operation and associated operations
US6633952B2 (en) Programmable refresh scheduler for embedded DRAMs
US5748554A (en) Memory and method for sensing sub-groups of memory elements
CN100485806C (zh) 具有分布式行地址计数器的并发刷新模式的嵌入式dram
KR100756309B1 (ko) 램과 비휘발성 램을 포함하는 메모리 회로
CN111383681A (zh) 具有部分阵列刷新的存储器
KR100391152B1 (ko) 조기동작 고전압 발생기를 가지는 반도체 장치 및 그에따른 고전압 공급방법
CN100570739C (zh) 用于在动态随机存取存储器中隐藏刷新的方法和系统
US8446755B2 (en) Multiple cycle memory write completion
CA2044121A1 (en) Method and means of shortening memory fetch time
CN107578789A (zh) 非易失性半导体存储装置
CN100501867C (zh) 半导体存储器件
US7580310B2 (en) Self refresh control device
CN106057245B (zh) 半导体存储器件及其操作方法
CN100541659C (zh) 具有2t存储器单元的存储器阵列
JP2004234827A (ja) 破壊読出し型メモリおよびメモリ読出方法
US6952377B2 (en) Memory device and method for writing data in memory cell with boosted bitline voltage
TW201928974A (zh) 混合記憶體系統及其操作方法
JP2005532653A (ja) 半導体メモリのワード線ラッチ
CN102024491B (zh) 随机读写存储器及其控制方法
US6590824B2 (en) Dynamic semiconductor memory with refresh and method for operating such a memory
EP1818831B1 (en) Data transfer method and system
CN115705870A (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081103

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081103

Address after: Tokyo, Japan, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTORS CO., LTD

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150525

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150525

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071205

Termination date: 20180627