CN100359805C

CN100359805C - 半导体开关

Info

Publication number: CN100359805C
Application number: CNB2004800008671A
Authority: CN
Inventors: 森田浩一
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2003-06-30
Filing date: 2004-05-28
Publication date: 2008-01-02
Anticipated expiration: 2024-05-28
Also published as: US7245175B2; JP3849712B2; JPWO2005002054A1; US20050225373A1; CN1701510A; WO2005002054A1

Abstract

一种半导体开关，其由串联连接常开通型FETQ3与第1以及第2常关断型FETQ1、Q2而构成，其特征在于，将上述常开通型FET Q3连接在上述第1常关断型FET Q1与上述第2常关断型FET Q2之间。

Description

半导体开关

技术领域

本发明涉及一种半导体开关，涉及一种将两个低导通电阻的MOS FET和由化合物半导体或Si形成的高耐压常开通型FET串联地连接，可在交流中使用的高压半导体开关。

背景技术

作为根据控制信号进行开/关来开/关控制所输入的交流信号的交流用半导体开关(以下，称为交流开关)，有如图1、图2、图3所示的几种。这些交流开关使用两个高压FET，开/关控制施加在第1端子11与第2端子12的两端的交流信号。

图1中所示的交流开关，反向串联连接的常关断型MOS FETQ11(称为FETQ11)与常关断型MOS FETQ12(称为FETQ12)被连接在第1端子11与第2端子12的两端。图2所示的交流开关，也将常关断型FETQ13与常关断型FETQ14反向串联连接，而漏极以及源极的连接与图1所示的相反。

根据图1中所示的交流开关，在第1栅极信号以正电压从栅极端子G1t施加给FETQ11的栅极G1，而第2栅极信号以正电压从栅极端子G2t施加给FETQ12的栅极G2时，FETQ11以及FETQ12都导通。因此，在第1以及第2栅极信号为正电压期间，在施加给第1端子11正电压时，电流从第1端子11流到第2端子12；在施加给第2端子12正电压时，电流从第2端子12流到第1端子11。

然后，在第1以及第2栅极信号为零电压，并将其施加给FETQ11以及FETQ12的栅极时，FETQ11以及FETQ12都截止。因此，电流不流经交流开关。

此外，图2中所示的交流开关也和图1中所示的交流开关同样地动作。

图3中所示的交流开关，将二极管D11与常关断型FETQ15形成的第1串联电路与二极管D12与常关断型FETQ16形成的第2串联电路并联地连接在第1端子11与第2端子12的两端。二极管D11的阳极与第1端子11连接，二极管D12的阳极与第2端子12连接。

根据图3所示的交流开关，在以正电压将第1栅极信号从栅极端子G1t施加给FETQ15的栅极G1，以正电压将第2栅极信号从栅极端子G2t施加给FETQ16的栅极G2时，FETQ15及FETQ16同时导通。因此，电流按第1端子→二极管D11→FETQ15→第2端子12的方向流动。即，在第1以及第2栅极信号为正电压期间，在施加给第1端子11正电压时，电流从第1端子11流到第2端子12。此外，在施加给第2端子12正电压时，电流按第2端子12→二极管D12→FETQ16→第1端子11的方向流动。即，从第2端子12流到第1端子11。

然后，在以零电压将第1以及第2栅极信号施加给FETQ15以及FETQ16的栅极时，FETQ15以及FETQ16一同截止。因此，电流不流经交流开关。

但是，在图1、图2所示的交流开关中，因为串联地连接有两个导通电阻高的高压元件，所以，作为交流半导体开关，导通电阻变的相当大，故损耗增大。此外，在图3所示的交流开关中，部件增多，成本升高。

另一方面，SiC、GaN等化合物半导体FET高耐压低导通电阻，非常适合大功率开关，但只能制造称为常闭的FET(栅极信号为零时漏极电流流动的FET)。在这种常开通型FET中，电源接通后的时间没有栅极信号，所以漏极电流流动而造成破损故非常难以使用。因此，有必要开发即使栅极信号为零漏极电流也不流动的FET。

因此，如图4所示，在第1端子11与第2端子12的两端，使用由高压的SiC形成的常开通型FET Q18与低压低导通电阻的常关断型FET Q17级联连接的直流开关(特开平5-75110号公报)。此直流开关，是在高压下做成了低导通电阻的开关，是在第1端子11与第2端子12之间施加直流信号。

根据图4中所示的直流开关，在对FET Q17的栅极G1施加门槛值以上的电压时，FET Q17导通，FET Q18也导通。此外，在对FET Q17的栅极G1施加未达门槛值的电压时，FET Q17截止，FET Q18也截止。即，可以用FETQ17的栅极进行开/关，宛如作为一个高耐压的FET进行动作。

然而，图4所示的直流开关不能在交流中使用。因此，要使用像图5、图6的电路来实现交流开关。

图5中所示的交流开关，是将图4中所示的直流开关适用于图3中所示的交流开关，图5中所示的FET Q19，Q21对应图3中所示的FET Q15，图5中所示的FET Q20，Q22对应图3中所示的FET Q16，其动作与图3以及图4中所示的动作相同。

图6中所示的交流开关，是将图4中所示的直流开关适用于图1中所示的交流开关，图6中所示的FET Q25，Q26对应图1中所示的FET Q11，图6中所示的FET Q23，Q24对应图1中所示的FET Q12，其动作与图1以及图4中所示的动作相同。

发明内容

然而，在图5中所示的交流开关中，与图3中所示的交流开关相比，需要两个常开通型FET，此外，还必需两个多余的流过主电流的功率二极管。即，部件多成本高由二极管产生的损耗大。此外，图6中所示的交流开关也部件多成本高。

本发明在于通过开/关控制交流信号来提供降低损耗、耐高压且价格便宜的半导体开关。

本发明是为了解决上述课题而提出的，本发明的第1侧面，是将常开通型FET与第1以及第2常关断型FET串联连接的半导体开关，其特征在于，将上述常开通型FET连接在上述第1常关断型FET与第2常关断型FET之间。

本发明的第2侧面，是将串联连接的多个常开通型FET与第1以及第2常关断型FET串联连接的半导体开关，其特征在于，将上述多个常开通型型FET连接在上述第1常关断型FET与第2常关断型FET之间。

附图说明

图1是现有半导体开关例1的电路图；

图2是现有半导体开关例2的电路图；

图3是现有半导体开关例3的电路图；

图4是现有半导体开关例4的电路图；

图5是现有半导体开关例5的电路图；

图6是现有半导体开关例6的电路图；

图7是本发明涉及第1实施方式的半导体开关的基本电路图；

图8是本发明涉及第1实施方式的半导体开关的具体电路图；

图9是图8中所示的半导体开关的第1等价电路图；

图10是图8中所示的半导体开关的第2等价电路图；

图11是图8中所示的半导体开关的第3等价电路图；

图12是图8中所示的半导体开关的第4等价电路图；

图13是本发明涉及第2实施方式的半导体开关的电路图；

图14是本发明涉及第3实施方式的半导体开关的电路图；

图15是本发明涉及第4实施方式的半导体开关的电路图；

图16是本发明涉及第5实施方式的半导体开关的电路图；

图17是本发明涉及第6实施方式的半导体开关的电路图；

图18是本发明涉及第7实施方式的半导体开关的电路图；

图19是本发明涉及第8实施方式的半导体开关的电路图。

具体实施方式

下面，一边参照附图一边详细说明本发明涉及实施方式的半导体开关。(第1实施方式)

涉及第1实施方式的半导体开关，其特征在于，在两个Si低压低导通电阻的MOS FET之间，串联连接高压化合物半导体FET，开/关控制交流信号，由此，来做成降低损耗、耐高压且便宜的半导体开关。

图7是本发明涉及第1实施方式的半导体开关的基本电路图。

图7中所示的半导体开关，将常开通型FETQ3连接在常关断型FETQ1与常关断型FETQ2之间。FETQ1的源极S与第1端子11连接，FETQ1的漏极D与FETQ3的第1主电极21连接，FETQ3的第2主电极22与FETQ2的漏极D连接，FETQ2的源极S与第2端子12连接。

FETQ1，Q2是由Si形成的低压低导通电阻的MOS FET。FETQ3导通电阻小耐高压，例如由SiC、GaN等化合物半导体或者MESFET形成。此常开通型FETQ3，因为漏极与源极被对称地形成，所以与第1端子11和第2端子12中的电位高的端子连接的第1主电极21或者第2主电极22成为漏极，与电位低的端子连接的另一主电极成为源极。

此外，将由脉冲信号等形成的第1栅极信号经由栅极端子Glt施加给FETQ1的栅极G1，第2栅极信号经由栅极端子G2t被施加给FETQ2的栅极G2，第3栅极信号经由栅极端子G3t被施加给FETQ3的栅极G3(控制电极)。

然后，对如此构成的涉及第1实施方式的半导体开关的动作进行说明。

首先，在第1端子11以及第2端子12之间输入交流信号时，在第1端子11的电位高第2端子12的电位低的情况，FETQ3的第1主电极21成为漏极，第2主电极22成为源极。在对于成为源极的第2主电极22的电位、使栅极G3为高电位或者零电位的第3栅极信号从栅极端子G3t被输入时，FETQ3导通。此外，这时，在将第1栅极信号以正电压从栅极端子G1t施加给FETQ1的栅极G1，第2栅极信号以正电压从栅极端子G2t施加给FETQ2的栅极G2时，FETQ1以及FETQ2一同导通。

然后，在第2端子12的电位高第1端子11的电位低时，FETQ3的第1主电极21成为源极，第2主电极22成为漏极。在在对于成为源极的第1主电极21的电位、使栅极G3为高电位或者零电位的信号的第3栅极信号从栅极端子G3t输入时，FETQ3导通。

此外，这时，在第1栅极信号以正电压从栅极端子Glt施加给FETQ1的栅极G1，第2栅极信号以正电压从栅极端子G2t施加给FETQ2的栅极G2时，FETQ1以及FETQ2一同导通。

而且，即使在第1端子11的电位高第2端子12的电位低的情况，以及在第2端子12的电位高第1端子11的电位低的情况下，在输入对于成为源极的主电极的电位、使栅极G3为低电位的栅极信号时，FETQ3导通。

这样，根据涉及第1实施方式的半导体开关，能够提供通过在两个Si低压低导通电阻的MOS FET之间串联连接高压化合物半导体FET，控制开/关交流信号降来低损耗、耐高压且便宜的半导体开关。

(半导体开关的具体电路)

图8是涉及本发明第1实施方式的半导体开关的具体电路图。在图7所示的半导体开关中，将来自栅极端子G3t的第3栅极信号的电压输入给了FETQ3的栅极G3。而在图8中所示的半导体开关中，是通过经由电阻将第1端子11以及第2端子12的交流信号的电压施加给FETQ3的栅极G3，取消了第3栅极信号。

将二极管D1的阴极以及作为第2电流供给单元的电阻R1的一端与FETQ1的源极S连接，将二极管D2的阴极以及作为第1电流供给单元的电阻R2的一端与FETQ2的源极S连接。二极管D1的阳极以及电阻R1的另一端和二极管D2的阳极以及电阻R2的另一端与FETQ3的栅极G3连接。二极管D1、D2是选择FETQ1，Q2的源极低的一方的电位的二极管。电阻R1，R2是对该二极管流过偏置电流的电阻。

此外，因为其他的结构与图7中所示的结构为相同的结构，所以对相同的部分附以相同的符号，并省略其详细的说明。

下面，说明图8中所示的半导体开关的动作。首先，在第1端子11的电位高第2端子12的电位低的时候，成为图9中所示的第1等价电路。此时，根据输入给FETQ2的栅极G2的第2栅极信号可进行开/关。即，通过选择在二极管D1和二极管D2低的一方的电位，二极管D2导通，FETQ3的栅极G3变为FETQ2的源极S的电位。因此，在FETQ2导通时，FETQ3变为导通。在FETQ2截止时，因为不流漏极电流，所以FETQ3的漏极电流也不流动，而变为截止。即，等价电路成为如图10那样。此时，在输入FETQ1的栅极信号时，通过MOSFET也可减小主二极管Dq1的顺方向压降。

此外，在图8中，在第1端子11的电位低第2端子12的电位高时，等价电路成为如图11所示的那样。根据输入给FETQ1的栅极G1的第1栅极信号可以进行开/关。即，通过选择在二极管D1和二极管D2低的一方的电位，二极管D1导通，FETQ3的栅极G3变为FETQ1的源极S的电位。因此，在FETQ1导通时，FETQ3变为导通。在FETQ1截止时，因为漏极电流不流动，所以FETQ3的漏极电流也不流动，而变为截止。即，等价电路成为如图12那样。此时，在输入FETQ2的栅极信号时，通过MOSFET也可减小主二极管Dq2的顺方向压降。即，可以在第1端子11、第2端子12开/关交流信号。

(第2实施方式)

图13是本发明涉及第2实施方式的半导体开关的电路图。涉及第2实施方式的半导体开关，其特征在于，取代涉及第1实施方式的半导体开关的二极管D1、D2，设置FETQ4，Q5，防止因噪音、泄漏电流引起的误动作。

在图13中，FETQ4，Q5为常关断型MOS FET等类型的开关，FETQ4的漏极D与第1端子11连接，FETQ5的漏极D与第2端子12连接。FETQ4的源极S和FETQ5的源极S与FETQ3的栅极G3连接。

此外，通过将正电压的栅极信号输入给FETQ4以及FETQ中与电位低的端子连接的FET的栅极而导通；通过将负电压的栅极信号输入给FETQ4以及FETQ5中与电位高的端子连接的FET的栅极而截止。此处，使FETQ4以及FETQ5之中、与FETQ1，Q2之中源极电位低的一方的FET连接的FET导通，与FETQ1，Q2之中源极电位高的一方的FET连接的FET截止。

然后，对如此构成的涉及第2实施方式的半导体开关的动作进行说明。

首先，在第1端子11的电位高而第2端子12的电位低的场合，根据输入给FETQ2的栅极G2的第2栅极信号可以进行开/关。即，通过将正电压的栅极信号输入给FETQ5的栅极进行开通。因此，FETQ3的栅极G3变为FETQ2的源极S的电位。因此，在FETQ2导通时，FETQ3变为导通。在FETQ2截止时，因为漏极电流不流动，所以FETQ3的漏极电流也不流动而变为截止。

此外，在第1端子11的电位低而第2端子12的电位高的场合，根据输入给FETQ1的栅极G1的第1栅极信号可进行开/关。即，通过将正电压的栅极信号输入给FETQ4的栅极进行开通。FETQ3的栅极G3变为FETQ1的源极S的电位。因此，在FETQ1导通时，FETQ3变为导通。在FETQ1截止时，因为漏极电流不流动，所以FETQ3的漏极电流也不流动，而变为截止。即，在第1端子11、第2端子12可开/关交流信号。

如此，根据涉及第2实施方式的半导体开关，在得到与涉及第1实施方式的半导体开关同样效果的同时，因为能够使FETQ4，Q5稳定地导通，所以能够防止由噪音、泄漏电流引起的误动作。

(第3实施方式)

图14是本发明涉及第3实施方式的半导体开关的电路图。常开通型FET，有时会发生由于栅极电压用零电压不完全截止而在中途半端电流流动的现象。涉及第3实施方式的半导体开关，其特征在于，做成了：从电位高的端子经由二极管以及电阻使电流流到FETQ3的栅极G3，使栅极电压为正电压以使FETQ3确实导通。

此外，在图14中，对与图7中所示的部分相同的部分付附以相同的符号，省略相同部分的说明。

二极管D1的阳极与第1端子11连接，二极管D1的阴极经由电阻R1与二极管D3的阳极、二极管D4的阳极、FETQ3的栅极G3连接。二极管D3的阴极与FETQ1的栅极G1连接，二极管D4的阴极与FETQ2的栅极G2连接。二极管D2的阳极与第2端子12连接，二极管D2的阴极与电阻R1的一端以及二极管D1的阴极连接。

然后，对如此构成的涉及第3实施方式的半导体开关的动作进行说明。此处，只对由二极管D1～D4向FETQ3的栅极G3的施加的动作进行说明。

首先，在第1端子11的电位高第2端子12的电位低时，FETQ3的第1主电极21成为漏极，第2主电极22成为源极。此时，电流按第1端子11→二极管D1→电阻R1→FETQ3的栅极G3的路线流动。据此，就能够确保FETQ3的栅极电压，所以能够确实地使FETQ3导通。此外，二极管D2为截止。

然后，在第2端子12的电位高第1端子11的电位低时，FETQ3的第1主电极2 1成为源极，第2主电极22成为漏极。此时，电流按第2端子12→二极管D2→电阻R1→FETQ3的栅极G3的路线流动。据此，就能够确保FETQ3的栅极电压，所以能够确实地使FETQ3导通。此外，二极管D1为截止。

如此，根据涉及第3实施方式的半导体开关，在得到与涉及第1实施方式的半导体开关同样效果的同时，能够使电流从电位高的端子经由二极管以及电阻流到FETQ3的栅极G3，使栅极电压为正电压以使FETQ3确实导通。据此，能够防止因噪音、泄漏电流引起的误动作。

(第4实施方式)

图15是涉及本发明第4实施方式的半导体开关的电路图。涉及第4实施方式的半导体开关，其特征在于，在图8所示的结构中，还在电阻R1和电阻R2的连接点与FETQ3的栅极G3之间设置直流电源E。直流电源E的正极与FETQ3的栅极G3连接，直流电源E的负极与电阻R1和电阻R2的连接点连接。

此外，在图15中，对与图7所示的部分相同的部分附以相同的符号，省略相同部分的说明。

根据如此构成的涉及第4实施方式的半导体开关，直流电源E的直流电压作为偏置电压始终被施加给FETQ3的栅极G3，所以不会发生栅极电压不足，故FETQ3不误动作。

(第5实施方式)

在图8所示的半导体开关中，FETQ2，FETQ3为耐压20V导通电阻1mΩ的Si FET，FETQ3为耐压1000V的化合物半导体的常开通型FET。如果假定在栅极电压为-20V时使FETQ3截止，FETQ2的耐压为20V，如果有20V的耐压可以动作。

但是，在FETQ3为耐压更高的化合物半导体，例如4000V耐压的FET时，为使此FET截止，必须对栅极施加-50V左右的电压。因此，为了用图8表示半导体开关进行开关，FETQ1，Q2的耐压必需为50V。

但是，在50V的Si FET中，与20V耐压的FET相比，导通电阻变大了5～10倍左右，所以全体的导通电阻变大。

因此，在涉及第5实施方式的半导体开关中，如图16所示，相对于图8所示的半导体开关，还在FETQ1与FETQ3之间设置中压的常开通型半导体FETQ6，在FETQ3与FETQ2之间设置中压的常开通型半导体FETQ7的半导体开关。

在由FETQ2与FETQ7的组以及FETQ1与FETQ6的组，构成图16中所示的结构，做成与耐压50V以上的FET同等的等价电路时，就能够导通/截止FETQ3。即，FETQ6与FETQ7为以栅极信号为-20V以下可进行开/关的常开通型FET，FETQ1与FETQ2的漏极D的耐压可以是20V。此外，FETQ3为在栅极信号为-50V以下可进行开/关的常开通型FET，FETQ 6与FETQ 7的漏极D的耐压可以是50V。因此，可以将全体构成耐压4000V的高压半导体开关。

以下，对图16所示的半导体开关的结构以及详细的动作进行说明。FETQ6的第1主电极23与FETQ1的漏极D连接，FETQ6的第2主电极24与FETQ3的第1主电极21连接。FETQ7的第1主电极25与FETQ3的第2主电极22，FETQ7的第2主电极26与FETQ2的漏极D连接。FETQ6的栅极G6与FETQ7的栅极G7共通地与FETQ3的栅极G3连接。

然后，对如此构成的涉及第5实施方式的半导体开关的动作进行说明。

首先，在第1端子11的电位高第2端子12的电位低时，根据输入给FETQ2的栅极G2的第2栅极信号可进行开/关。即，二极管D2导通，FETQ3的栅极G3、FETQ6的栅极G6以及FETQ7的栅极G7变为FETQ2源极S的电位。因此，在FETQ2导通时，FETQ3、FETQ6以及FETQ7变为导通。在FETQ2为截止时，因为漏极电流不流动，FETQ3、FETQ6以及FETQ7的漏极电流也不流动，变为截止。

此外，在第1端子11的电位低第2端子12的电位高时，根据输入给FETQ1的栅极G1的第1栅极信号可进行开/关。即，二极管D1导通，FETQ3的栅极G3、FETQ6的栅极G6以及FETQ7的栅极G7变为FETQ1源极S的电位。因此，在FETQ1导通时，FETQ3、FETQ6以及FETQ7变为导通。在FETQ1为截止时，因为漏极电流不流动，所以FETQ3、FETQ6以及FETQ7的漏极电流也不流动，变为截止。即，在第1端子11、第2端子12可开/关交流信号。

如此，根据涉及第5实施方式的半导体开关，在得到与涉及第2实施方式的半导体开关的效果相同的效果的同时，可以提供由3个常开通型FET和2个常关断型Si低压低导通电阻的MOS FET构成的高压半导体开关。

(第6实施方式)

图17为本发明涉及第6实施方式的半导体开关的电路图。图17所示的半导体开关，相对于图13所示的半导体开关，还在FETQ1与FETQ3之间设置中压常开通型FET Q6，在FETQ3与FETQ2之间设置中压常开通型FETQ7。FETQ4源极S和FETQ5源极S与FETQ3的栅极G3、FETQ6的栅极G6以及FETQ7的栅极G7连接。

根据如此构成的涉及第6实施方式的半导体开关，进行与图13所示的半导体开关的动作大致相同的动作。但是，FETQ3的栅极G3、FETQ6的栅极G6以及FETQ7的栅极G7，变为与电位低的端子连接的FET的源极S的电位相同的电位，因此，FETQ3、FETQ6以及FETQ7变为导通的点不同。

如此，根据涉及第6实施方式的半导体开关，在得到与涉及第5实施方式的半导体开关的效果相同的效果的同时，因为可以使FETQ4、FETQ5稳定地导通，所以可以防止因噪音、泄漏电流引起的误动作。

(第7实施方式)

图18为涉及第7实施方式的半导体开关的电路图。图18所示的半导体开关，相对于图14所示的半导体开关，还在FETQ1与FETQ3之间设置中压常开通型FET Q6，在FETQ3与FETQ2之间设置中压常开通型FET Q7。FETQ6的栅极G6以及FETQ7的栅极G7与FETQ3的栅极G3连接。

如此，根据涉及第7实施方式的半导体开关，在得到与涉及第5实施方式的半导体开关的效果相同的效果的同时，使电流从电位高的端子经由二极管以及电阻流到FETQ3的栅极G3、FETQ6的栅极G6以及FETQ7的栅极G7，使栅极电压为正电压后可使FETQ3的栅极G3、FETQ6的栅极G6以及FETQ7的栅极G7确实导通。这样，可以防止因噪音、泄漏电流引起的误动作。

(第8实施方式)

图19为本发明涉及第8实施方式的半导体开关的电路图。图19所示的半导体开关，相对于图15所示的半导体开关，还在FETQ1与FETQ3之间设置中压常开通型的FET Q6，在FETQ3与FETQ2之间设置中压常开通型的FET Q7。FETQ6的栅极G6以及FETQ7的栅极G7与FETQ3的栅极G3连接。

如此，根据涉及第8实施方式的半导体开关，在得到与涉及第5实施方式的半导体开关的效果相同的效果的同时，因为直流电源E的直流电压作为偏置电压始终被施加给FETQ3的栅极G3、FETQ6的栅极G6以及FETQ7的栅极G7，所以不发生栅极电压不足的情况，FETQ3、FETQ6以及FETQ7不会误动作。

此外，在涉及第1、第3乃至第5、第7以及第8实施方式的半导体开关中，为了流过电流使用了电阻R1，但替代电阻R1，也可以使用例如恒定电流元件、恒定电流电路等，用这些部件，可以从低电压到高电压稳定地流过顺方向电流。

产业上利用的可能性

根据本发明，通过将常开通型FET连接在第1常关断型FET与第2常关断型FET之间可以提供降低损耗，高耐压且便宜的半导体开关。

Claims

1.一种半导体开关，在第1常关断型FET与第2常关断型FET之间连接有1个或串联连接的多个常开通型FET，具备通过开/关上述第1及第2常关断型FET来使上述常开通型FET开/关的控制单元，其特征在于，

上述控制单元具有：

第1二极管，其一个电极与上述第1常关断型FET的源极连接；

第1电流供给单元，其向该第1二极管供给电流；

第2二极管，其一个电极与上述第2常关断型FET的源极连接，另一个电极与上述第1二极管的另一个电极连接；以及

第2电流供给单元，其向该第2二极管供给电流；

上述第1二极管的另一个电极与上述第2二极管的另一个电极的连接点与上述常开通型FET的栅极连接。

2.一种半导体开关，在第1常关断型FET与第2常关断型FET之间连接有1个或串联连接的多个常开通型FET，具备通过开/关上述第1及第2常关断型FET来使上述常开通型FET开/关的控制单元，其特征在于，

上述控制单元具有：

第1二极管，其一个电极与上述第1常关断型FET的源极连接；

第2二极管，其一个电极与上述第2常关断型FET的源极连接，另一个电极与上述第1二极管的另一个电极连接；

电阻，其连接在上述第1二极管的另一个电极和上述第2二极管的另一个电极的连接点与上述常开通型FET的栅极之间；

第3二极管，其连接在上述常开通型FET的栅极与上述第1常关断型FET的栅极之间；以及

第4二极管，其连接在上述常开通型FET的栅极与上述第2常关断型FET的栅极之间。

3.一种半导体开关，在第1常关断型FET与第2常关断型FET之间连接有1个或串联连接的多个常开通型FET，具备通过开/关上述第1及第2常关断型FET来使上述常开通型FET开/关的控制单元，其特征在于，

上述控制单元具有：

第1开关，其第1电极与上述第1常关断型FET的源极连接；以及

第2开关，其第3电极与上述第2常关断型FET的源极连接，第4电极与上述第1开关的第2电极连接；

上述第1开关的第2电极与上述第2开关的第4电极的连接点与上述常开通型FET的栅极连接，将上述第1开关及第2开关中的与上述第1及第2常关断型FET中的源极电位低的一方的FET连接的开关开通，将与上述第1及第2常关断型FET中的源极电位高的一方的FET连接的开关关断。

4.根据权利要求1中所述的半导体开关，其特征在于，

还具有对上述常开通型FET的栅极施加直流电压的直流电源。

5.根据权利要求1至权利要求4的任意1项中所述的半导体开关，其特征在于，

上述常开通型FET，由化合物半导体形成，上述第1以及第2常关断型FET，由Si半导体形成。

6.根据权利要求1至权利要求4的任意1项中所述的半导体开关，其特征在于，

上述常开通型FET由金属半导体场效应管形成。

7.根据权利要求1直至权利要求4的任意1项中所述的半导体开关，其特征在于，

上述常开通型FET，由高压半导体开关形成，上述第1以及第2常关断型FET，由低压低导通电阻的FET形成。